JP6195995B2 - ブリッジ貫通導電ビア信号接続を有する埋込マルチデバイスブリッジ - Google Patents

ブリッジ貫通導電ビア信号接続を有する埋込マルチデバイスブリッジ Download PDF

Info

Publication number
JP6195995B2
JP6195995B2 JP2016546503A JP2016546503A JP6195995B2 JP 6195995 B2 JP6195995 B2 JP 6195995B2 JP 2016546503 A JP2016546503 A JP 2016546503A JP 2016546503 A JP2016546503 A JP 2016546503A JP 6195995 B2 JP6195995 B2 JP 6195995B2
Authority
JP
Japan
Prior art keywords
bridge
microelectronic
substrate
cavity
conductive
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2016546503A
Other languages
English (en)
Other versions
JP2017505539A (ja
Inventor
エー． デシュパンデ，ニティン
エー． デシュパンデ，ニティン
ジー． カルハデ，オムカール
ジー． カルハデ，オムカール
Original Assignee
インテル コーポレイション
インテル コーポレイション
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by インテル コーポレイション, インテル コーポレイション filed Critical インテル コーポレイション
Publication of JP2017505539A publication Critical patent/JP2017505539A/ja
Application granted granted Critical
Publication of JP6195995B2 publication Critical patent/JP6195995B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5383—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5381—Crossover interconnections, e.g. bridge stepovers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5384—Conductive vias through the substrate with or without pins, e.g. buried coaxial conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5385—Assembly of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0652—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next and on each other, i.e. mixed assemblies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/0557—Disposition the external layer being disposed on a via connection of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0618—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/06181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16238—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area protruding from the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H01L2224/1701—Structure
    • H01L2224/1703—Bump connectors having different sizes, e.g. different diameters, heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H01L2224/171—Disposition
    • H01L2224/1718—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/17181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/0651—Wire or wire-like electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06513—Bump or bump-like direct electrical connections between devices, e.g. flip-chip connection, solder bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06541—Conductive via connections through the device, e.g. vertical interconnects, through silicon via [TSV]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15192—Resurf arrangement of the internal vias

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

本開示の実施形態は、概して、マイクロエレクトロニクスパッケージ製造の分野に関し、より具体的には、マイクロエレクトロニクスデバイス間の電気信号接続のために基板内に埋め込まれたブリッジを含むマイクロエレクトロニクス構造であって、ブリッジが、基板とマイクロエレクトロニクスデバイスとの間の電気信号接続のためにブリッジを貫いて延在する導電ビアを含む、マイクロエレクトロニクス構造に関する。
マイクロエレクトロニクス産業は、様々なエレクトロニクス製品での使用のために、いっそう高速で小型のマイクロエレクトロニクスパッケージを生み出すよう、絶えず努力を続けている。この努力の一部として、例えばマイクロエレクトロニクスダイなどの複数のデバイスを収容するマイクロエレクトロニクスパッケージが開発されてきた。これらのマルチマイクロエレクトロニクスデバイスパッケージは、技術的に、マルチデバイスパッケージ又はマルチチップパッケージ（ＭＣＰ）と呼ばれており、低減されたコストで増大された技術的柔軟性の可能性を提供するが、適切なマイクロエレクトロニクスデバイス間インターコネクト密度が提供されるようにしてそれを行わなければならない。当業者に理解されるように、インターコネクト密度は考慮すべき重要事項である。というのは、不十分な数のマイクロエレクトロニクスデバイス接続は、影響されるマイクロエレクトロニクスデバイスインタフェースの帯域幅能力を制限し、それ故に、マイクロエレクトロニクスデバイス間での通信の効率及び能力を低減させるからである。
本開示に係る事項は、本明細書のまとめの部分で特定的に指摘されて明確に主張される。添付の図面とともに以下の説明及び添付の請求項を理解することによって、本開示の上述及びその他の特徴が、より完全に明らかになる。理解されるように、添付図面は、本開示に従った幾つかの実施形態を描写するのみであり、故に、その範囲を限定するように見なされるべきでない。より容易に本開示の利点が解明され得るように、以下の図を含む添付図面の使用を通じて、更なる具体性及び詳細性をもって本開示を述べる。
本開示の一実施形態に従った、基板に取り付けられたマイクロエレクトロニクスデバイスを有するマイクロエレクトロニクス構造の断面図を例示しており、基板に埋め込まれたブリッジが、基板からマイクロエレクトロニクスデバイスへの信号経路を提供するとともに、マイクロエレクトロニクスデバイス間の信号経路を提供している。 本開示の一実施形態に従った、ブリッジの形成の断面図を例示している。 本開示の一実施形態に従った、ブリッジの形成の断面図を例示している。 本開示の一実施形態に従った、ブリッジの形成の断面図を例示している。 本開示の一実施形態に従った、ブリッジの形成の断面図を例示している。 本開示の一実施形態に従った、ブリッジの形成の断面図を例示している。 本開示の一実施形態に従った、ブリッジの形成の断面図を例示している。 本開示の実施形態に従った、マイクロエレクトロニクスデバイス及びブリッジの様々な可能な構成の上面図を例示している。 本開示の実施形態に従った、マイクロエレクトロニクスデバイス及びブリッジの様々な可能な構成の上面図を例示している。 本開示の実施形態に従った、マイクロエレクトロニクスデバイス及びブリッジの様々な可能な構成の上面図を例示している。 本開示の実施形態に従った、マイクロエレクトロニクスデバイス及びブリッジの様々な可能な構成の上面図を例示している。 本開示の一実施形態に従った、マイクロエレクトロニクス構造を製造するプロセスのフローチャートである。 本開示の一実装例に従ったコンピューティング装置を例示している。
以下の詳細な説明においては、特許請求される事項が実施され得る特定の実施形態を例として示す添付図面を参照する。これらの実施形態は、それらの事項を当業者が実施することを可能にするように十分詳細に記述される。理解されるべきことには、様々な実施形態は、それらが相異なるとしても、必ずしも相互に排斥し合うものではない。例えば、１つの実施形態に関連してここに記載される特定の機構、構造、又は特性が、特許請求される事項の精神及び範囲を逸脱することなく、その他の実施形態中で実装され得る。本明細書中での“一実施形態”又は“或る実施形態”への言及は、その実施形態に関連して記載される特定の機構、構造、又は特性が、本開示内に包含される少なくとも１つの実装に含まれることを意味する。故に、“一実施形態”又は“或る実施形態において”なる言い回しの使用は、必ずしも同じ実施形態に言及するものではない。また、理解されるべきことには、開示される各実施形態内の個々の要素の位置又は配置は、特許請求される事項の精神及び範囲を逸脱することなく変更され得る。以下の詳細な説明は、故に、限定的な意味で取られるべきでなく、特許請求される事項の範囲は、適切に解釈される添付の請求項と、添付の請求項が権利を与えられるものに対する均等範囲全体とによってのみ定められるものである。図面においては、複数の図の全体を通して、同じ又は同様の要素又は機能は似通った参照符号で参照しており、そこに描写される要素は必ずしも互いに同じ縮尺ではなく、むしろ、本開示の文脈においてそれらの要素をいっそう容易に理解するために、個々の要素が拡大されたり縮小されたりすることがある。
用語“〜の上方”、“〜に”、“〜の間”、及び“〜の上”は、ここで使用されるとき、１つの層の別の層に対する相対的な位置を表し得る。別の層の“上方”若しくは“上”の、又は別の層“に”接合される１つの層は、その別の層に直接的に接触していてもよいし、あるいは１つ以上の介在層を有していてもよい。
本開示の実施形態は、第１表面及び該第１表面から基板内に延在するキャビティを有する基板と、基板の第１表面に取り付けられた第１マイクロエレクトロニクスデバイス及び第２マイクロエレクトロニクスデバイスと、基板のキャビティ内に配置され且つ第１マイクロエレクトロニクスデバイス及び第２マイクロエレクトロニクスデバイスに取り付けられたブリッジと、を有するマイクロエレクトロニクス構造を含む。ブリッジは、ブリッジの第１表面から反対側の第２表面まで延在する複数の導電ビアを含み、導電ビアは、基板から第１マイクロエレクトロニクスデバイス及び第２マイクロエレクトロニクスデバイスに電気信号を送り届けるように電気的に結合される。ブリッジは更に、第１マイクロエレクトロニクスデバイスと第２マイクロエレクトロニクスデバイスとの間の少なくとも１つの電気信号接続を作り出す。
本開示の実施形態は、マイクロエレクトロニクス基板に埋め込まれたシリコンブリッジ（又はその他の材料からなるブリッジ）を使用することによって、マイクロエレクトロニクスパッケージ内の構造の密度スケーリングを可能にし得る（これは、既存の技術世代に対する有意な改善を表し得る）。これらのブリッジは、第１マイクロエレクトロニクスデバイスエッジから第２マイクロエレクトロニクスデバイスエッジへの密なマイクロエレクトロニクスデバイス間インターコネクトと、ブリッジを貫く多数の信号ラインとを支持する。故に、得られるマイクロエレクトロニクスパッケージは、マイクロエレクトロニクス基板内の導電経路と相互接続されるのみのマイクロエレクトロニクスパッケージよりも、かなり小さくなり得る。高密度のマイクロエレクトロニクスデバイス間インターコネクト構造に起因して通信帯域幅を増大させることに加えて、本開示の実施形態はまた、シリコンプロセス技術の成熟に（少なくとも部分的に）起因して、改善されたアセンブリプロセスを可能にし得る。また、ブリッジ上の、増大された高さの密度のマイクロエレクトロニクスデバイス間インターコネクト構造は、コスト節減、モジュール性、及び／又は技術的柔軟性をもたらし得る。このような潜在的な利益の例には、マイクロエレクトロニクスデバイスのアスペクト比の最適化によるレチクル及び半導体ウエハの利用向上、様々に最適化されたシリコン（又はその他の）プロセス又は相異なる若しくは相容れない設計法を組み込んだダイを単一パッケージ内で組み合わせることができること、矩形でない又は大きい“スーパーダイ”をアセンブルすることができる可能性、相異なる高さを持つダイ又はダイスタックを組み合わせることができること、及びこれらに類することが含まれる。
図１は、マイクロエレクトロニクス基板１１０と、ブリッジ１５０と、複数のマイクロエレクトロニクスデバイス（第１マイクロエレクトロニクスデバイス１７０１及び第２マイクロエレクトロニクスデバイス１７０２として例示している）とを含んだマイクロエレクトロニクス構造１００を例示している。マイクロエレクトロニクス基板１１０は、その中にキャビティ（穴）１１２を含み得る。キャビティ１１２は、マイクロエレクトロニクス基板１１０の第１表面１１４からマイクロエレクトロニクス基板１１０内に延在して、マイクロエレクトロニクス基板キャビティ側壁１１６とマイクロエレクトロニクス基板キャビティ底面１１８とを形成している。マイクロエレクトロニクス基板１１０は更に、マイクロエレクトロニクス基板第１表面１１４の中又は上に形成された複数の基板ボンドパッド１２２と、マイクロエレクトロニクス基板キャビティ底面１１８の中又は上に形成された複数の基板キャビティボンドパッド１２４とを含み得る。マイクロエレクトロニクス基板キャビティ１１２は、技術的に知られた如何なる技術によって形成されてもよい（以下に限られないが、フォトリソグラフィプロセスを含む）。
マイクロエレクトロニクス基板１１０は、如何なる適切なマイクロエレクトロニクス基板であってもよい（以下に限られないが、インターポーザ、マザーボード、及びこれらに類するものを含む）。第１マイクロエレクトロニクスデバイス１７０１及び第２マイクロエレクトロニクスデバイス１７０２（並びに、使用され得る更なるマイクロエレクトロニクスデバイス）は、例えばマイクロエレクトロニクスダイなどの如何なる適切なマイクロエレクトロニクスデバイスであってもよい（以下に限られないが、マイクロプロセッサ、チップセット、グラフィックスデバイス、無線デバイス、メモリデバイス、特定用途向け集積回路デバイス、及びこれらに類するものを含む）。
図１に更に示すように、マイクロエレクトロニクス基板１１０は、複数の誘電体層（第１誘電体層１３２１及び第２誘電体層１３２２として例示している）を有することができ、少なくとも１つの誘電体層の上に形成された（第２誘電体層１３２２上に形成されているとして例示している）導電配線１３４から複数の導電経路１４０が形成され、様々な誘電体層（第１誘電体層１３２１及び第２誘電体層１３２２として例示している）を貫いて形成された導電ビア１３６を用いて、例えば導電配線１３４、基板ボンドパッド１２２、及び基板キャビティボンドパッド１２４などの構造間に接続が形成されている。当業者に理解されるように、導電経路１４０は、パッケージ内のマイクロエレクトロニクスデバイス間の、及び／又は外部コンポーネントとの、電気通信パスを形成する。マイクロエレクトロニクス基板１１０を形成するのに使用されるプロセス及び材料は、技術的によく知られており、簡潔さのために、ここでは記載や例示は行わない。
図１に更に示すように、第１マイクロエレクトロニクスデバイス１７０１及び第２マイクロエレクトロニクスデバイス１７０２は、フリップチップ又はコントロールド・コラプス・チップ・コネクション（Controlled Collapse Chip Connection；“Ｃ４”）構成として一般に知られる構成で、例えばリフロー可能なはんだバンプ若しくははんだボールなどの複数のインターコネクト１８２を介して、マイクロエレクトロニクス基板１１０及びブリッジ１５０に取り付けられ得る。インターコネクト１８２は、第１マイクロエレクトロニクスデバイス１７０１のアクティブ面１７２１上のボンドパッド１７４１と、対応する基板ボンドパッド１２２との間、及び第１マイクロエレクトロニクスデバイスボンドパッド１７４１と、ブリッジ１５０の第１表面１５２上の対応するボンドパッド１５６との間を延在して、これらの間の電気接続を形成し得る。インターコネクト１８２はまた、第２マイクロエレクトロニクスデバイス１７０２のアクティブ面１７２２上のボンドパッド１７４２と、対応する基板ボンドパッド１２２との間、及び第２マイクロエレクトロニクスデバイスボンドパッド１７４２と、対応するブリッジボンドパッド１５６との間を延在して、これらの間の電気接続を形成し得る。理解されるように、第１マイクロエレクトロニクスデバイスボンドパッド１７４１は、第１マイクロエレクトロニクスデバイス１７０１内の集積回路（図示せず）と電気的に連通することができ、第２マイクロエレクトロニクスデバイスボンドパッド１７４２は、第２マイクロエレクトロニクスデバイス１７０２内の集積回路（図示せず）と電気的に連通することができる。
図１に更に示すように、ブリッジ１５０は、ブリッジ第１表面１５２とは反対側の第２表面１５４を含み、その中又は上に複数のボンドパッド１５８が形成され得る。ブリッジ第２表面ボンドパッド１５８は、例えばリフロー可能なはんだバンプ若しくははんだボールなどの複数のブリッジ−基板間インターコネクト１８４を介して、対応する基板キャビティボンドパッド１２４に取り付けられ得る。ブリッジ１５０は、複数のブリッジ貫通導電ビア１６０を含むことができ、これら複数のブリッジ貫通導電ビア１６０の各々が、少なくとも１つのブリッジ貫通導電ビア１６０が、マイクロエレクトロニクス基板１１０から第１マイクロエレクトロニクスデバイス１７０１へと電気信号を送達するように電気的に結合されよう、且つ、少なくとも１つの別のブリッジ貫通導電ビア１６０がマイクロエレクトロニクス基板１１０から第２マイクロエレクトロニクスデバイス１７０２へと電気信号を送達するように電気的に結合されるよう、対応するブリッジ第１表面ボンドパッド１５６と、対応するブリッジ第２表面ボンドパッド１５８との間を延在し得る。一実施形態において、ブリッジ貫通導電ビア１６０は、マイクロエレクトロニクスデバイス１７０１、１７０２に電力を送達するように電気的に結合される。ブリッジ１５０は更に、第１マイクロエレクトロニクスデバイス１７０１に電気接続された１つのブリッジ第１表面ボンドパッド１５６と、第２マイクロエレクトロニクスデバイス１７０２に電気接続された別の１つのブリッジ第１表面ボンドパッド１５６との間を延在する少なくとも１つの信号ライン１６２（破線として例示している）を用いて、第１マイクロエレクトロニクスデバイス１７０１と第２マイクロエレクトロニクスデバイス１７０２との間の電気信号接続を作り出し得る。
一実施形態において、ブリッジ１５０は、シリコン含有コンポーネントを有し得る。当業者に理解されるように、シリコンブリッジが使用され得る。何故なら、シリコンプロセス技術は比較的進歩しており、既存のシリコンプロセス技術を用いて達成可能なインターコネクトピッチ及びライン幅は、例えばポリマー層内の銅の信号ラインに関して現在利用可能な技術を用いて可能なものよりも、かなり小さくすることができ、そしてそれ故に、いっそう密にし得る。
図２Ａ−２Ｆは、ブリッジ１５０を製造するための様々な実施形態を例示している。ブリッジ１５０の製造のための具体的な技術、装置、及びその処理パラメータは、技術的によく知られており、明瞭さ及び簡潔さのために、ここでは具体的な説明は行わない。
図２Ａに示すように、相互接続層２１２を自身の第１表面２０４上に有するシリコン基板２０２が形成され得る。相互接続層２１２は、シリコン基板第１表面２０４上に形成された、例えば二酸化シリコンなどの、少なくとも１つのインターコネクト誘電体層２１４を有し得る。インターコネクト誘電体層２１４の中又は上に、ブリッジ第１表面ボンドパッド１５６及び信号ライン１６２が形成され得る。インターコネクト誘電体層２１４上に、例えば窒化シリコンなどのソルダーレジスト層２１８が形成され、そして、ソルダーレジスト層２１８を通り抜けてブリッジ第１表面ボンドパッド１５６と接触するように、ブリッジ第１表面ボンドパッド１５６とマイクロエレクトロニクスデバイス１７０１、１７０２（図１参照）との間のインターコネクト１８２（図１参照）の形成のための、例えばはんだ材料などのインターコネクト材料２２２が、配設され得る。インターコネクト材料２２２及びソルダーレジスト層２１８が、接着層２２６を用いてキャリア２２４に接着され得る。当業者に理解されるように、キャリア２２４への取付け後、シリコン基板２０２は所望の厚さまで薄化され得る。
図２Ｂに示すように、シリコン基板２０２の第２表面２０６からシリコン基板第１表面２０４までシリコン基板２０２を貫いて、そして、インターコネクト誘電体層２１４を貫いて少なくとも１つのブリッジ第１表面ボンドパッド１５６の一部を露出させるように、少なくとも１つのビア２３２が形成され得る。ビア２３２は、技術的に知られた如何なる適切な技術によって形成されてもよい（以下に限られないが、フォトリソグラフィ／エッチング、レーザドリル、イオンアブレーション、及びこれらに類するものを含む）。
図２Ｃに示すように、例えば二酸化シリコンなどの誘電体材料のコンフォーマル堆積によって、ビア２３２の表面を覆う（ラインする）ように誘電体ライナー２３４が形成され得る。図２Ｄに示すように、ブリッジ第１表面ボンドパッド１５６に隣接する誘電体ライナー２３４の部分が、技術的に知られた何らかの適切な技術によって除去され、そして、ビア２３２（図２Ｃ参照）の中に導電材料が堆積されて、ブリッジ貫通導電ビア１６０が形成され得る。一実施形態において、ブリッジ貫通導電ビア１６０は、めっき技術によってビア２３２（図２Ｃ参照）を例えば銅などの金属で充填することによって形成され得る。ビア２３２（図２Ｃ参照）の外部の金属が、エッチング、化学機械研磨、又はこれらに類するものによって除去され得る。図２Ｅに示すように、ブリッジ貫通導電ビア１６０と接触するようにブリッジ第２表面ボンドパッド１５８が形成されて、ブリッジ１５０が形成され得る。ここで、ブリッジ１５０はキャリア２２４から取り外されることができ、接着層２２６もブリッジ１５０から除去され得る。
一部の実施形態において、ブリッジ１５０は、マイクロエレクトロニクスデバイス１７０１とマイクロエレクトロニクスデバイス１７０２との間の高速で高密度の信号ライン１６２を提供することと、基板１１０とマイクロエレクトロニクスデバイス１７０１及び１７０２との間の信号パス用のブリッジ貫通導電ビア１６０を提供することとの他に、機能を有しないという点で、受動（パッシブ）構造であり得る。他の実施形態において、ブリッジ１５０は、橋渡し機能とは別のそれ自身の機能を持つ能動（アクティブ）ダイを有し、故に、シリコン基板２０２の中又は上に形成された、例えばトランジスタ、抵抗、キャパシタ、及びこれらに類するものなどの、集積回路を有し得る（図２Ｆに破線２４０で概略的に示している）。更なる実施形態において、ブリッジ１５０は、例えば、マイクロエレクトロニクスデバイス１７０１、１７０２への相互接続のためのブリッジ第１表面ボンドパッド１５６と、マイクロエレクトロニクス基板第１表面１１４、又はマイクロエレクトロニクス基板第１表面１１４に取り付けられたその他のデバイス（図示せず）へのワイヤボンド接続のためのパッド（図示せず）との双方を有するなど、ハイブリッドアセンブリを可能にした設計を有していてもよい。理解されるように、シリコン基板２０２は、用語“シリコン”を用いて参照されているが、その中に集積回路２４０が形成されるとき、例えばガリウム砒素（ＧａＡｓ）、シリコンゲルマニウム（ＳｉＧｅ）、若しくはその他の好適な半導電性材料、又は複数の半導電性材料の組み合わせなどの、その他の半導電性材料を有していてもよい。また、やはり理解されるように、ブリッジ１５０は、集積回路２４０が形成されないとき、半導電性材料ではないものから形成されてもよい。
図２Ｆに更に示すように、ブリッジ第２表面１５４は、少なくとも１つのブリッジ第２表面ボンドパッド１５８の位置を変えるための少なくとも１つの再配線層２５０を含んでいてもよい。再配線層２５０は、少なくとも１つの再配線誘電体層２５２、及びブリッジ貫通導電ビア１６０とブリッジ第２表面ボンドパッド１５８との間に形成された再配線導電配線２５４を含み得る。
本開示の実施形態はまた、マイクロエレクトロニクス基板１１０に対するブリッジ１５０の精密アライメントを可能にし得る。そのようなアライメントは、信号ライン１６２を用いたマイクロエレクトロニクスデバイス１７０１及び１７０２間の高密度相互接続の作製において重要であり得る。一例において、デバイス配置（プレースメント）ツールの配置精度が、マイクロエレクトロニクス基板１１０の配置に対するブリッジ１５０に関して、並びに、ブリッジ１５０又はマイクロエレクトロニクス基板１１０の配置に対するマイクロエレクトロニクスデバイス１７０１、１７０２に関して、およそ５μｍである場合、これらを組み合わせた配置誤差の二乗平均平方根は約７μｍである。（ブリッジ１５０とマイクロエレクトロニクスデバイス１７０１、１７０２との間のインターコネクト１８２を形成するために使用される）はんだバンプの直径が、ブリッジ第１表面ボンドパッド１５６のカバレッジ（被覆率）を少なくとも半分として、信号ライン１６２のピッチの半分であると仮定すると、約２８μｍのピッチが達成され得る。
本開示の実施形態の更なる潜在的利点は、第１誘電体層１３２１で図１に例示したように、ブリッジ１５０が１つの誘電体層のみを消費するようにブリッジ１５０を設計することを含み得る。これは、シリコンブリッジ以外を埋め込んで使用するときには達成困難である。というのは、当業者に理解されるように、ブリッジの上に、ビア及びパッドを形成するための誘電体層が必要であるからである。
図１は、２つのマイクロエレクトロニクスデバイス１７０１、１７０２を示しているが、理解されるように、多数のマイクロエレクトロニクスデバイス及び構成が使用され得る。図３Ａは、２つのマイクロエレクトロニクスデバイス１７０１、１７０２の取り得る直線配置の上面図を例示している。図３Ｂは、３つのマイクロエレクトロニクスデバイス１７０１、１７０２、及び１７０３の取り得る配置の上面図を例示している。図３Ｃは、２つのマイクロエレクトロニクスデバイス１７０１、１７０２の取り得る対角線配置の上面図を例示している。図３Ｄは、４つのマイクロエレクトロニクスデバイス１７０１、１７０２、１７０３、及び１７０４の取り得る配置の上面図を例示している。
図４は、本開示の一実施形態に従った、マイクロエレクトロニクス構造を製造するプロセス２００のフローチャートである。ブロック２０２にて説明されるように、マイクロエレクトロニクス基板の第１表面から延在するキャビティ（穴）が中に画成されたマイクロエレクトロニクス基板が形成され得る。キャビティは、少なくとも１つの側壁と底面とを含み、マイクロエレクトロニクス基板は、基板第１表面から延在する複数の導電経路と、基板キャビティ底面から延在する複数の導電経路とを含む。ブロック２０４にて説明されるように、ブリッジが形成され得る。これは、ブリッジの第１表面の上又は中に形成される複数の信号ラインを形成することと、ブリッジ第１表面から、反対側のブリッジの第２表面まで延在するように形成される複数のブリッジ貫通導電ビアを形成することとを含み得る。ブロック２０６にて説明されるように、これら複数のブリッジ貫通導電ビアを、マイクロエレクトロニクス基板キャビティ底面から延在する複数の導電経路に電気的に接続して、ブリッジがマイクロエレクトロニクス基板キャビティ内に配置され得る。ブロック２０８にて説明されるように、マイクロエレクトロニクス基板及びブリッジに複数のマイクロエレクトロニクスデバイスが取り付けられ得る。これら複数のマイクロエレクトロニクスデバイスの各々が、基板第１表面から延在する複数の導電経路のうちの少なくとも１つと、複数のブリッジ信号ラインのうちの少なくとも１つと、複数のブリッジ貫通導電ビアのうちの少なくとも１つとに電気的に接続される。
図５は、本開示の一実装例に従ったコンピューティング装置３００を例示している。コンピューティング装置３００は、ボード３０２を収容している。ボード３０２は、以下に限られないがプロセッサ３０４及び少なくとも１つの通信チップ３０６Ａ、３０６Ｂを含む多数のコンポーネントを含み得る。プロセッサ３０４は、ボード３０２に物理的且つ電気的に結合され得る。一部の実装例において、上記少なくとも１つの通信チップ３０６Ａ、３０６Ｂもボード３０２に物理的且つ電気的に結合される。更なる実装例において、通信チップ３０６Ａ、３０６Ｂはプロセッサ３０４の一部である。
コンピューティング装置３００は、その用途に応じて、他のコンポーネントを含むことができ、それら他のコンポーネントは、ボード３０２に物理的及び電気的に結合されたものであってもよいし、結合されていないものであってもよい。それら他のコンポーネントは、以下に限られないが、揮発性メモリ（例えば、ＤＲＡＭ）、不揮発性メモリ（例えば、ＲＯＭ）、フラッシュメモリ、グラフィックスプロセッサ、デジタル信号プロセッサ、暗号プロセッサ、チップセット、アンテナ、ディスプレイ、タッチスクリーンディスプレイ、タッチスクリーンコントローラ、バッテリー、オーディオコーデック、ビデオコーディック、電力増幅器、グローバル・ポジショニング・システム（ＧＰＳ）デバイス、方位計、加速度計、ジャイロスコープ、スピーカ、カメラ、及び大容量記憶装置（例えば、ハードディスクドライブ、コンパクトディスク（ＣＤ）、デジタル多用途ディスク（ＤＶＤ）、等々）を含む。
通信チップ３０６Ａ、３０６Ｂは、コンピューティング装置３００への、及びそれからのデータの伝送のための無線（ワイヤレス）通信を可能にし得る。用語“無線（ワイヤレス）”及びその派生形は、変調された電磁放射線を用いて非固体媒体を介してデータを伝達し得る回路、装置、システム、方法、技術、通信チャネルなどを記述するために使用され得る。この用語は、関連する装置が如何なるワイヤをも含まないことを意味するものではない（一部の実施形態では、如何なるワイヤをも含まないことがあり得る）。通信チップ３０６は、数多くある無線規格又はプロトコルのうちの何れを実装してもよい。無線規格又はプロトコルは、以下に限られないが、Ｗｉ−Ｆｉ（ＩＥＥＥ８０２．１１ファミリ）、ＷｉＭＡＸ（ＩＥＥＥ８０２．１６ファミリ）、ＩＥＥＥ８０２．２０、ロングタームエボリューション（ＬＴＥ）、Ｅｖ−ＤＯ、ＨＳＰＡ＋、ＨＳＤＰＡ＋、ＨＳＵＰＡ＋、ＥＤＧＥ、ＧＳＭ（登録商標）、ＧＰＲＳ、ＣＤＭＡ、ＴＤＭＡ、ＤＥＣＴ、Ｂｌｕｅｔｏｏｔｈ（登録商標）、これらの派生形、並びに、３Ｇ、４Ｇ、５Ｇ及びそれ以降として指定されるその他の無線プロトコルを含む。コンピューティング装置３００は複数の通信チップ３０６Ａ、３０６Ｂを含み得る。例えば、第１の通信チップ３０６Ａは、例えばＷｉ−Ｆｉ及び／又はＢｌｕｅｔｏｏｔｈ（登録商標）など、より短距離の無線通信用にされ、第２の通信チップ３０６Ｂは、例えばＧＰＳ、ＥＤＧＥ、ＧＰＲＳ、ＣＤＭＡ、ＷｉＭＡＸ、ＬＴＥ、Ｅｖ−ＤＯ及び／又はその他など、より長距離の無線通信用にされ得る。
コンピューティング装置３００のプロセッサ３０４は、プロセッサ３０４内にパッケージングされた複数のマイクロエレクトロニクスデバイスを含み得る。本開示の一部の実装において、プロセッサ３０４の複数のマイクロエレクトロニクスデバイスが、上述のように、ブリッジ貫通ビアを有するブリッジで互いに接続され得る。用語“プロセッサ”は、レジスタ及び／又はメモリからの電子データを処理して、該電子データをレジスタ及び／又はメモリに格納され得る他の電子データへと変換する如何なるデバイス又はデバイス部分をも意味し得る。
通信チップ３０６Ａ、３０６Ｂは、通信チップ３０６Ａ、３０６Ｂ内にパッケージングされた複数のマイクロエレクトロニクスデバイスを含み得る。本開示の他の一実装によれば、通信チップの複数のマイクロエレクトロニクスデバイスが、上述の実装に従って形成されたブリッジ貫通ビアを有するブリッジで互いに接続され得る。
様々な実装例において、コンピューティング装置３００は、ラップトップ、ネットブック、ノートブック、ウルトラブック、スマートフォン、タブレット、携帯情報端末（ＰＤＡ）、ウルトラモバイルＰＣ、携帯電話、デスクトップコンピュータ、サーバ、プリンタ、スキャナ、モニタ、セットトップボックス、娯楽制御ユニット、デジタルカメラ、ポータブル音楽プレーヤ、又はデジタルビデオレコーダとし得る。更なる実装例において、コンピューティング装置３００は、データを処理するその他の如何なる電子装置であってもよい。
理解されるように、本開示に係る事項は必ずしも、図１−５に例示した特定の用途に限定されない。その事項は、当業者に理解されるように、その他のマイクロエレクトロニクスデバイス及びアセンブリ用途、並びに任意の適当なエレクトロニクス用途に適用され得る。
以下の例は、更なる実施形態に関係する。これらの例における具体的事項は、１つ以上の実施形態内のどこで使用されてもよい。
例１において、マイクロエレクトロニクス構造は、キャビティが中に画成されたマイクロエレクトロニクス基板であり、前記キャビティは、当該マイクロエレクトロニクス基板の第１表面から延在し、前記キャビティは、少なくとも１つの側壁と底面とを含み、当該マイクロエレクトロニクス基板は、当該マイクロエレクトロニクス基板の前記第１表面から延在する複数の導電経路と、前記キャビティの前記底面から延在する複数の導電経路とを含む、マイクロエレクトロニクス基板と、前記マイクロエレクトロニクス基板の前記キャビティの中に配置されたブリッジであり、当該ブリッジは、当該ブリッジの第１表面の上又は中に形成された複数の信号ラインと、当該ブリッジの前記第１表面から、反対側の当該ブリッジの第２表面まで延在する複数のブリッジ貫通導電ビアとを有し、前記複数のブリッジ貫通導電ビアは、前記マイクロエレクトロニクス基板の前記キャビティの前記底面から延在する前記複数の導電経路に電気的に接続されている、ブリッジと、複数のマイクロエレクトロニクスデバイスであり、当該複数のマイクロエレクトロニクスデバイスの各々が、前記マイクロエレクトロニクス基板の前記第１表面から延在する前記複数の導電経路のうちの少なくとも１つと、前記複数の信号ラインのうちの少なくとも１つと、前記複数のブリッジ貫通導電ビアのうちの少なくとも１つとに電気的に接続されている、複数のマイクロエレクトロニクスデバイスとを有し得る。
例２において、例１に係る事項はオプションで、前記ブリッジがシリコン含有コンポーネントを有することを含み得る。
例３において、例１乃至２の何れかに係る事項はオプションで、前記ブリッジが受動構造を有することを含み得る。
例４において、例１乃至２の何れかに係る事項はオプションで、前記ブリッジが能動構造を有することを含み得る。
例５において、例１乃至４の何れかに係る事項はオプションで、前記ブリッジが、相互接続層をその第１表面上に有するシリコン基板を有し、前記相互接続層が、前記シリコン基板の前記第１表面上に形成された少なくとも１つの誘電体層を有し、該誘電体層の中又は上に複数のブリッジ第１表面ボンドパッドと前記複数の信号ラインとが形成されており、前記ブリッジが更に、前記ブリッジ貫通導電ビアと前記シリコン基板との間に配置された誘電体ライナーを有することを含み得る。
例６において、例１乃至５の何れかに係る事項はオプションで、前記マイクロエレクトロニクス基板が、前記複数の導電経路が中に形成された複数の誘電体層を有することを含み得る。
例７において、例６に係る事項はオプションで、前記導電経路が、前記複数の誘電体層のうちの少なくとも１つの上に形成された少なくとも１つの導電配線と、前記複数の誘電体層のうちの少なくとも１つを貫いて延在する少なくとも１つの導電ビアとを有することを含み得る。
例８において、例１乃至６の何れかに係る事項はオプションで、前記複数のマイクロエレクトロニクスデバイスのうちの少なくとも１つが、複数のインターコネクトを介して、前記マイクロエレクトロニクス基板と前記ブリッジとに取り付けられていることを含み得る。
例９において、例８に係る事項はオプションで、前記複数のインターコネクトのうちの少なくとも１つが、１つのマイクロエレクトロニクスデバイスのアクティブ面上の複数のボンドパッドのうちの１つと前記マイクロエレクトロニクス基板の対応するボンドパッドとの間を延在しており、前記複数のインターコネクトのうちの他の１つが、該マイクロエレクトロニクスデバイスの前記複数のボンドパッドのうちの他の１つと前記ブリッジの前記第１表面上の複数のボンドパッドのうちの対応するボンドパッドとの間を延在していることを含み得る。
例１０において、例１乃至９の何れかに係る事項はオプションで、対応するブリッジ貫通導電ビアと接触するように前記ブリッジの前記第２表面の中又は上に形成され、且つ、複数のブリッジ−基板間インターコネクトを介して、前記マイクロエレクトロニクス基板の前記キャビティの前記底面の中又は上に形成された対応する基板キャビティボンドパッドに取り付けられた、複数のボンドパッドを含み得る。
例１１において、マイクロエレクトロニクス構造を形成する方法は、キャビティが中に画成されたマイクロエレクトロニクス基板を形成するステップであり、前記キャビティは、当該マイクロエレクトロニクス基板の第１表面から延在し、前記キャビティは、少なくとも１つの側壁と底面とを含み、当該マイクロエレクトロニクス基板は、当該マイクロエレクトロニクス基板の前記第１表面から延在する複数の導電経路と、前記キャビティの前記底面から延在する複数の導電経路とを含む、ステップと、ブリッジを形成するステップであり、当該ブリッジの第１表面の上又は中に複数の信号ラインを形成することと、当該ブリッジの前記第１表面から、反対側の当該ブリッジの第２表面まで延在する複数のブリッジ貫通導電ビアを形成することとを含むステップと、前記ブリッジを前記マイクロエレクトロニクス基板の前記キャビティ内に配置し、且つ前記複数のブリッジ貫通導電ビアを、前記マイクロエレクトロニクス基板の前記キャビティの前記底面から延在する前記複数の導電経路に電気的に接続するステップと、前記マイクロエレクトロニクス基板及び前記ブリッジに複数のマイクロエレクトロニクスデバイスを取り付けるステップであり、当該複数のマイクロエレクトロニクスデバイスの各々が、前記マイクロエレクトロニクス基板の前記第１表面から延在する前記複数の導電経路のうちの少なくとも１つと、前記複数の信号ラインのうちの少なくとも１つと、前記複数のブリッジ貫通導電ビアのうちの少なくとも１つとに電気的に接続される、ステップとを有し得る。
例１２において、例１１に係る事項はオプションで、少なくとも１つのシリコン含有コンポーネントから前記ブリッジを形成することを含み得る。
例１３において、例１１乃至１２の何れかに係る事項はオプションで、前記ブリッジを受動構造として形成することを含み得る。
例１４において、例１１乃至１２の何れかに係る事項はオプションで、前記ブリッジを能動構造として形成することを含み得る。
例１５において、例１１乃至１４の何れかに係る事項はオプションで、前記ブリッジを形成することが、相互接続層をその第１表面上に有するシリコン基板を形成し、前記相互接続層は、前記シリコン基板の前記第１表面上に形成された少なくとも１つの誘電体層を有することと、該誘電体層の中又は上に複数のブリッジ第１表面ボンドパッドと前記複数の信号ラインとを形成することと、前記ブリッジ貫通導電ビアと前記シリコン基板との間に誘電体ライナーを配設することとを有することを含み得る。
例１６において、例１２乃至１５の何れかに係る事項はオプションで、前記マイクロエレクトロニクス基板を形成することが、前記複数の導電経路を中に有する複数の誘電体層を形成することを有することを含み得る。
例１７において、例１６に係る事項はオプションで、前記導電経路を形成することが、前記複数の誘電体層のうちの少なくとも１つの上に少なくとも１つの導電配線を形成することと、前記複数の誘電体層のうちの少なくとも１つを貫く少なくとも１つの導電ビアを形成することとを有することを含み得る。
例１８において、例１１乃至１７の何れかに係る事項はオプションで、前記複数のマイクロエレクトロニクスデバイスを取り付けることが、複数のインターコネクトを介して前記複数のマイクロエレクトロニクスデバイスを前記マイクロエレクトロニクス基板と前記ブリッジとに取り付けることを有することを含み得る。
例１９において、例１８に係る事項はオプションで、前記複数のインターコネクトを介して前記複数のマイクロエレクトロニクスデバイスを前記マイクロエレクトロニクス基板と前記ブリッジとに取り付けることが、前記複数のインターコネクトのうちの少なくとも１つを、１つのマイクロエレクトロニクスデバイスのアクティブ面上の複数のボンドパッドのうちの１つと前記マイクロエレクトロニクス基板の対応するボンドパッドとの間に延在させ、且つ、前記複数のインターコネクトのうちの他の１つを、該マイクロエレクトロニクスデバイスの前記複数のボンドパッドのうちの他の１つと前記ブリッジの前記第１表面上の複数のボンドパッドのうちの対応するボンドパッドとの間に延在させて、前記複数のマイクロエレクトロニクスデバイスを前記マイクロエレクトロニクス基板と前記ブリッジとに取り付けることを有することを含み得る。
例２０において、例１１乃至１９の何れかに係る事項はオプションで、対応するブリッジ貫通導電ビアと接触するように前記ブリッジの前記第２表面の中又は上に複数のボンドパッドを形成することと、該複数のボンドパッドを、複数のブリッジ−基板間インターコネクトを用いて、前記マイクロエレクトロニクス基板の前記キャビティの前記底面の中又は上に形成された対応する基板キャビティボンドパッドに取り付けることとを含み得る。
例２１において、例１１乃至２０の何れかに係る事項はオプションで、前記複数のブリッジ貫通導電ビアのうちの少なくとも１つを介して少なくとも１つのマイクロエレクトロニクスデバイスに電力を送り届けることを含み得る。
例２２において、コンピューティング装置は、ボードと、前記ボードに取り付けられたマイクロエレクトロニクス装置と、前記マイクロエレクトロニクス装置内に配置されたマイクロエレクトロニクス構造とを有することができ、前記マイクロエレクトロニクス構造は、キャビティが中に画成されたマイクロエレクトロニクス基板であり、前記キャビティは、当該マイクロエレクトロニクス基板の第１表面から延在し、前記キャビティは、少なくとも１つの側壁と底面とを含み、当該マイクロエレクトロニクス基板は、当該マイクロエレクトロニクス基板の前記第１表面から延在する複数の導電経路と、前記キャビティの前記底面から延在する複数の導電経路とを含む、マイクロエレクトロニクス基板と、前記マイクロエレクトロニクス基板の前記キャビティの中に配置されたブリッジであり、当該ブリッジは、当該ブリッジの第１表面の上又は中に形成された複数の信号ラインと、当該ブリッジの前記第１表面から、反対側の当該ブリッジの第２表面まで延在する複数のブリッジ貫通導電ビアとを有し、前記複数のブリッジ貫通導電ビアは、前記マイクロエレクトロニクス基板の前記キャビティの前記底面から延在する前記複数の導電経路に電気的に接続されている、ブリッジと、複数のマイクロエレクトロニクスデバイスであり、当該複数のマイクロエレクトロニクスデバイスの各々が、前記マイクロエレクトロニクス基板の前記第１表面から延在する前記複数の導電経路のうちの少なくとも１つと、前記複数の信号ラインのうちの少なくとも１つと、前記複数のブリッジ貫通導電ビアのうちの少なくとも１つとに電気的に接続されている、複数のマイクロエレクトロニクスデバイスとを有し得る。
例２３において、例２２に係る事項はオプションで、前記ブリッジが、相互接続層をその第１表面上に有するシリコン基板を有し、前記相互接続層が、前記シリコン基板の前記第１表面上に形成された少なくとも１つの誘電体層を有し、該誘電体層の中又は上に複数のブリッジ第１表面ボンドパッドと前記複数の信号ラインとが形成されており、前記ブリッジが更に、前記ブリッジ貫通導電ビアと前記シリコン基板との間に配置された誘電体ライナーを有することを含み得る。
例２４において、例２２乃至２３の何れかに係る事項はオプションで、前記複数のマイクロエレクトロニクスデバイスのうちの少なくとも１つが、複数のインターコネクトを介して、前記マイクロエレクトロニクス基板と前記ブリッジとに取り付けられており、前記複数のインターコネクトのうちの少なくとも１つが、１つのマイクロエレクトロニクスデバイスのアクティブ面上の複数のボンドパッドのうちの１つと前記マイクロエレクトロニクス基板の対応するボンドパッドとの間を延在しており、前記複数のインターコネクトのうちの他の１つが、該マイクロエレクトロニクスデバイスの前記複数のボンドパッドのうちの他の１つと前記ブリッジの前記第１表面上の複数のボンドパッドのうちの対応するボンドパッドとの間を延在していることを含み得る。
例２５において、例２２乃至２４の何れかに係る事項はオプションで、対応するブリッジ貫通導電ビアと接触するように前記ブリッジの前記第２表面の中又は上に形成され、且つ、複数のブリッジ−基板間インターコネクトを介して、前記マイクロエレクトロニクス基板の前記キャビティの前記底面の中又は上に形成された対応する基板キャビティボンドパッドに取り付けられた、複数のボンドパッドを含み得る。
本開示の実施形態をこのように詳細に説明してきたが、理解されるように、本開示の実施形態の数多くの明白な変形がその精神又は範囲を逸脱することなく可能であり、添付の請求項によって定められる本開示は、以上の記載で説明された特定の細部によって限定されるべきでない。

Claims (25)

  1. キャビティが中に画成されたマイクロエレクトロニクス基板であり、前記キャビティは、当該マイクロエレクトロニクス基板の第１表面から延在し、前記キャビティは、少なくとも１つの側壁と底面とを含み、当該マイクロエレクトロニクス基板は、当該マイクロエレクトロニクス基板の前記第１表面から延在する複数の導電経路と、前記キャビティの前記底面から延在する複数の導電経路とを含む、マイクロエレクトロニクス基板と、
    前記マイクロエレクトロニクス基板の前記キャビティの中に配置されたブリッジであり、当該ブリッジは、当該ブリッジの第１表面の上又は中に形成された複数の信号ラインと、当該ブリッジの前記第１表面から、反対側の当該ブリッジの第２表面まで延在する複数のブリッジ貫通導電ビアとを有し、前記複数のブリッジ貫通導電ビアは、前記マイクロエレクトロニクス基板の前記キャビティの前記底面から延在する前記複数の導電経路に電気的に接続されている、ブリッジと、
    複数のマイクロエレクトロニクスデバイスであり、当該複数のマイクロエレクトロニクスデバイスの各々が、前記マイクロエレクトロニクス基板の前記第１表面から延在する前記複数の導電経路のうちの少なくとも１つと、前記複数の信号ラインのうちの少なくとも１つと、前記複数のブリッジ貫通導電ビアのうちの少なくとも１つとに電気的に接続されている、複数のマイクロエレクトロニクスデバイスと、
    を有するマイクロエレクトロニクス構造。
  2. 前記ブリッジはシリコン含有コンポーネントを有する、請求項１に記載のマイクロエレクトロニクス構造。
  3. 前記ブリッジは受動構造を有する、請求項１又は２に記載のマイクロエレクトロニクス構造。
  4. 前記ブリッジは能動構造を有する、請求項１又は２に記載のマイクロエレクトロニクス構造。
  5. 前記ブリッジは、相互接続層をその第１表面上に有するシリコン基板を有し、前記相互接続層は、前記シリコン基板の前記第１表面上に形成された少なくとも１つの誘電体層を有し、該誘電体層の中又は上に複数のブリッジ第１表面ボンドパッドと前記複数の信号ラインとが形成されており、前記ブリッジは更に、前記ブリッジ貫通導電ビアと前記シリコン基板との間に配置された誘電体ライナーを有する、請求項１乃至４の何れかに記載のマイクロエレクトロニクス構造。
  6. 前記マイクロエレクトロニクス基板は、前記複数の導電経路が中に形成された複数の誘電体層を有する、請求項１乃至５の何れかに記載のマイクロエレクトロニクス構造。
  7. 前記導電経路は、前記複数の誘電体層のうちの少なくとも１つの上に形成された少なくとも１つの導電配線と、前記複数の誘電体層のうちの少なくとも１つを貫いて延在する少なくとも１つの導電ビアとを有する、請求項６に記載のマイクロエレクトロニクス構造。
  8. 前記複数のマイクロエレクトロニクスデバイスのうちの少なくとも１つは、複数のインターコネクトを介して、前記マイクロエレクトロニクス基板と前記ブリッジとに取り付けられている、請求項１乃至６の何れかに記載のマイクロエレクトロニクス構造。
  9. 前記複数のインターコネクトのうちの少なくとも１つは、１つのマイクロエレクトロニクスデバイスのアクティブ面上の複数のボンドパッドのうちの１つと前記マイクロエレクトロニクス基板の対応するボンドパッドとの間を延在しており、前記複数のインターコネクトのうちの他の１つは、該マイクロエレクトロニクスデバイスの前記複数のボンドパッドのうちの他の１つと前記ブリッジの前記第１表面上の複数のボンドパッドのうちの対応するボンドパッドとの間を延在している、請求項８に記載のマイクロエレクトロニクス構造。
  10. 対応するブリッジ貫通導電ビアと接触するように前記ブリッジの前記第２表面の中又は上に形成され、且つ、複数のブリッジ−基板間インターコネクトを介して、前記マイクロエレクトロニクス基板の前記キャビティの前記底面の中又は上に形成された対応する基板キャビティボンドパッドに取り付けられた、複数のボンドパッド、を更に含む請求項１乃至８の何れかに記載のマイクロエレクトロニクス構造。
  11. キャビティが中に画成されたマイクロエレクトロニクス基板を形成するステップであり、前記キャビティは、当該マイクロエレクトロニクス基板の第１表面から延在し、前記キャビティは、少なくとも１つの側壁と底面とを含み、当該マイクロエレクトロニクス基板は、当該マイクロエレクトロニクス基板の前記第１表面から延在する複数の導電経路と、前記キャビティの前記底面から延在する複数の導電経路とを含む、ステップと、
    ブリッジを形成するステップであり、
    当該ブリッジの第１表面の上又は中に複数の信号ラインを形成することと、
    当該ブリッジの前記第１表面から、反対側の当該ブリッジの第２表面まで延在する複数のブリッジ貫通導電ビアを形成することと
    を含むステップと、
    前記ブリッジを前記マイクロエレクトロニクス基板の前記キャビティ内に配置し、且つ前記複数のブリッジ貫通導電ビアを、前記マイクロエレクトロニクス基板の前記キャビティの前記底面から延在する前記複数の導電経路に電気的に接続するステップと、
    前記マイクロエレクトロニクス基板及び前記ブリッジに複数のマイクロエレクトロニクスデバイスを取り付けるステップであり、当該複数のマイクロエレクトロニクスデバイスの各々が、前記マイクロエレクトロニクス基板の前記第１表面から延在する前記複数の導電経路のうちの少なくとも１つと、前記複数の信号ラインのうちの少なくとも１つと、前記複数のブリッジ貫通導電ビアのうちの少なくとも１つとに電気的に接続される、ステップと、
    を有する方法。
  12. 前記ブリッジを形成することは、少なくとも１つのシリコン含有コンポーネントから前記ブリッジを形成することを有する、請求項１１に記載の方法。
  13. 前記ブリッジを形成することは、受動構造を形成することを有する、請求項１１又は１２に記載の方法。
  14. 前記ブリッジを形成することは、能動構造を形成することを有する、請求項１１又は１２に記載の方法。
  15. 前記ブリッジを形成することは、
    相互接続層をその第１表面上に有するシリコン基板を形成し、前記相互接続層は、前記シリコン基板の前記第１表面上に形成された少なくとも１つの誘電体層を有することと、
    該誘電体層の中又は上に複数のブリッジ第１表面ボンドパッドと前記複数の信号ラインとを形成することと、
    前記ブリッジ貫通導電ビアと前記シリコン基板との間に誘電体ライナーを配設することと
    を有する、請求項１１乃至１４の何れかに記載の方法。
  16. 前記マイクロエレクトロニクス基板を形成することは、前記複数の導電経路を中に有する複数の誘電体層を形成することを有する、請求項１２乃至１５の何れかに記載の方法。
  17. 前記導電経路を形成することは、前記複数の誘電体層のうちの少なくとも１つの上に少なくとも１つの導電配線を形成することと、前記複数の誘電体層のうちの少なくとも１つを貫く少なくとも１つの導電ビアを形成することとを有する、請求項１６に記載の方法。
  18. 前記複数のマイクロエレクトロニクスデバイスを取り付けることは、複数のインターコネクトを介して前記複数のマイクロエレクトロニクスデバイスを前記マイクロエレクトロニクス基板と前記ブリッジとに取り付けることを有する、請求項１１乃至１７の何れかに記載の方法。
  19. 前記複数のインターコネクトを介して前記複数のマイクロエレクトロニクスデバイスを前記マイクロエレクトロニクス基板と前記ブリッジとに取り付けることは、前記複数のインターコネクトのうちの少なくとも１つを、１つのマイクロエレクトロニクスデバイスのアクティブ面上の複数のボンドパッドのうちの１つと前記マイクロエレクトロニクス基板の対応するボンドパッドとの間に延在させ、且つ、前記複数のインターコネクトのうちの他の１つを、該マイクロエレクトロニクスデバイスの前記複数のボンドパッドのうちの他の１つと前記ブリッジの前記第１表面上の複数のボンドパッドのうちの対応するボンドパッドとの間に延在させて、前記複数のマイクロエレクトロニクスデバイスを前記マイクロエレクトロニクス基板と前記ブリッジとに取り付けることを有する、請求項１８に記載の方法。
  20. 対応するブリッジ貫通導電ビアと接触するように前記ブリッジの前記第２表面の中又は上に複数のボンドパッドを形成することと、該複数のボンドパッドを、複数のブリッジ−基板間インターコネクトを用いて、前記マイクロエレクトロニクス基板の前記キャビティの前記底面の中又は上に形成された対応する基板キャビティボンドパッドに取り付けることと、を更に含む請求項１１乃至１９の何れかに記載の方法。
  21. 前記複数のブリッジ貫通導電ビアのうちの少なくとも１つを介して少なくとも１つのマイクロエレクトロニクスデバイスに電力を送り届けるステップ、を更に有する請求項１１乃至２０の何れかに記載の方法。
  22. ボードと、
    前記ボードに取り付けられたマイクロエレクトロニクス装置と、
    前記マイクロエレクトロニクス装置内に配置されたマイクロエレクトロニクス構造であり、
    キャビティが中に画成されたマイクロエレクトロニクス基板であり、前記キャビティは、当該マイクロエレクトロニクス基板の第１表面から延在し、前記キャビティは、少なくとも１つの側壁と底面とを含み、当該マイクロエレクトロニクス基板は、当該マイクロエレクトロニクス基板の前記第１表面から延在する複数の導電経路と、前記キャビティの前記底面から延在する複数の導電経路とを含む、マイクロエレクトロニクス基板と、
    前記マイクロエレクトロニクス基板の前記キャビティの中に配置されたブリッジであり、当該ブリッジは、当該ブリッジの第１表面の上又は中に形成された複数の信号ラインと、当該ブリッジの前記第１表面から、反対側の当該ブリッジの第２表面まで延在する複数のブリッジ貫通導電ビアとを有し、前記複数のブリッジ貫通導電ビアは、前記マイクロエレクトロニクス基板の前記キャビティの前記底面から延在する前記複数の導電経路に電気的に接続されている、ブリッジと、
    複数のマイクロエレクトロニクスデバイスであり、当該複数のマイクロエレクトロニクスデバイスの各々が、前記マイクロエレクトロニクス基板の前記第１表面から延在する前記複数の導電経路のうちの少なくとも１つと、前記複数の信号ラインのうちの少なくとも１つと、前記複数のブリッジ貫通導電ビアのうちの少なくとも１つとに電気的に接続されている、複数のマイクロエレクトロニクスデバイスと
    を有するマイクロエレクトロニクス構造と、
    を有するコンピューティング装置。
  23. 前記ブリッジは、相互接続層をその第１表面上に有するシリコン基板を有し、前記相互接続層は、前記シリコン基板の前記第１表面上に形成された少なくとも１つの誘電体層を有し、該誘電体層の中又は上に複数のブリッジ第１表面ボンドパッドと前記複数の信号ラインとが形成されており、前記ブリッジは更に、前記ブリッジ貫通導電ビアと前記シリコン基板との間に配置された誘電体ライナーを有する、請求項２２に記載のコンピューティング装置。
  24. 前記複数のマイクロエレクトロニクスデバイスのうちの少なくとも１つは、複数のインターコネクトを介して、前記マイクロエレクトロニクス基板と前記ブリッジとに取り付けられており、前記複数のインターコネクトのうちの少なくとも１つは、１つのマイクロエレクトロニクスデバイスのアクティブ面上の複数のボンドパッドのうちの１つと前記マイクロエレクトロニクス基板の対応するボンドパッドとの間を延在しており、前記複数のインターコネクトのうちの他の１つは、該マイクロエレクトロニクスデバイスの前記複数のボンドパッドのうちの他の１つと前記ブリッジの前記第１表面上の複数のボンドパッドのうちの対応するボンドパッドとの間を延在している、請求項２２又は２３に記載のコンピューティング装置。
  25. 対応するブリッジ貫通導電ビアと接触するように前記ブリッジの前記第２表面の中又は上に形成され、且つ、複数のブリッジ−基板間インターコネクトを介して、前記マイクロエレクトロニクス基板の前記キャビティの前記底面の中又は上に形成された対応する基板キャビティボンドパッドに取り付けられた、複数のボンドパッド、を更に含む請求項２２乃至２４の何れかに記載のコンピューティング装置。
JP2016546503A 2014-02-26 2014-02-26 ブリッジ貫通導電ビア信号接続を有する埋込マルチデバイスブリッジ Active JP6195995B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/US2014/018482 WO2015130264A1 (en) 2014-02-26 2014-02-26 Embedded multi-device bridge with through-bridge conductive via signal connection

Publications (2)

Publication Number Publication Date
JP2017505539A JP2017505539A (ja) 2017-02-16
JP6195995B2 true JP6195995B2 (ja) 2017-09-20

Family

ID=54009441

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016546503A Active JP6195995B2 (ja) 2014-02-26 2014-02-26 ブリッジ貫通導電ビア信号接続を有する埋込マルチデバイスブリッジ

Country Status (8)

Country Link
US (3) US9754890B2 (ja)
EP (1) EP3111475B1 (ja)
JP (1) JP6195995B2 (ja)
KR (1) KR101815489B1 (ja)
CN (1) CN106165092B (ja)
SG (1) SG11201606039TA (ja)
TW (1) TWI549252B (ja)
WO (1) WO2015130264A1 (ja)

Families Citing this family (64)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106165092B (zh) * 2014-02-26 2020-02-18 英特尔公司 具有穿桥导电过孔信号连接的嵌入式多器件桥
US9368450B1 (en) * 2015-08-21 2016-06-14 Qualcomm Incorporated Integrated device package comprising bridge in litho-etchable layer
US10325840B2 (en) * 2015-09-25 2019-06-18 Intel Corporation Metal on both sides with power distributed through the silicon
US9601423B1 (en) 2015-12-18 2017-03-21 International Business Machines Corporation Under die surface mounted electrical elements
DE112015007213B4 (de) * 2015-12-22 2021-08-19 Intel Corporation Halbleiter-package mit durchgangsbrücken-die-verbindungen und verfahren zum herstellen eines halbleiter-package
DE112015007283B3 (de) 2015-12-22 2022-03-31 Intel Corporation Halbleiter-package mit durchgangsbrücken-die-verbindungen
KR101966328B1 (ko) * 2016-03-29 2019-04-05 삼성전기주식회사 인쇄회로기판 및 그 제조방법
KR102473408B1 (ko) * 2016-03-29 2022-12-02 삼성전기주식회사 인쇄회로기판 및 그 제조방법
KR102632563B1 (ko) * 2016-08-05 2024-02-02 삼성전자주식회사 반도체 패키지
KR102624199B1 (ko) * 2016-11-17 2024-01-15 에스케이하이닉스 주식회사 관통 실리콘 비아 기술을 적용한 반도체 패키지
KR102666151B1 (ko) * 2016-12-16 2024-05-17 삼성전자주식회사 반도체 패키지
US10109616B2 (en) * 2016-12-22 2018-10-23 Intel Corporation High bandwidth, low profile multi-die package
US20220238440A1 (en) * 2016-12-29 2022-07-28 Intel Corporation Bare-die smart bridge connected with copper pillars for system-in-package apparatus
US20180240778A1 (en) * 2017-02-22 2018-08-23 Intel Corporation Embedded multi-die interconnect bridge with improved power delivery
WO2018174869A1 (en) * 2017-03-22 2018-09-27 Intel Corporation Multiple die package using an embedded bridge connecting dies
US10622311B2 (en) 2017-08-10 2020-04-14 International Business Machines Corporation High-density interconnecting adhesive tape
DE112017008031T5 (de) * 2017-09-13 2020-07-02 Intel Corporation Aktive silizium-brücke
CN116666332A (zh) * 2017-09-28 2023-08-29 英特尔公司 利用沟槽结构的嵌入式桥管芯的电力输送
US11393745B2 (en) 2017-09-29 2022-07-19 Intel Corporation Semiconductor packages with embedded interconnects
US11327259B2 (en) * 2017-12-07 2022-05-10 Intel Corporation Integrated circuit package with electro-optical interconnect circuitry
WO2019132971A1 (en) * 2017-12-29 2019-07-04 Intel Corporation Microelectronic assemblies
EP3732712A4 (en) 2017-12-29 2021-09-01 Intel Corporation MICROELECTRONIC ARRANGEMENTS WITH COMMUNICATION NETWORKS
TWI670824B (zh) 2018-03-09 2019-09-01 欣興電子股份有限公司 封裝結構
CN110265384B (zh) * 2018-03-12 2021-07-16 欣兴电子股份有限公司 封装结构
US10580738B2 (en) * 2018-03-20 2020-03-03 International Business Machines Corporation Direct bonded heterogeneous integration packaging structures
KR102066721B1 (ko) * 2018-03-23 2020-01-16 주식회사 웨이브피아 큐에프엔 알에프 칩 패키지
US20190312019A1 (en) * 2018-04-10 2019-10-10 Intel Corporation Techniques for die tiling
US10700051B2 (en) * 2018-06-04 2020-06-30 Intel Corporation Multi-chip packaging
US11251171B2 (en) * 2018-06-13 2022-02-15 Intel Corporation Removable interposer
US10535608B1 (en) 2018-07-24 2020-01-14 International Business Machines Corporation Multi-chip package structure having chip interconnection bridge which provides power connections between chip and package substrate
TWI785106B (zh) * 2018-08-28 2022-12-01 晶元光電股份有限公司 半導體裝置
KR102163059B1 (ko) 2018-09-07 2020-10-08 삼성전기주식회사 연결구조체 내장기판
US11114308B2 (en) 2018-09-25 2021-09-07 International Business Machines Corporation Controlling of height of high-density interconnection structure on substrate
US20200098725A1 (en) * 2018-09-26 2020-03-26 Intel Corporation Semiconductor package or semiconductor package structure with dual-sided interposer and memory
KR20200074718A (ko) * 2018-12-17 2020-06-25 삼성전기주식회사 인쇄회로기판
US11488906B2 (en) * 2019-01-24 2022-11-01 Samsung Electro-Mechanics Co., Ltd. Bridge embedded interposer, and package substrate and semiconductor package comprising the same
WO2020154939A1 (en) 2019-01-30 2020-08-06 Yangtze Memory Technologies Co., Ltd. Hybrid bonding using dummy bonding contacts
KR102618755B1 (ko) 2019-01-30 2023-12-27 양쯔 메모리 테크놀로지스 씨오., 엘티디. 더미 접합 콘택트 및 더미 인터커넥트를 사용한 하이브리드 접합
KR102620867B1 (ko) * 2019-03-15 2024-01-04 에스케이하이닉스 주식회사 브리지 다이를 포함한 반도체 패키지
US11043986B2 (en) * 2019-04-15 2021-06-22 Intel Corporation Reduction of cross-capacitance and crosstalk between three-dimensionally packed interconnect wires
US11133256B2 (en) * 2019-06-20 2021-09-28 Intel Corporation Embedded bridge substrate having an integral device
US11133258B2 (en) * 2019-07-17 2021-09-28 Taiwan Semiconductor Manufacturing Company, Ltd. Package with bridge die for interconnection and method forming same
KR20210019308A (ko) 2019-08-12 2021-02-22 삼성전자주식회사 반도체 패키지
US11164817B2 (en) 2019-11-01 2021-11-02 International Business Machines Corporation Multi-chip package structures with discrete redistribution layers
US11094637B2 (en) 2019-11-06 2021-08-17 International Business Machines Corporation Multi-chip package structures having embedded chip interconnect bridges and fan-out redistribution layers
US11430764B2 (en) * 2019-12-20 2022-08-30 Intel Corporation Overhang bridge interconnect
MY201016A (en) * 2019-12-20 2024-01-30 Intel Corp Integrated Bridge for Die-to-Die Interconnects
US11342244B2 (en) 2020-01-21 2022-05-24 Sandisk Technologies Llc Bonded assembly of semiconductor dies containing pad level across-die metal wiring and method of forming the same
US20210272905A1 (en) * 2020-02-28 2021-09-02 Intel Corporation Microelectronic package with substrate cavity for bridge-attach
US11887962B2 (en) * 2020-06-16 2024-01-30 Intel Corporation Microelectronic structures including bridges
US11923307B2 (en) 2020-06-16 2024-03-05 Intel Corporation Microelectronic structures including bridges
US11804441B2 (en) 2020-06-16 2023-10-31 Intel Corporation Microelectronic structures including bridges
US11373972B2 (en) 2020-06-16 2022-06-28 Intel Corporation Microelectronic structures including bridges
US11791274B2 (en) 2020-06-16 2023-10-17 Intel Corporation Multichip semiconductor package including a bridge die disposed in a cavity having non-planar interconnects
US20210391264A1 (en) * 2020-06-16 2021-12-16 Intel Corporation Microelectronic structures including bridges
KR20220001643A (ko) * 2020-06-30 2022-01-06 삼성전자주식회사 반도체 패키지
KR20220015573A (ko) * 2020-07-31 2022-02-08 삼성전기주식회사 인쇄회로기판 및 그 제조방법
KR20220019186A (ko) 2020-08-07 2022-02-16 삼성전자주식회사 반도체 패키지 및 그의 제조 방법
US11515234B2 (en) * 2020-12-03 2022-11-29 Advanced Semiconductor Engineering, Inc. Semiconductor device package including promoters and method of manufacturing the same
US20220181295A1 (en) * 2020-12-04 2022-06-09 Yibu Semiconductor Co., Ltd. Method for Forming Chip Packages and a Chip Package
US20220230991A1 (en) * 2021-01-21 2022-07-21 Monolithic Power Systems, Inc. Multi-die package structure and multi-die co-packing method
US11791270B2 (en) * 2021-05-10 2023-10-17 International Business Machines Corporation Direct bonded heterogeneous integration silicon bridge
US11848273B2 (en) 2021-11-17 2023-12-19 International Business Machines Corporation Bridge chip with through via
US20230402380A1 (en) * 2022-06-08 2023-12-14 Qualcomm Incorporated Package comprising a substrate with a bridge configured for a back side power distribution network

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990069447A (ko) * 1998-02-09 1999-09-06 구본준 반도체 패키지와 그 제조방법
US6369444B1 (en) * 1998-05-19 2002-04-09 Agere Systems Guardian Corp. Packaging silicon on silicon multichip modules
JP3788268B2 (ja) * 2001-05-14 2006-06-21 ソニー株式会社 半導体装置の製造方法
KR20060074091A (ko) * 2004-12-27 2006-07-03 주식회사 하이닉스반도체 칩 스택 패키지
JP4581768B2 (ja) * 2005-03-16 2010-11-17 ソニー株式会社 半導体装置の製造方法
KR100721353B1 (ko) 2005-07-08 2007-05-25 삼성전자주식회사 칩 삽입형 매개기판의 구조와 제조 방법, 이를 이용한 이종칩의 웨이퍼 레벨 적층 구조 및 패키지 구조
US8064224B2 (en) * 2008-03-31 2011-11-22 Intel Corporation Microelectronic package containing silicon patches for high density interconnects, and method of manufacturing same
US8227904B2 (en) * 2009-06-24 2012-07-24 Intel Corporation Multi-chip package and method of providing die-to-die interconnects in same
US8288854B2 (en) 2010-05-19 2012-10-16 Advanced Semiconductor Engineering, Inc. Semiconductor package and method for making the same
TWI418269B (zh) 2010-12-14 2013-12-01 Unimicron Technology Corp 嵌埋穿孔中介層之封裝基板及其製法
US9449941B2 (en) * 2011-07-07 2016-09-20 Taiwan Semiconductor Manufacturing Company, Ltd. Connecting function chips to a package to form package-on-package
US8742576B2 (en) * 2012-02-15 2014-06-03 Oracle International Corporation Maintaining alignment in a multi-chip module using a compressible structure
JP2014011169A (ja) * 2012-06-27 2014-01-20 Ps4 Luxco S A R L シリコンインターポーザ及びこれを備える半導体装置
US9026872B2 (en) * 2012-08-16 2015-05-05 Xilinx, Inc. Flexible sized die for use in multi-die integrated circuit
US8872349B2 (en) * 2012-09-11 2014-10-28 Intel Corporation Bridge interconnect with air gap in package assembly
CN106165092B (zh) * 2014-02-26 2020-02-18 英特尔公司 具有穿桥导电过孔信号连接的嵌入式多器件桥

Also Published As

Publication number Publication date
US10229882B2 (en) 2019-03-12
TWI549252B (zh) 2016-09-11
CN106165092B (zh) 2020-02-18
US20190157205A1 (en) 2019-05-23
WO2015130264A9 (en) 2016-07-21
EP3111475A4 (en) 2017-11-15
EP3111475B1 (en) 2021-02-17
EP3111475A1 (en) 2017-01-04
US10797000B2 (en) 2020-10-06
KR20160102545A (ko) 2016-08-30
WO2015130264A1 (en) 2015-09-03
US20160343666A1 (en) 2016-11-24
SG11201606039TA (en) 2016-08-30
KR101815489B1 (ko) 2018-01-05
US9754890B2 (en) 2017-09-05
JP2017505539A (ja) 2017-02-16
TW201535660A (zh) 2015-09-16
CN106165092A (zh) 2016-11-23
US20170330835A1 (en) 2017-11-16

Similar Documents

Publication Publication Date Title
JP6195995B2 (ja) ブリッジ貫通導電ビア信号接続を有する埋込マルチデバイスブリッジ
JP7282794B2 (ja) 小型電子アセンブリ
US10790231B2 (en) Microelectronic structures having multiple microelectronic devices connected with a microelectronic bridge embedded in a microelectronic substrate
EP3751607A1 (en) Heterogeneous nested interposer package for ic chips
US9530740B2 (en) 3D interconnect structure comprising through-silicon vias combined with fine pitch backside metal redistribution lines fabricated using a dual damascene type approach
TWI673843B (zh) 具有後端被動元件的積體電路晶粒及相關方法
US9449913B2 (en) 3D interconnect structure comprising fine pitch single damascene backside metal redistribution lines combined with through-silicon vias
US20210005542A1 (en) Nested interposer package for ic chips
TW201546974A (zh) 具有一被動微電子裝置設置於一封裝體中的微電子封裝技術
US9159714B2 (en) Package on wide I/O silicon
KR102108608B1 (ko) 스케일링가능한 패키지 아키텍처 및 연관된 기법과 구성
US9177831B2 (en) Die assembly on thin dielectric sheet
TW201705401A (zh) 多層封裝技術
US20130313727A1 (en) Multi-stacked bbul package

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20170627

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170801

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170816

R150 Certificate of patent or registration of utility model

Ref document number: 6195995

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250