JP6184317B2 - 入力装置 - Google Patents

Description

本発明は、コンピュータやスマートフォン等の情報機器において情報の入力に用いられるタッチパッドやタッチセンサなどの入力装置に係り、特に、指やペンなどの物体が操作面に近接することによる静電容量の変化に応じた情報を入力する入力装置に関するものである。

ノートブック型ＰＣがタブレット端末、スマートフォンなどの情報機器の入力インターフェースとして、指やペンなどの物体の接触位置を検出するセンサを備えたタッチパッドやタッチパネルなどの装置が広く普及している。物体の接触位置を検出するセンサには、抵抗膜方式や静電容量方式など種々のタイプが存在するが、近年では、複数の接触箇所を検出する「マルチタッチ」への対応が可能な静電容量方式のセンサの採用が増加している。

静電容量方式のセンサには、一般に、相互容量を検出するタイプと自己容量を検出するタイプがあり、用途や機能に応じて使い分けられている。相互容量検出タイプのセンサでは、励起電極と検出電極の間に形成される静電容量（相互容量）の変化が検出される。励起電極と検出電極の間に指などの物体（導電体）が近づくと相互容量が減少するため、相互容量の変化を測定することによって物体の近接の有無が検出される（特許文献１）。他方、自己容量検出タイプのセンサでは、検出電極と接地（グランド）の間に形成される静電容量（自己容量）の変化が検出される。通常、指などの物体が検出電極に近づくと自己容量が増大するため、自己容量の変化を測定することによって物体の近接の有無が検出される（特許文献２）。

特表２００３−５２６８３１号公報 特開２００４−１４６０９９号公報

相互容量検出タイプのセンサでは、１つの検出電極と複数の励起電極との間で相互容量を形成させることができるため、異なる複数の位置における物体の検出を１つの検出電極で行うことが可能である。例えば平面上の物体の近接位置を検出する場合、複数の検出電極と複数の励起電極を格子状に配列し、各励起電極へ順次に駆動電圧を供給するとともに、各検出電極において静電容量の検出を行うことによって、それぞれの格子点付近における物体の近接の有無を検出できる。従って、相互容量検出タイプのセンサは、複数の位置での検出を行う場合に、電極配線や検出回路を少なくできるという利点がある。
しかしながら、検出電極と励起電極との間の相互容量は通常数ｐＦと小さな値であり、指の近接による相互容量の変化量は更に小さく数１００ｆＦ以下である。従って、相互容量検出タイプのセンサは、一般に検出感度が低いという問題がある。

これに対し、指の近接による自己容量の変化は相互容量の変化に比べて大きいため、自己容量検出タイプのセンサは、相互容量検出タイプのセンサに比べて検出感度が高いという利点がある。
しかしながら、一般的な自己容量検出タイプのセンサでは、検出電極と接地（グランド）との間に寄生容量が存在し、この寄生容量によって指の近接による自己容量の変化が相対的に小さくなるため、検出感度を高め難いという問題がある。
また、１つの検出電極上における物体の近接位置は、自己容量の変化によって見分けることができないため、複数の位置の検出を行うためには、その各位置に検出電極を設ける必要がある。従って、自己容量検出タイプのセンサは、複数の位置での検出を行う場合に、電極配線や検出回路が多くなるという問題がある。

本発明はかかる事情に鑑みてなされたものであり、その目的は、操作面上の複数の位置における物体の近接を検出する場合に、電極数や回路規模の増大を抑制しつつ、検出感度を高めることができる入力装置を提供することにある。

本発明に係る入力装置は、操作面への物体の近接による静電容量の変化に応じた情報を入力する入力装置であって、前記操作面に沿って配置された検出電極と、前記検出電極と交差するように前記操作面に沿って配置され、前記検出電極との間でそれぞれ静電容量を形成する複数の駆動電極と、前記検出電極及び前記複数の駆動電極と比べて前記操作面から離れた下層に配置されたシールド電極と、周期的にレベルが変化する第１駆動電圧を前記シールド電極に印加する第１駆動回路と、前記第１駆動電圧と同相又は逆相にレベルが変化する第２駆動電圧を前記複数の駆動電極に印加する複数の第２駆動回路と、前記複数の駆動電極の中から少なくとも１つの駆動電極を選択し、当該選択した駆動電極に前記第１駆動電圧と同相の第２駆動電圧を印加し、残りの駆動電極に前記第１駆動電圧と逆相の第２駆動電圧を印加するように前記複数の第２駆動回路を制御し、前記第１駆動電圧と同相の第２駆動電圧を印加する前記駆動電極を切り換える制御回路とを有し、前記検出電極において検出される前記静電容量の変化に基づいて、前記操作面における物体の近接位置に関する情報を入力することを特徴とする。
好適に、上記入力装置は、前記検出電極と前記シールド電極との間の電圧が一定となるように前記検出電極へ電荷を供給し、当該供給した電荷の積分値に応じた検出信号を出力する電荷積分回路を備えてよい。

上記入力装置によれば、前記複数の駆動電極の中から少なくとも１つの駆動電極が選択され、当該選択された駆動電極にシールド電極の第１駆動電圧と同相の第２駆動電圧が印加され、残りの駆動電極に前記第１駆動電圧と逆相の第２駆動電圧が印加される。そして、前記検出電極と前記シールド電極との間の電圧が一定となるように前記電荷積分回路から前記検出電極へ電荷が供給され、前記シールド電極に供給された電荷の積分値に応じた前記検出信号が前記電荷積分回路において生成される。
前記検出電極に指等が近接すると、前記検出電極と指等との間で大きな静電容量（自己容量）が形成されて、前記電荷積分回路から自己容量への電荷の供給が生じる。そのため、前記検出電極に指等が近接していない場合に比べて、前記電荷積分回路により生成される前記検出信号が大きく変化する。これにより、前記検出電極における指等の近接の有無を、前記検出信号に基づいて感度良く識別することが可能となる。
また、前記シールド電極の第１駆動電圧に対して同相の第２駆動電圧が印加される駆動電極と前記検出電極との間の静電容量形成部分に指等が近接することでその静電容量（相互容量）が変化する場合と、前記シールド電極の第１駆動電圧に対して逆相の第２駆動電圧が印加される駆動電極と前記検出電極との間の静電容量形成部分に指等が近接することでその静電容量（相互容量）が変化する場合とでは、前記電荷積分回路から相互容量へ供給される電荷量が異なる。そのため、前記検出電極に指等が近接している場合において、その近接位置を前記検出信号に基づいて的確に識別することが可能となる。
更に、前記シールド電極と前記検出電極との間の電圧が一定となるように制御されることによって、前記検出電極とグランド電位との間の浮遊容量の影響が低減されるため、自己容量の検出感度が向上する。
また、前記シールド電極の第１駆動電圧に対して逆相の第２駆動電圧が印加される駆動電極と前記検出電極との静電容量形成部分に指等が近接する場合、その静電容量（相互容量）には、前記第１駆動電圧と前記第２駆動電圧とが加算された大きな電圧の変化が生じる。これにより、前記電荷積分回路から相互容量へ供給される電荷が増え、前記電荷積分回路における電荷の積分値が大きくなるため、相互容量の検出感度が向上する。

好適に、前記電荷積分回路は、キャパシタと、前記検出電極と前記シールド電極との間の電圧に応じた電流を発生し、当該電流を前記キャパシタ及び前記検出電極に出力するアンプ回路と、前記アンプ回路から前記キャパシタに流れる電流の経路を切り替えるスイッチ回路とを含んでよく、前記キャパシタの電圧に応じた前記検出信号を出力してよい。
前記制御回路は、前記第１駆動電圧が上昇するときに前記アンプ回路から前記キャパシタへ流れる電流の極性と、前記第１駆動電圧が下降するときに前記アンプ回路から前記キャパシタへ流れる電流の極性とが同一となるように前記スイッチ回路を制御してよい。

好適に、前記アンプ回路は、前記検出電極と前記シールド電極との間の電圧を増幅する差動増幅回路と、前記差動増幅回路の出力電圧に応じた電流を前記検出電極に出力する第１電流出力回路と、前記差動増幅回路の出力電圧に応じた電流を前記キャパシタに出力する第２電流出力回路とを含んでよい。

好適に、上記入力装置は、前記検出信号をデジタル信号に変換するアナログ−デジタル変換回路を有してよい。前記電荷積分回路は、前記キャパシタの電圧を初期化する初期化回路を含んでよい。前記制御回路は、前記初期化回路において前記キャパシタの電圧を初期化した後、前記第１駆動電圧及び前記第２駆動電圧の周期的変化が所定のサイクル数に達した場合に、前記アナログ-デジタル変換回路において前記検出信号をデジタル信号に変換してよい。

また、上記入力装置は、前記検出信号と基準電圧を比較するコンパレータと、前記コンパレータの出力信号に基づいて、前記検出信号に応じたデジタル信号を生成する信号処理回路と、前記検出電極に電荷を供給する電荷供給回路と有してよい。前記電荷積分回路は、前記キャパシタの電圧を初期化する初期化回路を含んでよい。前記制御回路は、前記初期化回路において前記キャパシタの電圧を初期化した場合、並びに、前記電荷供給回路による前記検出電極への電荷の供給を停止した状態で、前記第１駆動電圧及び前記第２駆動電圧の少なくとも１サイクルの周期的変化を経て前記コンパレータの出力信号が反転した場合において、前記第１駆動電圧及び前記第２駆動電圧の少なくとも１サイクルの間、前記第１駆動電圧及び前記第２駆動電圧のレベルが変化するときに、当該レベルの変化に応じて検出電極に形成された静電容量に前記アンプ回路から供給される電荷と逆極性の電荷を前記電荷供給回路から前記検出電極へ供給してよい。

上記の構成によれば、前記初期化回路において前記キャパシタの電圧が初期化された場合、並びに、前記電荷積分回路による前記検出電極への電荷の供給を停止した状態で、前記第１駆動電圧及び前記第２駆動電圧の少なくとも１サイクルの周期的変化を経て前記コンパレータの出力信号が反転した場合において、前記第１駆動電圧及び前記第２駆動電圧の少なくとも１サイクルの間、前記第１駆動電圧及び前記第２駆動電圧のレベルが変化するときに、当該レベル変化に応じて前記検出電極に形成された静電容量に前記電荷積分回路から供給される電荷と逆極性の電荷が、前記電荷供給回路から前記検出電極へ供給される。
これにより、前記コンパレータの出力信号は、前記検出電極に形成された静電容量の大きさに応じて反転を生じる期間が変化する信号となるため、前記信号処理回路において、この出力信号に基づいて、前記検出信号に応じたデジタル信号を生成することが可能となる。

好適に、前記制御回路は、前記電荷供給回路による前記検出電極への電荷の供給を停止した状態で、前記第１駆動電圧及び前記第２駆動電圧の１サイクル毎に前記コンパレータの出力信号が反転したか否か判定し、当該判定の結果に応じて前記電荷供給回路から前記検出電極に前記逆極性の電荷を供給してよい。

好適に、前記電荷供給回路は、一端が前記検出電極に接続された電荷供給用キャパシタと、前記電荷供給用キャパシタの他端に第３駆動電圧を印加する第３駆動回路とを含んでよい。

好適に、前記制御回路は、前記複数の駆動電極の中から前記操作面での配列の順番に従って前記駆動電極を１ずつ選択し、当該選択した駆動電極若しくは当該選択した駆動電極を含む一群の隣接した駆動電極に前記第１駆動電圧と同相の第２駆動電圧を印加し、残りの駆動電極に前記第１駆動電圧と逆相の第２駆動電圧を印加するように前記複数の第２駆動回路を制御してよい。

本発明によれば、操作面上の複数の位置における物体の近接を検出する場合に、電極数や回路規模の増大を抑制しつつ、検出感度を高めることができる。

本発明の実施形態に係る入力装置の構成の一例を示す図である。 図１の点線Ｐ−Ｐ’におけるセンサ部の断面を例示する図である。 第１の実施形態に係る入力装置におけるセンサ部と静電容量検出回路の構成の一例を示す図である。 電荷積分回路の構成の一例を示す図である。 電荷積分回路のより具体的な構成の一例を示す図である。 センサ部の検出電極に指が接近した場合の等価回路を示す図である。 センサ部のシールド電極及び駆動電極に印加される駆動電圧の位相と指の接触位置との関係を例示する図である。 センサ部に指が近接していない状態の等価回路を示す図である。 図７の「Ａ」の部分に指が近接する状態の等価回路を示す図である。 図７の「Ｂ」の部分に指が近接する状態の等価回路を示す図である。 指の近接による相互容量の減少を説明するための図である。 図７に示す状態から駆動電極に印加する第２駆動電圧の位相を変更する例を示す図である。 複数の駆動電極にシールド電極と同相の第２駆動電圧を印加する例を示す図である。 図５に示す電荷積分回路において検出信号を生成する動作を説明するためのタイミング図である。 第２の実施形態に係る入力装置におけるセンサ部と静電容量検出回路の構成の一例を示す図である。 第２の実施形態に係る入力装置の動作を説明するためのタイミング図である。 電荷積分回路の一変形例を示す図である。

＜第１の実施形態＞
以下、本発明の第１の実施形態に係る入力装置について図面を参照しながら説明する。
図１は、本実施形態に係る入力装置の構成の一例を示す図である。図１に示す入力装置は、指やペンなどの物体を近づけて操作するための操作面を有するセンサ部１０と、センサ部１０の操作面に指などの物体が近接することによる静電容量の変化を検出する静電容量検出回路２０を有する。
本実施形態に係る入力装置は、容量センサが設けられた操作面に指やペンなどの物体を近接させることにより生じる静電容量の変化に基づいて、操作面における物体の近接位置に関する情報を入力する装置である。なお、本明細書における「近接」とは、接触した状態で近くにあることと、接触しない状態で近くにあることを両方含む。

センサ部１０は、操作面上の複数の検出位置において、指やペンなどの物体が近接することによる静電容量の変化を生じるように構成される。例えばセンサ部１０は、操作面に沿って横方向に延びた複数の検出電極（Ｙ１〜Ｙ４）と、操作面に沿って縦方向に延びた複数の駆動電極（Ｘ１〜Ｘ５）と、これらの電極より下層に配置されたシールド電極ＡＳを有する。複数の検出電極（Ｙ１〜Ｙ４）は縦方向へ平行に配列され、複数の駆動電極（Ｘ１〜Ｘ５）は横方向へ平行に配列される。複数の検出電極（Ｙ１〜Ｙ４）と複数の駆動電極（Ｘ１〜Ｘ５）は格子状に交差して配置されており、その交差点の付近において検出電極と駆動電極の間に静電容量（相互容量）が形成される。図１の例では、操作面への物体の近接による静電容量の変化を生じ易くするため、検出電極及び駆動電極の交差点の近くには、ひし形状に膨らんだ部分が設けられている。検出電極（Ｙ１〜Ｙ４）と駆動電極（Ｘ１〜Ｘ５）は、それぞれ配線を介して静電容量検出回路２０に接続される。

図２は、図１の点線Ｐ−Ｐ’におけるセンサ部１０の断面を例示する図である。
図２の例において、センサ部１０は７つの層（Ｌ１〜Ｌ７）を有しており、白塗りの部分は絶縁体を表す。物体の接触を考慮して、操作面となる最上層Ｌ１は絶縁体で覆われる。駆動電極Ｘ３，検出電極Ｙ４及びシールド電極ＡＳは、この順番で上層から下層に向かって配置される。駆動電極Ｘ３，検出電極Ｙ４及びシールド電極ＡＳの層間には、各電極が電気的に独立の電位を取り得るように、絶縁体の層が設けられている。なお、図１の例において、駆動電極Ｘ３は検出電極Ｙ４より上層（操作面に近い側）に配置されているが、逆の配置でもよい。また、図１の例では、操作面の全面において駆動電極（Ｘ１〜Ｘ５）が検出電極（Ｙ１〜Ｙ４）より上層に配置されているが、これらの電極の上下関係は部分的に入れ替わってもよい。いずれの場合においても、シールド電極ＡＳは検出電極（Ｙ１〜Ｙ４）及び駆動電極（Ｘ１〜Ｘ５）より下層（操作面から離れた側）に配置される。

図３は、本実施形態に係る入力装置におけるセンサ部１０と静電容量検出回路２０の構成の一例を示す図であり、１つの検出電極Ｙと１つの駆動電極Ｘについて静電容量の検出を行う回路を示す。なお、符号「Ｙ」は複数の検出電極（Ｙ１〜Ｙ４）における任意の１つを示し、符号「Ｘ」は複数の駆動電極（Ｙ１〜Ｙ５）における任意の１つを示す。

図３において、符号「Ｃｘｙ」は、駆動電極Ｘと検出電極Ｙの交差点付近で形成される駆動電極Ｘと検出電極Ｙとの間の静電容量（相互容量）を示す。符号「Ｃａｓ」は、検出電極Ｙとシールド電極ＡＳとの間に形成される静電容量（シールド容量）を示す。なお、これらの静電容量の他に、検出電極ＹとグランドＧＮＤとの間には、指などの物体の近接による静電容量（自己容量）Ｃｆｓが形成される。

静電容量検出回路２０は、シールド電極ＡＳに電圧を印加する第１駆動回路２４と、駆動電極Ｘに電圧を印加する第２駆動回路２５と、検出電極Ｙに供給する電荷を積分する電荷積分回路２２と、アナログ−デジタル変換回路２３と、制御回路２１を有する。
例えば、第２駆動回路２５は、複数の駆動電極Ｘにそれぞれ１つずつ設けられる。静電容量検出回路２０は、複数の検出電極Ｙにそれぞれ１つずつ設けられてもよいし、切り替え回路を用いて複数の検出電極Ｙを１つの静電容量検出回路２０に接続してもよい。静電容量検出回路２０が複数の場合、アナログ−デジタル変換回路２３は、複数の静電容量検出回路２０の後段に１つずつ設けられてもよいし、切り替え回路を用いて複数の静電容量検出回路２０を１つのアナログ−デジタル変換回路２３に接続してもよい。

第１駆動回路２４は、周期的にレベルが変化する第１駆動電圧をシールド電極ＡＳに印加する。図３の例において、第１駆動回路２４は、電源電圧ＶＤＤとグランドＧＮＤの間に直列に接続されたスイッチＡＳＵ及びＡＳＤを有する。第１駆動回路２４は、スイッチＡＳＵとスイッチＡＳＤの接続中点からシールド電極ＡＳに第１駆動電圧を出力する。第１駆動電圧は、スイッチＡＳＵがオン、スイッチＡＳＤがオフのとき「ＶＤＤ」、スイッチＡＳＵがオフ、スイッチＡＳＤがオンのときにゼロ（グランド電位）となる。

第２駆動回路２５は、第１駆動電圧と同相又は逆相にレベルが変化する第２駆動電圧を駆動電極Ｘに印加する。図３の例において、第２駆動回路２５は、電源電圧ＶＤＤとグランドＧＮＤの間に直列に接続されたスイッチＴＸＵ及びＴＸＤを有する。第２駆動回路２５は、スイッチＴＸＵとスイッチＴＸＤの接続中点から駆動電極Ｘに第２駆動電圧を出力する。第２駆動電圧は、スイッチＴＸＵがオン、スイッチＴＸＤがオフのとき「ＶＤＤ」、スイッチＴＸＵがオフ、スイッチＴＸＤがオンのときにゼロ（グランド電位）となる。

電荷積分回路２２は、検出電極Ｙとシールド電極ＡＳとの間の電圧が一定（例えばゼロ）となるように検出電極Ｙへ電荷を供給し、この検出電極Ｙへ供給した電荷の積分値に応じた検出信号Ａｏｕｔを出力する。

シールド電極ＡＳ，駆動電極Ｘと検出電極Ｙとの間には、図３において示すように静電容量（Ｃａｓ，Ｃｘｙ等）が形成されているため、駆動電圧の印加によってシールド電極ＡＳ，駆動電極Ｘの電位が変化すると、検出電極Ｙの電位も変化する。電荷積分回路２２は、この検出電極Ｙの電位変化がシールド電極ＡＳの電位変化と一致するように、検出電極Ｙへ正又は負の電荷を供給する。シールド電極ＡＳ，駆動電極Ｘに供給される駆動電圧は所定の振幅を有していることから、駆動電圧（第１駆動電圧，第２駆動電圧）の一回のレベル変化に伴って電荷積分回路２２から検出電極Ｙに供給される電荷は、検出電極Ｙに形成される静電容量（Ｃｘｙ，Ｃｆｓ等）に応じて変化する。従って、この電荷の積分値に応じた電荷積分回路２２の検出信号は、検出電極Ｙに形成される静電容量（Ｃｘｙ，Ｃｆｓ等）に応じて変化する信号となる。

図４は、電荷積分回路２２の構成の一例を示す図である。図４の例において、電荷積分回路２２は、アンプ回路２２１と、スイッチ回路２２２と、初期化回路２２３と、キャパシタＣｉｎｔを有する。

アンプ回路２２１は、検出電極Ｙとシールド電極ＡＳとの間の電圧に応じた電流を発生し、この電流をキャパシタＣｉｎｔ及び検出電極Ｙに出力する。

スイッチ回路２２２は、後述する制御回路２１の制御に従って、アンプ回路２２１からキャパシタＣｉｎｔに流れる電流の経路を切り替える。
駆動電圧（第１駆動電圧，第２駆動電圧）のレベルが周期的に変化すると、その１サイクルの期間においてアンプ回路２２１から検出電極Ｙへ供給される正電荷と負電荷はほぼ等しくなる。そのため、アンプ回路２２１から検出電極Ｙへ供給される電荷と同じ（若しくは比例した）電荷をそのままキャパシタＣｉｎｔに蓄積すると、正電荷と負電荷が相殺してしまい、キャパシタＣｉｎｔには殆ど電荷が蓄積しない。そこで、制御回路２１は、アンプ回路２２１から検出電極Ｙへ正電荷が供給されるときにアンプ回路２２１からキャパシタＣｉｎｔへ流れる電流の極性と、アンプ回路２２１から検出電極Ｙへ負電荷が供給されるときにアンプ回路２２１からキャパシタＣｉｎｔへ流れる電流の極性とが同一となるようにスイッチ回路２２２を制御する。

初期化回路２２３は、キャパシタＣｉｎｔにおいて電荷の蓄積を開始する際に、キャパシタＣｉｎｔの電圧を所定の電圧に初期化する。

電荷積分回路２２は、キャパシタＣｉｎｔの電圧に応じた検出信号Ａｏｕｔを出力する。

なお、図４の例では、アンプ回路２２１から検出電極Ｙへの電流経路と、アンプ回路２２１からキャパシタＣｉｎｔへの電流経路が異なっているが、この電流経路は同一でもよい。すなわち、キャパシタＣｉｎｔは、アンプ回路２２１から検出電極Ｙへの電流経路上に設けてもよい。

図５は、電荷積分回路２２のより具体的な構成の一例を示す図である。図５の例に示す電荷積分回路２２は、差動増幅回路２２４と、第１電流出力回路２２５と、第２電流出力回路２２６と、スイッチＳＷｆ１，ＳＷｆ２，ＳＷｒ１，ＳＷｒ２，ＳＷｒｓｔと、キャパシタＣｉｎｔを有する。

差動増幅回路２２４は、検出電極Ｙとシールド電極ＡＳとの間の電圧を増幅し、その増幅結果を差動電圧として出力する。差動増幅回路２２４の反転入力端子は検出電極Ｙに接続され、非反転入力端子はシールド電極ＡＳに接続される。

第１電流出力回路２２５は、差動増幅回路２２４から出力される差動電圧に応じた電流を発生して検出電極Ｙに出力する。図５の例において、第１電流出力回路２２５は、ＭＯＳトランジスタなどの相互コンダクタンス素子ｇｍ１，ｇｍ２を有する。相互コンダクタンス素子ｇｍ１，ｇｍ２は、電源電圧ＶＤＤとグランドＧＮＤとの間に直列に接続されており、その接続中点から検出電極Ｙへ電流を出力する。第１電流出力回路２２５は、差動増幅回路２２４から出力される差動電圧の極性に応じて、電源電圧ＶＤＤから流し込む向きの電流、又は、グランドＧＮＤへ引き込む向きの電流を出力する。すなわち、検出電極Ｙの電圧がシールド電極ＡＳに比べて低いことを示す差動電圧が差動増幅回路２２４から出力される場合、相互コンダクタンス素子ｇｍ１の電流が相互コンダクタンス素子ｇｍ２の電流に比べて大きくなり、電源電圧ＶＤＤから検出電極Ｙへ流し込む向きの電流が流れる。逆に、検出電極Ｙの電圧がシールド電極ＡＳに比べて高いことを示す差動電圧が差動増幅回路２２４から出力される場合、相互コンダクタンス素子ｇｍ２の電流が相互コンダクタンス素子ｇｍ１の電流に比べて大きくなり、検出電極ＹからグランドＧＮＤへ引き込む向きの電流が流れる。

第２電流出力回路２２６は、差動増幅回路２２４から出力される差動電圧に応じた電流を発生してキャパシタＣｉｎｔに出力する。図５の例において、第２電流出力回路２２６は、第１電流出力回路２２５と同様に、電源電圧ＶＤＤとグランドＧＮＤの間に直列接続された相互コンダクタンス素子ｇｍ１’，ｇｍ２’を有する。相互コンダクタンス素子ｇｍ１’，ｇｍ２’の接続中点はスイッチＳＷｆ１を介してキャパシタＣｉｎｔの一端（Ａｏｕｔ）に接続されるとともに、スイッチＳＷｒ１を介してキャパシタＣｉｎｔの他端（Ａ’）に接続される。相互コンダクタンス素子ｇｍ１及びｇｍ１’のペア、並びに、相互コンダクタンス素子ｇｍ２及びｇｍ２’のペアは、それぞれカレントミラーを構成する。従って、第２電流出力回路２２６は、第１電流出力回路２２５から検出電極Ｙに流れる電流に比例した電流をキャパシタＣｉｎｔに出力する。

上述した差動増幅回路２２４、第１電流出力回路２２５及び第２電流出力回路２２６を含んだ回路ブロックは、図４におけるアンプ回路２２１に対応する。

スイッチＳＷｒ２は、スイッチＳＷｆ１が接続されたキャパシタＣｉｎｔの一端（Ａｏｕｔ）と電源電圧ＶＤＤとの間に設けられる。
スイッチＳＷｆ２は、スイッチＳＷｒ１が接続されたキャパシタＣｉｎｔの他端（Ａ’）とグランドＧＮＤとの間に設けられる。
スイッチＳＷｒｓｔは、キャパシタＣｉｎｔの他端（Ａ’）と基準電圧ＶＲ１との間に設けられる。

スイッチＳＷｆ１，ＳＷｆ２，ＳＷｒ１及びＳＷｒ２を含む回路ブロックは、図４におけるスイッチ回路２２２に対応する。電源電圧ＶＤＤから流し込む向きの電流が第２電流出力回路２２６から出力される場合、スイッチＳＷｆ１及びＳＷｆ２がオン、スイッチＳＷｒ１及びＳＷｒ２がオフするため、キャパシタＣｉｎｔの一端（Ａｏｕｔ）が正、他端（Ａ’）負となる極性で電流が流れる。グランドＧＮＤへ引き込む向きの電流が第２電流出力回路２２６から出力される場合、スイッチＳＷｒ１及びＳＷｒ２がオン、スイッチＳＷｆ１及びＳＷｆ２がオフするため、この場合も、キャパシタＣｉｎｔの一端（Ａｏｕｔ）が正、他端（Ａ’）負となる極性で電流が流れる。

スイッチＳＷｒ２及びＳＷｒｓｔを含む回路ブロックは、図４における初期化回路２２３に対応する。キャパシタＣｉｎｔの電圧を初期化する場合、スイッチＳＷｒ２及びＳＷｒｓｔがオンし、他のスイッチ（ＳＷｆ１，ＳＷｆ２，ＳＷｒ１）がオフする。これにより、キャパシタＣｉｎｔの電圧は「ＶＤＤ−ＶＲ１」に初期化される。基準電圧ＶＲが電圧ＶＤＤの半分とすると、キャパシタＣｉｎｔの電圧はほぼ「ＶＤＤ／２」に初期化される。
以上が電荷積分回路２２の説明である。

図３に戻る。
アナログ−デジタル変換回路２３は、電荷積分回路２２から出力される検出信号Ａｏｕｔを、基準電圧ＶＲ１（又は、単一ないしは複数の基準電圧ＶＲ２）に基づいて、単一ないしは複数ビットのデジタル信号Ｄｏｕｔに変換する。アナログ−デジタル変換回路２３は、例えば、制御回路２１から供給されるタイミング信号ＡＱに同期したタイミングでアナログ−デジタル変換を行う。

制御回路２１は、入力装置の各回路ブロックの動作を制御する回路であり、例えば専用のロジック回路やＣＰＵ，メモリーなどを含んで構成される。

制御回路２１は、センサ部１０の静電容量に応じた検出信号Ａｏｕｔを生成する場合、複数の駆動電極Ｘの中から少なくとも１つの駆動電極Ｘを選択し、選択した駆動電極Ｘに対してシールド電極ＡＳの第１駆動電圧と同相の第２駆動電圧を印加し、残りの駆動電極Ｘには第１駆動電圧と逆相の第２駆動電圧を印加するように、複数の第２駆動回路２５を制御する。
具体的には、制御回路２１は、複数の駆動電極Ｘの中から操作面での配列の順番に従って駆動電極Ｘを１ずつ選択する。そして、制御回路２１は、選択した駆動電極Ｘ（若しくは、選択した駆動電極を含む一群の隣接した駆動電極Ｘ）に第１駆動電圧と同相の第２駆動電圧を印加し、残りの駆動電極Ｘには第１駆動電圧と逆相の第２駆動電圧を印加するように複数の第２駆動回路２５を制御する。すなわち、制御回路２１は、複数の駆動電極Ｘの中から第１駆動電圧と同相の第２駆動電圧を印加する駆動電極Ｘを順番に切り換える。

また、制御回路２１は、第２駆動電圧の印加を開始する場合、第２駆動電圧の印加対象として選択した駆動電極Ｘに接続される電荷積分回路２２の初期化回路２２３において、予めキャパシタＣｉｎｔの電圧を初期化する。

キャパシタＣｉｎｔの電圧初期化が完了し、第１駆動電圧及び第２駆動電圧のレベル変化によってアンプ回路２２１から検出電極Ｙ及びキャパシタＣｉｎｔへの電荷供給が始まると、制御回路２１は、アンプ回路２２１からキャパシタＣｉｎｔへ常に同一極性の電流が流れるように、スイッチ回路２２２を制御する。すなわち、制御回路２１は、シールド電極ＡＳの第１駆動電圧が上昇するときにアンプ回路２２１からキャパシタＣｉｎｔへ流れる電流の極性と、第１駆動電圧が下降するときにアンプ回路２２１からキャパシタＣｉｎｔへ流れる電流の極性とが同一となるように、スイッチ回路２２２の各スイッチ（ＳＷｆ１，ＳＷｆ２，ＳＷｒ１，ＳＷｒ２）を制御する。これにより、キャパシタＣｉｎには、検出電極Ｙに形成される静電容量（Ｃｘｙ，Ｃｆｓ等）に応じた電荷が繰り返し蓄積される。

初期化回路２２３においてキャパシタＣｉｎｔの電圧を初期化した後、第１駆動電圧及び第２駆動電圧の周期的変化が所定のサイクル数に達した場合、制御回路２１は、アナログ−デジタル変換回路２３において検出信号Ａｏｕｔをデジタル信号Ｄｏｕｔに変換する。

ここで、上述した構成を有する本実施形態に係る入力装置の動作を説明する。

図６は、センサ部１０の検出電極Ｙに指が接近した場合の等価回路を示す図である。
この図では簡単化のため、電荷積分回路２２以降を省略して図示している。基本的に、人体は、センサに近接したときのセンサとの静電容量より大きい容量でグランドＧＮＤと結合していることから、人体や指は実質的にグランドＧＮＤとみなせる。そのため、検出電極Ｙに指が近接すると、指の自己容量ＣｆｓがグランドＧＮＤと検出電極Ｙとの間に形成されることになる。指の自己容量Ｃｆｓの大きさは、指が検出電極Ｙに近接するときの距離によって変化し、距離が短いほど指の自己容量Ｃｆｓは大きくなる。

図７は、センサ部１０のシールド電極ＡＳ及び駆動電極Ｘに印加される駆動電圧の位相と指の接触位置との関係を例示する図である。この図の例では、ｎ本の駆動電極Ｘ１〜Ｘｎが検出電極Ｙ１と交差するように配置され、それらの下層にシールド電極ＡＳが配置されている。駆動電極Ｘと検出電極Ｙは模式的に短冊状に示しているが、この形状に限定されない。図３，図６に示すような第１駆動回路２４，第２駆動回路２５によって、駆動電極Ｘ１とシールド電極ＡＳには同じ位相の矩形波が印加され、駆動電極Ｘ２〜Ｘｎにはそれと１８０度位相がシフトした矩形波が印加される。

この図７の例において、センサ部１０に指が全く近接していない場合と、センサ部１０の二重丸で示す「Ａ」の部分に指が近接する場合と、「Ｂ」の部分に指が近接する場合について、それぞれ図８〜図１０を参照して説明する。

まず初めに、指が近接していない状態の等価回路を図８に示す。図８において、駆動電極Ｘ１と検出電極Ｙ１との間に形成される静電容量を相互容量Ｃｘ１ｙ１として示している。駆動電極Ｘ２〜Ｘｎには同じ矩形波が印加されるため、駆動電極Ｘ２〜Ｘｎと検出電極Ｙ１との間に形成される各交差点付近の静電容量を１つの相互容量Ｃｒｘｙとして示す。検出電極Ｙ１とシールド電極ＡＳとの間には、シールド容量Ｃａｓが形成される。検出電極Ｙ１とシールド電極ＡＳは、破線で囲まれた電荷積分回路２２に接続される。電荷積分回路２２は、検出電極Ｙ１とシールド電極ＡＳとの間の電圧に応じた電流を発生して検出電極Ｙに供給することにより、検出電極Ｙ１とシールド電極ＡＳとの電位がほぼ等しくなるように負帰還制御を行う。電荷積分回路２２は、検出電極Ｙに供給する電流に比例した電流を積分して電圧に変換し、検出信号Ａｏｕｔとして出力する。

駆動電極Ｘ１、Ｘ２〜Ｘｎおよびシールド電極ＡＳに、図示するような同じ振幅ＶＤＤの矩形波の電圧を印加するとき、矢印で示す１つのエッジのタイミングにおいて（ただし、それ以前の動作が収束していると仮定する）検出電極Ｙ１から電荷積分回路２２に矢印の方向を正として流れ込む電荷を「Ｑｙ１」とする。電荷積分回路２２の負帰還動作によって、検出電極Ｙ１とシールド電極ＡＳはほぼ同じ電圧となるように制御されているため、シールド容量Ｃａｓに対する電荷の流入はゼロとなる。また、駆動電極Ｘ１とシールド電極ＡＳは同相の電圧で駆動されており、検出電極Ｙ１とシールド電極ＡＳの電圧はほぼ等しいことから、相互容量Ｃｘ１ｙ１に対する電荷の流入もゼロとなる。従って、電荷積分回路２２から検出電極Ｙに供給される電荷Ｑｙ１は、次の式で表される。

Ｑｙ１＝２・ＶＤＤ・Ｃｒｘｙ … （１）

電荷積分回路２２は、この式（１）で表される電荷Ｑｙ１を積分し、その積分値に応じた検出信号Ａｏｕｔを出力する。

次に、図７の「Ａ」の部分に指が近接する状態の等価回路を図９に示す。この場合は、検出電極Ｙ１とグランドＧＮＤとの間に指の自己容量Ｃｆｓが形成される。また、「Ａ」の部分は駆動電極Ｘ１の上であるため、駆動電極Ｘ１と検出電極Ｙ１との間の相互容量は、指が近接していないときの相互容量Ｃｘ１ｙ１に比べて若干減少する。

図１１は、指の近接による相互容量の減少を説明するための図である。図１１（Ａ）は、指が近接していない状態で駆動電極Ｘと検出電極Ｙに電位差がある場合の電気力線を模式的に表す。この２つの電極は、空間的に絶縁体を介して並んでいるため、静電容量の等価回路は図１１（Ａ’）に示すように相互容量Ｃｘｙとして表すことができる。

一方、図１１（Ｂ）は、指が近接した状態を表す図である。この場合は、図１１（Ｂ）に示すように、駆動電極Ｘと検出電極Ｙの間の空間にグランドＧＮＤの電位を持つ導体が存在することになる。そのため、駆動電極Ｘと検出電極Ｙとの間を渡る電気力線の一部が、グランドＧＮＤの電位を持つ導体によって遮蔽された状態になる。この場合の等価回路は、図１１（Ｂ’）に示すように、駆動電極Ｘと検出電極Ｙとの間の相互容量Ｃｘｙ’、駆動電極ＸとグランドＧＮＤとの間の静電容量Ｃｆ、及び、検出電極ＹとグランドＧＮＤとの間の静電容量Ｃｆｓに分割される。従って、指が近接していない場合の相互容量Ｃｘｙは、指が近接する場合の相互容量Ｃｘｙ’に比べて大きくなる。すなわち、「Ｃｘｙ＞Ｃｘｙ’」の関係が成立する。

相互容量Ｃｘｙと相互容量Ｃｘｙ’との差を「Ｃｐ」（＝Ｃｘｙ−Ｃｘｙ’）とすると、指が近接する場合の相互容量Ｃｘｙ’は、「Ｃｘ１ｙ１−Ｃｐ」と表せる。このとき、「Ａ」以外の場所では指が近接していないため、駆動電極Ｘ２〜Ｘｎと検出電極Ｙ１との間の相互容量は「Ｃｒｘｙ」で変わらない。駆動電極Ｘ１、Ｘ２〜Ｘｎ及びシールド電極ＡＳに図示するような振幅ＶＤＤの矩形波を印加する場合に、矢印で示す１つのエッジのタイミングで検出電極Ｙ１から電荷積分回路２２に矢印の方向を正として流れ込む電荷を「Ｑｙ１’」と定義すると、この電荷Ｑｙ１’は次の式で表される。

Ｑｙ１’＝ＶＤＤ・（２・Ｃｒｘｙ＋Ｃｆｓ） … （２）

式（２）において駆動電極Ｘ１と検出電極Ｙ１の相互容量である「Ｃｘ１ｙ１−Ｃｐ」の項が出てこないのは、駆動電極Ｘ１とシールド電極ＡＳに印加される矩形波が同相で同じ振幅ＶＤＤを持つためである。

次に、図７の「Ｂ」の部分に指が近接する状態の等価回路を図１０に示す。
この場合も、検出電極Ｙ１上に指が近接することによって、その場所における相互容量が減少する。ただし、図８の場合と異なり、駆動電極Ｘ１とは別の駆動電極Ｘ２に指が近接するため、駆動電極Ｘ２〜Ｘｎと検出電極Ｙ１との間に形成される相互容量Ｃｒｘｙが「Ｃｐ」だけ減少する。駆動電極Ｘ１、Ｘ２〜Ｘｎ及びシールド電極ＡＳに図示するような振幅ＶＤＤの矩形波を印加する場合、矢印で示す１つのエッジのタイミングにおいて検出電極Ｙ１から電荷積分回路２２に矢印の方向を正として流れ込む電荷を「Ｑｙ１’’」とすると、この電荷Ｑｙ１’’は次の式で表される。

Ｑｙ１’’＝ＶＤＤ・｛２・（Ｃｒｘｙ−Ｃｐ）＋Ｃｆｓ｝ … （３）

指の自己容量Ｃｆｓは、指の近接の有無による相互容量の差Ｃｐに比べて大きく、自己容量Ｃｆｓは相互容量の差Ｃｐの３倍以上であることが知られている。

Ｃｆｓ＞Ｃｐ … （４）

そのため、指が近接していない状態（図８）、「Ａ」の部分に指が近接した状態（図９）、及び、「Ｂ」の部分に指が近接した状態（図１０）のそれぞれにおいて電荷積分回路２２に流れ込む電荷には、次の関係が成立する。

Ｑｙ１’＞Ｑｙ１’’＞Ｑｙ１ … （５）

式（５）の関係が成立することから、電荷の積分値に基づいて生成される電荷積分回路２２の検出信号Ａｏｕｔを調べることによって、検出電極Ｙ１に指が近接しているか否かを識別できるとともに、指が駆動電極Ｘ１に近接しているのか、あるいは駆動電極Ｘ２〜Ｘｎに近接しているのかを識別することも可能となる。

図１２は、図７に示す状態から駆動電極に印加する第２駆動電圧の位相を変更する例を示す図である。図１２の例では、図７に示す駆動状態に続いて、駆動電極Ｘ２をシールド電極ＡＳと同相の波形とし、他の駆動電極（Ｘ１、Ｘ３〜Ｘｎ）にはそれと１８０度位相がシフトした矩形波を印加する。これにより、駆動電極Ｘ２に指が近接しているのか、それとも駆動電極Ｘ１、Ｘ３〜Ｘｎに指が近接しているのかを識別することが可能となる。以下同様に、シールド電極ＡＳと同相になる駆動電極Ｘを１本ずつ横へずらしていき、全ての駆動電極Ｘについて同様なシーケンスを繰り返すことにより、検出電極Ｙ１上の横方向における指の近接位置を特定することが可能となる。また、「Ｙ１」と平行に複数本の検出電極Ｙが縦方向へ配列される図１の構成によって、２次元の操作面上における指の近接位置を特定することが可能となる。

なお、図７、図１２の例では、１本の駆動電極Ｘに対してシールド電極ＡＳと同相の矩形波を印加し、その他の駆動電極Ｘには１８０度位相をシフトした矩形波を印加していたが、シールド電極ＡＳと同相の第２駆動電圧を印加する駆動電極Ｘは２本以上でもよい。図１３は、複数の駆動電極Ｘにシールド電極ＡＳと同相の第２駆動電圧を印加する例を示す図である。図１３において「ｋ」を「ｎ／２」とすれば、シールド電極ＡＳと同相の第２駆動電圧を印加される駆動電極Ｘの数が、逆相の第２駆動電圧を印加される駆動電極Ｘの数に等しくなる。この場合においても、駆動電極Ｘの電圧印加バターンを１本ずつずらすことによって所望の結果が得られ、指の近接位置を特定することが可能である。

次に、図５に示す電荷積分回路２２において検出信号Ａｏｕｔを生成する動作の詳細について、図１４のタイミング図を参照して説明する。

このタイミング図において、図１４（Ａ）はスイッチＴＸＵの状態を示し、図１４（Ｂ）はスイッチＴＸＤの状態を示し、図１４（Ｃ）はスイッチＡＳＵの状態を示し、図１４（Ｄ）はスイッチＡＳＤの状態を示し、図１４（Ｅ）は駆動電極Ｘに印加される第２駆動電圧を示し、図１４（Ｆ）はシールド電極ＡＳに印加される第１駆動電圧を示し、図１４（Ｇ）はスイッチＳＷｒｓｔの状態を示し、図１４（Ｈ）はスイッチＳＷｒ１の状態を示し、図１４（Ｉ）はスイッチＳＷｒ２の状態を示し、図１４（Ｊ）はスイッチＳＷｆ１の状態を示し、図１４（Ｋ）はスイッチＳＷｆ２の状態を示し、図１４（Ｌ）は制御信号ＡＱを示し、図１４（Ｍ）は検出信号Ａｏｕｔ及びＡ’を示す。ただし、この図におけるスイッチの状態は、ハイレベルがオン状態、ローレベルがオフ状態を示す。

図１４（Ａ），図１４（Ｂ）に示すスイッチ動作によって第２駆動電圧を生成される駆動電極Ｘは、シールド電極ＡＳに対して逆相の第２駆動電圧が供給される駆動電極Ｘであり、例えば図７における駆動電極Ｘ２〜Ｘｎに対応する。

時刻Ｔ１〜Ｔ６は、検出電極Ｙにおいて電荷の移動が生じる駆動電圧（第１駆動電圧，第２駆動電圧）のタイミングを示しており、この例では、駆動電圧の立ち上りと立ち下がりの両エッジで計６回分の電荷の移動が生じる。電荷積分回路２２は、この電荷を取り込んで積分し、検出信号Ａｏｕｔを生成する。検出信号Ａｏｕｔと基準電位ＶＲ１との差分が、静電容量の計測結果を表す。

初めにリセットシーケンスにおいて、制御回路２１はスイッチＴＸＤをオンにして、駆動電極Ｘの電位をグランドＧＮＤに初期化する（シールド電極ＡＳの電位設定は、駆動電極Ｘの電位設定を反転すれば良いので説明を省略する）。それと同時に、制御回路２１はスイッチＳＷｒｓｔ、ＳＷｒ２もオンにして、キャパシタＣｉｎｔの電圧を初期化する。このとき、キャパシタＣｉｎｔの両端の電位差は「ＶＤＤ−ＶＲ１」であり、基準電圧ＶＲ１が電源電圧ＶＤＤの半分（＝ＶＤＤ／２）とすると、キャパシタＣｉｎｔの初期電圧は「ＶＤＤ／２」となる。検出電極Ｙの電圧は、電荷積分回路２２の負帰還動作によって、シールド電極ＡＳの電圧と常に等しくなる（検出電極Ｙの電圧は省略）。

制御回路２１は、スイッチＳＷｒｓｔをオフしてリセットシーケンスが終了すると、次の時刻Ｔ１のタイミングでスイッチＴＸＵをオンにして、駆動電極Ｘの電圧を「ＶＤＤ」へ遷移させるとともに、スイッチＳＷｒ１をオンにする。このとき、電荷積分回路２２では、差動増幅回路２２４の反転入力の電位をシールド電極ＡＳと同じ電位を保とうとする負帰還制御が働くため、第１電流出力回路２２５の相互コンダクタンス素子ｇｍ１，ｇｍ２によって検出電極Ｙから正電荷を引き抜く方向に電流が流れる。第２電流出力回路２２６の相互コンダクタンス素子ｇｍ１’，ｇｍ２’には、カレントミラー比に応じた引き込み電流が流れる。そのため検出信号Ａ’の電位は、基準電圧ＶＲより降下する。他方、検出信号Ａｏｕｔは電圧ＶＤＤである。外来ノイズの無い状態において、駆動電圧（第１駆動電圧，第２駆動電圧）の各エッジによる検出信号Ａ’の電位変化ΔＡ’は、式（１）〜式（３）で表される転送電荷をまとめて符号「Ｑｙ」で表すと、次のように表される。

ΔＡ’＝（Ｑｙ／Ｃｉｎｔ）・Ｂ … （６）

式（６）において、「Ｂ」は第１電流出力回路２２５及び第２電流出力回路２２６のカレントミラー比を示す。第１電流出力回路２２５の出力電流を「Ｉ１」、第２電流出力回路２２６の出力電流を「Ｉ２」とすると、カレントミラー比Ｂは「Ｉ２／Ｉ１」である。
駆動電圧の１回のエッジ（レベル変化）によって、キャパシタＣｉｎｔの端子間の電位差（Ａｏｕｔ−Ａ’）は「ＶＲ１＋ΔＡ’」となる。その後、制御回路２１は、スイッチＳＷｒ１、ＳＷｒ２をオフにして、検出電極Ｙからの転送電荷に比例した電圧ΔＡ’だけ基準電圧ＶＲ１から変化したキャパシタＣｉｎｔの電圧が保持された状態にして、スイッチＴＸＵをオフにする。

次の時刻Ｔ２のタイミングにおいて、制御回路２１は、スイッチＴＸＤをオンする。これにより、駆動電極Ｘの第２駆動電圧は電源電圧ＶＤＤからグランド電位へ立ち下がる。また同時に、制御回路２１は、スイッチＳＷｆ１、ＳＷｆ２をオンにするため、時刻Ｔ１と逆向きの電荷転送が検出電極Ｙと電荷積分回路２２との間で生じる。更にこのとき、制御回路２１は、電荷積分回路２２のスイッチ回路２２２において、第２電流出力回路２２６からキャパシタＣｉｎｔに流れる電流の経路を切り替えて、キャパシタＣｉｎｔの他方の端子をグランドＧＮＤに接続する。そのため、検出信号Ａ’はグランド電位となる。時刻Ｔ２のタイミングにおいては、駆動電極Ｘの電位変化が立ち下がりエッジになるので、電荷積分回路２２の第２電流出力回路２２６に接続されたキャパシタＣｉｎｔの一方の端子（Ａｏｕｔ）は、第２電流出力回路２２６からの電流により充電されて上昇する。図１４（Ｍ）において、検出信号Ａｏｕｔのレベル変化が収束するときの矢印１個分が、第２電流出力回路２２６の電流による電圧の変化ΔＡ’を表している。このときの検出信号Ａｏｕｔの収束電位は、基準電圧ＶＲ１から「２ｘΔＡ’」だけ高い電位になる。

このような動作が時刻Ｔ３〜Ｔ６まで更に２サイクル繰り返された後、制御回路２１は、アナログ−デジタル変換回路２３の変換動作を実行させる制御ＡＱを出力する。アナログ−デジタル変換回路２３は、制御信号ＡＱの立ち上りエッジのタイミングにおいて、電荷積分回路２２の検出信号Ａｏｕｔと基準電位ＶＲ１との差の電位を静電容量の計測値としてアナログ−デジタル変換し、デジタル信号Ｄｏｕｔを生成する。ただし、アナログ−デジタル変換回路２３での計測基準電位は、電荷積分回路２２の基準電位ＶＲ１と同じである必要は無く、これとは別の基準電位ＶＲ２を使用することも可能である。

以上説明したように、本実施形態に係る入力装置によれば、複数の駆動電極Ｘの中から少なくとも１つの駆動電極Ｘが選択され、この選択された駆動電極Ｘにシールド電極ＡＳの第１駆動電圧と同相の第２駆動電圧が印加され、残りの駆動電極Ｘに第１駆動電圧と逆相の第２駆動電圧が印加される。そして、検出電極Ｙとシールド電極ＡＳとの間の電圧が一定となるように電荷積分回路２２から検出電極Ｙへ電荷が供給され、このシールド電極ＡＳに供給された電荷の積分値に応じた検出信号Ａｏｕｔが電荷積分回路２２において生成される。
検出電極Ｙに指等が近接すると、検出電極Ｙと指等との間で大きな自己容量Ｃｓｆが形成されて、電荷積分回路２２から自己容量Ｃｓｆへの電荷の供給が生じる。そのため、検出電極Ｙに指等が近接していない場合に比べて、電荷積分回路２２により生成される検出信号Ａｏｕｔが大きく変化する。これにより、検出電極Ｙにおける指等の近接の有無を、検出信号Ａｏｕｔに基づいて感度良く識別することが可能である。
また、シールド電極ＡＳの第１駆動電圧に対して同相の第２駆動電圧が印加される駆動電極Ｘと検出電極Ｙとの相互容量形成部分に指等が近接することでその相互容量が変化する場合と、シールド電極ＡＳの第１駆動電圧に対して逆相の第２駆動電圧が印加される駆動電極Ｘと検出電極Ｙとの相互容量形成部分に指等が近接することでその相互容量が変化する場合とでは、電荷積分回路２２から相互容量へ供給される電荷量が異なる。そのため、検出電極Ｙに指等が近接している場合において、その近接位置を検出信号Ａｏｕｔに基づいて的確に識別することが可能である。
従って、操作面上の複数の位置における物体の近接を検出する場合に、従来の自己容量検出タイプのセンサに比べて電極数や回路規模の増大を抑制できるとともに、従来の相互容量検出タイプのセンサに比べて検出感度を高めることができる。

また、本実施形態に係る入力装置によれば、シールド電極ＡＳと検出電極Ｙとの間の電圧が一定となるように制御されることにより、検出電極ＹとグランドＧＮＤとの間の浮遊容量の影響が低減されるため、従来の自己容量検出タイプのセンサに比べて、自己容量の検出感度を高めることができる。

更に、本実施形態に係る入力装置によれば、シールド電極ＡＳの第１駆動電圧に対して逆相の第２駆動電圧が印加される駆動電極Ｘと検出電極Ｙとの相互容量形成部分に指等が近接する場合、その相互容量には、第１駆動電圧と第２駆動電圧とが加算された大きな電圧の変化が生じる。これにより、電荷積分回路２２から相互容量へ供給される電荷が増え、電荷積分回路２２における電荷の積分値が大きくなるため、従来の相互容量検出タイプのセンサに比べて相互容量の検出感度を高めることができる。

また、本実施形態に係る入力装置によれば、時間的に隣接して電荷積分回路２２に取り込まれる外来ノイズの電荷が相殺されるため、検出シーケンス後のキャパシタＣｉｎｔでの電圧は、ノイズによる電荷が平均化された電圧となる。従って、外来ノイズの影響を低減できることになり、特に低周波ノイズにおいて低減効果が大きい。なお、電荷積分回路２２において電荷を蓄積する回数は、図１４の例に示す６回に限定されるものではない。検出信号Ａｏｕｔとして出力される電位がグランド電位と電源電圧ＶＤＤの範囲に収まる範囲、又は、回路の動作可能範囲において、でできるだけ多く電荷の蓄積を繰り返すことによって、ノイズの削減効果を高めることができる。また、駆動電極Ｘの電位変化の立ち上り及び立ち下りそれぞれの電荷遷移は、同じ回数行われることが望ましい。

＜第２の実施形態＞
次に、本発明の第２の実施形態について説明する。上述した第１の実施形態に係る入力装置では、電荷積分回路２２の後段にアナログ−デジタル変換回路２３が設けられているが、本実施形態に係る入力装置では、電荷積分回路２２の後段に設けたコンパレータの出力信号に応じて電荷積分回路２２の入力に電荷を帰還させることにより、デルタシグマ型のアナログ−デジタル変換回路が構成される。

図１５は、第２の実施形態に係る入力装置におけるセンサ部１０と静電容量検出回路２０の構成の一例を示す図である。図１５におけるセンサ部１０は、図１〜図３に示すセンサ部１０と同じである。また、図１５における静電容量検出回路２０は、図３における静電容量検出回路２０と同様な構成要素として電荷積分回路２２と、第１駆動回路２４と、第２駆動回路２５を有するとともに、コンパレータ２６と、信号処理回路２７と、電荷供給回路２８と、制御回路２１Ａを有する。

コンパレータ２６は、電荷積分回路２２から出力される検出信号Ａｏｕｔと基準電圧ＶＲ３とを比較し、その比較結果をハイレベル又はローレベルの信号として信号処理回路２７に出力する。基準電圧ＶＲ３は、例えば図５においてスイッチＳＷｒｓｔの一端に入力される電圧であり、電源電圧ＶＤＤの半分の電圧（ＶＤＤ／２）に設定される。

信号処理回路２７は、コンパレータ２６からの出力信号に基づいて、検出信号Ａｏｕｔに応じた所定ビット長のデジタル信号Ｄｏｕｔ’を生成する。コンパレータ２６からの出力信号は、電荷積分回路２２から検出電極Ｙへ供給される電荷の大きさに応じて、ハイレベルの期間とローレベルの期間との時間的な割合が変化する信号であるため、信号処理回路２７は、この時間的な割合をデジタル信号に変換する。

信号処理回路２７は、例えば図１５において示すように、フリップフロップ２７１とデジタルフィルタ２７２を有する。フリップフロップ２７１は、制御回路２１Ａから一定周期で出力される信号ＡＱに同期してコンパレータ２６の出力信号を取り込み、１ビットの信号Ｄｏｕｔとして出力する。デジタルフィルタ２７２は、この信号Ｄｏｕｔに対してＦＩＲ（ｆｉｎｉｔｅ ｉｍｐｕｌｓｅ ｒｅｓｐｏｎｓｅ）などのフィルタリング処理を施し、多ビットのデジタル信号Ｄｏｕｔ'を生成する。

電荷供給回路２８は、制御回路２１Ａの制御に従って検出電極Ｙに所定量の電荷を供給する。すなわち、電荷供給回路２８は、シールド電極ＡＳ及び検出電極Ｙの駆動電圧（第１駆動電圧，第２駆動電圧）のレベルが変化するときに、このレベル変化に応じて電荷積分回路２２から相互容量Ｃｘｙ，自己容量Ｃｆｓ等へ供給される電荷と逆の極性を持つ所定量の電荷を検出電極Ｙへ供給する。

電荷供給回路２８は、図１５の例において、電荷供給用キャパシタＣｄｓと第３駆動回路２８１を有する。電荷供給用キャパシタＣｄｓの一端は検出電極Ｙに接続され、その他端には第３駆動回路２８１から第３駆動電圧が印加される。電荷積分回路２２から相互容量Ｃｘｙ，自己容量Ｃｆｓ等へ供給される電荷と逆極性の電荷を検出電極Ｙに供給するため、第３駆動電圧の振幅は、シールド電極ＡＳの第１駆動電圧より大きい振幅に設定される。第３駆動回路２８１は、制御回路２１Ａの制御に従って、第１駆動回路２４及び第２駆動回路２５と同じタイミングで第３駆動電圧のレベルを変化させる。

制御回路２１Ａは、電荷積分回路２２，第１駆動回路２４及び第２駆動回路２５については、既に説明した制御回路２１と同様の制御を行う。制御回路２１Ａは、これらの制御に加えて、信号処理回路２７におけるコンパレータ２６の出力信号の取り込みタイミングを制御するとともに、電荷供給回路２８における電荷供給のタイミングを制御する。

すなわち、制御回路２１Ａは、電荷積分回路２２の初期化回路２２３においてキャパシタＣｉｎｔの電圧を初期化した場合、第１駆動電圧及び第２駆動電圧の少なくとも１サイクルの間において、第１駆動電圧及び第２駆動電圧のレベルが変化するときに（すなわち、立ち上りエッジ及び立下りエッジにおいて）、このレベルの変化に応じて検出電極Ｙに形成された静電容量（相互容量Ｃｘｙ，自己容量Ｃｆｓ等）にアンプ回路２２１から供給される電荷Ｑｙ（式（１）〜（３））とは逆極性の電荷を、電荷供給回路２８から検出電極Ｙへ供給する。
また、制御回路２１Ａは、電荷供給回路２８による検出電極Ｙへの電荷の供給が停止した状態で、第１駆動電圧及び第２駆動電圧の少なくとも１サイクルの周期的変化を経てコンパレータ２６の出力信号が反転した場合においても、上記と同様に、第１駆動電圧及び第２駆動電圧の少なくとも１サイクルの間において、第１駆動電圧及び第２駆動電圧のレベルが変化するときに、アンプ回路２２１から相互容量Ｃｘｙ，自己容量Ｃｆｓ等へ供給される電荷Ｑｙとは逆極性の電荷を、電荷供給回路２８から検出電極Ｙへ供給する。

ここで、上述した構成を有する入力装置の動作について、図１６のタイミング図を参照して説明する。

このタイミング図において、図１６（Ａ）〜（Ｌ）は、既に説明した図１４（Ａ）〜（Ｌ）と同じである。また、図１６（Ｍ）はフリップフロップ２７１においてコンパレータ２６から取り込んだ１ビットのデジタル信号Ｄｏｕｔを示し、図１６（Ｎ）は第３駆動回路２８１の第３駆動電圧を示し、図１６（Ｏ）は検出信号Ａｏｕｔ及びＡ’を示す。

第１駆動回路２４，第２駆動回路２５において駆動電圧のレベルを変化させながら、シールド電極ＡＳと検出電極Ｙの電圧が等しくなるように電荷積分回路２２から検出電極Ｙに電荷を供給し、その電荷に比例した電荷を電荷積分回路２２のキャパシタＣｉｎｔにおいて蓄積する動作については、図１４のタイミング図において既に説明したものと同様である。更に本実施形態においては、コンパレータ２６の出力信号を電荷として電荷積分回路２２の入力に帰還することによって、デルタシグマ変調が行われる。

図１６において、リセットシーケンスの動作は図１４と同じであるため、説明を省略する。リセットシーケンスに続く最初の第２駆動電圧（駆動電極Ｘ）の立ち上りと立ち下がりの両エッジ（Ｔ１、Ｔ２）において、第３駆動電圧Ｄｄｓは、この第２駆動電圧と逆向きに振幅ＶＤＤ’で変化する。これにより、最初の１サイクル分の電荷Ｑｄｓが電荷供給回路２８から検出電極Ｙに供給され、電荷積分回路２２のキャパシタＣｉｎｔに蓄積される。第３駆動回路２８１が電荷供給用キャパシタＣｄｓの一端に印加する電圧ＶＤＤ’は、第１駆動回路２４がシールド電極ＡＳに印加する電圧ＶＤＤよりも若干大きい電圧（ＶＤＤ’＞ＶＤＤ）に設定される。これは、第１駆動電圧及び第２駆動電圧のレベル変化に伴って検出電極Ｙに形成される静電容量（相互容量Ｃｘｙ，自己容量Ｃｆｓ等）に電荷積分回路２２から供給される電荷Ｑｙ（式（１）〜（３））とは逆極性の電荷を、電荷Ｑｄｓとして電荷供給回路２８から検出電極Ｙに供給するためである。電荷供給回路２８から検出電極Ｙへの電荷Ｑｄｓの供給と、電荷積分回路２２から相互容量Ｃｘｙ，自己容量Ｃｆｓ等への電荷Ｑｙの供給は同時に行われる。第３駆動電圧Ｄｄｓの１エッジのレベル変化により、電荷供給用キャパシタＣｄｓを介して検出電極Ｙに供給される電荷Ｑｄｓは、次のように表される。

Ｑｄｓ＝（ＶＤＤ’−ＶＤＤ）・Ｃｄｓ … （７）

この電荷Ｑｄｓに対応して電荷積分回路２２のキャパシタＣｉｎｔに蓄積される初期電荷Ｑｄｓ’は、次のように表される。

Ｑｄｓ’＝（ＶＤＤ’−ＶＤＤ）・Ｃｄｓ・Ｂ … （７’）

式（７’）における「Ｂ」は、式（６）と同様に、第１電流出力回路２２５及び第２電流出力回路２２６のカレントミラー比を示す。図１６（Ｏ）では、初期電荷Ｑｄｓ’に対応する検出信号Ａｏｕｔの出力波形を２点鎖線で示す。駆動電極Ｘに形成される静電容量（Ｃｘｙ，Ｃｆｓ等）に電荷Ｑｙが供給されることによって、電荷Ｑｄｓから電荷Ｑｙを差し引いた残りの電荷（Ｑｄｓ−Ｑｙ）に対応する電荷がキャパシタＣｉｎｔに蓄積される。そのため、検出信号Ａｏｕｔの電圧は、２点鎖線で示す波形に比べて矢印の方向に低下した破線のＡ’の波形となる。これと同様な動作が、第２駆動電圧の立ち下りでも行われる。第３駆動電圧Ｄｄｓによる初期電荷Ｑｄｓ’は、最初の１サイクルにおける時刻Ｔ１、Ｔ２の両エッジでキャパシタＣｉｎｔに蓄積されるため、トータルでは、式（７’）の２倍の電荷が初期電荷としてキャパシタＣｉｎｔに蓄積される。なお、第３駆動電圧Ｄｄｓは電圧ＶＤＤよりも大きな電圧ＶＤＤ’を必要とするが、電荷供給用キャパシタＣｄｓを十分に大きくすれば、その差はごく僅かにすることができる。

最初の１サイクルにおいて電荷供給回路２８による初期電荷（２×Ｑｄｓ’）がキャパシタＣｉｎｔに取り込まれた後、制御回路２１Ａは、電荷供給回路２８による電荷供給を停止させる。そのため、駆動電圧（第１駆動電圧，第２駆動電圧）の１サイクルの度に、検出電極Ｙに形成される静電容量（相互容量Ｃｘｙ，自己容量Ｃｆｓ等）への電荷供給が生じると、キャパシタＣｉｎｔに蓄積された電荷は、初期電荷（２×Ｑｄｓ’）よりも少なくなっていく。キャパシタＣｉｎｔに蓄積される電荷の変化に応じて、検出信号Ａｏｕｔの電圧も１サイクル毎に変化する。シールド電極ＡＳの第１駆動電圧が立ち上がって１サイクルが終了し、次のサイクルの立ち下がりが生じる直前における検出信号Ａｏｕｔは、最初の１サイクル目において最も低くなっており、サイクル回数を重ねるにつれて徐々に上昇し、基準電圧ＶＲ３へ近づいていく。そして、図１６の例では、３サイクル目が終了して４サイクル目が開始する時刻Ｔ７の直前において、検出信号Ａｏｕｔは基準電圧ＶＲ３超える。

制御回路２１Ａは、駆動電圧（第１駆動電圧，第２駆動電圧）の１サイクル毎に信号ＡＱを発生してフリップフロップ２７１にコンパレータ２６の出力信号を取り込み、そのデジタル信号Ｄｏｕｔの値が反転したか否かを確認している。時刻Ｔ７の直前に発生した信号ＡＱのタイミングにおいて、デジタル信号Ｄｏｕｔの値が［０］から［１］へ反転すると、制御回路２１Ａは、次のサイクルにおいて電荷供給回路２８による電荷供給を１サイクルだけ実施する。これにより、電荷積分回路２２のキャパシタには再び初期電荷（２×Ｑｄｓ’）が蓄積され、１サイクル終了時の検出信号Ａｏｕｔは基準電圧ＶＲ３より低い電圧となり、デジタル信号Ｄｏｕｔは［０］となる。以降、同様にして、駆動電圧（第１駆動電圧，第２駆動電圧）の１サイクルの度に検出信号Ａｏｕｔが上昇していき、基準電圧ＶＲ３を超えたところで再び電荷供給回路２８による電荷供給が実施される。このような動作が繰り返されることにより、デジタル信号Ｄｏｕｔのビット列は、検出電極Ｙに形成される静電容量（相互容量Ｃｘｙ，自己容量Ｃｆｓ等）の大きさに応じて、［１］と［０］の発生頻度が変化する。デジタルフィルタ２７２は、このビット列にフィルタリング処理を実施することによって、［１］と［０］の発生頻度に応じた値を持つ所定ビット長のデジタル信号Ｄｏｕｔ’を生成する。

以上説明したように、本実施形態に係る入力装置によれば、初期化回路２２３においてキャパシタＣｉｎｔの電圧が初期化された場合、並びに、電荷積分回路２２による検出電極Ｙへの電荷の供給を停止した状態で、第１駆動電圧及び第２駆動電圧の少なくとも１サイクルの周期的変化を経てコンパレータ２６の出力信号が反転した場合において、第１駆動電圧及び第２駆動電圧の少なくとも１サイクルの間、第１駆動電圧及び第２駆動電圧のレベルが変化するときに、このレベル変化に応じて検出電極Ｙに形成された静電容量（Ｃｘｙ，Ｃｆｓ等）に電荷積分回路２２から供給される電荷とは逆極性の電荷が、電荷供給回路２８から検出電極Ｙへ供給される。
これにより、コンパレータ２６の出力信号は、検出電極Ｙに形成された静電容量（Ｃｘｙ，Ｃｆｓ等）の大きさに応じて反転を生じる期間が変化する信号となるため、信号処理回路２７において、この出力信号に基づいて、検出信号Ａｏｕｔに応じたデジタル信号Ｄｏｕｔ’を生成することができる。すなわち、上述した第１実施形態におけるアナログ−デジタル変換回路２３よりも更に簡易な構成で、デルタシグマ型のアナログ−デジタル変換を実現できる。

なお、本発明は上述した実施形態にのみ限定されるものではなく、種々のバリエーションを含んでいる。

図５に示す電荷積分回路２２では、検出電極Ｙに電流を流す経路とキャパシタＣｉｎｔに電流を流す経路とが別れているが、本発明はこれに限定されるものではなく、例えば図１７において示すように、これらの電流経路を１つにまとめてもよい。図１７の例に示す電荷積分回路２２Ａでは、オペアンプ２２７の出力と反転入力との間の電流経路にキャパシタＣｉｎｔが設けられている。キャパシタＣｉｎｔの両端は、スイッチＳＷｐ１とスイッチＳＷｑ１を介してオペアンプ２２７の反転入力に接続されるとともに、スイッチＳＷｐ２とスイッチＳＷｑ２を介してオペアンプ２２７の出力に接続される。スイッチＳＷｐ１，ＳＷｐ２，ＳＷｑ１，ＳＷｑ２は、オペアンプ２２７からキャパシタＣｉｎｔへ流れる電流の経路を切り替えるスイッチ回路２２２としての機能と、キャパシタＣｉｎｔの電圧をゼロに初期化する初期化回路２２３としての機能を備える。また、オペアンプ２２７は、検出電極Ｙとシールド電極ＡＳとの電圧に応じた電流を発生し、この電流をキャパシタＣｉｎｔと検出電極Ｙに出力するアンプ回路２２１としての機能を備える。

図３の例に示す第１駆動回路２４及び第２駆動回路２５は、電圧ＶＤＤとゼロの間でレベルが変化する矩形波の駆動電圧（第１駆動電圧，第２駆動電圧）を出力するが、本発明はこの例に限定されない。本発明の他の実施形態では、正弦波などの周期的な波形を持った駆動電圧をこれらの駆動回路において出力してもよい。
また、上述した実施形態では、シールド電極ＡＳに印加する第１駆動電圧と駆動電極Ｘに印加する第２駆動電圧の振幅が同じとなる例を挙げているが、本発明はこの例に限定されるものではなく、適切な検出感度が得られるように、それぞれの駆動電圧の振幅を独立に設定してもよい。

１０…センサ部、２０…静電容量検出回路、２１…制御回路、２２…電荷積分回路、２２１…アンプ回路、２２２…スイッチ回路、２２３…初期化回路、２２４…差動増幅回路、２２５…第１電流出力回路、２２６…第２電流出力回路、２３…アナログ−デジタル変換回路、２４…第１駆動回路、２５…第２駆動回路、２６…コンパレータ、２７…信号処理回路、２７１…フリップフロップ、２７２…デジタルフィルタ、２８…電荷供給回路、２８１…第３駆動回路、Ｃｄｓ…電荷供給用キャパシタ、Ｃｉｎｔ…キャパシタ、Ｃｆｓ…自己容量、Ｃｘｙ…相互容量、Ｃａｓ…シールド容量、ＡＳ…シールド電極、Ｙ…検出電極、Ｘ…駆動電極。

Claims (9)

1. 操作面への物体の近接による静電容量の変化に応じた情報を入力する入力装置であって、
   前記操作面に沿って配置された検出電極と、
   前記検出電極と交差するように前記操作面に沿って配置され、前記検出電極との間でそれぞれ静電容量を形成する複数の駆動電極と、
   前記検出電極及び前記複数の駆動電極と比べて前記操作面から離れた下層に配置されたシールド電極と、
   周期的にレベルが変化する第１駆動電圧を前記シールド電極に印加する第１駆動回路と、
   前記第１駆動電圧と同相又は逆相にレベルが変化する第２駆動電圧を前記複数の駆動電極に印加する複数の第２駆動回路と、
   前記複数の駆動電極の中から少なくとも１つの駆動電極を選択し、当該選択した駆動電極に前記第１駆動電圧と同相の第２駆動電圧を印加し、残りの駆動電極に前記第１駆動電圧と逆相の第２駆動電圧を印加するように前記複数の第２駆動回路を制御し、前記第１駆動電圧と同相の第２駆動電圧を印加する前記駆動電極を切り換える制御回路と
   を有し、
   前記検出電極において検出される前記静電容量の変化に基づいて、前記操作面における物体の近接位置に関する情報を入力する
   ことを特徴とする入力装置。
2. 前記検出電極と前記シールド電極との間の電圧が一定となるように前記検出電極へ電荷を供給し、当該供給した電荷の積分値に応じた検出信号を出力する電荷積分回路を備えたことを特徴とする請求項１に記載の入力装置。
3. 前記電荷積分回路は、
   キャパシタと、
   前記検出電極と前記シールド電極との間の電圧に応じた電流を発生し、当該電流を前記キャパシタ及び前記検出電極に出力するアンプ回路と、
   前記アンプ回路から前記キャパシタに流れる電流の経路を切り替えるスイッチ回路と
   を含んでおり、前記キャパシタの電圧に応じた前記検出信号を出力し、
   前記制御回路は、前記第１駆動電圧が上昇するときに前記アンプ回路から前記キャパシタへ流れる電流の極性と、前記第１駆動電圧が下降するときに前記アンプ回路から前記キャパシタへ流れる電流の極性とが同一となるように前記スイッチ回路を制御する
   ことを特徴とする請求項２に記載の入力装置。
4. 前記アンプ回路は、
   前記検出電極と前記シールド電極との間の電圧を増幅する差動増幅回路と、
   前記差動増幅回路の出力電圧に応じた電流を前記検出電極に出力する第１電流出力回路と、
   前記差動増幅回路の出力電圧に応じた電流を前記キャパシタに出力する第２電流出力回路とを含む
   ことを特徴とする請求項３に記載の入力装置。
5. 前記検出信号をデジタル信号に変換するアナログ−デジタル変換回路を有し、
   前記電荷積分回路は、前記キャパシタの電圧を初期化する初期化回路を含み、
   前記制御回路は、前記初期化回路において前記キャパシタの電圧を初期化した後、前記第１駆動電圧及び前記第２駆動電圧の周期的変化が所定のサイクル数に達した場合に、前記アナログ-デジタル変換回路において前記検出信号をデジタル信号に変換する
   ことを特徴とする請求項３又は４に記載の入力装置。
6. 前記検出信号と基準電圧を比較するコンパレータと、
   前記コンパレータの出力信号に基づいて、前記検出信号に応じたデジタル信号を生成する信号処理回路と、
   前記検出電極に電荷を供給する電荷供給回路と有し、
   前記電荷積分回路は、前記キャパシタの電圧を初期化する初期化回路を含み、
   前記制御回路は、前記初期化回路において前記キャパシタの電圧を初期化した場合、並びに、前記電荷供給回路による前記検出電極への電荷の供給を停止した状態で、前記第１駆動電圧及び前記第２駆動電圧の少なくとも１サイクルの周期的変化を経て前記コンパレータの出力信号が反転した場合において、前記第１駆動電圧及び前記第２駆動電圧の少なくとも１サイクルの間、前記第１駆動電圧及び前記第２駆動電圧のレベルが変化するときに、当該レベルの変化に応じて検出電極に形成された静電容量に前記アンプ回路から供給される電荷と逆極性の電荷を前記電荷供給回路から前記検出電極へ供給する
   ことを特徴とする請求項３又は４に記載の入力装置。
7. 前記制御回路は、前記電荷供給回路による前記検出電極への電荷の供給を停止した状態で、前記第１駆動電圧及び前記第２駆動電圧の１サイクル毎に前記コンパレータの出力信号が反転したか否か判定し、当該判定の結果に応じて前記電荷供給回路から前記検出電極に前記逆極性の電荷を供給する
   ことを特徴とする請求項６に記載の入力装置。
8. 前記電荷供給回路は、
   一端が前記検出電極に接続された電荷供給用キャパシタと、
   前記電荷供給用キャパシタの他端に第３駆動電圧を印加する第３駆動回路とを含む
   ことを特徴とする請求項６又は７に記載の入力装置。
9. 前記制御回路は、前記複数の駆動電極の中から前記操作面での配列の順番に従って前記駆動電極を１ずつ選択し、当該選択した駆動電極若しくは当該選択した駆動電極を含む一群の隣接した駆動電極に前記第１駆動電圧と同相の第２駆動電圧を印加し、残りの駆動電極に前記第１駆動電圧と逆相の第２駆動電圧を印加するように前記複数の第２駆動回路を制御する
   ことを特徴とする請求項１乃至８のいずれか一項に記載の入力装置。