JP7198586B2 - 容量検出回路、半導体装置、それを用いた入力装置、電子機器、ならびに容量検出方法 - Google Patents
容量検出回路、半導体装置、それを用いた入力装置、電子機器、ならびに容量検出方法 Download PDFInfo
- Publication number
- JP7198586B2 JP7198586B2 JP2018025705A JP2018025705A JP7198586B2 JP 7198586 B2 JP7198586 B2 JP 7198586B2 JP 2018025705 A JP2018025705 A JP 2018025705A JP 2018025705 A JP2018025705 A JP 2018025705A JP 7198586 B2 JP7198586 B2 JP 7198586B2
- Authority
- JP
- Japan
- Prior art keywords
- current
- capacitance
- circuit
- detection
- control signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
- G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
- G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
- G06F3/0416—Control or interface arrangements specially adapted for digitisers
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
- G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
- G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
- G06F3/0416—Control or interface arrangements specially adapted for digitisers
- G06F3/04166—Details of scanning methods, e.g. sampling time, grouping of sub areas or time sharing with display driving
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/45—Differential amplifiers
- H03F3/45071—Differential amplifiers with semiconductor devices only
- H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
- H03F3/45475—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using IC blocks as the active amplifying circuit
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/70—Charge amplifiers
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R27/00—Arrangements for measuring resistance, reactance, impedance, or electric characteristics derived therefrom
- G01R27/02—Measuring real or complex resistance, reactance, impedance, or other two-pole characteristics derived therefrom, e.g. time constant
- G01R27/26—Measuring inductance or capacitance; Measuring quality factor, e.g. by using the resonance method; Measuring loss factor; Measuring dielectric constants ; Measuring impedance or related variables
- G01R27/2605—Measuring capacitance
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
- G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
- G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
- G06F3/0416—Control or interface arrangements specially adapted for digitisers
- G06F3/0418—Control or interface arrangements specially adapted for digitisers for error correction or compensation, e.g. based on parallax, calibration or alignment
- G06F3/04182—Filtering of noise external to the device and not generated by digitiser components
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
- G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
- G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
- G06F3/044—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2200/00—Indexing scheme relating to amplifiers
- H03F2200/129—Indexing scheme relating to amplifiers there being a feedback over the complete amplifier
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/45—Indexing scheme relating to differential amplifiers
- H03F2203/45116—Feedback coupled to the input of the differential amplifier
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/45—Indexing scheme relating to differential amplifiers
- H03F2203/45512—Indexing scheme relating to differential amplifiers the FBC comprising one or more capacitors, not being switched capacitors, and being coupled between the LC and the IC
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/45—Indexing scheme relating to differential amplifiers
- H03F2203/45528—Indexing scheme relating to differential amplifiers the FBC comprising one or more passive resistors and being coupled between the LC and the IC
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/26—Push-pull amplifiers; Phase-splitters therefor
- H03F3/265—Push-pull amplifiers; Phase-splitters therefor with field-effect transistors only
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Human Computer Interaction (AREA)
- Power Engineering (AREA)
- Measurement Of Resistance Or Impedance (AREA)
Description
1. 初期化フェーズφ1
はじめに、リセットスイッチSW1がオンとなり、静電容量Csの電荷がゼロリセットされ、静電容量Csの電圧VSNSがゼロとなる。リセットスイッチSW1は、初期化が完了するとターンオフする。
続いてセンススイッチSW2がターンオンする。このとき第1トランジスタM1を介して静電容量Csに対して、充電電流ICHGが流れ、静電容量Csの電圧VSNSが上昇する。電圧VSNSが、電源電圧近傍のある上限電圧VUPPERに達すると、充電が停止する。センスフェーズにおいて静電容量Csに供給される電荷量Qは、以下の式で表される。
Q=Cs×VUPPER
VS=Q=Cs×VUPPER
上限電圧VUPPERは定数として扱うことができるから、検出電圧VSは、静電容量Csの容量値を表す。
図1の容量検出回路10では、第1トランジスタM1のゲートドレイン間が結線されており、したがって上限電圧VUPPERは、VDD-VHRとなる。VHRはヘッドルーム電圧であり、図1の回路では、第1トランジスタM1のゲートドレイン電圧のしきい値(ダイオードの順方向電圧VF)によって規定され、たとえば0.6V程度となる。電源電圧VDDが十分に高い場合にはそれほど問題とならないが、電源電圧VDDが低くなると、ヘッドルーム電圧VHRの影響が大きくなる。
図1の充電回路20に流れる充電電流ICHGは、図2に示すように非常に急峻であり、非常に高い周波数成分を含む。一方で、検出電流ISが流れる電流には、図示しない寄生容量が存在し、寄生のローパスフィルタを形成している。このローパスフィルタによって、検出電流ISの高周波成分が除去されると、図2の充電電流ICHGのピーク部分の情報が失われるため、容量検出の精度が低下する。
センスフェーズ中に、充電回路20は充電動作のみ可能であり、非対称性を有する。この非対称性により、センス端子SNSに交流のノイズが入力されたとき、検出電流ISは、ノイズのうち半波の影響を受けることとなり、ノイズ成分であるか、容量変化に起因する成分であるかの判定が難しくなる。
図1の容量検出回路10では、充電動作のみによって、静電容量Csが検出される。初期化フェーズφ1における放電は、センシングには寄与しないため、無駄な電力を消費することとなる。
本明細書に開示される一実施の形態は、静電容量を測定する容量検出回路に関する。容量測定装置は、制御信号を生成する制御信号発生器と、プッシュプル形式の出力段を有し、制御信号に応じた駆動電圧を静電容量に印加する駆動回路と、駆動回路の出力段に流れる電流のレプリカである検出電流を生成する電流検出回路と、検出電流を積分し、検出電圧を生成する積分回路と、を備える。
・出力段のトランジスタを、ダイオード接続する必要がなくなるため、ヘッドルームを小さくでき、容量検出の精度を高めることができる。
・駆動回路の応答遅れにより、静電容量の電圧をわずかに鈍らせることが可能である。これにより、充電電流、放電電流の急峻な変化を抑制できるため、信号の伝搬経路上の寄生容量の影響を低減できる。
・駆動回路は、プッシュプル動作が可能であるから、交流ノイズが入力したときに、交流ノイズの影響がそのまま検出電流に現れる。このノイズは、フィルタにより除去しやすく、また、1周期分を積分すればゼロとなるため、ノイズの耐性を高めることができる。
・充電動作と放電動作の両方をセンシングに割り当てることができるため、無駄な電力消費を低減できる。またセンシングの精度を高め、あるいはセンシングの周波数を高めることが可能となる。
以下、本発明を好適な実施の形態をもとに図面を参照しながら説明する。各図面に示される同一または同等の構成要素、部材、処理には、同一の符号を付するものとし、適宜重複した説明は省略する。また、実施の形態は、発明を限定するものではなく例示であって、実施の形態に記述されるすべての特徴やその組み合わせは、必ずしも発明の本質的なものであるとは限らない。
IS=ISRC’-ISINK’
図5は、図3の容量検出回路100の第1の動作例を示す波形図である。第1の動作例では、充電中(放電中)に得られた検出電圧VOUT[i]と、放電中(充電中)に得られた検出電圧VOUT[i+1]と、の差分を演算することにより、静電容量Cs[i]を取得する。以下、詳しく説明する。
ΔVOUT[i]=Cs[i]×ΔVDRV …(1)
ΔVDRVは定数であるから、ΔVOUT[i]は、静電容量Cs[i]を表す。
図6(a)には、センス端子の駆動電圧VDRVが示される。比較のために、図1の容量検出回路10におけるセンス端子の電圧VSNSを一点鎖線で示す。センス端子の電圧VSNSのヘッドルーム電圧は、トランジスタM1のゲートソース間電圧で規定され0.6V程度であり、電源電圧VDDが1.5Vとすると、センス端子の電圧変化幅ΔVSNSはVDD-VHR=0.9Vである。
図6(b)には、駆動電流IDRVが示される。比較のために、図1の充電回路20に流れる充電電流ICHGを一点鎖線で示す。この充電電流ICHGは非常に急峻であり、高い周波数成分を含む。高周波成分は、充電電流ICHGを検出信号ISに変換し、さらに検出信号VOUTに変換する過程において寄生のローパスフィルタによりフィルタリングされ、検出精度の低下を招く。
図1では、充電回路20は充電動作のみ可能であり、非対称性を有する。この非対称性により、センス端子SNSに交流のノイズNが入力されたとき、検出電流ISは、ノイズのうち半波の影響を受けることとなり、したがって、検出電圧VOUTにも、ノイズの半波分の影響が現れ、ノイズ成分のフィルタリングが難しくなる。
図1の容量検出回路10では、放電はリセットに利用されており、無駄な電力を消費していた。これに対して、図3の容量検出回路100によれば、図5のように動作させることにより、充電動作と、放電動作それぞれにおいて、静電容量Csを検出できる。したがって、無駄な電力消費を低減できる。
また、充電と放電それぞれで静電容量Csを検出することにより、センシングの周波数を2倍に高めることが可能である。
駆動回路120の出力インピーダンスは、図1の容量検出回路10における充電回路の出力インピーダンスよりも低くなる。これにより、ノイズ耐性を高めることが可能である。
図7は、図3の容量検出回路100の第2の動作例を示す波形図である。第2の動作例では、充電と放電の1セットが、1回の検出サイクルとなる。積分回路140は、充電中の検出電流ISと、放電中の検出電流ISを、同じ極性で積分する。
IS(DIFF)=(ISRC’-ISINK’)-(ISRC(AVE)-ISINK(AVE))
ここで、右辺第1項は、駆動電流IDRVの検出電流IS=ISRC’-ISRC’である。また右辺第2項は、検出電流ISの平均電流IS(AVE)である。したがって、図11の構成によれば、各チャンネルにおいて、検出電流ISと、全チャンネルの検出電流ISの平均値IS(AVE)の差分電流IS(DIFF)にもとづく容量検出が可能となる。
110 制御信号発生器
120 駆動回路
122 出力段
124 ハイサイドトランジスタ
126 ローサイドトランジスタ
128 差動入力段
130 電流検出回路
132 第1トランジスタ
134 第2トランジスタ
140 積分回路
142 オペアンプ
200 入力装置
210 タッチ式センサ
212 センサ電極
300 半導体装置
900 電子機器
902 DSP
904 LCD
Cs 静電容量
CINT 積分用キャパシタ
Claims (15)
- 静電容量を測定する容量検出回路であって、
制御信号を生成する制御信号発生器と、
プッシュプル形式の出力段を有し、前記制御信号に応じた駆動電圧を前記静電容量に印加する駆動回路と、
前記駆動回路の前記出力段に流れる電流のレプリカである検出電流を生成する電流検出回路と、
前記検出電流を積分し、検出電圧を生成する積分回路と、
を備え、
充電中に得られた前記検出電圧と、放電中に得られた前記検出電圧と、の差分を演算することにより、前記静電容量を取得することを特徴とする容量検出回路。 - 静電容量を測定する容量検出回路であって、
制御信号を生成する制御信号発生器と、
プッシュプル形式の出力段を有し、前記制御信号に応じた駆動電圧を前記静電容量に印加する駆動回路と、
前記駆動回路の前記出力段に流れる電流のレプリカである検出電流を生成する電流検出回路と、
前記検出電流を積分し、検出電圧を生成する積分回路と、
を備え、
前記積分回路は、充電中に得られた前記検出電流と、放電中に得られた前記検出電流と、を積分することを特徴とする容量検出回路。 - 前記制御信号はパルス信号であり、
前記駆動回路は、前記パルス信号を受けるアンプを含むことを特徴とする請求項1または2に記載の容量検出回路。 - 前記駆動回路は、
前記駆動回路の出力電圧に応じたフィードバック信号が、前記制御信号と一致するように、前記出力段のハイサイドトランジスタとローサイドトランジスタを制御する差動入力段をさらに含み、
前記電流検出回路は、
前記ハイサイドトランジスタと制御端子が共通に接続される第1トランジスタと、
前記ローサイドトランジスタと制御端子が共通に接続される第2トランジスタと、
を含み、
前記検出電流は、前記第1トランジスタに流れる電流と前記第2トランジスタに流れる電流の差分に応じていることを特徴とする請求項1から3のいずれかに記載の容量検出回路。 - 一端が前記積分回路の入力に接続され、他端に前記制御信号に応じた補正信号が印加されるオフセット用キャパシタをさらに備えることを特徴とする請求項1から4のいずれかに記載の容量検出回路。
- 静電容量を測定する容量検出回路であって、
制御信号を生成する制御信号発生器と、
プッシュプル形式の出力段を有し、前記制御信号に応じた駆動電圧を前記静電容量に印加する駆動回路と、
前記駆動回路の前記出力段に流れる電流のレプリカである検出電流を生成する電流検出回路と、
前記検出電流を積分し、検出電圧を生成する積分回路と、
を備え、
一端が前記積分回路の入力に接続され、他端に前記制御信号に応じた補正信号が印加されるオフセット用キャパシタをさらに備えることを特徴とする容量検出回路。 - ひとつの半導体集積回路上に一体集積化されたことを特徴とする請求項1から6のいずれかに記載の容量検出回路。
- 複数の静電容量を測定可能な半導体装置であって、
前記複数の静電容量が接続される複数のセンス端子と、
前記複数のセンス端子に対応する複数の容量検出回路と、
を備え、
前記容量検出回路は、
制御信号を生成する制御信号発生器と、
プッシュプル形式の出力段を有し、前記制御信号に応じた駆動電圧を前記静電容量に印加する駆動回路と、
前記駆動回路の前記出力段に流れる電流のレプリカである検出電流を生成する電流検出回路と、
前記検出電流を積分し、検出電圧を生成する積分回路と、
を備え、充電中に得られた前記検出電圧と、放電中に得られた前記検出電圧と、の差分を演算することにより、前記静電容量を取得することを特徴とする半導体装置。 - 複数の静電容量を測定可能な半導体装置であって、
前記複数の静電容量が接続される複数のセンス端子と、
前記複数のセンス端子に対応する複数の容量検出回路と、
を備え、
前記容量検出回路は、
制御信号を生成する制御信号発生器と、
プッシュプル形式の出力段を有し、前記制御信号に応じた駆動電圧を前記静電容量に印加する駆動回路と、
前記駆動回路の前記出力段に流れる電流のレプリカである検出電流を生成する電流検出回路と、
前記検出電流を積分し、検出電圧を生成する積分回路と、
を備え、前記積分回路は、充電中に得られた前記検出電流と、放電中に得られた前記検出電流と、を積分することを特徴とする半導体装置。 - 複数の静電容量を測定可能な半導体装置であって、
前記複数の静電容量が接続される複数のセンス端子と、
前記複数のセンス端子に対応する複数の容量検出回路と、
前記複数の容量検出回路において得られる複数の検出電流の平均電流を生成する電流平均化回路と、
を備え、
前記容量検出回路は、
制御信号を生成する制御信号発生器と、
プッシュプル形式の出力段を有し、前記制御信号に応じた駆動電圧を前記静電容量に印加する駆動回路と、
前記駆動回路の前記出力段に流れる電流のレプリカである検出電流を生成する電流検出回路と、
前記検出電流と前記平均電流の差分を積分し、検出電圧を生成する積分回路と、
を備え、充電中に得られた前記検出電圧と、放電中に得られた前記検出電圧と、の差分を演算することにより、前記静電容量を取得することを特徴とする半導体装置。 - 複数のセンサ電極を含み、ユーザの接触した座標近傍のセンサ電極の静電容量が変化するタッチパネルと、
前記複数のセンサ電極の容量を測定する請求項8から10のいずれかに記載の半導体装置と、
を備えることを特徴とする入力装置。 - 請求項11に記載の入力装置を備えることを特徴とする電子機器。
- 静電容量の検出方法であって、
制御信号を生成するステップと、
プッシュプル形式の出力段を有する駆動回路を利用して、前記制御信号に応じて前記静電容量を充電および放電するステップと、
前記出力段の電流のレプリカである検出電流を積分し、検出電圧を生成するステップと、
充電中に得られた前記検出電圧と、放電中に得られた前記検出電圧と、の差分を演算するステップと、
を備えることを特徴とする検出方法。 - 静電容量の検出方法であって、
制御信号を生成するステップと、
プッシュプル形式の出力段を有する駆動回路を利用して、前記制御信号に応じて前記静電容量を充電および放電するステップと、
前記出力段の電流のレプリカである検出電流を積分し、検出電圧を生成するステップと、
を備え、
充電中に得られた前記検出電流と、放電中に得られた前記検出電流と、を積分することにより、前記検出電圧を生成することを特徴とする検出方法。 - 前記制御信号はパルス信号であり、
前記駆動回路は、前記パルス信号を受けるアンプを含むことを特徴とする請求項13または14に記載の検出方法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2018025705A JP7198586B2 (ja) | 2018-02-16 | 2018-02-16 | 容量検出回路、半導体装置、それを用いた入力装置、電子機器、ならびに容量検出方法 |
US16/275,834 US11092633B2 (en) | 2018-02-16 | 2019-02-14 | Capacitance detection circuit, semiconductor device, input device and electronic apparatus including the same, and method of detecting capacitance |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2018025705A JP7198586B2 (ja) | 2018-02-16 | 2018-02-16 | 容量検出回路、半導体装置、それを用いた入力装置、電子機器、ならびに容量検出方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2019143998A JP2019143998A (ja) | 2019-08-29 |
JP7198586B2 true JP7198586B2 (ja) | 2023-01-04 |
Family
ID=67616791
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2018025705A Active JP7198586B2 (ja) | 2018-02-16 | 2018-02-16 | 容量検出回路、半導体装置、それを用いた入力装置、電子機器、ならびに容量検出方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US11092633B2 (ja) |
JP (1) | JP7198586B2 (ja) |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20200080833A (ko) * | 2018-12-27 | 2020-07-07 | 주식회사 실리콘웍스 | 터치센싱장치 및 이를 포함하는 디스플레이 장치 |
CN111999565B (zh) * | 2020-08-12 | 2022-05-10 | 广州大学 | 一种电容测量电路 |
KR20240026198A (ko) * | 2021-08-18 | 2024-02-27 | 알프스 알파인 가부시키가이샤 | Dac 발생 구동 쉴드 및 전압 기준 |
CN114076892B (zh) * | 2021-11-25 | 2023-12-05 | 郑州中科集成电路与系统应用研究院 | 一种对芯片的多路自动化测试装置和方法 |
KR20230083399A (ko) * | 2021-12-02 | 2023-06-12 | 삼성디스플레이 주식회사 | 센서 장치 및 그 구동 방법 |
US11977705B2 (en) * | 2022-04-25 | 2024-05-07 | Himax Technologies Limited | Touch event processing circuit |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2015121958A (ja) | 2013-12-24 | 2015-07-02 | アルプス電気株式会社 | 入力装置 |
JP2017191480A (ja) | 2016-04-14 | 2017-10-19 | ローム株式会社 | 容量測定回路、それを用いた入力装置、電子機器 |
US20180172744A1 (en) | 2016-12-21 | 2018-06-21 | SK Hynix Inc. | Capacitance sensing circuits |
JP6908493B2 (ja) | 2017-10-11 | 2021-07-28 | ローム株式会社 | タッチパネルの制御回路、制御方法、それを用いたタッチ式入力装置、電子機器 |
Family Cites Families (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3934330B2 (ja) | 2000-03-07 | 2007-06-20 | アルプス電気株式会社 | 多方向入力装置 |
JP5797973B2 (ja) | 2011-02-08 | 2015-10-21 | ローム株式会社 | 容量電圧変換回路、それを用いた入力装置、電子機器、ならびに容量電圧変換方法 |
US8610443B1 (en) * | 2013-03-12 | 2013-12-17 | Cypress Semiconductor Corp. | Attenuator circuit of a capacitance-sensing circuit |
US9436325B2 (en) * | 2013-12-20 | 2016-09-06 | Synaptics Incorporated | Active pen for matrix sensor |
US9746974B2 (en) * | 2014-08-21 | 2017-08-29 | Cypress Semiconductor Corporation | Providing a baseline capacitance for a capacitance sensing channel |
KR20160091739A (ko) * | 2015-01-26 | 2016-08-03 | 엘지전자 주식회사 | 터치 인식 회로 |
CN106208828B (zh) * | 2015-05-27 | 2020-09-29 | 罗姆股份有限公司 | 电动机驱动装置、电动机驱动ic以及使用其的冷却装置、电子设备 |
US9778804B2 (en) * | 2015-06-04 | 2017-10-03 | Synaptics Incorporated | Calibrating charge mismatch in a baseline correction circuit |
CN108027678B (zh) * | 2015-09-14 | 2021-09-03 | 辛纳普蒂克斯公司 | 用于电容性的触摸感测的连续时间抗混叠滤波器 |
US10061415B2 (en) * | 2016-06-30 | 2018-08-28 | Synaptics Incorporated | Input device receiver with delta-sigma modulator |
US10372276B2 (en) * | 2017-01-06 | 2019-08-06 | Synaptics Incorporated | Reduced capacitive baseline shift via mixing period adjustments |
US20180348954A1 (en) * | 2017-05-31 | 2018-12-06 | Synaptics Incorporated | Capacitive sensing using a phase-shifted mixing signal |
US10831323B2 (en) * | 2017-09-22 | 2020-11-10 | Synaptics Incorporated | Ohmmeter for sensor electrodes |
-
2018
- 2018-02-16 JP JP2018025705A patent/JP7198586B2/ja active Active
-
2019
- 2019-02-14 US US16/275,834 patent/US11092633B2/en active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2015121958A (ja) | 2013-12-24 | 2015-07-02 | アルプス電気株式会社 | 入力装置 |
JP2017191480A (ja) | 2016-04-14 | 2017-10-19 | ローム株式会社 | 容量測定回路、それを用いた入力装置、電子機器 |
US20180172744A1 (en) | 2016-12-21 | 2018-06-21 | SK Hynix Inc. | Capacitance sensing circuits |
JP6908493B2 (ja) | 2017-10-11 | 2021-07-28 | ローム株式会社 | タッチパネルの制御回路、制御方法、それを用いたタッチ式入力装置、電子機器 |
Also Published As
Publication number | Publication date |
---|---|
JP2019143998A (ja) | 2019-08-29 |
US11092633B2 (en) | 2021-08-17 |
US20190257870A1 (en) | 2019-08-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP7198586B2 (ja) | 容量検出回路、半導体装置、それを用いた入力装置、電子機器、ならびに容量検出方法 | |
CN107449810B (zh) | 电容测定电路、使用了它的输入装置、电子设备 | |
US9261545B2 (en) | Capacitance voltage conversion circuit, input apparatus using the same, electronic instrument, and capacitance voltage conversion method | |
JP5411670B2 (ja) | 静電容量型タッチパネルの信号処理回路 | |
US8174273B2 (en) | Capacitance measurement circuit with dynamic feedback | |
US8618818B2 (en) | Electrostatic capacity type touch sensor | |
CN105487730B (zh) | 用于控制偏差电容校准的触摸显示装置 | |
CN111208914B (zh) | 触摸检测电路、输入装置、电子机器 | |
US20120256870A1 (en) | Stimulus signal for a capacitive sense array | |
KR101677194B1 (ko) | 두 개의 피드백 커패시터 간의 피드백 연결 전환을 이용하여 터치입력을 감지하는 방법 및 이를 위한 장치 | |
JP2020166656A (ja) | タッチ検出回路、入力装置、電子機器 | |
KR101715630B1 (ko) | 두 개의 피드백 커패시터 간의 피드백 연결 전환을 이용하여 터치입력을 감지하는 방법 및 이를 위한 장치 | |
JP2011113186A (ja) | 静電容量型タッチパネルの信号処理回路 | |
JP6576128B2 (ja) | 容量測定回路、それを用いた入力装置、電子機器、ならびに容量測定方法 | |
JP7102235B2 (ja) | タッチ検出回路、入力装置、電子機器 | |
KR20130072537A (ko) | 터치신호 처리회로 및 상기 터치신호 처리회로를 구비하는 터치신호 감지시스템 | |
TWI479400B (zh) | 電容式觸控面板的感測電路及其方法 | |
JP2017021597A (ja) | 容量測定回路、それを用いた入力装置、電子機器 | |
JP2011113188A (ja) | 静電容量型タッチパネルの信号処理回路 | |
JP2015219703A (ja) | 静電検出装置 | |
KR101927515B1 (ko) | 향상된 응답속도를 갖는 정전식 터치입력장치 | |
JP2019144628A (ja) | タッチパネルのコントローラ回路、静電スイッチのコントローラ回路、それらを用いた入力装置、電子機器、ならびにタッチパネルの制御方法 | |
JP2014013441A (ja) | タッチパネルの制御回路、制御方法およびそれらを用いたタッチパネル入力装置、電子機器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20210119 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20211228 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20220104 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20220302 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20220705 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20220831 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20221206 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20221219 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 7198586 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |