JP2017191480A - 容量測定回路、それを用いた入力装置、電子機器 - Google Patents

Abstract

【課題】複数のセンサ電極の容量を同時にあるいは個別に検出する。【解決手段】容量測定回路１００は、複数の静電容量それぞれを測定する。充電回路１０はセンス容量Ｃｓに対応しており、それぞれが対応するセンス容量Ｃｓを充電し、充電電流ＩＣＨＧに応じた検出電流Ｉｓを生成する。電流平均化回路２０は、オン、オフが切りかえ可能であり、オン状態において、複数の充電回路１０により生成される検出電流Ｉｓを平均化した平均電流ＩＡＶＥを出力し、オフ状態においてゼロの平均電流ＩＡＶＥを出力する。容量測定回路１００は、各センス容量Ｃｓを、対応する検出電流Ｉｓと平均電流ＩＡＶＥとの差分電流にもとづいて測定する。【選択図】図２

Description

本発明は、静電容量の測定装置に関する。

近年のコンピュータやスマートホン、タブレット端末、ポータブルオーディオ機器などの電子機器には、ユーザインタフェースとして、タッチ式の入力装置が搭載される。タッチ式の入力装置としては、タッチパッド、ポインティングデバイスなどが知られており、指やスタイラスを接触あるいは近接することにより様々な入力が可能となっている。

タッチ式入力装置は大きく、抵抗膜方式と静電容量方式に分類される。静電容量方式は、ユーザ入力に応じて、複数のセンサ電極が形成する静電容量（以下、単に容量ともいう）の変化を電気信号に変換することにより、ユーザ入力の有無、座標を検出する。

タッチパネルは、複数のセンサ電極によって構成される。Ｘ−Ｙマトリクス型のタッチパネルは、マトリクスの行ごとに設けられた行センサ電極と、列ごとに設けられた列センサ電極を含む。複数のセンサ電極それぞれの容量変化を検出することにより、ユーザが接触した座標を特定することができる。

特開２００１−３２５８５８号公報 特開２０１２−１８２７８１号公報 特開２０１３−０５８８７１号公報

従来の容量検出回路は、複数のセンサ電極の容量を、時分割的に検出するのが一般的であった。たとえば上述のＸ−Ｙマトリクス型のタッチパネルでは、複数の列センサ電極それぞれの容量を順に検出し、複数の行センサ電極それぞれの容量を順に検出していた。この手法では、各センサ電極ごとに、容量検出のタイミングが異なっているため、センサ電極ごとに異なるノイズの影響を受けるという問題があった。

本発明はこうした課題に鑑みてなされたものであり、そのある態様の例示的な目的のひとつは、複数のセンサ電極の容量を同時に検出し、あるいは個別に検出可能な容量測定回路の提供にある。

本発明のある態様は、複数の静電容量それぞれを測定する容量測定回路に関する。容量測定回路は、複数の静電容量に対応する複数のアナログフロントエンド回路を備える。複数のアナログフロントエンド回路はそれぞれ、対応する静電容量と接続されるセンス端子と、対応する静電容量と第１固定電圧ラインの間に設けられた第１トランジスタと、第１トランジスタと第１カレントミラー回路を形成するように接続された第２トランジスタおよび第３トランジスタと、第３トランジスタと第２固定電圧ラインの間に設けられた第４トランジスタと、第２トランジスタと第２固定電圧ラインの間に、第４トランジスタと第２カレントミラー回路を形成するように接続された第５トランジスタと、を備え、第１トランジスタの電流と第５トランジスタの電流の差分に応じた信号を出力する。複数のアナログフロントエンド回路それぞれの第４トランジスタおよび第５トランジスタの制御端子は、共通に接続されており、各アナログフロントエンド回路は、（i）第１トランジスタから第５トランジスタに電流が流れる第１モードと、（ii）第１トランジスタおよび第２トランジスタに電流が流れ、第５トランジスタに電流が流れない第２モードと、が切りかえ可能に構成される。

第１モードにおいて、各アナログフロントエンド回路の第５トランジスタには、複数の検出電流の平均電流が流れる。したがって、第１モードでは、各静電容量と全静電容量の差分、すなわち各静電容量の相対的な変化量を検出できる。第２モードでは、第５トランジスタの電流はゼロとなるため、各静電容量を検出することができる。

複数のアナログフロントエンド回路はそれぞれ、第４トランジスタと並列に設けられた第１モードスイッチを含んでもよい。第１モードスイッチをオンすると、第４トランジスタの電流がゼロとなり、第２モードとすることができる。

複数のアナログフロントエンド回路はそれぞれ、第４トランジスタおよび第５トランジスタの制御端子と第２固定電圧ラインの間に設けられた第２モードスイッチを含んでもよい。第２モードスイッチをオンすると、第４トランジスタ、第５トランジスタがオフとなり、第２モードとすることができる。

複数のアナログフロントエンド回路はそれぞれ、第１トランジスタおよび第２トランジスタの制御端子と第３トランジスタの制御端子との間に設けられた第３モードスイッチと、第３トランジスタの制御端子と第１固定電圧ラインの間に設けられた第４モードスイッチと、をさらに備えてもよい。第３モードスイッチをオフ、第４モードスイッチをオンすると、第３トランジスタがオフとなり、第２モードとすることができる。

複数のアナログフロントエンド回路はそれぞれ、第１トランジスタによる静電容量の充電動作のオン、オフを切りかえるためのセンススイッチと、センス端子と第２固定電圧ラインの間に設けられる初期化スイッチと、をさらに備えてもよい。センススイッチは、センス端子と第１固定電圧ラインの間に第１トランジスタと直列に設けられてもよい。

複数のアナログフロントエンド回路はそれぞれ、その一端がセンス端子と接続されるバイパススイッチと、その入力端子が第２トランジスタおよびバイパススイッチの他端と接続され、入力端子を介して入力される電流を積分し、検出電圧を生成する積分回路と、をさらに備えてもよい。

積分回路は、オペアンプと、オペアンプの出力端子と反転入力端子の間に設けられた積分用キャパシタと、積分用キャパシタと並列接続されたフィードバック抵抗と、を含んでもよい。

本発明の別の態様もまた、複数の静電容量それぞれを測定する容量測定回路に関する。容量測定回路は、複数の静電容量に対応しており、それぞれが、対応する静電容量を充電し、充電電流に応じた検出電流を生成する、複数の充電回路と、オン、オフが切りかえ可能であり、オン状態において、複数の充電回路により生成される検出電流を平均化した平均電流を出力し、オフ状態においてゼロの平均電流を出力する電流平均化回路と、を備える。各静電容量を、対応する検出電流と平均電流との差分電流にもとづいて測定する。

第１モードにおいて、各検出電流は、対応するセンサ容量の静電容量に応じており、平均電流は、複数のセンサ容量の静電容量の平均値に応じている。したがって、第１モードでは、各チャンネルのセンサ容量とすべてのチャンネルの平均容量との差分、すなわち各静電容量の相対的な変化量を検出できる。一方、第２モードでは、平均電流がゼロであるため、各チャンネルのセンサ容量を検出できる。

充電回路は、対応する静電容量の電荷を初期化するリセットスイッチと、対応する静電容量と固定電圧端子の間に順に直列に設けられた、センススイッチおよびＭＯＳＦＥＴである第１トランジスタと、第１トランジスタと第１カレントミラー回路を形成するように接続された第２トランジスタと、を含み、第２トランジスタに流れる電流を、対応する静電容量に応じた検出電流として出力してもよい。

電流平均化回路は、複数の静電容量に対応しており、それぞれが、第１トランジスタとカレントミラー回路を形成するように接続された、複数の第３トランジスタと、複数の静電容量に対応しており、それぞれが、対応する第３トランジスタと直列に設けられ、それぞれの制御端子が共通に接続されている、複数の第４トランジスタと、複数の静電容量に対応しており、それぞれが、対応する第４トランジスタとカレントミラー回路を形成するように接続された、複数の第５トランジスタと、を含んでもよい。複数の第５トランジスタそれぞれに流れる電流を平均電流として出力してもよい。

電流平均化回路は、複数の静電容量に対応しており、それぞれが、対応する第４トランジスタと並列に接続される複数の第１モードスイッチをさらに含んでもよい。

電流平均化回路は、複数の静電容量に対応しており、それぞれが、対応する第４トランジスタのゲートと接地の間に設けられる複数の第２モードスイッチをさらに含んでもよい。

電流平均化回路は、複数の静電容量に対応しており、それぞれが、対応する第１トランジスタおよび第２トランジスタの制御端子と、対応する第３トランジスタの制御端子との間に設けられた複数の第３モードスイッチと、複数の静電容量に対応しており、それぞれが、対応する第３トランジスタの制御端子と電源ラインの間に設けられた、複数の第４モードスイッチと、をさらに含んでもよい。

複数の第５トランジスタそれぞれの一端は、対応する第２トランジスタの一端と接続され、第２トランジスタの電流と第５トランジスタの電流の差分が出力されてもよい。

容量測定回路は、ひとつの半導体集積回路上に一体集積化されてもよい。「一体集積化」とは、回路の構成要素のすべてが半導体基板上に形成される場合や、回路の主要構成要素が一体集積化される場合が含まれ、回路定数の調節用に一部の抵抗やキャパシタなどが半導体基板の外部に設けられていてもよい。回路を１つのチップ上に集積化することにより、回路面積を削減することができるとともに、回路素子の特性を均一に保つことができる。

本発明の別の態様は入力装置に関する。入力装置は複数のセンサ電極を含み、ユーザの接触した座標近傍のセンサ電極の静電容量が変化するタッチパネルと、複数のセンサ電極が形成する複数の静電容量を測定する上述のいずれかの容量測定回路と、を備えてもよい。

本発明の別の態様は電子機器に関する。電子機器は上述の入力装置を備えてもよい。

なお、以上の構成要素を任意に組み合わせたもの、あるいは本発明の表現を、方法、装置などの間で変換したものもまた、本発明の態様として有効である。

本発明のある態様に係る容量測定回路によれば、各静電容量の相対的な変化と、絶対的な変化と、を切りかえて検出できる。

実施の形態に係る入力装置を備える電子機器の構成を示す図である。 実施の形態に係る制御ＩＣの構成を示すブロック図である。 制御ＩＣの具体的な構成例を示す回路図である。 図４（ａ）、（ｂ）は、モードの切り替えが可能なＡＦＥ回路の回路図である。 実施の形態に係る制御ＩＣの第１モードの動作を示す波形図である。 実施の形態に係る制御ＩＣの第２モードの動作を示す波形図である。 制御ＩＣの応用回路図である。 図８（ａ）〜（ｃ）は、図７の入力装置の動作波形図である。 容量測定回路の変形例を示す回路図である。 第３モードにおける容量測定回路の動作波形図である。

以下、本発明を好適な実施の形態をもとに図面を参照しながら説明する。各図面に示される同一または同等の構成要素、部材、処理には、同一の符号を付するものとし、適宜重複した説明は省略する。また、実施の形態は、発明を限定するものではなく例示であって、実施の形態に記述されるすべての特徴やその組み合わせは、必ずしも発明の本質的なものであるとは限らない。

本明細書において、「部材Ａが、部材Ｂと接続された状態」とは、部材Ａと部材Ｂが物理的に直接的に接続される場合や、部材Ａと部材Ｂが、それらの電気的な接続状態に実質的な影響を及ぼさない、あるいはそれらの結合により奏される機能や効果を損なわせない、その他の部材を介して間接的に接続される場合も含む。

同様に、「部材Ｃが、部材Ａと部材Ｂの間に設けられた状態」とは、部材Ａと部材Ｃ、あるいは部材Ｂと部材Ｃが直接的に接続される場合のほか、それらの電気的な接続状態に実質的な影響を及ぼさない、あるいはそれらの結合により奏される機能や効果を損なわせない、その他の部材を介して間接的に接続される場合も含む。

図１は、実施の形態に係る入力装置２を備える電子機器１の構成を示す図である。電子機器１は、入力装置２に加えて、ＤＳＰ（Digital Signal Processor）６およびＬＣＤ（Liquid Crystal Display）７を備える。入力装置２は、タッチパネル３および制御ＩＣ４を備える。タッチパネル３は、規則的に配置された複数のセンサ容量Ｃｓ_１〜ｎを含む。複数のセンサ容量Ｃｓ_１〜ｎは、実質的にマトリクス状に配置される。制御ＩＣ４は、複数のセンサ容量Ｃｓ_１〜ｎそれぞれと接続され、各センサ容量Ｃｓが形成する静電容量それぞれを検出し、それぞれの容量値を示すデータをＤＳＰ６に出力する。

電子機器１のユーザが、指５あるいはペンなどでタッチパネル３に接触すると、接触した座標のセンサ容量Ｃｓの静電容量が変化する。ＤＳＰ６は、複数のセンサ容量Ｃｓの静電容量にもとづき、ユーザが接触した座標を検出する。たとえばタッチパネル３は、ＬＣＤ７の表面に設けられてもよいし、別の箇所に設けられてもよい。

以上が電子機器１の全体の構成である。続いて入力装置２について詳細に説明する。

図２は、実施の形態に係る制御ＩＣ４の構成を示すブロック図である。制御ＩＣ４は、容量測定回路１００、マルチプレクサ４０、Ａ／Ｄコンバータ５０を備え、ひとつの半導体基板上に集積化されている。ＤＳＰ６の機能の一部も、制御ＩＣ４に内蔵されてもよい。

容量測定回路１００は、いわゆる自己容量方式によって、複数のセンサ容量Ｃｓ_１〜ｎそれぞれの静電容量を測定する。たとえば容量測定回路１００は、各静電容量に応じた検出電圧Ｖｓを生成する。バッファＢＵＦ１〜ＢＵＦｎは、検出電圧Ｖｓ_１〜ｎを受け、マルチプレクサ４０に出力する。マルチプレクサ４０は、時分割で複数の検出電圧Ｖｓ_１〜ｎを順に選択していく。Ａ／Ｄコンバータ５０は、マルチプレクサ４０により選択された検出電圧Ｖｓを順にデジタル値Ｄ_ＯＵＴに変換する。

容量測定回路１００は、複数の充電回路１０_１〜ｎ、電流平均化回路２０、複数の積分回路３０_１〜ｎを備える。

充電回路１０_１〜ｎはそれぞれ、センサ容量Ｃｓ_１〜ｎごとに設けられる。充電回路１０_ｉ（１≦ｉ≦ｎ）は、対応するセンサ容量Ｃｓ_ｉの容量値に応じた検出電流Ｉｓ_ｉを生成し、対応する積分回路３０_ｉおよび電流平均化回路２０へと出力する。

電流平均化回路２０は、オン、オフが切りかえ可能であり、オン状態において複数の充電回路１０_１〜ｎにより生成される検出電流Ｉｓ_１〜ｎを平均化する。平均化された検出電流（以下、平均電流ともいう）Ｉ_ＡＶＥは、複数の積分回路３０_１〜ｎそれぞれへと供給される。
Ｉ_ＡＶＥ＝Σ_{ｉ＝１：ｎ}Ｉｓ_ｉ／ｎ …（１ａ）
電流平均化回路２０はオフ状態において、ゼロの平均電流Ｉ_ＡＶＥを生成する。
Ｉ_ＡＶＥ＝０ …（１ｂ）

電流平均化回路２０には、モードを指示するモード制御信号ＭＯＤＥが入力される。電流平均化回路２０は、第１モードが指示されるとオン状態、第２モードが指示されるとオフ状態となる。

容量測定回路１００は、センサ容量Ｃｓごとに、検出電流Ｉｓ_ｉと平均電流Ｉ_ＡＶＥとの差分電流Ｉ_{ＤＩＦＦｉ}（＝Ｉｓ_ｉ−Ｉ_ＡＶＥ）に応じた信号を出力する。

複数の積分回路３０_１〜ｎはそれぞれ、センサ容量Ｃｓ_１〜ｎごとに設けられる。積分回路３０_ｉは、対応する差分電流Ｉ_{ＤＩＦＦｉ}（＝Ｉｓ_ｉ−Ｉ_ＡＶＥ）を電圧に変換し、検出電圧Ｖｓ_ｉとして出力する。積分回路３０は、電流／電圧変換（Ｉ／Ｖ変換）回路と把握することもできる。

以上が容量測定回路１００の構成である。

図３は、制御ＩＣ４の具体的な構成例を示す回路図である。図３には、センサ容量Ｃｓ_１，２に対応する部分のみが示される。容量測定回路１００は、複数のＡＦＥ回路１０２_１〜１０２_ｎを備える。ＡＦＥ回路１０２はセンス容量Ｃｓに対応付けられる。

複数のＡＦＥ回路１０２は同様に構成されるため、ここでは代表として１個のチャンネルのＡＦＥ回路１０２の構成を説明する。

ＡＦＥ回路１０２_ｉは、充電回路１０_ｉと、電流平均化回路２０の一部を含む。センス端子ＳＥＮＳＥ_ｉは、対応する静電容量Ｃｓ_ｉと接続される。充電回路１０_ｉは、センススイッチ（センススイッチ）ＳＷ１、初期化スイッチ（リセットスイッチ）ＳＷ２、第１トランジスタＭ１、第２トランジスタＭ２を備える。

センススイッチＳＷ１および第１トランジスタＭ１は、センサ容量Ｃｓと第１固定電圧ライン（ここでは電源端子）の間に順に直列に設けられる。センススイッチＳＷ１は、ＰチャンネルＭＯＳＦＥＴであり、そのゲートに入力されるセンス信号ＥＶＡＬＢがアサート（ローレベル）されるとオンする。

初期化スイッチＳＷ２は、対応するセンサ容量Ｃｓの電荷を初期化するために設けられる。たとえば初期化スイッチＳＷ２は、センサ容量Ｃｓと並列に設けられる。初期化スイッチＳＷ２がオンすると、センサ容量Ｃｓの電荷が放電されて初期化される。つまりセンサ容量Ｃｓの両端間の電位差はゼロとなる。たとえば初期化スイッチＳＷ２はＮチャンネルＭＯＳＦＥＴを含み、そのゲートに入力されるリセット信号ＲＳＴがアサート（ハイレベル）されるとオンする。

第１トランジスタＭ１は、ＰチャンネルＭＯＳＦＥＴである。具体的にはそのドレインがセンススイッチＳＷ１を介してセンサ容量Ｃｓと接続され、そのソースは電源端子と接続される。また、第１トランジスタＭ１のゲートドレイン間は結線される。第１トランジスタＭ１には、対応するセンサ容量Ｃｓ_ｉの容量値に応じた充電電流Ｉ_ＣＨＧｉが流れる。

第２トランジスタＭ２は、第１トランジスタＭ１と同型のＰチャンネルＭＯＳＦＥＴであり、第１トランジスタＭ１とカレントミラー回路を形成するように接続される。具体的には、第２トランジスタＭ２のゲートは第１トランジスタＭ１のゲートと接続され、そのソースは電源端子と接続される。第２トランジスタＭ２には、対応するセンサ容量Ｃｓの容量値に応じた検出電流Ｉｓが流れる。トランジスタＭ１とＭ２のミラー比（サイズ比）をＫ１とするとき、検出電流Ｉｓ_ｉは式（２）で与えられる。
Ｉｓ_ｉ＝Ｉ_ＣＨＧｉ×Ｋ１ …（２）

ＡＦＥ回路１０２_ｉは、電流平均化回路２０に関連して、第３トランジスタＭ３〜第５トランジスタＭ５を含む。
第３トランジスタｍ３は、第１トランジスタＭ１と同型のＭＯＳＦＥＴであり、対応する第１トランジスタＭ１とカレントミラー回路を形成するように接続され、対応する検出電流Ｉｓに応じた電流Ｉｓ’を生成する。第４トランジスタＭ４は、第３トランジスタＭ３と第２固定電圧ライン（接地ライン）の間に、すなわち電流Ｉｓ’の経路上に設けられる。第４トランジスタＭ４のゲートドレイン間は接続される。

第５トランジスタＭ５は、第２トランジスタＭ２と第２固定電圧ライン（接地ライン）の間に、第４トランジスタＭ４と第２カレントミラー回路を形成するように接続される。複数のＡＦＥ回路１０２それぞれの第４トランジスタＭ４および第５トランジスタＭ５の制御端子（ゲート）は、共通に接続されている。第５トランジスタＭ５には、全チャンネルの検出電流Ｉｓ_１〜Ｉｓ_ｎの平均電流Ｉ_ＡＶＥが流れる。

ＡＦＥ回路１０２は、第１トランジスタＭ１の電流Ｉｓ_ｉと第５トランジスタＭ５の電流Ｉ_ＡＶＥの差分に応じた電流を、後段の対応する積分回路３０に出力する。すなわちＡＦＥ回路１０２は、Ｉｓ_ｉ＞Ｉ_ＡＶＥのとき、積分回路３０_ｉに電流を吐き出し（ソース）し、Ｉｓ_ｉ＜Ｉ_ＡＶＥのとき、積分回路３０_ｉから電流を吸い込む（シンク）。

各ＡＦＥ回路１０２は、（i）第１トランジスタＭ１から第５トランジスタＭ５に電流が流れる第１モードと、（ii）第１トランジスタＭ１および第２トランジスタＭ２に電流が流れ、第５トランジスタＭ５に電流が流れない第２モードと、が切りかえ可能に構成される。上述したように、第１モードと第２モードの切りかえは、電流平均化回路２０において行われる。

図４（ａ）、（ｂ）は、モードの切り替えが可能なＡＦＥ回路１０２の回路図である。図４（ａ）において、電流平均化回路２０は、第４トランジスタＭ４と並列に設けられた第１モードスイッチＳＷ５１を含む。第１モードスイッチＳＷ５１は、第４トランジスタＭ４および第５トランジスタＭ５の、ゲートソース間に設けられた第２モードスイッチと把握することもできる。

第１モードスイッチＳＷ５１は、モード制御信号ＭＯＤＥに応じて制御される。第１モードスイッチＳＷ５１がオフであるとき、平均電流Ｉ_ＡＶＥは、全チャンネルの検出電流Ｉｓ_１〜Ｉｓ_ｎの平均となり、したがって第１モードとなる。第１モードスイッチＳＷ５１がオンすると、トランジスタＭ４，Ｍ５が形成するカレントミラー回路が停止するため、平均電流Ｉ_ＡＶＥはゼロとなる。

図４（ｂ）の電流平均化回路２０は、第３モードスイッチＳＷ５３および第４モードスイッチＳＷ５４を含む。

第３モードスイッチＳＷ５３は、第１トランジスタＭ１および第２トランジスタＭ２の制御端子（ゲート）と第３トランジスタＭ３の制御端子（ゲート）との間に設けられる。第４モードスイッチＳＷ５４は、第３トランジスタＭ３の制御端子（ゲート）と第１固定電圧ライン（電源ライン）の間、すなわちゲートソース間に設けられる。

第３モードスイッチＳＷ５３および第４モードスイッチＳＷ５４は、モード制御信号ＭＯＤＥに応じて制御される。第３モードスイッチＳＷ５３をオン、第４モードスイッチＳＷ５４をオフすると、第１トランジスタＭ１〜第３トランジスタＭ３を含むカレントミラー回路が動作可能となり、第１モードとなる。第３モードスイッチＳＷ５３をオフ、第４モードスイッチＳＷ５４をオンすると、第３トランジスタＭ３がオフとなり、電流Ｉｓ_ｉ’がゼロ、第５トランジスタＭ５に流れる平均電流Ｉ_ＡＶＥがゼロとなり、第２モードとなる。

当業者によれば、第１モードと第２モードを切りかえ可能な電流平均化回路２０（ＡＦＥ回路１０２）の構成が、図４（ａ）、（ｂ）に限定されないことが理解される。

図４に戻る。積分回路３０はそれぞれ、積分用キャパシタＣ_ＩＮＴおよび初期化スイッチＳＷ３を含む。積分用キャパシタＣ_ＩＮＴの一端は接地され、その電位が固定される。積分用キャパシタＣ_ＩＮＴｉは、ＡＦＥ回路１０２からの差分電流に応じて充放電される。

初期化スイッチＳＷ３_ｉは、検出に先立ち、積分用キャパシタＣ_ＩＮＴの電圧を初期化する初期化回路として機能する。初期化スイッチＳＷ３_ｉの一端は積分用キャパシタＣ_ＩＮＴと接続され、その他端にはバッファ（ボルテージフォロア）５２によって基準電圧Ｖ_ＣＭが印加される。初期化スイッチＳＷ３_ｉはトランスファゲートであってもよいし、その他のスイッチであってもよい。初期化スイッチＳＷ３_ｉは、初期化信号ＶＣＭ＿ＳＷがアサートされると、オン状態となる。基準電圧Ｖ_ＣＭは、たとえば電源電圧Ｖｄｄと接地電圧Ｖｓｓの中点付近の電圧であってもよい。

図２のマルチプレクサ４０は、図３において、チャンネルごとのスイッチＳＷ４_１〜ｎとして示される。また、図２のＡ／Ｄコンバータ５０は、図３において、２つのＡ／ＤコンバータＡＤＣ１、ＡＤＣ２に分割されている。Ａ／ＤコンバータＡＤＣ１には、奇数チャンネルの検出電圧Ｖｓ_{１，３，…}が割り当てられ、Ａ／ＤコンバータＡＤＣ２には、偶数チャンネルの検出電圧Ｖｓ_{２，４，…}が割り当てられる。奇数チャンネルのスイッチＳＷ４_{１，３，…}の出力は共通に接続され、Ａ／ＤコンバータＡＤＣ１の入力と接続される。偶数チャンネルのスイッチＳＷ_{２，４，…}の出力は、共通に接続され、Ａ／ＤコンバータＡＤＣ２の入力と接続される。なお、単一のＡ／Ｄコンバータによって、全チャンネルの検出電圧Ｖｓをデジタル値に変換してもよい。

以上が制御ＩＣ４の具体的な構成である。続いてその動作を説明する。

（第１モード）
図５は、実施の形態に係る制御ＩＣ４の第１モードの動作を示す波形図である。

まずバッファ５２がオン状態となり基準電圧Ｖ_ＣＭが所定レベルとなる。またすべてのチャンネルの初期化信号ＶＣＭ＿ＳＷがアサートされ、初期化スイッチＳＷ３_１〜ｎがオンする（時刻ｔ０）。これにより、各チャンネルの積分用キャパシタＣ_{ＩＮＴ１〜ｎ}の電圧レベルが、基準電圧Ｖ_ＣＭに初期化される。積分用キャパシタＣ_ＩＮＴの初期化が終了すると、基準電圧Ｖ_ＣＭが０Ｖとなり、初期化信号ＶＣＭ＿ＳＷがネゲートされ、初期化スイッチＳＷ３_１〜ｎがオフする。

続いて、リセット信号ＲＳＴがアサートされ、初期化スイッチＳＷ２_１〜ｎがオンする。これによりセンサ容量Ｃｓ_１〜ｎの電荷がゼロとなり、初期化される（時刻ｔ１）。その後、リセット信号ＲＳＴがネゲートされ、初期化スイッチＳＷ２_１〜ｎがオフする。

続いて時刻ｔ２にセンス信号ＥＶＡＬＢがアサート（ローレベル）され、センススイッチＳＷ１_１〜ｎがオンする。
第ｉチャンネルに着目する。センススイッチＳＷ１_ｉがオンすると、センサ容量Ｃｓ_ｉに対して、第１トランジスタＭ１およびセンススイッチＳＷ１を介して充電電流Ｉ_ＣＨＧｉが流れ、センサ容量Ｃｓ_ｉの電位が上昇する。そしてその電位Ｖｘ_ｉが（Ｖｄｄ−Ｖｔｈ）まで上昇すると、第１トランジスタＭ１がオフし、充電が停止する。Ｖｔｈは第１トランジスタＭ１のゲートソース間しきい値電圧に応じている。この充電によってセンサ容量Ｃｓ_ｉに供給される電荷量は、
Ｑｓ_ｉ＝Ｃ・Ｖ＝Ｃｓ_ｉ×（Ｖｄｄ−Ｖｔｈ） …（３）
となり、センサ容量Ｃｓ_ｉの容量値に依存する。つまり充電回路１０_ｉは、対応するセンサ容量Ｃｓ_ｉの電位が所定レベル（Ｖｄｄ−Ｖｔｈ）に達するまで、センサ容量Ｃｓに電流Ｉ_ＣＨＧｉを供給する。

充電回路１０は、充電電流Ｉ_ＣＨＧｉをコピーし、容量値に応じた検出電流Ｉｓ_ｉを生成して、積分用キャパシタＣ_ＩＮＴを充電する。Ｉｓ_ｉ＝Ｋ１×Ｉ_ＣＨＧｉであるから、積分用キャパシタＣ_ＩＮＴｉに供給される電荷量Ｑ_ＩＮＴｉは、式（４）で与えられる。
Ｑ_ＩＮＴｉ＝Ｑｓ_ｉ×Ｋ１ …（４）

一方、電流平均化回路２０は、各チャンネルの検出電流Ｉｓ_１〜ｎの平均電流Ｉ_ＡＶＥによって、積分用キャパシタＣ_ＩＮＴｉを放電する。電流平均化回路２０によって積分用キャパシタＣ_ＩＮＴｉから放電される電荷量Ｑ_{ＩＮＴＡＶＥ}は、式（５）で与えられる。
Ｑ_{ＩＮＴＡＶＥ}＝Ｑｓ_ＡＶＥ×Ｋ１ …（５）
ここでＱｓ_ＡＶＥは、全チャンネルのセンサ容量Ｃｓ_１〜ｎに供給される電荷量の平均値ΣＱｓ_ｉ／ｎであり、式（６）で与えられる。
Ｑｓ_ＡＶＥ＝ΣＱｓ_ｉ／ｎ＝ΣＣｓ_ｉ／ｎ×（Ｖｄｄ−Ｖｔｈ） …（６）

センサ容量Ｃｓ_ｉが、全チャンネルのセンサ容量Ｃｓ_１〜ｎの平均値Ｃｓ_ＡＶＥより大きい場合、Ｉｓ_ｉ＞Ｉ_ＡＶＥとなるから、積分用キャパシタＣ_ＩＮＴｉは充電され、検出電圧Ｖｓ_ｉは初期値である基準電圧Ｖ_ＣＭよりもΔＶ_ｉだけ高くなる。
ΔＶ_ｉ＝（Ｑ_ＩＮＴｉ−Ｑ_{ＩＮＴＡＶＥ}）／Ｃ_ＩＮＴｉ
＝（Ｑｓ_ｉ−Ｑｓ_ＡＶＥ）×Ｋ１／Ｃ_ＩＮＴｉ
＝（Ｃｓ_ｉ−ΣＣｓ_ｉ／ｎ）／Ｃ_ＩＮＴｉ×Ｋ１×（Ｖｄｄ−Ｖｔｈ） …（７）

反対に、センサ容量Ｃｓ_ｉが平均値Ｃｓ_ＡＶＥより小さい場合、つまりＱｓ_ｉ＜Ｑｓ_ＡＶＥのとき、Ｉｓ_ｉ＜Ｉ_ＡＶＥとなるから、積分用キャパシタＣ_ＩＮＴｉは放電され、検出電圧Ｖｓ_ｉは初期値である基準電圧Ｖ_ＣＭよりもΔＶ_ｉだけ低くなる。

センサ容量Ｃｓ_ｉが平均値Ｃｓ_ＡＶＥと等しい場合、つまりＱｓ_ｉ＝Ｑｓ_ＡＶＥのとき、Ｉｓ_ｉ＝Ｉ_ＡＶＥとなるから、積分用キャパシタＣ_ＩＮＴｉの電荷量は変化せず、ΔＶ_ｉ＝０となる。

最終的な検出電圧Ｖｓ_ｉは、式（８）で与えられる。
Ｖｓ_ｉ＝Ｖ_ＣＭ＋ΔＶ_ｉ
＝Ｖ_ＣＭ＋（Ｃｓ_ｉ−ΣＣｓ_ｉ／ｎ）／Ｃ_ＩＮＴｉ×Ｋ１×（Ｖｄｄ−Ｖｔｈ） …（８）

このようにして、各チャンネルのセンサ容量Ｃｓ_１〜ｎの容量変化が検出電圧Ｖｓ_１〜ｎに変換され、積分用キャパシタＣ_{ＩＮＴ１〜ｎ}にホールドされる。

その後、適切なシーケンスにてスイッチＳＷ４_１〜ｎを制御することにより、２つのＡ／ＤコンバータＡＤＣ１、ＡＤＣ２によって、各チャンネルの検出電圧Ｖｓ_１〜ｎをデジタル値に変換する。

第１モードでは、各チャンネルの静電容量を、相対的な変化として検出できる。これによりノイズ耐性を高めることができる。

（第２モード）
図６は、実施の形態に係る制御ＩＣ４の第２モードの動作を示す波形図である。時刻ｔ２より前の動作は、第１モードと同様である。時刻ｔ２にセンス信号ＥＶＡＬＢがアサート（ローレベル）され、センススイッチＳＷ１_１〜ｎがオンする。

第ｉチャンネルに着目する。センススイッチＳＷ１_ｉがオンすると、センサ容量Ｃｓ_ｉに対して、第１トランジスタＭ１およびセンススイッチＳＷ１を介して充電電流Ｉ_ＣＨＧｉが流れ、センサ容量Ｃｓ_ｉの電位が上昇する。そしてその電位Ｖｘ_ｉが（Ｖｄｄ−Ｖｔｈ）まで上昇すると、第１トランジスタＭ１がオフし、充電が停止する。Ｖｔｈは第１トランジスタＭ１のゲートソース間しきい値電圧に応じている。この充電によってセンサ容量Ｃｓ_ｉに供給される電荷量は、
Ｑｓ_ｉ＝Ｃ・Ｖ＝Ｃｓ_ｉ×（Ｖｄｄ−Ｖｔｈ） …（３）
となる。

充電回路１０は、充電電流Ｉ_ＣＨＧｉをコピーし、容量値に応じた検出電流Ｉｓ_ｉを生成して、積分用キャパシタＣ_ＩＮＴを充電する。Ｉｓ_ｉ＝Ｋ１×Ｉ_ＣＨＧｉであるから、積分用キャパシタＣ_ＩＮＴｉに供給される電荷量Ｑ_ＩＮＴｉは、式（４）で与えられる。
Ｑ_ＩＮＴｉ＝Ｑｓ_ｉ×Ｋ１ …（４）

その結果、検出電圧Ｖｓ_ｉは初期値である基準電圧Ｖ_ＣＭよりもΔＶ_ｉだけ高くなる。
ΔＶ_ｉ＝Ｑ_ＩＮＴｉ／Ｃ_ＩＮＴｉ
＝Ｑｓ_ｉ×Ｋ１／Ｃ_ＩＮＴｉ
＝Ｃｓ_ｉ／Ｃ_ＩＮＴｉ×Ｋ１×（Ｖｄｄ−Ｖｔｈ） …（８）

第２モードでは、各チャンネルの静電容量を、絶対値として検出できる。そのため、異常状態の検出や、全体の容量変動（ドリフト）を検出することも可能である。容量のドリフトは、温度変化や経年劣化の指標として用いることが可能である。

図７は、実施の形態に係る制御ＩＣ４を備える入力装置２の応用回路図である。制御ＩＣ４には、タッチパネル３に加えて、少なくともひとつの静電スイッチ８が接続される。第１モードは、複数のセンサ容量Ｃｓが均一であることを前提とするため、形状、サイズが異なるそのほかの静電スイッチ８の容量を測定することが難しい。

そこで、タッチパネル３が接続されるチャンネルについては、第１モード（あるいは第２モード）で動作させる一方、静電スイッチ８が接続されるチャンネルについては、第２モードで動作させることにより、ひとつの制御ＩＣ４によって、静電スイッチ８とタッチパネル３の両方をセンシングすることが可能となる。

なお、静電スイッチ８の個数が多く、それらの特性が揃っている場合には、静電スイッチ８が接続されるチャンネルを、第１モードで動作させてもよい。

図８（ａ）〜（ｃ）は、図７の入力装置２の動作波形図である。図８（ａ）では、タッチパネル３のみを第１モードでセンシングしている。図８（ｂ）、（ｃ）では、１フレームの間に、タッチパネル３のセンシングと、静電スイッチ８のセンシングを時分割で行っている。図８（ｂ）は、タッチパネル３を第１モードで、静電スイッチ８を第２モードでセンシングする。

図８（ｃ）は、タッチパネル３を第２モードで、静電スイッチ８を第１モードでセンシングする。図８（ｃ）のシーケンスは、タッチパネル３の容量が小さく、また静電スイッチ８のチャンネル数が多い場合に有効である。

図９は、容量測定回路１００の変形例（１００ａ）を示す回路図である。図９には１チャンネル分の構成のみが示される。容量測定回路１００ａは、上述の自己容量方式と、相互容量方式が切りかえ可能となっている。容量測定回路１００ａは、上述の第１モードあるいは第２モードにおいて自己容量Ｃ_Ｓを測定し、第３モードにおいて相互容量Ｃ_Ｍを測定する。

自己容量方式は低消費電力であり、高感度である。一方、相互容量方式は、マルチタッチ検出が可能であるという利点を有する。そこで、タッチ操作が始まる前段階（待機状態）において第１モードを選択し、指（スタイラス）の検出を行い、タッチ操作が検出されると第２モードに切りかえて、様々な入力を検出する。

センス端子ＳＮには、測定対象である静電容量が接続される。自己容量方式に関して、充電回路１０および積分回路３０が設けられる。充電回路１０は、自己容量方式に対応する第１モードまたは第２モードにおいてアクティブとなる。電流平均化回路２０は、第１モードにおいてアクティブ、第２モードにおいて非アクティブとなる。

充電回路１０は、自己容量Ｃ_Ｓに固定電圧（たとえば電源電圧Ｖ_ＤＤ）を印加して充電し、充電電流Ｉ_ＣＨＧに応じた検出電流Ｉ_Ｓを発生する。検出電流Ｉｓと平均電流Ｉ_ＡＶＥの差分が、後段の積分回路３０に入力される。

第１モードまたは第２モードにおいて積分回路３０は、センス期間において充電回路１０および電流平均化回路２０が生成した差分電流（Ｉ_Ｓ−Ｉ_ＡＶＥ）を積分し、積分値に応じた検出電圧Ｖ_Ｓを生成する。

相互容量方式に関して、バイパススイッチＳＷ３、積分回路３０およびトランスミッタ６０、送信（ＲＸ）端子が設けられる。ＲＸ端子には、相互容量Ｃ_Ｍの一端が接続される。トランスミッタ６０は、パルス状の駆動信号Ｓ_ＤＲＶを発生し、相互容量Ｃ_Ｍの一端に駆動信号Ｓ_ＤＲＶを供給する。

たとえば積分回路３０は、演算増幅器３２、積分用キャパシタＣ_ＩＮＴ、フィードバック抵抗Ｒ_ＦＢ、第４スイッチＳＷ４を含む。積分用キャパシタＣ_ＩＮＴは、演算増幅器３２の出力端子と反転入力端子の間に設けられる。フィードバック抵抗Ｒ_ＦＢは積分用キャパシタＣ_ＩＮＴと並列に接続される。第４スイッチＳＷ４は、積分用キャパシタＣ_ＩＮＴの電荷を初期化（放電）するために積分用キャパシタＣ_ＩＮＴと並列に設けられる。第４スイッチＳＷ４は、センス期間に先立ってオンとなり、センス期間中、オフとなる。

バイパススイッチＳＷ６は、その一端がセンス端子ＳＮと接続される。バイパススイッチＳＷ６は、第１モード、第２モードにおいてオフ、第３モードにおいてオンである。積分回路３０の入力端子３４は、充電回路１０の第２トランジスタＭ２に加えて、バイパススイッチＳＷ６の他端と接続される。第３モードにおいて、入力端子３４には、相互容量Ｃ_ＭおよびバイパススイッチＳＷ６を介して、相互容量Ｃ_Ｍに応じた受信電流Ｉ_ＲＸが流れ込む。積分回路３０は、第２モードにおいて受信電流Ｉ_ＲＸを積分し、検出電圧Ｖ_Ｓを生成する。

積分回路３０の後段には、Ａ／Ｄコンバータ５０が設けられるが、図９では省略されている。以上が容量測定回路１００ａの構成である。続いてその動作を説明する。

（第１モードおよび第２モード） 自己容量方式
これらのモードについては上述した通りである。

（第３モード） 相互容量方式
図１０は、第３モードにおける容量測定回路１００の動作波形図である。第３モードにおいて、初期化スイッチＳＷ２はオフであり、バイパススイッチＳＷ６がオンである。

センス期間に先立ち、第４スイッチＳＷ４がオンし、積分用キャパシタＣ_ＩＮＴの電荷が初期化される。これにより、検出電圧Ｖ_Ｓは基準電圧Ｖ_ＲＥＦと等しくなる。続いてセンス期間において駆動信号Ｓ_ＤＲＶが相互容量Ｃ_Ｍに供給されると、受信電流Ｉ_ＲＸが流れる。受信電流Ｉ_ＲＸにより積分用キャパシタＣ_ＩＮＴが充電（放電）され、検出電圧Ｖ_Ｓが生成される。

以上が容量測定回路１００ａの動作である。この容量測定回路１００ａによれば、自己容量方式において検出電流Ｉ_Ｓを電圧Ｖ_Ｓに変換する機能と、相互容量方式において受信電流Ｉ_ＲＸを積分する機能が、単一の積分回路３０により実現されている。これにより回路面積を削減できる。

以上が入力装置２の構成である。この入力装置２は、複数の自己容量Ｃ_Ｓ１〜Ｃ_ＳＮの相対的な変化量にもとづいて、ユーザの指やスタイラスが接触（もしくは近接）した座標を検出する。

以上、本発明について、実施の形態をもとに説明した。この実施の形態は例示であり、それらの各構成要素や各処理プロセスの組み合わせにいろいろな変形例が可能なこと、またそうした変形例も本発明の範囲にあることは当業者に理解されるところである。以下、こうした変形例について説明する。

（第１変形例）
実施の形態では、センサ容量Ｃ_Ｓが実質的にマトリクス状に配置されるタッチパネル３を例に説明したが、容量測定回路１００の用途はそれに限定されない。たとえば容量測定回路１００は、Ｘ−Ｙ型のタッチパネルにも適用可能であり、この場合、複数の行センサ電極と複数の列センサ電極の静電容量を、同時に検出できる。

（第２変形例）
実施の形態で示される容量測定回路１００は、天地反転してもよい。当業者であれば、この際にＰチャンネルＭＯＳＦＥＴとＮチャンネルＭＯＳＦＥＴを適宜置換すればよいことが理解できる。このときの充電と放電は逆となるが、本質的な動作は同じである。一部のトランジスタを、バイポーラトランジスタに置換してもよい。

（第３変形例）
実施の形態においては、容量測定回路１００を静電容量の変化を利用した入力装置に適用した場合について説明したが、容量測定回路１００の用途はこれに限定されるものではない。たとえば、キャパシタ型マイクロフォンなど、ダイアフラム電極とバックプレート電極によってキャパシタが形成され、音圧によりキャパシタの静電容量が変化するようなマイクロフォンに適用することができる。

（第４変形例）
実施の形態においては、容量測定回路１００はひとつの半導体集積回路上に一体集積化される場合について説明したがこれには限定されず、各回路ブロックをチップ部品やディスクリート素子を用いて構成してもよい。いずれのブロックを集積するかは、採用する半導体製造プロセスや要求されるコスト、特性などに応じて決定すればよい。

１…電子機器、２…入力装置、３…タッチパネル、４…制御ＩＣ、５…指、６…ＤＳＰ、７…ＬＣＤ、１００…容量測定回路、１０２…ＡＦＥ回路、１０…充電回路、２０…電流平均化回路、３０…積分回路、ＢＵＦ…バッファ、４０…マルチプレクサ、５０…Ａ／Ｄコンバータ、５２…バッファ、Ｃｓ…センサ容量、ＣＩＮＴ…内部キャパシタ、６０…トランスミッタ、Ｃ_Ｓ…自己容量、Ｃ_Ｍ…相互容量、ＣＩＮＴ…積分用キャパシタ、Ｍ１…第１トランジスタ、Ｍ２…第２トランジスタ、Ｍ３…第３トランジスタ、Ｍ４…第４トランジスタ、Ｍ５…第５トランジスタ、ＳＷ１…センススイッチ、ＳＷ２，ＳＷ３…初期化スイッチ、ＳＷ４…スイッチ、ＳＷ５１…第１モードスイッチ、ＳＷ５３…第３モードスイッチ、ＳＷ５４…第４モードスイッチ、ＳＷ６…バイパススイッチ。

Claims (18)

1. 複数の静電容量を測定する容量測定回路であって、
   前記複数の静電容量に対応する複数のアナログフロントエンド回路を備え、
   前記複数のアナログフロントエンド回路はそれぞれ、
   対応する静電容量と接続されるセンス端子と、
   対応する静電容量と第１固定電圧ラインの間に設けられた第１トランジスタと、
   前記第１トランジスタと第１カレントミラー回路を形成するように接続された第２トランジスタおよび第３トランジスタと、
   前記第３トランジスタと第２固定電圧ラインの間に設けられた第４トランジスタと、
   前記第２トランジスタと前記第２固定電圧ラインの間に、前記第４トランジスタと第２カレントミラー回路を形成するように接続された第５トランジスタと、
   を備え、前記第１トランジスタの電流と前記第５トランジスタの電流の差分に応じた信号を出力するよう構成され、
   前記複数のアナログフロントエンド回路それぞれの前記第４トランジスタおよび第５トランジスタの制御端子は、共通に接続されており、
   （i）前記第１トランジスタから前記第５トランジスタに電流が流れる第１モードと、（ii）前記第１トランジスタおよび前記第２トランジスタに電流が流れ、前記第５トランジスタに電流が流れない第２モードと、が切りかえ可能に構成されることを特徴とする容量測定回路。
2. 前記複数のアナログフロントエンド回路はそれぞれ、前記第４トランジスタと並列に設けられた第１モードスイッチを含むことを特徴とする請求項１に記載の容量測定回路。
3. 前記複数のアナログフロントエンド回路はそれぞれ、前記第４トランジスタおよび前記第５トランジスタの制御端子と前記第２固定電圧ラインの間に設けられた第２モードスイッチを含むことを特徴とする請求項１に記載の容量測定回路。
4. 前記複数のアナログフロントエンド回路はそれぞれ、
   前記第１トランジスタおよび前記第２トランジスタの制御端子と前記第３トランジスタの制御端子との間に設けられた第３モードスイッチと、
   前記第３トランジスタの制御端子と前記第１固定電圧ラインの間に設けられた第４モードスイッチと、
   をさらに備えることを特徴とする請求項１に記載の容量測定回路。
5. 前記複数のアナログフロントエンド回路はそれぞれ、
   前記第１トランジスタによる前記静電容量の充電動作のオン、オフを切りかえるためのセンススイッチと、
   前記センス端子と前記第２固定電圧ラインの間に設けられる初期化スイッチと、
   をさらに備えることを特徴とする請求項１から４のいずれかに記載の容量測定回路。
6. 前記センススイッチは、前記センス端子と前記第１固定電圧ラインの間に前記第１トランジスタと直列に設けられることを特徴とする請求項５に記載の容量測定回路。
7. 前記複数のアナログフロントエンド回路はそれぞれ、
   その一端が前記センス端子と接続されるバイパススイッチと、
   その入力端子が前記第２トランジスタおよび前記バイパススイッチの他端と接続され、前記入力端子を介して入力される電流を積分し、検出電圧を生成する積分回路と、
   をさらに備えることを特徴とする請求項１から６のいずれかに記載の容量測定回路。
8. 前記積分回路は、
   オペアンプと、
   前記オペアンプの出力端子と反転入力端子の間に設けられた積分用キャパシタと、
   前記積分用キャパシタと並列接続されたフィードバック抵抗と、
   を含むことを特徴とする請求項７に記載の容量測定回路。
9. 複数の静電容量それぞれを測定する容量測定回路であって、
   前記複数の静電容量に対応しており、それぞれが、対応する静電容量を充電し、充電電流に応じた検出電流を生成する、複数の充電回路と、
   オン、オフが切りかえ可能であり、オン状態において、前記複数の充電回路により生成される検出電流を平均化した平均電流を出力し、オフ状態においてゼロの平均電流を出力する電流平均化回路と、
   を備え、
   各静電容量を、対応する検出電流と前記平均電流との差分電流にもとづいて測定することを特徴とする容量測定回路。
10. 前記充電回路は、
    対応する静電容量の電荷を初期化するリセットスイッチと、
    対応する静電容量と固定電圧端子の間に順に直列に設けられた、センススイッチおよびＭＯＳＦＥＴである第１トランジスタと、
    前記第１トランジスタと第１カレントミラー回路を形成するように接続された第２トランジスタと、
    を含み、前記第２トランジスタに流れる電流を、対応する静電容量に応じた検出電流として出力することを特徴とする請求項９に記載の容量測定回路。
11. 前記電流平均化回路は、
    前記複数の静電容量に対応しており、それぞれが、前記第１トランジスタとカレントミラー回路を形成するように接続された、複数の第３トランジスタと、
    前記複数の静電容量に対応しており、それぞれが、対応する第３トランジスタと直列に設けられ、それぞれの制御端子が共通に接続されている、複数の第４トランジスタと、
    前記複数の静電容量に対応しており、それぞれが、対応する前記第４トランジスタとカレントミラー回路を形成するように接続された、複数の第５トランジスタと、
    を含み、
    前記複数の第５トランジスタそれぞれに流れる電流を平均電流として出力することを特徴とする請求項１０に記載の容量測定回路。
12. 前記電流平均化回路は、前記複数の静電容量に対応しており、それぞれが、対応する第４トランジスタと並列に接続される複数の第１モードスイッチをさらに含むことを特徴とする請求項１１に記載の容量測定回路。
13. 前記電流平均化回路は、前記複数の静電容量に対応しており、それぞれが、対応する第４トランジスタのゲートと接地の間に設けられる複数の第２モードスイッチをさらに含むことを特徴とする請求項１１に記載の容量測定回路。
14. 前記電流平均化回路は、
    前記複数の静電容量に対応しており、それぞれが、対応する前記第１トランジスタおよび前記第２トランジスタの制御端子と、対応する前記第３トランジスタの制御端子との間に設けられた複数の第３モードスイッチと、
    前記複数の静電容量に対応しており、それぞれが、対応する前記第３トランジスタの制御端子と電源ラインの間に設けられた、複数の第４モードスイッチと、
    をさらに含むことを特徴とする請求項１１に記載の容量測定回路。
15. 前記複数の第５トランジスタそれぞれの一端は、対応する前記第２トランジスタの一端と接続され、前記第２トランジスタの電流と前記第５トランジスタの電流の差分が出力されることを特徴とする請求項１１から１４のいずれかに記載の容量測定回路。
16. ひとつの半導体集積回路上に一体集積化されたことを特徴とする請求項１から１５のいずれかに記載の容量測定回路。
17. 複数のセンサ電極を含み、ユーザの接触した座標近傍のセンサ電極の静電容量が変化するタッチパネルと、
    複数のセンサ電極が形成する複数の静電容量を測定する請求項１から１６のいずれかに記載の容量測定回路と、
    を備えることを特徴とする入力装置。
18. 請求項１７に記載の入力装置を備えることを特徴とする電子機器。

Images