JP6182548B2 - 圧縮可能な構造を用いたマルチチップモジュールにおけるアライメントの維持 - Google Patents

圧縮可能な構造を用いたマルチチップモジュールにおけるアライメントの維持 Download PDF

Info

Publication number
JP6182548B2
JP6182548B2 JP2014557785A JP2014557785A JP6182548B2 JP 6182548 B2 JP6182548 B2 JP 6182548B2 JP 2014557785 A JP2014557785 A JP 2014557785A JP 2014557785 A JP2014557785 A JP 2014557785A JP 6182548 B2 JP6182548 B2 JP 6182548B2
Authority
JP
Japan
Prior art keywords
mcm
bridge
tip
compressible structure
island
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2014557785A
Other languages
English (en)
Other versions
JP2015524155A (ja
JP2015524155A5 (ja
Inventor
タッカー,ヒレン・ディ
ヤン,ヒュン・スク
シュビン,アイバン
カニンガム,ジョン・イー
Original Assignee
オラクル・インターナショナル・コーポレイション
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by オラクル・インターナショナル・コーポレイション filed Critical オラクル・インターナショナル・コーポレイション
Publication of JP2015524155A publication Critical patent/JP2015524155A/ja
Publication of JP2015524155A5 publication Critical patent/JP2015524155A5/ja
Application granted granted Critical
Publication of JP6182548B2 publication Critical patent/JP6182548B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0652Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next and on each other, i.e. mixed assemblies
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/71Means for bonding not being attached to, or not being formed on, the surface to be connected
    • H01L24/72Detachable connecting means consisting of mechanical auxiliary parts connecting the device, e.g. pressure contacts using springs or clips
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/90Methods for connecting semiconductor or solid state bodies using means for bonding not being attached to, or not being formed on, the body surface to be connected, e.g. pressure contacts using springs or clips
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/91Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001Core members of the bump connector
    • H01L2224/13099Material
    • H01L2224/131Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73201Location after the connecting process on the same surface
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8112Aligning
    • H01L2224/81136Aligning involving guiding structures, e.g. spacers or supporting members
    • H01L2224/81138Aligning involving guiding structures, e.g. spacers or supporting members the guiding structures being at least partially left in the finished device
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818Bonding techniques
    • H01L2224/81801Soldering or alloying
    • H01L2224/81815Reflow soldering
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92Specific sequence of method steps
    • H01L2224/921Connecting a surface with connectors of different types
    • H01L2224/9211Parallel connecting processes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503Stacked arrangements of devices
    • H01L2225/06517Bump or bump-like direct electrical connections from device to substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503Stacked arrangements of devices
    • H01L2225/06527Special adaptation of electrical connections, e.g. rewiring, engineering changes, pressure contacts, layout
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503Stacked arrangements of devices
    • H01L2225/06527Special adaptation of electrical connections, e.g. rewiring, engineering changes, pressure contacts, layout
    • H01L2225/06531Non-galvanic coupling, e.g. capacitive coupling
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503Stacked arrangements of devices
    • H01L2225/06555Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06562Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking at least one device in the stack being rotated or offset
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503Stacked arrangements of devices
    • H01L2225/06593Mounting aids permanently on device; arrangements for alignment
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10Bump connectors ; Manufacturing methods related thereto
    • H01L24/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/1515Shape
    • H01L2924/15153Shape the die mounting substrate comprising a recess for hosting the device
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/156Material
    • H01L2924/157Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/156Material
    • H01L2924/15786Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787Ceramics, e.g. crystalline carbides, nitrides or oxides
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/156Material
    • H01L2924/15786Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15788Glasses, e.g. amorphous oxides, nitrides or fluorides
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/156Material
    • H01L2924/1579Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30Technical effects
    • H01L2924/35Mechanical effects
    • H01L2924/351Thermal stress
    • H01L2924/3511Warping
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30Technical effects
    • H01L2924/37Effects of the manufacturing process
    • H01L2924/37001Yield

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Micromachines (AREA)
  • Wire Bonding (AREA)
  • Connector Housings Or Holding Contact Members (AREA)
  • Coupling Device And Connection With Printed Circuit (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

背景
分野
本開示は、概して、半導体チップを収容するマルチチップモジュール(MCM:multi-chip module)に関する。より具体的には、本開示は、MCMにおける構成要素間のアライメントを維持する圧縮可能な構造を含むMCMに関する。
関連技術
集積回路(IC:integrated-circuit)技術はより小さなクリティカルディメンションを目指して小型化され続けているため、既存の相互接続技術で高帯域幅、低電力、信頼性および低コストなどの好適な通信特徴を提供することが次第に困難になりつつある。技術者および研究者らは、これらの問題に対処し、高密度で高性能な将来的システムを可能にするために、マルチチップモジュール(MCM)におけるチップの積層について研究している。
しかしながら、MCMが複数のチップを含んでいるので、いわゆる「known-good die(信頼性も含めて品質保証されている半導体チップ)」の問題を解決することがなお一層重要となっている。特に、優れた半導体ダイまたはチップだけをMCMに含めることを確実することによって、製造歩留まりを改善することができる(コストを削減することができる)。これは、ダイレベルでテストする量を増やすことによって達成することができる。コストおよびテスト時間に制限があるため、この追加のテストは、典型的には、ウェハレベルのICの速度で実行される必要があるが、この場合、技術的に困難になる可能性がある。代替的には、組立て中および最終テスト中に、または現場でも不良なチップを良質のチップと交換することができるように、MCMが再接合可能な(remateable)態様で組立てられている場合には、製造歩留まりを改善することができる。
さらに、MCMにおける再接合可能な構成要素のアライメントを位置決めおよび維持することはしばしば困難である。このことが問題となる理由として、構成要素同士を再接合できるような自由度にすることで、結果として構成要素間のミスアライメントがもたらされることが多く、MCMにおける構成要素間の通信品質が低下するおそれがある点が挙げられる。
したがって、上述の問題を被らないようなMCMが必要とされる。
概要
本開示の一実施形態はマルチチップモジュール(MCM)を提供する。マルチチップモジュール(MCM)は、基板、アイランドチップ、ブリッジチップおよび圧縮可能な構造を含む。基板は、第1の表面と、第1の表面において端縁によって規定される空隙とを有する。空隙の底部は、第1の表面から垂直方向にオフセットされている。さらに、アイランドチップは、第1の表面に機械的に結合された第2の表面を有し、ブリッジチップは、第2の表面に対向する第3の表面を有する。ブリッジチップは、空隙内に位置決めされ、アイランドチップに機械的に結合される。さらに、圧縮可能な構造は、空隙の底部と、ブリッジチップのうち第3の表面とは反対側にある第4の表面との間に位置決めされる。この圧縮可能な構造は、形状および体積が圧縮された柔軟な材料を含んでおり、ブリッジチップを曲げることなく第2の表面および第3の表面がほぼ同一平面上に位置するようにブリッジチップに対して力を加える。
なお、ブリッジチップが、近接通信コネクタによってアイランドチップに電気的に結合され得ることに留意されたい。たとえば、近接通信コネクタは、容量性近接通信コネクタ、誘導性近接通信コネクタ、導電性近接通信コネクタ、および/または、光学近接通信コネクタを含み得る。いくつかの実施形態においては、近接通信コネクタは、マイクロスプリングコネクタを含む。
加えて、アイランドチップは、はんだによって第1の表面に電気的に結合されてもよい。
いくつかの実施形態においては、ブリッジチップは、第2の表面および第3の表面上におけるペアのネガ型特徴(negative features)と、対応するペアのネガ型特徴と接合するポジ型特徴(positive features)とによって、アイランドチップに機械的に結合される。たとえば、ネガ型特徴は窪みを含んでもよく、ポジ型特徴は球形のボールを含んでもよい。代替的には、または、付加的には、ペアのネガ型特徴はブリッジチップおよびアイランドチップの角部に近接していてもよい。
さらに、圧縮可能な構造は、円筒形の特徴、楕円形の隆起および/または小胞状の特徴を含み得る。より一般的には、圧縮可能な構造はスプリング以外のものであってもよい。いくつかの実施形態においては、柔軟な材料はエラストマを含む。
別の実施形態は、MCMを含むシステムを提供する。このシステムはプロセッサおよびメモリを含み得る。
別の実施形態は、MCMを含む電子装置を提供する。
別の実施形態は、MCMにおけるアイランドチップおよびブリッジチップのアライメントを維持するための方法を提供する。この方法の実行中、圧縮可能な構造は、MCMにおける基板の第1の表面において、端縁によって規定される空隙内に位置決めされる。ここで、圧縮可能な構造は、形状および体積が圧縮された柔軟な材料を含み、空隙の底部は第1の表面から垂直方向にオフセットされている。次いで、第3の表面と、当該第3の表面とは反対側にある第4の表面とを有するブリッジチップは、圧縮可能な構造の上において空隙内に位置決めされ、ここで、第4の表面が圧縮可能な構造に機械的に結合される。さらに、第2の表面を有するアイランドチップは、第1の表面および第3の表面に機械的に結合される。ここで、圧縮可能な構造は、ブリッジチップを曲げることなく、第2の表面および第3の表面がほぼ同一平面上に位置するように、ブリッジチップに対して力を加える。
本開示の実施形態に従ったマルチチップモジュール(MCM)の側面図を示すブロック図である。 本開示の実施形態に従ったMCMの側面図を示すブロック図である。 本開示の実施形態に従った圧縮可能な構造を示すブロック図である。 本開示の実施形態に従った圧縮可能な構造を示すブロック図である。 本開示の実施形態に従った圧縮可能な構造のための型の作製を示すフロー図である。 本開示の実施形態に従った圧縮可能な構造のための型の作製を示すフロー図である。 本開示の実施形態に従った圧縮可能な構造の作製を示すフロー図である。 本開示の実施形態に従ったMCMを含む電子装置を示すブロック図である。 本開示の実施形態に従ったMCMを含むシステムを示すブロック図である。 本開示の実施形態に従った、MCMにおけるアイランドチップおよびブリッジチップのアライメントを維持するための方法を示すフロー図である。
同様の参照番号が図面全体にわたって対応する部分を指していることに留意されたい。さらに、同一部品の例が複数ある場合、共通の番号を接頭辞として用いてダッシュを用いて事例番号を付すことによって明示している。
詳細な説明
マルチチップモジュール(MCM)、電子装置またはMCMを含むシステムの実施形態、ならびに、MCMにおけるアイランドチップおよびブリッジチップのアライメントを維持するための技術を説明する。このMCMは、部分的に重なるコネクタを用いて互いに通信するアイランドチップおよびブリッジチップを含む、対向するチップの2次元配列を備える。これらのコネクタの相対的な垂直間隔を維持するために、圧縮可能な構造は、基板に設けられてブリッジチップを収容する空隙内に位置して、ブリッジチップの裏面に対して圧縮力を加える。これらの圧縮可能な構造は、形状および体積が圧縮された柔軟な材料を含む。このようにして、MCMは、ブリッジチップを曲げることなく、アイランドチップおよびブリッジチップの対向面ならびにこれらの表面上のコネクタがほぼ同一平面上に位置することを確実にし得る。
この組立て技術は、MCMの歩留まりおよび製造処理能力を増大させる可能性がある。たとえば、(ボール−ピット構造などの)パッシブアライメントおよび/または(マイクロスプリングコネクタなどの)再接合可能な入出力(I/O:input/output)相互接続と併用されると、MCMは、当該MCMにおける(ブリッジチップおよびアイランドチップなどの)複数のチップを同時にアライメントしかつ組立てることを容易にし得る。結果的として、MCMは、当該MCMにおける複数チップの集積化の低コスト化を容易にし、相応の性能改善をもたらし得る。
ここで、MCMについて説明する。図1は、MCM100の側面図を示すブロック図である。このMCMは、基板110、アイランドチップ120、ブリッジチップ122、および圧縮可能な構造124を含む。基板110は、表面112−1と、表面112−1において端縁116によって規定される空隙114とを有し、ここで、空隙114の底部118は表面112−1から垂直方向にオフセットされている。
さらに、アイランドチップ120−1は、(たとえば、C4はんだによって)表面112−1に機械的および/または電気的に結合される表面112−2を有し、ブリッジチップ122は表面112−3および表面112−4を有する。ここで、表面112−3は表面112−2に面し、この面112−2に部分的に重なっている。なお、ブリッジチップ122が空隙114内に位置決めされており、アイランドチップ120に機械的および/または電気的に結合されていることに留意されたい。たとえば、ブリッジチップ122は、近接通信(PxC)コネクタ、たとえば容量性PxCコネクタ、誘導性PxCコネクタ、導電性PxCコネクタおよび/または光学PxCコネクタなど、を表面112−2および表面112−3上において(少なくとも部分的に)重ねることによって、アイランドチップ120に電気的に結合されてもよい。MCM200の側面図を示すブロック図を表す図2に図示のとおり、PxCコネクタは、圧縮に対応したマイクロスプリングコネクタ210を含み得る。なお、ブリッジチップ122は、PxCを用いてアイランドチップ120と通信している間、アイランドチップ120によって直接、または、(たとえばワイヤボンドを用いて)基板110によって独立して電力供給されてもよい。
図1を再び参照すると、ブリッジチップ122は、MCM100において組立てられると、典型的には、表面112−2と表面112−3との間(このため、PxCコネクタ間)における隙間を最小限にするために、かつ、横方向のアライメントをもたらすよう128−1および128−2を確実に係合させるようにするために、アイランドチップ120に対して押上げられる。MCM100においては、この力は、空隙114の底部118とブリッジチップ122の表面112−4との間に位置めされた圧縮可能な構造124によってもたらされてもよい。特に、この圧縮可能な構造は、形状および体積が圧縮された柔軟な材料を含む。圧縮可能な構造124は、部分的に圧縮されると、ブリッジチップ122に対して力を加え、これにより、ブリッジチップ122を曲げることなく(たとえば、0.1μm〜1μmよりも大きな垂直な隙間をアイランドチップ120とブリッジチップ122との間に発生させることなく)、表面112−2および表面112−3がほぼ同一平面上に位置することとなり、PxCコネクタを用いた通信が可能となり得る。こうして、圧縮可能な構造124は組立てを容易にし、MCM100における構成要素の(相対的な)アライメントを維持するのを支援し得る。たとえば、圧縮可能な構造124は、さまざまな熱膨張率および横方向のせん断力に関連付けられるような応力を吸収することができ、これにより、動作中にMCM100の信頼性を高めることができる。加えて、圧縮可能な構造124はまた、基板110とは別個である。これにより、ポジ型特徴128がそれら自体を係合させアラインさせるのに応じて、圧縮可能な構造124が横方向に「摺動する」ことが可能となる。
MCM100はまた、組立てを容易にし、かつ構成要素の面内(XY)のアライメントを維持し易くし得る付加的な特徴を含み得る。特に、ブリッジチップ122は、表面112−2および表面112−3上におけるペアのネガ型特徴126と、対応するペアのネガ型特徴126と接合するポジ型特徴128とによって、アイランドチップ120に機械的に結合されてもよい。たとえば、ネガ型特徴126は、表面112−2および表面112−3よりも下方に窪んだ窪みを含んでもよく、ポジ型特徴128は、(ボール−エッチピット構造などの)ネガ型特徴126と接合する球形のボールを含んでもよく、これにより、アイランドチップ120およびブリッジチップ122をアラインさせる(代替的には、または、付加的には、MCM100におけるアライメントは、表面112−2および表面112−3上におけるポジ型特徴を用いると容易になり得る。これらのポジ型特徴はこれらの表面よりも上に突き出ている)。いくつかの実施形態においては、ペアのネガ型特徴126は、ブリッジチップ122およびアイランドチップ120の角部に近接している。
上述したように、ネガ型特徴126とポジ型特徴128とを接合させることにより、組立て中に、同一平面性を制御することに加えて、アイランドチップ120およびブリッジチップ122のXY面において高精度のセルフアライメントを提供することができる。たとえば、表面112−2および表面112−3上におけるアライメントは、XY面においては±1μmの範囲内であり得る。
いくつかの実施形態においては、MCM100における構成要素は、たとえば、チップ間のアライメントを永続的に固定するためにポストアライメント技術を用いることによって、再接合可能なアライメントの後に永続的に取付けられる。特に、はんだは、高温で部分的に融解またはリフローさせることにより、MCM100における構成要素同士を融合させて、より永続的な結合をもたらし得る。しかしながら、他の実施形態においては、MCM100における構成要素が再接合可能に結合されることにより、MCM100の再加工が容易になる。
具体的な実施形態においては、MCM100は、1ブリッジチップごとに4つのポジ型特徴128を含む。さらに、圧縮可能な構造124は、1ポジ型特徴ごとに1〜2ポンドの圧縮力を加え得る。MCM100が組立てられると、圧縮可能な構造124は、100μm〜200μmの未圧縮の厚さと50μm〜60μmの圧縮された厚さとを有してもよい。さらに、空隙114は、200μm〜300μmの深さを有してもよく、ブリッジチップ122は150μmの厚さを有してもよい。ブリッジチップ122の厚さがこのように薄くなっていることにより、剛性が低下する可能性があるが、圧縮可能な構造124と併用されると、ブリッジチップ122はMCM100の組立ておよび動作の全体にわたって「平坦な」ままであり得る。圧縮可能な構造124は、薄型のブリッジチップ122に対して必要な対抗力を均一に加えて、ブリッジチップ122の弯曲またはPxCなどの通信の中断を防ぎ得る。たとえば、垂直方向の隙間における変化または表面112−2と表面112−3との間の間隔の変化は、名目上の隙間(nominal gap)の10%未満であり得る。
図3から図7を参照して以下にさらに説明するように、多種多様な特徴および形状を用いて、圧縮可能な構造124に力を与えてもよい。多種多様な特徴および形状とは、円筒形の特徴、楕円形の隆起、半球状の隆起、切頭型半球状の隆起、(頂冠などの)直角形の隆起、ピラミッド形の隆起、切頭型ピラミッド形の隆起、および/または、小胞状の特徴(たとえば、傾斜した指のような構造)を含む。より一般的には、圧縮可能な構造124はスプリング以外のものであってもよい。いくつかの実施形態においては、圧縮可能な構造124における柔軟な材料はエラストマを含む。
なお、材料が堆積するかまたはより一般的には追加される付加的な作製プロセスを用いて柔軟な材料が作製され得ることに留意されたい。しかしながら、他の実施形態においては、材料が除去されるサブトラクティブ法が別個にまたはアディティブ法と共に用いられる。さらに、基板110が(シリコンまたはシリコン・オン・インシュレータ・ウェハなどの)半導体、有機材料、セラミック、ガラスおよび/またはプラスチックを含み得ることに留意されたい。
MCM100の組立て中に、ブリッジチップ122が(基板110の上にある)空隙114において表を上にして配置されてもよい。加えて、表面112−3上にネガ型特徴126がある場合、ポジ型特徴128はネガ型特徴126に配置されてもよい。次いで、機械的な取付け具がブリッジチップ122を押下げ、この間に、アイランドチップ120がアラインされ、たとえばリフロー取付けプロセスを用いて基板110に取付けられる。リフローサイクルが完了すると、ブリッジチップ122に対する外部からの機械的負荷が解放されて、ブリッジチップ122が圧縮可能な構造124によって押されて基板110から遠ざけられる。この押上げ力により、ボール・イン・ピット構造を、MCM100の設計時に対象とされた(アイランドチップ120によって与えられる基準機械面に対抗する)予め定められた量の力と連動させてもよい。こうして、この組立て技術を用いて、アイランドチップ120は基板110に取付けることができるが、依然として、MCM100の耐用年数にわたり、表面112−2および表面112−3上でコネクタの(相対的な)アライメントを維持するために自由に移動することができる。
ブリッジチップ122が、アイランドチップ120とブリッジチップ122との間を再接合可能に電気接続するためのマイクロスプリングコネクタ210(図2)を含む場合、同様の組立て技術が用いられてもよい。しかしながら、これらの実施形態においては、圧縮可能な構造124によって加えられる力は、マイクロスプリングコネクタ210(図2)によって加えられる力よりも大きくなる可能性がある。
ここで、圧縮可能な構造についてさらに説明する。圧縮可能な構造300を示すブロック図を表す図3に図示のとおり、圧縮可能な構造は、薄型基板上において作製された一連のエラストマ構造(および、より一般的には柔軟な材料)を含み得る。個々のエラストマ構造の形状およびサイズはMCMの要件に適合するよう変更されてもよい。たとえば、図3に図示のとおり、エラストマ構造は(低いアスペクト比から高いアスペクト比にわたる)円筒形であってもよい。代替的には、圧縮可能な構造400を示すブロック図を表す図4に図示のとおり、エラストマ構造は半球形のドームであってもよい。
基板110(図1)にわたるエラストマ構造の材料、形状、寸法、配置および数の選択肢は、MCMに必要とされる力変位特徴を達成するよう変更されてもよい。たとえば、MCMにおける所与の圧縮可能な構造は、各々の所望の位置において単一の隆起または複数の隆起を含み得るか、または、一連の高アスペクト比(髪のような)構造を含み得る。これらの隆起は、高さが50μm〜500μmの範囲であってもよく、(タングステン箔、アルミナなどの)薄い(50μm〜200μmの)弾性基板上において作製されてもよい。なお、圧縮可能な構造における基板が、その作製を容易にするために、かつ形状因子を著しく高めることなく(図1における空隙114などの)空隙に嵌まり込むようにするために、薄く平坦であり得ることに留意されたい。加えて、組立て技術の実行中に機械的な取付け具が取外されるときにチップが反ったり曲がったりするのを抑制するために、圧縮可能な構造における基板は堅くてもよい。
ここで、圧縮可能な構造における薄型基板上に柔軟な材料を作製するための技術を説明する。特に、多数の圧縮可能な構造は、打抜き技術を用いて、再使用可能なマスタ型から作製されてもよい。リソグラフィプロセスを打抜き技術と組合わせることにより、作製された圧縮可能な構造は、ミクロンのスケールで正確になり得、(ウェハレベルまたはパネルレベルでは)バッチで作製され得るので、製造コストが著しく削減され得る。
いくつかの実施形態においては、作製技術は2つの主要な動作、すなわち、再使用可能な型の作製、および打抜き/成形による圧縮可能な構造の作製、を含む。再使用可能な型の作製中、(エラストマの隆起などの)柔軟な材料の形状が決定されてもよい(なぜなら、型内に作り出された形状が柔軟な材料上に複製されることになるからである)。先に記載したように、さまざまな機械的特徴(およびこのため、さまざまな形状およびサイズ)を備えた隆起はMCM構成に応じて用いられてもよい。加えて、隆起の数は構成に応じて変更されてもよい。
型を作製するための一技術を図5に示す。図5は、圧縮可能な構造のための型の作製を示すフロー図500を表す。この例においては、ネガ型フォトレジスト(たとえば、NR21の100μm厚の膜)を、(シリコンなどの)基板上で回転させて、フォトリソグラフィを用いてパターン化して、隆起の位置においてポジ型フォトレジスト特徴を生じさせる。(しかしながら、他の実施形態においては、ポジ型フォトレジストが用いられてもよい。)次いで、熱プロファイルを用いてフォトレジスト特徴をリフローし、(180μmの直径を有するドームなどの)半球形のドームに変形して、基板に適切に接着させる。
これらのポジ型特徴を用いて再使用可能なネガ型を作成してもよい。これは、圧縮可能な構造のための型の作製を示すフロー図600を表す図6に示されている。特に、犠牲層プロセスは、図5に示されるリフローされたポジ型特徴から型を作成するために用いられてもよい。(30nmの厚さを有し得る)チタン層および(30nmの厚さを有し得る)金層は、リフローされた特徴上に共形的に堆積させてもよい。次いで、(2μmの厚さを有し得る)ネガ型レジスト層およびチタン層と金層との別のセットを堆積させてもよい。以下にさらに説明するように、型の作製後、ネガ型レジスト層が構成要素をより分離させやすくする可能性があることに留意されたい。
犠牲層および2例の金属層が堆積すると、SU8などのフォトレジストがポジ型のドーム構造上に注がれてもよく、ガラス基板がSU8の上にわたって配置されてもよい。次いで、SU8は、スライドガラスを介してUV光に露光させて、その構造を露光後の焼成のために90℃のオーブン内に配置することによって、架橋され得る。ガラス基板が最終的な型の一部ではないことに留意されたい。代わりに、ガラス基板はSU8型のための担体としての役割を果たしてもよい。しかしながら、さまざまなUV透明基板のうちの1つを用いることができる。原則として、この作製プロセスは、複数の型を平行に作製することができるように、大型のガラスパネル上で実行されてもよい。これらの型はさまざまな設計に対応し得る。
SU8層が十分に架橋されると、型は数秒間にわたり150℃のホットプレート上に配置されることによって分離させることができる。これにより、ネガ型レジスト(犠牲)層を軟化させてもよく、ポジ型特徴から型を外すことがより容易になり得る。この犠牲層の動作がなければ、ポジ型特徴が型に付着する可能性があるので、歩留まりが著しく低下する恐れがある。ネガ型レジストも、外されると、適切な溶媒を用いてクリーニングされて両面上から除去することができる。
圧縮可能な構造の作製を示すフロー図700を表す図7に図示のとおり、型が作成されると、シリコーンまたは(ミシガン州(Michigan)、ミッドランド(Midland)にあるダウ・コーニング・コーポレーション(Dow Corning Corporation)による)Sylgard(R)160などのエラストマ材料(および、より一般的には、柔軟な材料)が型の上に注がれてもよく、圧縮可能な構造における薄型基板(たとえば、薄いSiO層を有するタングステンプレート)が上に配置される。次いで、垂直な力が圧縮可能構造の基板の裏面に対して加えられる。この力によってエラストマの厚さが決定されてもよい。力の大きさは、エラストマからなる非常に薄いベース層をもたらすのに十分なほど高くなければならない。次いで、サンプルは、柔軟な材料をガス抜きするために真空チャンバに配置されてもよく、さらに、硬化および焼き入れのためにオーブンに配置されてもよい。柔軟な材料は、硬化して室温にまで冷却されると、SU8型から分離することができる。なぜなら、SU8およびシリコーンは典型的には接着強さが低い一方で、タングステン基板上のシリコーンおよびSiO膜は通常優れた接着強さを呈するからである。なお、SiO膜がこの点に関して重要な機能を果たし得るが、それは、通常、タングステンへのシリコーンの接着性があまり良くないからである。先に述べたように、構成要素が分離された後、ネガ型レジストは、1つ以上の溶媒を用いてクリーニングして、両面上から除去することができる。具体的な実施形態においては、圧縮可能な構造は、100μm厚のタングステン箔上に作製された200μmの高いシリコーン隆起を含む。
こうして、作製技術を用いて、一連の大型の圧縮可能な構造が同時に作製され得る。作製後、圧縮可能な構造はウェハダイシング技術を用いて、最終的なサイズにまでダイシングされてもよい。さらに、型は、追加の圧縮可能な構造を作製するために再使用されてもよい。
MCMの実施形態は多種多様な応用例において用いられてもよい。MCMの一般的な応用例が、電子装置800を示すブロック図を表す図8に示される。この電子装置は、MCM100(図1)またはMCM200(図2)であり得るMCM810を含む。
図9は、MCM100(図1)またはMCM200(図2)などの1つ以上のMCM908を含むシステム900を示すブロック図を表す。システム900は、1つ以上のプロセッサ910、通信インターフェイス912およびユーザインターフェイス914を含み得る。これら1つ以上のプロセッサ910、通信インターフェイス912およびユーザインターフェイス914は、1つ以上の信号線922によってシステム900内の他の構成要素に結合されてもよい。1つ以上のプロセッサ(またはプロセッサコア)910が並行処理および/またはマルチスレッド化された動作をサポートし得ること、通信インターフェイス912が持続的な通信接続を行い得ること、および、1つ以上の信号線922が通信バスを構成し得ることに留意されたい。さらに、ユーザインターフェイス914は、ディスプレイ916、キーボード918および/またはマウスなどのポインタ920を含み得る。
システム900におけるメモリ924は、揮発性メモリおよび/または不揮発性メモリを含み得る。より具体的には、メモリ924は、ROM、RAM、EPROM、EEPROM、フラッシュ、1つ以上のスマートカード、1つ以上の磁気ディスク記憶装置、および/または、1つ以上の光学記憶装置を含み得る。メモリ924は、ハードウェア依存型タスクを実行するために、さまざまな基本システムサービスを処理するための手順(または1セットの命令)を含むオペレーティングシステム926を格納してもよい。さらに、メモリ924はまた、通信モジュール928における通信手順(または1セットの命令)を格納してもよい。これらの通信手順は、システム900に対して遠隔設置されたコンピュータ、装置および/またはサーバを含む、1つ以上のコンピュータ、装置および/またはサーバと通信するために用いられてもよい。
メモリ924はまた、1つ以上のプログラムモジュール930(または1セットの命令)を含んでもよい。プログラムモジュール930の1つ以上がコンピュータ−プログラムメカニズムを構成し得ることに留意されたい。メモリ924内のさまざまなモジュールにおける命令は、高レベルの手続き型言語、オブジェクト指向プログラミング言語で、および/または、アセンブリもしくは機械言語で実現されてもよい。プログラミング言語は、1つ以上のプロセッサ(またはプロセッサコア)910によって実行されるように、コンパイルまたは解釈され得る、すなわち、構成可能であり得るかまたは構成され得る。
システム900は、サーバ、ラップトップコンピュータ、通信装置もしくはシステム、パーソナルコンピュータ、ワークステーション、メインフレームコンピュータ、ブレード、エンタープライズコンピュータ、データセンタ、携帯可能なコンピューティング装置、タブレットコンピュータ、携帯電話、スーパーコンピュータ、ネットワーク接続ストレージ(NAS:network-attached-storage)システム、ストレージエリアネットワーク(SAN:storage-area-network)システム、電子装置、および/または、別の電子計算装置を含むが、これらに限定されない。
1つ以上のMCM908の実施形態が、VLSI回路、(波長分割多重方式などでの)通信システム、ストレージエリアネットワーク、データセンタ、(ローカルエリアネットワークなどの)ネットワーク、および/または、(マルチコアプロセッサコンピュータシステムなどの)コンピュータシステムを含むさまざまな応用例において用いられ得ることに留意されたい。たとえば、1つ以上のMCM908は、複数のプロセッサブレードに結合されるバックプレーンに含まれてもよく、または、1つ以上のMCM908は、(プロセッサ、メモリ、入出力装置および/または周辺機器などの)さまざまなタイプの構成要素を結合してもよい。こうして、1つ以上のMCM908は、スイッチ、ハブ、ブリッジおよび/またはルータの機能を実行してもよい。
概して、システム900は、1箇所にあってもよいし、または、地理的に分散された複数の位置にわたって分散させてもよい。さらに、システム900の機能性のうちのいくつかまたはすべては、1つ以上の特定用途向け集積回路(ASIC:application-specific integrated circuit)および/または1つ以上のデジタル信号プロセッサ(DSP:digital signal processor)において実現されてもよい。さらに、当該技術において公知であるように、前述の実施形態における機能性は、ソフトウェアにおいてよりもハードウェアにおいてより多く実現され得るか、または、ハードウェアにおいてよりもソフトウェアにおいてより多く実現され得る。
前述の実施形態に含まれる構成要素はより少なくてもよく、または、前述の実施形態には付加的な構成要素が含まれてもよい。たとえば、図1においては、アイランドチップ120が、マイクロスプリングコネクタを用いて、基板110に電気的に結合されてもよい。この場合、チップ同士を一緒に保持するために、外部からのクランプ力がMCM100に加えられてもよい。さらに、MCMおよびシステムはいくつかの離散的な要素を有するものとして例示されているが、これらの実施形態は、この明細書中に記載される実施形態の構造についての概略ではなく、存在し得るさまざまな特徴の機能的記述となるように意図されている。結果として、これらの実施形態においては、2つ以上の構成要素が単一の構成要素に組合わされてもよく、および/または、1つ以上の構成要素の位置が変更されてもよい。さらに、前述の実施形態のうち2つ以上の実施形態における特徴が互いに組合わされてもよい。
なお、(基板、アイランドチップおよび/またはブリッジチップなどの)構成要素上の表面が、基板の表面、または、(基板上に堆積した誘電体層などの)これらの基板上に堆積した層の表面を含むものと理解されるはずである。加えて、当業者に公知であるように、MCMにおける構成要素が作製され得ること、および、MCMが多種多様な技術を用いて組立てられ得ることに留意されたい。
ここで、方法の実施形態を説明する。図10は、MCM100(図1)またはMCM200(図2)などのMCMにおけるアイランドチップおよびブリッジチップのアライメントを維持するための方法を示すフロー図1000を表す。この方法の実行中、圧縮可能な構造は、MCMにおける基板の第1の表面において、端縁によって規定される空隙内に位置決めされる(動作1010)。ここでは、圧縮可能な構造は、形状および体積が圧縮された柔軟な材料を含み、空隙の底部は第1の表面から垂直方向にオフセットされている。次いで、第3の表面および(第3の表面とは反対側の)第4の表面を有するブリッジチップは、圧縮可能な構造の上にある空隙内に位置決めされる(動作1012)。ここで、第4の表面は、圧縮可能な構造に機械的に結合される。さらに、第2の表面を有するアイランドチップは、第1の表面および第3の表面に機械的に結合される(動作1014)。ここで、圧縮可能な構造は、ブリッジチップを曲げることなく、第2の表面および第3の表面がほぼ同一平面上に位置するようにブリッジチップに対して力を加える。
いくつかの実施形態においては、方法1000は付加的な動作またはより少ない動作を含む。さらに、動作の順序は変更されてもよく、および/または、2つ以上の動作が1回の動作に組合わされてもよい。
上述の説明は、如何なる当業者でも本開示を活用できるように意図されており、特定の用途およびその要件の文脈において提供される。さらに、本開示の実施形態の上述の記載は図示および説明だけを目的として提示されたものであり、これらは、網羅的になるよう意図されたものではなく、または、本開示を開示された形態に限定するよう意図されたものでもない。したがって、多くの変更例および変形例が当業者にとって明らかになるだろう。また、この明細書中において規定される一般原則は、本開示の精神および範囲から逸脱することなく他の実施形態および応用例に適用され得る。加えて、上述の実施形態の説明は、本開示を限定するよう意図されたものではない。このように、本開示は、図示される実施形態に限定されるよう意図されたものではないが、この明細書中に開示される原則および特徴と一致する最も広い範囲が与えられることとなる。

Claims (13)

  1. マルチチップモジュール(MCM)であって、
    第1の表面と、前記第1の表面において端縁によって規定される空隙とを有する基板を含み、前記空隙の底部は、前記第1の表面から垂直方向にオフセットされており、
    第2の表面を有するアイランドチップを含み、前記アイランドチップは前記第1の表面に機械的に結合され、
    前記第2の表面に対向する第3の表面を有するブリッジチップを含み、前記ブリッジチップは前記アイランドチップに機械的に結合され、前記ブリッジチップは前記空隙内に位置決めされており、
    前記空隙の底部と、前記ブリッジチップのうち前記第3の表面とは反対側にある第4の表面との間に位置決めされる圧縮可能な構造を含み、
    前記圧縮可能な構造は、形状および体積が圧縮された柔軟な材料を含み、
    前記圧縮可能な構造は、横方向に摺動できるように前記基板から離間されており、
    前記圧縮可能な構造は、前記ブリッジチップを曲げることなく、前記第2の表面および前記第3の表面がほぼ同一平面上に位置するように前記ブリッジチップに対して力を加える、MCM。
  2. 前記ブリッジチップは、近接通信コネクタによって前記アイランドチップに電気的に結合される、請求項1に記載のMCM。
  3. 前記近接通信コネクタは、容量性近接通信コネクタ、誘導性近接通信コネクタ、導電性近接通信コネクタ、および光学近接通信コネクタのうちの1つを含む、請求項2に記載のMCM。
  4. 前記近接通信コネクタは、マイクロスプリングコネクタを含む、請求項2に記載のMCM。
  5. 前記アイランドチップは、はんだによって前記第1の表面に電気的に結合される、請求項1〜4のいずれか1項に記載のMCM。
  6. 前記ブリッジチップは、前記第2の表面および前記第3の表面上におけるペアのネガ型特徴と、対応するペアのネガ型特徴と接合するポジ型特徴とによって前記アイランドチップに機械的に結合される、請求項1〜5のいずれか1項に記載のMCM。
  7. 前記ネガ型特徴は窪みを含み、前記ポジ型特徴は球形のボールを含む、請求項6に記載のMCM。
  8. 前記ペアのネガ型特徴は、前記ブリッジチップおよび前記アイランドチップの角部に近接している、請求項6に記載のMCM。
  9. 前記圧縮可能な構造は、円筒形の特徴、楕円形の隆起、および小胞状の特徴のうちの1つを含む、請求項1〜8のいずれか1項に記載のMCM。
  10. 前記圧縮可能な構造は、スプリング以外のものである、請求項1〜9のいずれか1項に記載のMCM。
  11. 前記柔軟な材料は、エラストマを含む、請求項1〜10のいずれか1項に記載のMCM。
  12. システムであって、
    プロセッサと、
    前記プロセッサによって実行されるように構成されるプログラムモジュールを格納するメモリと、
    MCMとを含み、前記MCMは、
    第1の表面と、前記第1の表面において端縁によって規定される空隙とを有する基板を含み、前記空隙の底部は、前記第1の表面から垂直方向にオフセットされており、
    第2の表面を有するアイランドチップを含み、前記アイランドチップは前記第1の表面に機械的に結合され、
    前記第2の表面に対向する第3の表面を有するブリッジチップを含み、前記ブリッジチップは前記アイランドチップに機械的に結合され、前記ブリッジチップは前記空隙内に位置決めされており、
    前記空隙の底部と、前記ブリッジチップのうち前記第3の表面とは反対側にある第4の表面との間に位置決めされた圧縮可能な構造を含み、
    前記圧縮可能な構造は、形状および体積が圧縮された柔軟な材料を含み、
    前記圧縮可能な構造は、横方向に摺動できるように前記基板から離間されており、
    前記圧縮可能な構造は、前記ブリッジチップを曲げることなく、前記第2の表面および前記第3の表面がほぼ同一平面上に位置するように前記ブリッジチップに対して力を加える、システム。
  13. MCMにおけるアイランドチップおよびブリッジチップのアライメントを維持するための方法であって、
    前記MCMにおける基板の第1の表面において端縁によって規定される空隙に圧縮可能な構造を位置決めするステップを含み、前記圧縮可能な構造は、形状および体積が圧縮された柔軟な材料を含み、前記空隙の底部は、前記第1の表面から垂直方向にオフセットされており、
    前記圧縮可能な構造の上の前記空隙において前記ブリッジチップを位置決めするステップを含み、前記ブリッジチップは、第3の表面と、前記第3の表面とは反対側にある第4の表面とを有し、前記第4の表面は、圧縮可能な構造に機械的に結合され、前記圧縮可能な構造は、横方向に摺動できるように前記基板から離間されており、
    第2の表面を有するアイランドチップを前記第1の表面および前記第3の表面に機械的に結合するステップを含み、前記圧縮可能な構造は、前記ブリッジチップを曲げることなく、前記第2の表面および前記第3の表面がほぼ同一平面上に位置するようにブリッジチップに対して力を加える、方法。
JP2014557785A 2012-02-15 2013-02-14 圧縮可能な構造を用いたマルチチップモジュールにおけるアライメントの維持 Active JP6182548B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US13/397,593 2012-02-15
US13/397,593 US8742576B2 (en) 2012-02-15 2012-02-15 Maintaining alignment in a multi-chip module using a compressible structure
PCT/US2013/026223 WO2013123259A2 (en) 2012-02-15 2013-02-14 Maintaining alignment in a multi-chip module using a compressible structure

Publications (3)

Publication Number Publication Date
JP2015524155A JP2015524155A (ja) 2015-08-20
JP2015524155A5 JP2015524155A5 (ja) 2016-02-12
JP6182548B2 true JP6182548B2 (ja) 2017-08-16

Family

ID=47790523

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014557785A Active JP6182548B2 (ja) 2012-02-15 2013-02-14 圧縮可能な構造を用いたマルチチップモジュールにおけるアライメントの維持

Country Status (6)

Country Link
US (1) US8742576B2 (ja)
EP (1) EP2815429B1 (ja)
JP (1) JP6182548B2 (ja)
CN (1) CN104471709B (ja)
TW (1) TWI550821B (ja)
WO (1) WO2013123259A2 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9925614B2 (en) 2004-06-01 2018-03-27 Illinois Tool Works Inc. Power source with rechargeable energy storage device
US10092971B2 (en) 2009-11-17 2018-10-09 Iliinois Tool Works Inc. Incremental hybrid welding systems and methods
US10421143B2 (en) 2009-11-17 2019-09-24 Illinois Tool Works Inc. Energy storage caddy for a welding system

Families Citing this family (46)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8482111B2 (en) 2010-07-19 2013-07-09 Tessera, Inc. Stackable molded microelectronic packages
KR101128063B1 (ko) 2011-05-03 2012-04-23 테세라, 인코포레이티드 캡슐화 층의 표면에 와이어 본드를 구비하는 패키지 적층형 어셈블리
US8404520B1 (en) 2011-10-17 2013-03-26 Invensas Corporation Package-on-package assembly with wire bond vias
US8946757B2 (en) 2012-02-17 2015-02-03 Invensas Corporation Heat spreading substrate with embedded interconnects
US8835228B2 (en) 2012-05-22 2014-09-16 Invensas Corporation Substrate-less stackable package with wire-bond interconnect
US9502390B2 (en) 2012-08-03 2016-11-22 Invensas Corporation BVA interposer
US9167710B2 (en) 2013-08-07 2015-10-20 Invensas Corporation Embedded packaging with preformed vias
US20150076714A1 (en) 2013-09-16 2015-03-19 Invensas Corporation Microelectronic element with bond elements to encapsulation surface
US9263394B2 (en) 2013-11-22 2016-02-16 Invensas Corporation Multiple bond via arrays of different wire heights on a same substrate
US9379074B2 (en) 2013-11-22 2016-06-28 Invensas Corporation Die stacks with one or more bond via arrays of wire bond wires and with one or more arrays of bump interconnects
US9583456B2 (en) 2013-11-22 2017-02-28 Invensas Corporation Multiple bond via arrays of different wire heights on a same substrate
US9583411B2 (en) 2014-01-17 2017-02-28 Invensas Corporation Fine pitch BVA using reconstituted wafer with area array accessible for testing
US9754890B2 (en) * 2014-02-26 2017-09-05 Intel Corporation Embedded multi-device bridge with through-bridge conductive via signal connection
US10381326B2 (en) 2014-05-28 2019-08-13 Invensas Corporation Structure and method for integrated circuits packaging with increased density
US9735084B2 (en) 2014-12-11 2017-08-15 Invensas Corporation Bond via array for thermal conductivity
US9379090B1 (en) * 2015-02-13 2016-06-28 Qualcomm Incorporated System, apparatus, and method for split die interconnection
US9888579B2 (en) 2015-03-05 2018-02-06 Invensas Corporation Pressing of wire bond wire tips to provide bent-over tips
US9443824B1 (en) 2015-03-30 2016-09-13 Qualcomm Incorporated Cavity bridge connection for die split architecture
US9653428B1 (en) * 2015-04-14 2017-05-16 Amkor Technology, Inc. Semiconductor package and fabricating method thereof
US9502372B1 (en) 2015-04-30 2016-11-22 Invensas Corporation Wafer-level packaging using wire bond wires in place of a redistribution layer
US9761554B2 (en) 2015-05-07 2017-09-12 Invensas Corporation Ball bonding metal wire bond wires to metal pads
US9490222B1 (en) 2015-10-12 2016-11-08 Invensas Corporation Wire bond wires for interference shielding
US10490528B2 (en) 2015-10-12 2019-11-26 Invensas Corporation Embedded wire bond wires
US10332854B2 (en) 2015-10-23 2019-06-25 Invensas Corporation Anchoring structure of fine pitch bva
US10181457B2 (en) 2015-10-26 2019-01-15 Invensas Corporation Microelectronic package for wafer-level chip scale packaging with fan-out
US10043779B2 (en) 2015-11-17 2018-08-07 Invensas Corporation Packaged microelectronic device for a package-on-package device
US9984992B2 (en) 2015-12-30 2018-05-29 Invensas Corporation Embedded wire bond wires for vertical integration with separate surface mount and wire bond mounting surfaces
TWI652778B (zh) 2016-01-27 2019-03-01 艾馬克科技公司 半導體封裝以及其製造方法
US10497674B2 (en) 2016-01-27 2019-12-03 Amkor Technology, Inc. Semiconductor package and fabricating method thereof
US10312220B2 (en) 2016-01-27 2019-06-04 Amkor Technology, Inc. Semiconductor package and fabricating method thereof
US9698564B1 (en) * 2016-02-09 2017-07-04 Oracle International Corporation Hybrid integrated MCM with waveguide-fiber connector
US9978686B1 (en) * 2016-02-19 2018-05-22 The United States Of America As Represented By The Administrator Of National Aeronautics And Space Administration Interconnection of semiconductor devices in extreme environment microelectronic integrated circuit chips
US9935075B2 (en) 2016-07-29 2018-04-03 Invensas Corporation Wire bonding method and apparatus for electromagnetic interference shielding
KR102632563B1 (ko) 2016-08-05 2024-02-02 삼성전자주식회사 반도체 패키지
US10299368B2 (en) 2016-12-21 2019-05-21 Invensas Corporation Surface integrated waveguides and circuit structures therefor
KR20180086804A (ko) 2017-01-23 2018-08-01 앰코 테크놀로지 인코포레이티드 반도체 디바이스 및 그 제조 방법
US10475766B2 (en) * 2017-03-29 2019-11-12 Intel Corporation Microelectronics package providing increased memory component density
US20190006331A1 (en) * 2017-06-30 2019-01-03 Intel Corporation Electronics package devices with through-substrate-vias having pitches independent of substrate thickness
US11289424B2 (en) * 2018-11-29 2022-03-29 Taiwan Semiconductor Manufacturing Company, Ltd. Package and method of manufacturing the same
KR102538704B1 (ko) * 2018-12-04 2023-06-01 에스케이하이닉스 주식회사 플렉시블 브리지 다이를 포함한 스택 패키지
US11676941B2 (en) 2018-12-07 2023-06-13 Amkor Technology Singapore Holding Pte. Ltd. Semiconductor package and fabricating method thereof
US20200402913A1 (en) * 2019-06-19 2020-12-24 Invensas Corporation Connecting multiple chips using an interconnect device
US11569172B2 (en) 2019-08-08 2023-01-31 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor devices and methods of manufacture
KR102674087B1 (ko) * 2019-09-06 2024-06-12 에스케이하이닉스 주식회사 전자기간섭 차폐층을 포함하는 반도체 패키지
US11804469B2 (en) 2020-05-07 2023-10-31 Invensas Llc Active bridging apparatus
US11264357B1 (en) 2020-10-20 2022-03-01 Invensas Corporation Mixed exposure for large die

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4242565C1 (de) * 1992-12-16 1994-03-17 Deutsche Aerospace Verfahren zur Justage von Halbleiterscheiben zueinander
JP4167443B2 (ja) * 2002-01-30 2008-10-15 日本放送協会 固体撮像素子
US7525199B1 (en) 2004-05-21 2009-04-28 Sun Microsystems, Inc Packaging for proximity communication positioned integrated circuits
US7893531B2 (en) * 2007-09-28 2011-02-22 Oracle America, Inc. Integrated-circuit package for proximity communication
US8064224B2 (en) * 2008-03-31 2011-11-22 Intel Corporation Microelectronic package containing silicon patches for high density interconnects, and method of manufacturing same
US8227904B2 (en) 2009-06-24 2012-07-24 Intel Corporation Multi-chip package and method of providing die-to-die interconnects in same
US8531042B2 (en) * 2009-06-30 2013-09-10 Oracle America, Inc. Technique for fabricating microsprings on non-planar surfaces
US8487429B2 (en) 2009-09-22 2013-07-16 Oracle America, Inc. Assembly of multi-chip modules using sacrificial features
US8315065B2 (en) * 2009-09-28 2012-11-20 Oracle America, Inc. Self-locking features in a multi-chip module
US8188581B2 (en) * 2009-09-28 2012-05-29 Oracle America, Inc. Mechanical coupling in a multi-chip module using magnetic components
US8212354B2 (en) 2009-12-17 2012-07-03 Oracle America, Inc. Active plastic bridge chips
US8218334B2 (en) * 2010-03-09 2012-07-10 Oracle America, Inc. Multi-chip module with multi-level interposer
US8698322B2 (en) * 2010-03-24 2014-04-15 Oracle International Corporation Adhesive-bonded substrates in a multi-chip module
US8274149B2 (en) * 2010-03-29 2012-09-25 Advanced Semiconductor Engineering, Inc. Semiconductor device package having a buffer structure and method of fabricating the same
US8648463B2 (en) * 2010-05-17 2014-02-11 Oracle International Corporation Assembly of multi-chip modules with proximity connectors using reflowable features

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9925614B2 (en) 2004-06-01 2018-03-27 Illinois Tool Works Inc. Power source with rechargeable energy storage device
US10092971B2 (en) 2009-11-17 2018-10-09 Iliinois Tool Works Inc. Incremental hybrid welding systems and methods
US10421143B2 (en) 2009-11-17 2019-09-24 Illinois Tool Works Inc. Energy storage caddy for a welding system
US11318552B2 (en) 2009-11-17 2022-05-03 Illinois Tool Works Inc. Energy storage caddy for a welding system
US11420283B2 (en) 2009-11-17 2022-08-23 Illinois Tool Works Inc. Incremental hybrid welding systems and methods

Also Published As

Publication number Publication date
WO2013123259A3 (en) 2014-11-13
WO2013123259A9 (en) 2015-08-13
EP2815429A2 (en) 2014-12-24
TWI550821B (zh) 2016-09-21
TW201401480A (zh) 2014-01-01
US20130207261A1 (en) 2013-08-15
WO2013123259A2 (en) 2013-08-22
EP2815429B1 (en) 2021-07-07
CN104471709B (zh) 2018-11-16
JP2015524155A (ja) 2015-08-20
CN104471709A (zh) 2015-03-25
US8742576B2 (en) 2014-06-03

Similar Documents

Publication Publication Date Title
JP6182548B2 (ja) 圧縮可能な構造を用いたマルチチップモジュールにおけるアライメントの維持
US9281268B2 (en) Method for fabricating multi-chip module with multi-level interposer
US6870271B2 (en) Integrated circuit assembly module that supports capacitive communication between semiconductor dies
JP6000952B2 (ja) 静的屈曲部を有する傾斜スタックチップパッケージ
TWI729073B (zh) 電氣互連橋接技術
Cunningham et al. Integration and packaging of a macrochip with silicon nanophotonic links
US20150262968A1 (en) Methods for high precision microelectronic die integration
TW201230289A (en) Optical communication in a ramp-stack chip package
TW201532235A (zh) 使用重建晶圓與可測試之區域陣列之微小間距的焊孔陣列〈bva〉
US8164917B2 (en) Base plate for use in a multi-chip module
US8975754B2 (en) Chip package for high-count chip stacks
US9111943B2 (en) Alignment structures for integrated-circuit packaging
US8698322B2 (en) Adhesive-bonded substrates in a multi-chip module
CN105144359B (zh) 具有自填充阳性特征的多芯片模块
CN107646142A (zh) 通过固相粘合剂和选择性转移的超薄功能性块的异构集成
US8487429B2 (en) Assembly of multi-chip modules using sacrificial features
TW201717327A (zh) 具有機械式去耦合的扇入和扇出區域的晶圓級封裝
EP4020038A1 (en) Micro socket electrical couplings for dies
CN114660738A (zh) 用于光子管芯中的无源对准的硅凹槽架构和制造工艺
CN202886840U (zh) 一种制作掩模版的装置
US8315065B2 (en) Self-locking features in a multi-chip module
CN212542410U (zh) 扇出型晶圆级封装结构
CN114300427A (zh) 一种基于多芯片扇出型晶圆级封装的红外成像微系统
CN114156188A (zh) 扇出型晶圆级封装结构及封装方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20151217

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20151217

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20161011

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20161018

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20161206

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170627

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170724

R150 Certificate of patent or registration of utility model

Ref document number: 6182548

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250