JP6175424B2 - 近接センサ - Google Patents

Description

本発明は、電子近接センサに関する。

外部から容量が影響を受けうる電気または電子回路（例えば、発振器）を備えた電子近接センサは、かなり以前より公知である（ＤＥ ２７ ４４ ７８５号参照）。一般的に述べると、ある物体がセンサの表面に近づくと、回路の少なくとも１つの素子の容量が変化する。これにより、この回路の電気挙動に変化が生じる。例えば共振回路では、周波数が変わりうる。この種の周波数変化が検出され、切り替え信号として解釈されうる。

とりわけ、現代の自動車組み立てにおいては、ますます多機能表面が採用され、これが、センサ表面としても用いられうる。ここでの趨勢は、もはや機能を制御するための古典的なスイッチまたは押しボタンではなく、プラスチック表面中に直接統合されたセンサ素子となっている。これらは、例として上述したように、容量を評価することにより、指がセンサ表面に近づき、それにより切り替え機能が実行されなければならないか否かを認識しうる。センサへ問い合わせをする技術は、十分公知であり、技術的にも開発されている。

この場合、センサ素子が装飾面の下方に置かれていて、それにより、例えば自動車室内のプラスチック製の表面中に、非常に簡単に統合することができる。しかし、現在の大きな問題は、センサ能動面の上にある装飾面が、大概メタリックな外観を有するべきであるという点である。

ここで、プラスチック表面を金属コーティングすることは公知の技術であるが、しかし、プラスチック表面中での金属コーティングは導電性を有し、したがって、装飾面の下方では、信号の容量検知をもはや行うことはできないという大きな欠点がある。

この問題は、したがって、以下の通りであることがわかる。一方では、メタリック光沢で輝くプラスチック表面が要求されるが、他方では、このプラスチック表面は、その下にある容量性センサを遮蔽しない。特別な課題は、この問題提起中で、このメタリックな表面が、その光沢度でも、その色調（ＣＩＥ Ｌａｂ（国際照明委員会エル・エー・ビー）値）によっても特徴付けられていることにより明らかである。

したがって、本発明の課題は、上述の問題を克服、または少なくとも軽減することである。

本発明によれば、この課題は、容量性近接スイッチの装飾面が、好ましくは厚みが１０ｎｍ〜１００ｎｍである薄い半導体層でコーティングされることにより解決される。この場合に、コーティング材料としては特にシリコンが適している。このコーティングは物理的気相成長法（ＰＶＤ）を用いて行いうる。密度、およびこれに伴って好適な層は、マグネトロン・スパッタリングを用いて達成しうる。

ここで、本発明を実施例に基づいてより詳細に説明する。
本発明の第１実施形態によれば、３５ｎｍの厚みのある（すなわち、１０ｎｍ〜１００ｎｍの厚み範囲中にある）シリコン層を、半導体層として、容量性近接センサの表面上に塗布する。場合によっては表面構造を平滑にするために、この表面上にまず下塗り（ＵＶアクリルラッカー）を塗布する。マグネトロン・スパッタリングを用いてＳｉ層を塗布した後に、本実施例では、この薄いＳｉ層を追加的に保護するために被覆層（ＵＶアクリルラッカー）を塗布する。結果として青メタリックから黄メタリック色でほのかに光る表面が得られる。シリコンの導電性が低いので、センサは電気的にないし容量的に遮蔽されない。

本発明の第２実施形態では、半導体層を層系として実施する。これは、例えば、半導体（例えばＳｉ）と誘電体（例えばＳｉＯ_２）とを備えた交互層系として構成することができる。Ｓｉ層の全厚は、この場合も１０ｎｍ〜１００ｎｍの範囲であるべきである。電磁線スペクトルの可視領域で所望の透過特性および反射特性を得るために、今日では当業者は光学薄膜用の高性能の最適化プログラムを利用することができる。したがって、これに関する詳細に関しては、ここでは記載しない。

本発明の第３実施形態によれば、コーティング用の半導体層として、ゲルマニウムを用いる。このコーティングも、厚み１０ｎｍ〜１００ｎｍの単一の薄い単独層として実施することも可能であるし、あるいは１つまたは複数の誘電体（例えばＳｉＯ_２）を備えた交互層系として実施することも可能である。所望の効果を達成するために、とりわけＧｅをＳｉと組み合わせることもできる。

この３つの実施形態における下塗りについて、ここで説明する。ＰＶＤ層と基板との間に配置されているこの種のラッカー層は、ベースコートと称されうる。場合によっては、このベースコートを省くことも可能である。

装飾面の下に配置されたセンサ素子を備えた電子近接センサが記載されていて、この装飾面が薄い半導体層でコーティングされている。この関連で、半導体層とは、少なくとも１つの半導体を含む層を称する。半導体層の厚みは、好ましくは１０ｎｍ〜１００ｎｍである。好ましくは、半導体層は半導体材料としてシリコンを含む。とりわけ好ましくは、半導体層はシリコンからなる。

この半導体層は、少なくとも１つのさらなる層を含む層系の構成要素でありえ、この層系は好ましくは干渉層系である。この少なくとも１つのさらなる層は、ＳｉＯ_２層でありえる。好ましくは、この層系は交互層系である。装飾面を形成する本体と、半導体層との間に、中間層が設けられていることが可能で、この中間層は、好ましくはＵＶ硬化ラッカーからなるポリマー層を含む。周囲環境に対して隔離を行う層として、好ましくはＵＶ硬化ラッカーからなるポリマー層が設けられていることが可能である。

この電子近接センサは近接スイッチを形成することができる。
電子近接センサを製造する方法が記載されていて、この方法は、以下の工程、すなわち
・装飾面を備えた電子近接センサを準備する工程と、
・上述の装飾面を、１０ｎｍ〜１００ｎｍの層厚の半導体層でコーティングする工程であって、このコーティング工程を真空プロセスで行う工程と
を含む。この真空プロセスは、好ましくはＰＶＤおよび／またはＣＶＤプロセスである。

Claims (8)

1. 装飾面の下に配置されたセンサ素子を備えた電子近接センサであって、
   前記電子近接センサは、半導体層と中間層とを含み、
   前記半導体層は、シリコンからなり、前記装飾面をコーティングするコーティング層であり、
   前記中間層は、ＵＶ硬化型塗料からなるポリマー層を含み、前記装飾面を有する本体と前記半導体層との間に設けられ、
   前記半導体層は、少なくとも１つのさらなる層を含む層系の構成要素であることを特徴とする電子近接センサ。
2. 前記半導体層の厚みが１０ｎｍ〜１００ｎｍであることを特徴とする請求項１に記載の電子近接センサ。
3. 前記少なくとも１つのさらなる層は、ＳｉＯ₂層であることを特徴とする請求項１または２に記載の電子近接センサ。
4. 前記層系は、交互層系であることを特徴とする請求項１〜３のいずれか１項に記載の電子近接センサ。
5. 周囲環境に対して隔離を行う層として、ＵＶ硬化型塗料からなるポリマー層が設けられていることを特徴とする請求項１〜４のいずれか１項に記載の電子近接センサ。
6. 請求項１〜５のいずれか１項に記載の電子近接センサを備えた近接スイッチ。
7. 請求項１〜５のいずれか１項に記載の電子近接センサを製造する方法であって、以下の工程、すなわち
   装飾面を備えた電子近接センサを準備する工程と、
   前記装飾面上にＵＶ硬化型塗料からなるポリマー層を含む中間層を塗布する工程と、
   前記中間層が塗布された前記装飾面を、１０ｎｍ〜１００ｎｍの層厚のシリコンからなる半導体層でコーティングする工程であって、前記コーティング工程を真空プロセスで行う工程と、
   を含む、電子近接センサを製造する方法。
8. 前記真空プロセスはＰＶＤおよび／またはＣＶＤプロセスであることを特徴とする請求項７に記載の電子近接センサを製造する方法。