JP6167019B2 - 基板の加工方法、及びそれを用いた液晶表示パネルの製造方法 - Google Patents

基板の加工方法、及びそれを用いた液晶表示パネルの製造方法 Download PDF

Info

Publication number
JP6167019B2
JP6167019B2 JP2013233380A JP2013233380A JP6167019B2 JP 6167019 B2 JP6167019 B2 JP 6167019B2 JP 2013233380 A JP2013233380 A JP 2013233380A JP 2013233380 A JP2013233380 A JP 2013233380A JP 6167019 B2 JP6167019 B2 JP 6167019B2
Authority
JP
Japan
Prior art keywords
substrate
board
processing
vlsi
corner
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2013233380A
Other languages
English (en)
Other versions
JP2014112671A (ja
Inventor
金孝 関口
関口  金孝
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Citizen Watch Co Ltd
Citizen Fine Device Co Ltd
Original Assignee
Citizen Watch Co Ltd
Citizen Fine Device Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Citizen Watch Co Ltd, Citizen Fine Device Co Ltd filed Critical Citizen Watch Co Ltd
Priority to JP2013233380A priority Critical patent/JP6167019B2/ja
Publication of JP2014112671A publication Critical patent/JP2014112671A/ja
Application granted granted Critical
Publication of JP6167019B2 publication Critical patent/JP6167019B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Mechanical Treatment Of Semiconductor (AREA)
  • Liquid Crystal (AREA)
  • Processing Of Stones Or Stones Resemblance Materials (AREA)

Description

本発明は、基板の加工方法、及びそれを用いた液晶表示パネルの製造方法に関する。
小型の液晶表示パネルを複数まとめて作製するに当たっては、小型の円形集合基板が必要とされる場合があり、その円形集合基板を得るために、大型の母基板から小型の円形集合基板を切り出すことが行われる。
図17は、従来技術を示す母基板の平面図である。大型の母基板から小型の円形集合基板を切り出す際には、例えば図17に示すように、シリコンで構成された大型の母VLSI基板1から、レーザー加工等により、複数の小型円形基板65を切り出す。(例えば、特許文献1参照)
特開2005−33190号公報
しかし、図17に示す従来技術では、母VLSI基板1から小型円形基板65をその形状通りに切り出さなければならないため、加工が複雑になるという問題がある。また、加工方法も、小型円形基板65をその形状通りに切り出すことが可能な加工方法に限定されてしうという問題がある。
本発明は、以上の課題を解決するためになされたもので、大型の母基板から小型の円形集合基板を容易に作製することが可能な基板の加工方法、及びそれを用いた液晶表示パネルの製造方法を提供することを目的とする。
第一の基板を直線的に切断して当該第一の基板の外周に第一の角部を形成し、当該第一の角部を直線的に切断して当該第一の角部の両側に第二の角部を形成し、当該第二の角部を直線的に切断して当該第二の角部の両側に第三の角部を形成することにより、前記第一の基板を外形が円形に近似する第二の基板へ加工前記第一の基板の前記第二の基板へ加工する領域以外の領域を直線的に切断することにより、当該領域を前記第二の基板を平面的に複数に分割した形状のうち何れか一つの形状に相当する外形を有する第三の基板へ加工する、基板の加工方法とする。
前記第三の基板を複数用意し、複数の前記第三の基板を、互いに平面的に組み合わせることで前記第二の基板に相当する外形となるように、円形状の積載用基板の同一面上に並べて接合する、基板の加工方法とすることができる。
前記第三の基板を前記積載用基板に接合する前に前記第三の基板に対して所定の検査を行い、当該検査を通過して良品と判定された前記第三の基板を選択的に前記積載用基板に接合する、基板の加工方法とすることができる。
第一の基板を直線的に切断して当該第一の基板の外周に第一の角部を形成し、当該第一の角部を直線的に切断して当該第一の角部の両側に第二の角部を形成し、当該第二の角部を直線的に切断して当該第二の角部の両側に第三の角部を形成することにより、前記第一の基板を外形が円形に近似する第二の基板へ加工し、前記第一の基板の前記第二の基板へ加工する領域以外の領域を直線的に切断することにより、当該領域を機能的に最小単位の最小単位基板へ加工し、前記最小単位基板を複数用意し、複数の前記最小単位基板を円形状の積載用基板の同一面上に並べて接合する、基板の加工方法とす
前記最小単位基板を前記積載用基板に接合する前に前記最小単位基板に対して所定の検査を行い、当該検査を通過して良品と判定された前記最小単位基板を選択的に前記積載用基板に接合する、基板の加工方法とすることができる。
前記第一の基板を前記第二の基板へ加工する前に前記第一の基板に対して所定の領域単位で所定の検査を行い、当該検査を通過して良品と判定された領域をより多く含む領域を前記第二の基板へ加工する、基板の加工方法とすることができる。
前記第一の基板の外周に予め設けられた円弧部の少なくとも一部を残すように前記第一の基板を前記第二の基板へ加工する、基板の加工方法とすることができる。
前記第一の基板の外周に予め設けられた位置出し部を残すように前記第一の基板を前記第二の基板へ加工する、基板の加工方法とすることができる。
上記何れか一つの基板の加工方法を用いて作製された前記第二の基板を、液晶表示パネルを構成する基板の材料として使用する、液晶表示パネルの製造方法とする。
本発明によれば、大型の母基板から小型の多角形集合基板を切り出し、その多角形集合基板の角部を直線的に複数回切断することで、小型の円形集合基板を容易に作製することができる。
特に、母基板から多角形集合基板を切り出す際に、母基板の外周に設けられた位置出し部(ノッチ)を含むように切り出せば、位置出し部をそのまま多角形集合基板の位置合わせにも利用することができる。これにより、多角形集合基板に新規に位置出し部を形成する必要がなくなるため、その分の工数削減、さらには、位置出し部を形成する工程での多角形集合基板への傷の発生等を防止することができる。
特に、母基板の外周に円弧部分がある場合には、その円弧部分を含むように多角形集合基板を切り出せば、円弧部分についてはその後の面取りをしなくて済むため、その分、工数を削減することができる。
特に、多角形集合基板を切り出した後に残った母基板から、多角形集合基板よりも小型の多角形集合基板あるいは個片状基板を切り出せば、母基板を無駄なく利用することができる。さらに、切り出した小型の多角形集合基板あるいは個片状基板を、円形集合基板と実質的に同形状の積載用基板上に複数並べて搭載すれば、それらを積載用基板ごと通常の円形集合基板として取り扱うことができる。
本発明の第1の実施形態における母VLSI基板の平面図 本発明の第1の実施形態における母VLSI基板を切断した状態を示す平面図 本発明の第1の実施形態における多角形集合基板を示す平面図 本発明の第1の実施形態における円形集合基板を示す平面図 本発明の第1の実施形態における円形集合基板を用いて液晶表示パネルを作製している状態を示す断面図 本発明の第1の実施形態における単個液晶表示パネルを示す断面図 本発明の第1の実施形態における液晶表示装置の平面図 図7に示す液晶表示装置のA−A断面図 本発明の第1の実施形態における母VLSI基板を切断した状態を示す断面図 本発明の第1の実施形態における単個VLSIチップを小型基板積載用基板上に積載した状態を示す断面図 本発明の第1の実施形態における単個VLSIチップが搭載された小型基板積載用基板を用いて液晶表示パネルを作製している状態を示す断面図 本発明の第1の実施形態における単個液晶表示パネルを示す断面図 本発明の第2実施形態における母VLSI基板を切断した状態を示す平面図 本発明の第2の実施形態における母VLSI基板を切断した状態を示す別の平面図 本発明の第2の実施形態における母VLSI基板を切断した状態を示す別の平面図 本発明の第2の実施形態における分割多角形集合基板を小型基板積載用基板上に積載した状態を示す平面図 従来技術を示す母基板の平面図
図1は、本発明の第1の実施形態における母VLSI基板の平面図、図2は、本発明の第1の実施形態における母VLSI基板を切断した状態を示す平面図、図3は、本発明の第1の実施形態における多角形集合基板を示す平面図、図4は、本発明の第1の実施形態における円形集合基板を示す平面図、図5は、本発明の第1の実施形態における円形集合基板を用いて液晶表示パネルを作製している状態を示す断面図、図6は、本発明の第1の実施形態における単個液晶表示パネルを示す断面図、図7は、本発明の第1の実施形態における液晶表示装置の平面図、図8は、図7に示す液晶表示装置のA−A断面図、図10は、本発明の第1の実施形態における単個VLSIチップを小型基板積載用基板上に積載した状態を示す断面図、図11は、本発明の第1の実施形態における単個VLSIチップが搭載された小型基板積載用基板を用いて液晶表示パネルを作製している状態を示す断面図、図12は、本発明の第1の実施形態における単個液晶表示パネルを示す断面図である。以下、図1〜12を用いて本発明の第1の実施形態を説明する。
まず、図1に示すように、複数の単個VLSIチップ領域(半導体回路領域)がマトリクス状に配置された直径12インチの円形の母VLSI基板1を準備する。尚、母VLSI基板1の外周には、ノッチからなる位置出し部2が設けられている。
次に、図2に示すように、母VLSI基板1を、X軸切り出し用ダイシング部5とY軸切り出し用ダイシング部6とにより直線的に切断し、直径8インチの内接円(切り出し目安内接円)4に概ね外接する辺71、72、73及び母VLSI基板1の外周の一部で構成される円弧状の一辺を備えた多角形集合基板3を一枚切り出すと共に、機能的に最小単位である矩形状の単個VLSIチップ7を複数切り出す。ここで、多角形集合基板3の外周部には、辺71と72とで構成される角部と、辺72と73とで構成される角部と、辺71と母VLSI基板1の外周部とで構成される角部と、辺73と母VLSI基板1の外周部とで構成される角部とが、形成された状態となる。尚、切り出された多角形集合基板3の外周部には、母VLSI基板1の外周に設けられていた位置出し部2がそのまま残された状態となっている。
次に、図3に示すように、多角形集合基板3が有する4つの角部を、合計10本の多角形集合基板切り出し辺12でダイシングにより直線的に切断し(切断の順番は任意)、図4に示すような巨視的に見て円形の円形集合基板13を作製する。ここで、円形集合基板13には、多角形集合基板切り出し辺12と、位置出し部2と、互いに対向する母VLSI基板外周保持部7とが設けられた状態となる。
尚、円形集合基板13を作製する際に多角形集合基板3から切り離された部分は、多角形集合基板周辺小片14となるが、この多角形集合基板周辺小片14が単個VLSIチップ7よりも大きい場合には、多角形集合基板周辺小片14を切断して単個VLSIチップ7を切り出すことも可能である。
次に、図5に示すように、円形集合基板13に、透明電極を有する透明基板16を、各液晶表示パネルに対応した複数のシール部18と、それらを取り囲む外周シール部19とを介して貼り合せる。
次に、互いに貼り合わせた円形集合基板13と透明基板16とをダイシング等により切断し、図6に示すような単個液晶表示パネル21を作製する。
尚、ここまでの工程(母VLSI基板1から多角形集合基板3を作製する工程、多角形集合基板3から円形集合基板13を作製する工程、多角形集合基板周辺小片14から単個VLSIチップ7を作製する工程)においては、各基板の切断(ダイシング処理)を全て同様のプロセスで行うことができるため、結果的にコストの低減へと繋がる。
単個液晶表示パネル21は、円形集合基板13から切り出された単個第一のパネル基板22と、透明基板16から切り出された単個第二のパネル基板23とが、シール部18を介して貼り合わされた状態となっており、単個第一のパネル基板22と単個第二のパネル基板23との間隙に、シール部18の一部に設けられた液晶注入口(開口部)33を介して表示領域39内に強誘電性液晶40を注入した後、液晶注入口33を封止部材34で塞ぐことで、内部に強誘電性液晶40が封入された単個液晶表示パネル21が完成する。
次に、図7、8に示すように、単個液晶表示パネル21を、コネクタ32等の各種電気部品が実装された外部回路基板31に、両面テープなどの接着部41により接着する。
さらに、単個液晶表示パネル21の単個第一のパネル基板22上に設けてある電極パッドと、外部回路基板31上に設けてある電極パッドとをアルミニウムワイヤ35で電気的に接続し、アルミニウムワイヤ35と電極パッド周辺を覆うようにワイヤ保護樹脂36を塗布する。そして、単個第二のパネル基板23と外部回路基板31とを導電性ペーストからなる対向電極導通部38により電気的に接続することにより、液晶表示装置が完成する。
以下、母VLSI基板1から多角形集合基板3を切り出した後に残った部分の取り扱いについて説明する。
まず、図9に示すように、母VLSI基板1をダイシングテープ59上に接着し、X軸切り出しダイシング部5及びY軸切り出しダイシング部6となる複数のダイシング溝56を形成することで、母VLSI基板1を一枚の多角形集合基板3と複数の単個VLSIチップ7とに分割する。尚、多角形集合基板3を切り出す領域は任意であるが、歩留りの観点からは、予め母VLSI基板1に対して所定の領域単位(例えば、単個VLSIチップ7の領域単位)で所定の検査を行っておき、その検査を通過した良品の領域をより多く含む領域から多角形集合基板3を切り出すのが好ましく、理屈の上では、良品の領域が最も多く含む領域から多角形集合基板3を切り出すのが最も効果的である。
次に、図10に示すように、複数の単個VLSIチップ7を、チップアライメントマーク61を有する8インチ円形状の小型基板積載用基板51の同一面上に表面活性化接合層62を介してマトリクス状に並べて接合する。以上により、複数の単個VLSIチップ7は、8インチ円形状の小型基板積載用基板51に一体化された外形が8インチ円形状の集合基板となる。小型基板積載用基板51には、任意の材質の基板を適宜選択することができるが、母VLSI基板1と同様の熱膨張係数を有する材質の基板(例えばシリコン基板)を選択すれば、熱膨張係数の差に起因する基板の反り等を防止することができる。尚、歩留りの観点からは、小型基板積載用基板51上には、予め所定の検査を通過した良品の単個VLSIチップ7を選択的に接合するのが好ましく、理屈の上では、良品の単個VLSIチップ7のみを接合するのが最も効果的である。
次に、図11に示すように、複数の単個VLSIチップ7を積載した小型基板積載用基板51と8インチ円形状の第二の基板16とをシール部18と外周シール部19とを介して貼り合わせ、8インチ円形状の液晶表示パネル集合体を作製する。
次に、液晶表示パネル集合体を所定の切断線に沿って切断し、図12に示すような単個液晶表示パネルを複数作製する。
尚、小型基板積載用基板51を用いて作製された単個液晶表示パネルは、小型基板積載用基板51の分だけ厚みが増加するが、円形集合基板13を用いて作製された単個液晶表示パネルと厚さを揃える場合には、例えば、単個VLSIチップ7のVLSIを形成していない表面(裏面)を予め研磨して単個VLSIチップ7を薄型化しておくと共に、予め表裏面の両方又は何れか一方の面が研磨により薄型化された小型基板積載用基板51を利用する、あるいは、単個VLSIチップ7のVLSIを形成していない表面(裏面)を予め研磨して単個VLSIチップ7を薄型化しておくと共に、単個VLSIチップ7を積載した後に小型基板積載用基板51の単個VLSIチップ7が積載されていない表面(裏面)を研磨して薄型化する方法がある。
以上に示すように、第1の実施形態によれば、12インチの母VLSI基板1から8インチの円形集合基板13を容易に作製することができ、さらに、母VLSI基板1から切り出した複数の単個VLSIチップ7も8インチ円形状の小型基板積載用基板51上に積載することで8インチ円形状の集合基板として利用することができる。
図13は、本発明の第2実施形態における母VLSI基板を切断した状態を示す平面図、図14は、本発明の第2の実施形態における母VLSI基板を切断した状態を示す別の平面図、図15は、本発明の第2の実施形態における母VLSI基板を切断した状態を示す別の平面図、図16は、本発明の第2の実施形態における分割多角形集合基板を小型基板積載用基板上に積載した状態を示す平面図である。以下、本発明の第2の実施形態を図13〜16を用いて説明する。
第2の実施形態の特徴は、母VLSI基板1から、多角形集合基板3と分割多角形集合基板と単個VLSIチップ7の3種類を切り出し、さらに、3個の分割多角形集合基板(第一の分割多角形集合基板43、第二の分割多角形集合基板44、第三の分割多角形集合基板45)を用いて概ね8インチ円形状の1個の小型基板積載用基板51を作製する点にある。
第2の実施形態では、まず、図13に示すように、12インチ円形状の母VLSI基板1から多角形集合基板3を切り出すと共に、それと同様に第一の分割多角形集合基板43を切り出し、さらに複数の単個VLSIチップ7を切り出す。尚、母VLSI基板1の外周の一部には、位置出し部(ノッチ)2が設けられている。多角形集合基板3と第一の分割多角形集合基板43と単個VLSIチップ7は、X軸切り出し用ダイシング部5とY軸切り出し用ダイシング部6とにより分割される。
多角形集合基板3は、複数の多角形集合基板切り出し辺12により角部を切断することで、円形集合基板13とする。尚、多角形集合基板3には、母VLSI基板1の外周に設けられていた位置出し部(ノッチ)2とその近傍の母VLSI基板外周保持部9とが含まれている。
第一の分割多角形集合基板43は、多角形集合基板3と同様に複数の多角形集合基板切り出し辺12により角部を切断し、円形集合基板13を縦方向に3つに分割した下側の部位に相当する概ね扇状に成形する。
次に、図14に示すように、別の12インチ円形状の母VLSI基板1から多角形集合基板3を切り出すと共に、それと同様に第二の分割多角形集合基板44を切り出し、さらに複数の単個VLSIチップ7を切り出す。尚、母VLSI基板1の外周の一部には、位置出し部(ノッチ)2が設けられている。多角形集合基板3と第二の分割多角形集合基板44と単個VLSIチップ7は、X軸切り出し用ダイシング部5とY軸切り出し用ダイシング部6とにより分割される。
多角形集合基板3は、複数の多角形集合基板切り出し辺12により角部を切断することで、円形集合基板13とする。尚、多角形集合基板3には、母VLSI基板1の外周に設けられていた位置出し部(ノッチ)2とその近傍の母VLSI基板外周保持部9とが含まれている。
第二の分割多角形集合基板44は、円形集合基板13を縦方向に3つに分割した中央の部位に相当する概ね矩形状に成形する。
次に、図15に示すように、さらに別の12インチ円形状の母VLSI基板1から多角形集合基板3を切り出すと共に、それと同様に第三の分割多角形集合基板45を切り出し、さらに複数の単個VLSIチップ7を切り出す。尚、母VLSI基板1の外周の一部には、位置出し部(ノッチ)2が設けられている。多角形集合基板3と第三の分割多角形集合基板45と単個VLSIチップ7は、X軸切り出し用ダイシング部5とY軸切り出し用ダイシング部6とにより分割される。
多角形集合基板3は、複数の多角形集合基板切り出し辺12により角部を切断し、円形集合基板13とする。尚、多角形集合基板3には、母VLSI基板1の外周に設けられていた位置出し部(ノッチ)2とその近傍の母VLSI基板外周保持部9とが含まれている。
第三の分割多角形集合基板45は、多角形集合基板3と同様に複数の多角形集合基板切り出し辺12により角部を切断し、円形集合基板13を縦方向に3つに分割した上側の部位に相当する概ね扇状に成形する。
各母VLSI基板1から切り出した円形集合基板13は、第1の実施形態と同様に8インチ円形状の集合基板として単個液晶表示パネル21の作製に利用し、複数の単個VLSIチップ7も第1の実施形態と同様に小型基板積載用基板51上に積載して8インチ円形状の集合基板として単個液晶表示パネル21の作製に利用する。
一方、第一の分割多角形集合基板43と第二の分割多角形集合基板44と第三の分割多角形集合基板45は、図16に示すように、8インチ円形状の小型基板積載用基板51の同一面上に外形が円形集合基板13の外形に相当する概ね円形となるように並べて接合し、8インチ円形状の集合基板として単個液晶表示パネル21の作製に利用する。尚、分割多角形集合基板の数や外形は、ここに示したものに限らず、互いに組み合わせることで外形が概ね円形となる範囲で、任意の数や外形を適宜選択することが可能である。また、単個液晶表示パネル21を薄型化したい場合には、例えば、単個VLSIチップ7と同様に、第一の分割多角形集合基板43と第二の分割多角形集合基板44と第三の分割多角形集合基板45の小型基板積載用基板51に接合される表面(裏面)を予め研磨により薄型化しておけば良い。
以上に示すように、第2の実施形態によれば、単個VLSIチップ7に比べてより大きな面積を有する小型基板として分割多角形集合基板を母VLSI基板1から切り出しているため、切り出した小型基板を小型基板積載用基板51上へ積載する工数を削減することができる。
以上、液晶表示パネルの製造方法を例に挙げて本発明について説明をしたが、本発明の基板の加工方法を用いて作製された円形状の集合基板は、液晶表示パネルの製造に限らず、その他種々のデバイスの製造に利用することが可能である。
また、切断の対象となる母基板は、半導体回路が形成された円形状のVLSI基板(シリコン基板)に限らず、半導体回路が形成されたその他の材料及び形状の基板や、半導体回路が形成されていない種々の材料及び形状の基板などであっても良く、基板の用途に応じて適宜選択することが可能である。
また、母基板から切り出す多角形基板は、三角形以上の角数を有する任意の形状の多角形基板を適宜選択することが可能であり、さらに、切り出す多角形基板の数については、1つに限らず、複数であっても良い。
また、基板の加工方法についても、ダイシングに限定されるものではなく、基板の材料や形状に応じてレーザー等のその他の手段を適宜選択することが可能である。
また、単個VLSIチップ7や分割多角形集合基板(43、44、45)を小型基板積載用基板51上に接合する手段は、表面活性化接合に限らず、接着媒体を用いた接合方法等、その他の手段を適宜選択することが可能である。
1 母VLSI基板(第一の基板)
2 位置出し部
3 多角形集合基板
4 内接円
5 X軸切り出し用ダイシング部
6 Y軸切り出し用ダイシング部
7 単個VLSIチップ(第四の基板)
9 母VLSI基板外周保持部
12 多角形集合基板切り出し辺
13 円形集合基板(第二の基板)
14 多角形集合基板周辺小片
16 透明基板
18 シール部
19 外周シール部
21 単個液晶表示パネル
22 単個第一のパネル基板
23 単個第二のパネル基板
31 外部回路基板
40 強誘電性液晶
43 第一の分割多角形集合基板(第三の基板)
44 第二の分割多角形集合基板(第三の基板)
45 第三の分割多角形集合基板(第三の基板)
51 小型基板積載用基板
56 ダイシング溝
59 ダイシングテープ
61 チップアライメントマーク
62 表面活性化接合層
65 小型円形基板

Claims (9)

  1. 第一の基板を直線的に切断して当該第一の基板の外周に第一の角部を形成し、当該第一の角部を直線的に切断して当該第一の角部の両側に第二の角部を形成し、当該第二の角部を直線的に切断して当該第二の角部の両側に第三の角部を形成することにより、前記第一の基板を外形が円形に近似する第二の基板へ加工
    前記第一の基板の前記第二の基板へ加工する領域以外の領域を直線的に切断することにより、当該領域を前記第二の基板を平面的に複数に分割した形状のうち何れか一つの形状に相当する外形を有する第三の基板へ加工する、
    ことを特徴とする基板の加工方法。
  2. 前記第三の基板を複数用意し、複数の前記第三の基板を、互いに平面的に組み合わせることで前記第二の基板に相当する外形となるように、円形状の積載用基板の同一面上に並べて接合する、ことを特徴とする請求項に記載の基板の加工方法。
  3. 前記第三の基板を前記積載用基板に接合する前に前記第三の基板に対して所定の検査を行い、当該検査を通過して良品と判定された前記第三の基板を選択的に前記積載用基板に接合する、ことを特徴とする請求項に記載の基板の加工方法。
  4. 第一の基板を直線的に切断して当該第一の基板の外周に第一の角部を形成し、当該第一の角部を直線的に切断して当該第一の角部の両側に第二の角部を形成し、当該第二の角部を直線的に切断して当該第二の角部の両側に第三の角部を形成することにより、前記第一の基板を外形が円形に近似する第二の基板へ加工し、
    前記第一の基板の前記第二の基板へ加工する領域以外の領域を直線的に切断することにより、当該領域を機能的に最小単位の最小単位基板へ加工し、
    前記最小単位基板を複数用意し、複数の前記最小単位基板を円形状の積載用基板の同一面上に並べて接合する、
    ことを特徴とする基板の加工方法。
  5. 前記最小単位基板を前記積載用基板に接合する前に前記最小単位基板に対して所定の検査を行い、当該検査を通過して良品と判定された前記最小単位基板を選択的に前記積載用基板に接合する、ことを特徴とする請求項に記載の基板の加工方法。
  6. 前記第一の基板を前記第二の基板へ加工する前に前記第一の基板に対して所定の領域単位で所定の検査を行い、当該検査を通過して良品と判定された領域をより多く含む領域を前記第二の基板へ加工する、ことを特徴とする請求項1〜の何れか一つに記載の基板の加工方法。
  7. 前記第一の基板の外周に予め設けられた円弧部の少なくとも一部を残すように前記第一の基板を前記第二の基板へ加工する、ことを特徴とする請求項1〜の何れか一つに記載の基板の加工方法。
  8. 前記第一の基板の外周に予め設けられた位置出し部を残すように前記第一の基板を前記第二の基板へ加工する、ことを特徴とする請求項1〜の何れか一つに記載の基板の加工方法。
  9. 請求項1〜の何れか一つに記載の基板の加工方法を用いて作製された前記第二の基板を、液晶表示パネルを構成する基板の材料として使用する、ことを特徴とする液晶表示パネルの製造方法。
JP2013233380A 2012-11-09 2013-11-11 基板の加工方法、及びそれを用いた液晶表示パネルの製造方法 Expired - Fee Related JP6167019B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2013233380A JP6167019B2 (ja) 2012-11-09 2013-11-11 基板の加工方法、及びそれを用いた液晶表示パネルの製造方法

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2012247944 2012-11-09
JP2012247944 2012-11-09
JP2013233380A JP6167019B2 (ja) 2012-11-09 2013-11-11 基板の加工方法、及びそれを用いた液晶表示パネルの製造方法

Publications (2)

Publication Number Publication Date
JP2014112671A JP2014112671A (ja) 2014-06-19
JP6167019B2 true JP6167019B2 (ja) 2017-07-19

Family

ID=51169589

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013233380A Expired - Fee Related JP6167019B2 (ja) 2012-11-09 2013-11-11 基板の加工方法、及びそれを用いた液晶表示パネルの製造方法

Country Status (1)

Country Link
JP (1) JP6167019B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6684603B2 (ja) * 2015-02-09 2020-04-22 株式会社松崎製作所 再生半導体ウエハの製造方法
JP2020179474A (ja) * 2019-04-26 2020-11-05 株式会社ディスコ 板状物の加工方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4727757U (ja) * 1971-04-16 1972-11-29
JP3295957B2 (ja) * 1992-03-24 2002-06-24 本田技研工業株式会社 ガンダイオードの製造方法
JP2849045B2 (ja) * 1994-11-18 1999-01-20 川崎重工業株式会社 ローラガイド付カッタ
JPH11174425A (ja) * 1997-12-15 1999-07-02 Matsushita Electric Ind Co Ltd 半導体素子アレイ基板の製造方法
JP2000098113A (ja) * 1998-09-22 2000-04-07 Nikon Corp 多光源形成反射鏡の製造方法及び該反射鏡を用いた光学装置
JP2004079667A (ja) * 2002-08-13 2004-03-11 Seiko Epson Corp 半導体装置および半導体装置の製造方法
JP2005059354A (ja) * 2003-08-11 2005-03-10 Sumitomo Electric Ind Ltd 半導体ウエハをスライスするための単結晶塊の製造方法
JP4337537B2 (ja) * 2003-12-12 2009-09-30 富士電機システムズ株式会社 厚物材用レーザ切断方法
JP4737715B2 (ja) * 2005-08-08 2011-08-03 日本電気硝子株式会社 ガラス基板及びガラス基板の製造方法
JP4818076B2 (ja) * 2006-11-20 2011-11-16 パナソニック株式会社 多角形半導体チップの製造方法および製造装置
JP2009085594A (ja) * 2007-09-27 2009-04-23 Nuclear Fuel Ind Ltd 燃料集合体用下部タイプレート及び該下部タイプレートを備えた沸騰水型原子炉用燃料集合体
JP2009116214A (ja) * 2007-11-09 2009-05-28 Epson Imaging Devices Corp 液晶パネル及びその製造方法
JP2011071214A (ja) * 2009-09-24 2011-04-07 Kaneka Corp 太陽電池モジュール

Also Published As

Publication number Publication date
JP2014112671A (ja) 2014-06-19

Similar Documents

Publication Publication Date Title
US6459152B1 (en) Semiconductor device having a chip, reinforcing plate, and sealing material sharing a common rear surface
TWI384590B (zh) 半導體裝置及其製造方法
CN106233462A (zh) 半导体器件以及半导体器件的制造方法
US20120235282A1 (en) Semiconductor device manufacturing method and semiconductor device
JP2012186295A (ja) 積層型半導体装置の製造方法
KR20180045983A (ko) 표시 장치
JP6167019B2 (ja) 基板の加工方法、及びそれを用いた液晶表示パネルの製造方法
WO2020038032A1 (zh) 显示面板以及制备显示面板的方法
US11081666B2 (en) Film material and display device
US9419050B2 (en) Manufacturing method of semiconductor structure with protein tape
US20100151211A1 (en) Thin film device, method of manufacturing thin film device, and electronic apparatus
KR101964045B1 (ko) 반도체 메모리 모듈 및 그 제조 방법
JP2010073803A (ja) 半導体装置の製造方法
CN102263039A (zh) 晶粒总成的制造方法
US8105877B2 (en) Method of fabricating a stacked type chip package structure
JP2005302985A (ja) 半導体ウェーハおよび半導体チップ
JP2007208230A (ja) 貼り合わせ基板のダイシング方法
US11011505B2 (en) Semiconductor memory and manufacturing method thereof
TW201810605A (zh) 半導體裝置及其製造方法
JP2001274319A (ja) 半導体装置およびその製造方法
TW200812014A (en) Packaging substrate board and method of manufacturing the same
WO2012168959A1 (ja) 半導体チップ、これを備えた半導体装置および半導体チップの製造方法
TW202401722A (zh) 半導體裝置及其製造方法
JP4615936B2 (ja) 積層型の光学素子の製造方法
CN114597133A (zh) 一种扇出型封装方法及扇出型封装器件

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20160527

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170328

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170529

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170619

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170626

R150 Certificate of patent or registration of utility model

Ref document number: 6167019

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees