JP6165436B2 - 多層基板、および多層基板の設計方法 - Google Patents

多層基板、および多層基板の設計方法 Download PDF

Info

Publication number
JP6165436B2
JP6165436B2 JP2012277260A JP2012277260A JP6165436B2 JP 6165436 B2 JP6165436 B2 JP 6165436B2 JP 2012277260 A JP2012277260 A JP 2012277260A JP 2012277260 A JP2012277260 A JP 2012277260A JP 6165436 B2 JP6165436 B2 JP 6165436B2
Authority
JP
Japan
Prior art keywords
conductive pattern
layer
substrate
hole
plated
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2012277260A
Other languages
English (en)
Other versions
JP2014120736A (ja
Inventor
英樹 西村
英樹 西村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shindengen Electric Manufacturing Co Ltd
Original Assignee
Shindengen Electric Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shindengen Electric Manufacturing Co Ltd filed Critical Shindengen Electric Manufacturing Co Ltd
Priority to JP2012277260A priority Critical patent/JP6165436B2/ja
Publication of JP2014120736A publication Critical patent/JP2014120736A/ja
Application granted granted Critical
Publication of JP6165436B2 publication Critical patent/JP6165436B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)

Description

本発明は、多層基板、および多層基板の設計方法、より詳しくは、複数の配線基板を積層してなるコア基板と、コア基板に設けられためっきスルーホールと、コア基板上に積層されたビルドアップ層とを備える多層基板、および多層基板の設計方法に関する。
近年、電源装置(例えばDC/DCコンバータ)等において小型化に対する要求が高まっており、電源装置等を構成する多層基板の積層数が増大している。図6(a)は、従来の多層基板100の一部断面図であり、めっきスルーホール115の周辺領域を示している。多層基板100は、めっきスルーホール115が設けられたコア基板110に、ビルドアップ層120を積層したものである。
めっきスルーホール115は、コア基板110を厚さ方向に貫通する貫通孔の内壁に形成された導電膜から構成され、層間の電気的接続を行う。めっきスルーホール115の内部には、エポキシ樹脂などの充填材116が充填されている。
コア基板110は、複数(図6では8枚)の配線基板111を、プリプレグ114を介して積層し、プレス成形したものである。各配線基板111には、絶縁基材(コア材)112の両面に導電パターン層113が設けられている。
ビルドアップ層120は、プリプレグ121と、プリプレグ121の外側に導電層(銅箔)122とを有する。
なお、特許文献1には、めっきスルーホールの充填材として、線膨張の値が極めて低い絶縁材料を用いることで、めっきスルーホール周辺の導体部分にクラックが生じにくくした多層基板が開示されている。
特開2005−203764号公報
上記の多層基板100では、リフロー工程や使用時における加熱・冷却サイクルにより、ビルドアップ層120のプリプレグ121内に剥離(以下、「層間剥離」と呼ぶ。)が生じるという課題があった。
より詳しくは、リフロー工程等において、多層基板100は、絶縁基材112やプリプレグ114のガラス転位温度Tg(例えば140℃)よりも高い温度(例えば240〜250℃)まで加熱される。これにより、図6(b)に示すように、めっきスルーホール115の充填材116およびめっきスルーホール115周囲の絶縁部材(絶縁基材112およびプリプレグ114)が、多層基板100の厚さ方向に膨張する。膨張量は、導電パターン層113が形成されていない絶縁領域Aおよび充填材116が充填された領域において、相対的に大きくなる。よって、図6(b)に示すように、導電層122が内側から突き上げられて変形する。
その後、冷却する際には、図6(c)に示すように、めっきスルーホール115の充填材116およびその周囲の絶縁部材は元の大きさに収縮する。これにより、ビルドアップ層120のプリプレグ121が内側に引っ張られる。一方、導電層122は変形したままである。プリプレグ121は、導電層113だけでなく導電層122にも比較的強い接着強度で接着している。このため、図6(c)に示すように、プリプレグ121内で剥離面Bに沿って層間剥離が発生してしまう。即ち、プリプレグ121が導電層122により上側に引っ張られ且つ導電層113により下側に引っ張られる結果、プリプレグ121のうち最も強度的に弱い部分において層間剥離が発生する。
上記の導電層122の加熱に伴う変形量は、多層基板100の積層数が増えるにつれて大きくなる。また、多層基板100の両面に電子部品を実装する場合や、多層基板100がマザーボードに実装される場合は、リフロー工程(加熱・冷却サイクル)の回数が多くなる。このように積層数やリフロー工程の回数が増加するにつれて、ビルドアップ層120のプリプレグ121内で剥離の程度が進んだり、剥離箇所の数が増加してしまう。
なお、上記の課題を解決するために、多層基板100を構成する絶縁材料(絶縁基材112、プリプレグ114および充填材116)を、ガラス転位温度がリフロー工程の加熱温度よりも高い材料で構成することも考えられる。しかしながら、そのような絶縁材料は種類が少ない上に高価である。
また、特許文献1のように、絶縁材料の線膨張の値を極めて小さくし、かつ絶縁材料間で線膨張の値の差を小さくしようとした場合には、使用する絶縁材料に対する制約が非常に大きくなり、多層基板の設計が困難になるという問題があった。
そこで、本発明は、多層基板を構成する絶縁材料が制約されることなく、加熱・冷却サイクルによりビルドアップ層に層間剥離が発生することを防止することが可能な多層基板、および多層基板の設計方法を提供することを目的とする。
本発明の一態様に係る多層基板は、
絶縁基材と、前記絶縁基材の少なくとも一方の主面に設けられた導電パターン層とを有する複数の配線基板を積層してなるコア基板と、
前記コア基板を厚さ方向に貫通する貫通孔の内壁面に設けられ、前記複数の配線基板の前記導電パターン層を電気的に接続するめっきスルーホールと、
前記コア基板上に積層され、外側に導電層を有するビルドアップ層と、
を備え、
前記各配線基板の前記導電パターン層は、前記絶縁基材上に設けられ、前記めっきスルーホールに電気的に接続され、かつ前記めっきスルーホールの側面を囲う第1のパターン部と、前記絶縁基材上に設けられ、スペース領域を隔てて前記第1のパターン部の周囲に設けられた第2のパターン部と、を有し、
前記導電層は、平面視して、前記めっきスルーホール、前記第1のパターン部および前記スペース領域を覆い、
前記コア基板の複数の前記導電パターン層のうち、厚さ方向に隣り合う少なくともいずれか1組の導電パターン層については、一方の導電パターン層における前記スペース領域が他方の導電パターン層における前記スペース領域の上方に位置しない
を備えることを特徴とする。
また、前記多層基板において、
前記1組の導電パターン層は、前記導電層の隣に設けられているようにしてもよい。
また、前記多層基板において、
前記各配線基板の前記絶縁基材の両面に前記導電パターン層が設けられ、前記絶縁基材の一方の主面に設けられた前記導電パターン層の前記スペース領域が、前記絶縁基材の他方の主面に設けられた前記導電パターン層の前記スペース領域の上方に位置しないようにしてもよい。
また、前記多層基板において、
前記コア基板は、
前記絶縁基材の両面に前記導電パターン層が設けられ、前記絶縁基材の一方の主面に設けられた前記導電パターン層のスペース領域が、前記絶縁基材の他方の主面に設けられた前記導電パターン層のスペース領域の上方に位置しない、第1の配線基板と、
前記絶縁基材の両面に前記導電パターン層が設けられ、前記絶縁基材の一方の主面に設けられた前記導電パターン層のスペース領域が、前記絶縁基材の他方の主面に設けられた前記導電パターン層のスペース領域の上方に位置する、第2の配線基板と、
を交互に積層したものであってもよい。
本発明の一態様に係る多層基板の設計方法は、
絶縁基材と、前記絶縁基材の少なくとも一方の主面に設けられた導電パターン層とを有する複数の配線基板を積層してなるコア基板と、
前記コア基板を厚さ方向に貫通する貫通孔の内壁面に設けられ、前記複数の配線基板の前記導電パターン層を電気的に接続するめっきスルーホールと、
前記コア基板上に積層され、外側に導電層を有するビルドアップ層と、
を備え、前記導電パターン層が、前記絶縁基材上に設けられ、前記スルーホールに電気的に接続され、かつ前記スルーホールの側面を囲う第1のパターン部と、前記絶縁基材上に設けられ、スペース領域を隔てて前記第1のパターン部を囲う第2のパターン部とを有し、前記導電層は、平面視して、前記スルーホール、前記第1のパターン部および前記スペース領域を覆う、多層基板の、設計方法であって、
前記コア基板の前記複数の配線基板の前記導電パターン層を設計する際、厚さ方向に隣り合う少なくともいずれか1組の導電パターン層については、一方の導電パターン層における前記スペース領域が、他方の導電パターン層における前記スペース領域の上方に位置しないように設計することを特徴とする。
本発明の一態様に係る多層基板では、厚さ方向に隣り合う少なくともいずれか1組の導電パターン層については、一方の導電パターン層における前記スペース領域が、他方の導電パターン層における前記スペース領域の上方に位置しない。これにより、多層基板を加熱した際、めっきスルーホールの周囲の絶縁部材が厚さ方向に伸び難くなり、膨張が抑制される。
よって、本発明によれば、加熱によりビルドアップ層の導電層が変形せず、冷却後にビルドアップ層に層間剥離が発生することを防止することができる。即ち、多層基板の絶縁材料が制約されることなく、加熱・冷却サイクルによりビルドアップ層に層間剥離が発生することを防止することができる。
本発明の第1の実施形態に係る多層基板の一部断面図である。 (a)は本発明の一実施形態に係る多層基板の一部上面図であり、(b)は該多層基板の一部下面図である。 (a)は本発明の一実施形態に係る多層基板を構成する配線基板の一部上面図であり、(b)は該配線基板の一部断面図であり、(c)は該配線基板の一部下面図である。 変形例に係る配線基板の導電パターン層の一部平面図である。 本発明の第2の実施形態に係る多層基板の一部断面図である。 (a),(b)および(c)ともに、従来の多層基板の一部断面図である。
以下、図面を参照しつつ本発明の実施形態について説明する。なお、各図において同等の機能を有する構成要素には同一の符号を付し、同一符号の構成要素の詳しい説明は繰り返さない。
(第1の実施形態)
図1〜図3を参照して本発明の第1の実施形態に係る多層基板1について説明する。図1は多層基板1の一部断面図である。図2(a)は多層基板1の一部上面図であり、図2(b)は多層基板1の一部下面図である。図3(a)は、多層基板1を構成する配線基板11の一部上面図であり、(b)は配線基板11の一部断面図であり、(c)は配線基板11の一部下面図である。図1〜図3のいずれも、めっきスルーホールの周辺領域のみを示している。なお、図1(後述の図5も同様)では、4枚の配線基板11が積層されているが、積層数はこれに限るものではない。
図1に示すように、多層基板1は、コア基板10と、めっきスルーホール15と、ビルドアップ層20とを備えている。
多層基板1は、プリプレグ(絶縁層)21を介してコア基板10の上に導電層22を載置してプレス成形したものである。
コア基板10は、プリプレグ(絶縁層)14を介して複数の配線基板11を積層し、プレス成形してなるものである。ここで、配線基板11は、例えばガラスエポキシからなる絶縁基材(コア材)12と、絶縁基材12上に設けられた導電パターン層13とを有する。導電パターン層13は、銅などからなる金属層を所定のパターンに加工したものであるが、その形状については後ほど詳しく説明する。
以下の説明において、絶縁基材12の上面側に設けられた導電パターン層を導電パターン層13Aと呼び、絶縁基材12の下面側に設けられた導電パターン層を導電パターン層13Bと呼ぶ。また、導電パターン層13は、導電パターン層13Aおよび導電パターン層13Bの総称として用いる。
図1に示すように、コア基板10では、導電パターン層13Aと導電パターン層13Bとが交互に配置されている。
絶縁基材12の厚みは、例えば100μmである。プリプレグ14の厚みは、例えば120μmである。導電パターン層13の厚みは、例えば50μm〜100μmである。
なお、導電パターン層13は、図1に示すように絶縁基材12の両面に設けられていてもよいし、絶縁基材12の片面にのみ設けられていてもよい。
めっきスルーホール15は、コア基板10を厚さ方向に貫通する貫通孔(例えばφ0.3mm)の内壁面に設けられ、複数の配線基板11の導電パターン層13を電気的に接続する。めっきスルーホール15の内部には、例えばエポキシ系の樹脂からなる充填材16が充填されている。
図1に示すように、めっきスルーホール15の上下端の開口部は、導電パターン層13の一部である蓋部13eにより蓋をされている。この蓋部13eが設けられていなくても、本発明による効果を得ることは可能である。
ビルドアップ層20は、プリプレグ21と導電層22を貼り合わせたものである。より詳しくは、ビルドアップ層20は、図1に示すように、コア基板10上に積層されており、プリプレグ21を挟んで、外側に導電層22を有する。
導電層22は、例えば銅箔であり、図2(a)に示すように、平面視して、少なくとも、めっきスルーホール15、ランド部13aおよびスペース領域S1を覆う。なお、コア基板10の下面にもビルドアップ層20が設けられていてもよい。
一方、図2(b)は、多層基板1の下面の導電パターン層13Bの一例を示している。本例は、めっきスルーホール15を周囲の導電パターンに電気的に接続する場合の一例を示したものである。図2(b)に示すように、この導電パターン層13Bのうちランド部13cは、蓋部13eに電気的に接続し、かつ外部に引き出されるように設けられた導電パターンの例である。導電パターン層13Bのうち囲繞パターン部13dは、例えば、他の導電パターンに電気的に接続されていないベタパターンである。なお、導電パターン層13Aにおいても、同様にして、めっきスルーホール15と周囲の導電パターンとの間の電気的接続を行ってもよい。
次に、導電パターン層13の形状について、図3を参照して詳しく説明する。
各配線基板11の導電パターン層13Aは、ランド部(第1のパターン部)13aと、囲繞パターン部(第2のパターン部)13bとを有する。また、各配線基板11の導電パターン層13Bは、ランド部(第1のパターン部)13cと、囲繞パターン部(第2のパターン部)13dとを有する。
ランド部13a,13cは、めっきスルーホール15に電気的に接続され、かつ、めっきスルーホール15の側面を囲う。ランド部13a,13cの形状は、例えば、円形である。図3(a)および図3(c)に示すように、ランド部13aの直径(例えば約2mm)は、ランド部13cの直径(例えば約1mm)よりも大きい。
囲繞パターン部13bは、図3(a)に示すように、スペース領域S1を隔ててランド部13aの周囲に設けられている。囲繞パターン部13dは、図3(c)に示すように、スペース領域S2を隔ててランド部13cの周囲に設けられている。図3に示すように、囲繞パターン部13b(13d)はランド部13a(13c)を完全に囲っている。
なお、囲繞パターン部13b,13dの形状については、ランド部13a,13cを完全に囲うものに限られず、部分的に囲うものであってもよい。また、囲繞パターン部は複数のパターンにより構成されてもよい。例えば、囲繞パターン部13bは、図4に示すように、ランド部13aを部分的に囲うベタパターン13b1と、信号が通る配線パターン13b2とから構成されてもよい。このように、本実施形態の囲繞パターン部は、ランド部を完全に囲わなくてもよいし、また、複数のパターンによりランド部を囲ってもよい。
本実施形態の多層基板1では、図1および図3に示すように、導電パターン層13Aにおけるスペース領域S1が、導電パターン層13Bにおけるスペース領域S2の上方に位置しない。換言すれば、絶縁基材12およびプリプレグ14が、コア基板10の厚さ方向に見て一直線上に連続しないように、導電パターン層13により遮られている。
これにより、多層基板1を加熱した際、めっきスルーホール15の周囲の絶縁部材(絶縁基材12およびプリプレグ14)が厚さ方向に伸び難くなり、膨張が抑制される。また、めっきスルーホール15内部の充填材16についても、めっきスルーホール15の周囲が伸び難くなるために膨張が抑制される。
よって、第1の実施形態によれば、加熱により導電層22が変形せず、冷却後にビルドアップ層20に層間剥離が発生することを防止することができる。即ち、多層基板1を構成する絶縁材料(絶縁基材12、プリプレグ14および充填材16など)が制約されることなく、加熱・冷却サイクルによりビルドアップ層20のプリプレグ21内に層間剥離が発生することを防止することができる。
(第2の実施形態)
次に、図5を参照して本発明の第2の実施形態に係る多層基板1Aについて説明する。図5は多層基板1Aの一部断面図を示している。図5は、めっきスルーホールの周辺領域のみを示している。
第2の実施形態と第1の実施形態との相違点の一つは、導電パターン層13の構成である。本実施形態では、配線基板11は2種類(配線基板11Aおよび11B)ある。以下、第1の実施形態との相違点を中心に説明する。
図5に示すように、多層基板1Aのコア基板10は、プリプレグ14を介して配線基板11Aと配線基板11Bとを交互に積層したものとして構成されている。
配線基板11Aは、第1の実施形態の配線基板11と同じ構成を有する。即ち、絶縁基材12の両面に導電パターン層13が設けられ、導電パターン層13Aのスペース領域S1は、導電パターン層13Bのスペース領域S2の上方に位置しない。
一方、配線基板11Bでは、導電パターン層13Aのスペース領域S1は導電パターン層13Bのスペース領域S2の上方に位置する。即ち、スペース領域S1とスペース領域S2とが平面視して重なるように設けられている。
第2の実施形態に係る多層基板1Aによっても、絶縁基材12およびプリプレグ14は、コア基板10の厚さ方向に見て一直線上に連続しないように、導電パターン層13により遮られている。
よって、第2の実施形態によれば、加熱により導電層22が変形せず、冷却後にビルドアップ層20に層間剥離が発生することを防止することができる。即ち、第2の実施形態によっても、多層基板を構成する絶縁材料(絶縁基材12、プリプレグ14および充填材16など)が制約されることなく、加熱・冷却サイクルによりビルドアップ層20のプリプレグ21内に層間剥離が発生することを防止することができる。
本発明による多層基板は、上記の第1および第2の実施形態に限るものではない。コア基板10の複数の導電パターン層13のうち、厚さ方向に隣り合う少なくともいずれか1組の導電パターン層13,13について、一方の導電パターン層におけるスペース領域S1が、他方の導電パターン層におけるスペース領域S2の上方に位置しないように導電パターン層が構成されていれば、本発明の効果を得ることができる。
例えば、1組の導電パターン層13,13を導電層22の隣に設けてもよい。即ち、コア基板10の最外層に位置する配線基板11の両面に導電パターン層13A,13Bを設け、導電パターン層13Aのスペース領域S1が、導電パターン層13Bのスペース領域S2の上方に位置しないようにしてもよい。導電層22に近い層に設けることにより、1組の導電パターン層13,13であっても、層間剥離を防止する効果を得ることができる。
(第3の実施形態)
本発明は、コア基板と、該コア基板に設けられためっきスルーホールと、ビルドアップ層とを備える多層基板を設計する方法にも適用可能である。即ち、このような多層基板を設計する際、厚さ方向に隣り合う少なくともいずれか1組の導電パターン層については、一方の導電パターン層におけるスペース領域S1が、他方の導電パターン層におけるスペース領域S2の上方に位置しないように設計すればよい。これにより、ガラス転位温度や線膨張の値によって、使用する絶縁材料が制約されることなく、多層基板を設計することができる。
上記の記載に基づいて、当業者であれば、本発明の追加の効果や種々の変形を想到できるかもしれないが、本発明の態様は、上述した個々の実施形態に限定されるものではない。異なる実施形態にわたる構成要素を適宜組み合わせてもよい。特許請求の範囲に規定された内容及びその均等物から導き出される本発明の概念的な思想と趣旨を逸脱しない範囲で種々の追加、変更及び部分的削除が可能である。
1,1A,100 多層基板
10,110 コア基板
11,11A,11B,111 配線基板
12,112 絶縁基材(コア材)
13,13A,13B,113 導電パターン層
13a,13c ランド部(第1のパターン部)
13b,13d 囲繞パターン部(第2のパターン部)
13b1 ベタパターン
13b2 配線パターン
13e 蓋部
14,21,114,121 プリプレグ
15,115 めっきスルーホール
16,116 充填材
20,120 ビルドアップ層
22,122 導電層
A 絶縁領域
B 剥離面
S,S1,S2 スペース領域

Claims (5)

  1. ガラスエポキシからなる絶縁基材と、前記絶縁基材の少なくとも一方の主面に設けられた導電パターン層とを有する複数の配線基板を積層してなるコア基板と、
    前記コア基板を厚さ方向に貫通する貫通孔の内壁面に設けられ、前記複数の配線基板の前記導電パターン層を電気的に接続するめっきスルーホールと、
    前記コア基板上に積層されたプリプレグおよび前記プリプレグの外側に貼り合わされた導電層を有するビルドアップ層と、
    を備え、
    前記各配線基板の前記導電パターン層は、前記絶縁基材上に設けられ、前記めっきスルーホールに電気的に接続され、かつ前記めっきスルーホールの側面を囲う第1のパターン部と、前記絶縁基材上に設けられ、スペース領域を隔てて前記第1のパターン部の周囲に設けられた第2のパターン部と、を有し、
    前記導電層は、平面視して、前記めっきスルーホール、前記第1のパターン部および前記スペース領域を覆い、前記導電層は、前記めっきスルーホールと層間接続されておらず、
    前記コア基板の複数の前記導電パターン層のうち、厚さ方向に隣り合う少なくともいずれか1組の導電パターン層については、一方の導電パターン層における前記スペース領域が他方の導電パターン層における前記スペース領域の上方に位置しないことを特徴とする多層基板。
  2. 前記1組の導電パターン層は、前記導電層の隣に設けられていることを特徴とする請求項1に記載の多層基板。
  3. 前記各配線基板の前記絶縁基材の両面に前記導電パターン層が設けられ、前記絶縁基材の一方の主面に設けられた前記導電パターン層の前記スペース領域が、前記絶縁基材の他方の主面に設けられた前記導電パターン層の前記スペース領域の上方に位置しないことを特徴とする請求項1に記載の多層基板。
  4. 前記コア基板は、
    前記絶縁基材の両面に前記導電パターン層が設けられ、前記絶縁基材の一方の主面に設けられた前記導電パターン層のスペース領域が、前記絶縁基材の他方の主面に設けられた前記導電パターン層のスペース領域の上方に位置しない、第1の配線基板と、
    前記絶縁基材の両面に前記導電パターン層が設けられ、前記絶縁基材の一方の主面に設けられた前記導電パターン層のスペース領域が、前記絶縁基材の他方の主面に設けられた前記導電パターン層のスペース領域の上方に位置する、第2の配線基板と、
    を交互に積層したものであることを特徴とする請求項1に記載の多層基板。
  5. ガラスエポキシからなる絶縁基材および前記絶縁基材の少なくとも一方の主面に設けられた導電パターン層を有する複数の配線基板を積層してなるコア基板と、前記コア基板を厚さ方向に貫通する貫通孔の内壁面に設けられ、前記複数の配線基板の前記導電パターン層を電気的に接続するめっきスルーホールと、前記コア基板上に積層されたプリプレグおよび前記プリプレグの外側に貼り合わされた導電層を有するビルドアップ層と、を備え、前記導電パターン層が、前記絶縁基材上に設けられ、前記めっきスルーホールに電気的に接続され、かつ前記めっきスルーホールの側面を囲う第1のパターン部と、前記絶縁基材上に設けられ、スペース領域を隔てて前記第1のパターン部を囲う第2のパターン部とを有し、前記導電層は、平面視して、前記めっきスルーホール、前記第1のパターン部および前記スペース領域を覆い、前記めっきスルーホールと層間接続されていない、多層基板の、設計方法であって、
    前記コア基板の前記複数の配線基板の前記導電パターン層を設計する際、厚さ方向に隣り合う少なくともいずれか1組の導電パターン層については、一方の導電パターン層における前記スペース領域が、他方の導電パターン層における前記スペース領域の上方に位置しないように設計することを特徴とする多層基板の設計方法。
JP2012277260A 2012-12-19 2012-12-19 多層基板、および多層基板の設計方法 Active JP6165436B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2012277260A JP6165436B2 (ja) 2012-12-19 2012-12-19 多層基板、および多層基板の設計方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012277260A JP6165436B2 (ja) 2012-12-19 2012-12-19 多層基板、および多層基板の設計方法

Publications (2)

Publication Number Publication Date
JP2014120736A JP2014120736A (ja) 2014-06-30
JP6165436B2 true JP6165436B2 (ja) 2017-07-19

Family

ID=51175303

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012277260A Active JP6165436B2 (ja) 2012-12-19 2012-12-19 多層基板、および多層基板の設計方法

Country Status (1)

Country Link
JP (1) JP6165436B2 (ja)

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11214846A (ja) * 1998-01-28 1999-08-06 Ibiden Co Ltd 多層プリント配線板
JP2007150111A (ja) * 2005-11-29 2007-06-14 Ngk Spark Plug Co Ltd 配線基板
JP5294828B2 (ja) * 2008-01-28 2013-09-18 京セラ株式会社 積層基板

Also Published As

Publication number Publication date
JP2014120736A (ja) 2014-06-30

Similar Documents

Publication Publication Date Title
TWI645519B (zh) 元件內埋式封裝載板及其製作方法
TWI413475B (zh) 電氣結構製程及電氣結構
JP5610064B2 (ja) 部品内蔵樹脂基板およびその製造方法
JP2010135418A (ja) 配線基板及び電子部品装置
JP2010212652A (ja) 配線板及びその製造方法
JP2008198999A (ja) 電子素子内蔵印刷回路基板及びその製造方法
KR101506794B1 (ko) 인쇄회로기판 및 그 제조방법
JP2017157792A (ja) 電子部品内蔵基板及びその製造方法
US10186486B2 (en) Wiring board
JP2008016844A (ja) プリント基板及びその製造方法
JP2016063130A (ja) プリント配線板および半導体パッケージ
TWI466610B (zh) 封裝結構及其製作方法
JP5555368B1 (ja) 配線基板の製造方法
JP5027193B2 (ja) 配線板及びその製造方法
JP2013207149A (ja) トロイダルコイル
JP2014082441A (ja) 多層型コアレス基板及びその製造方法
JP2016195238A (ja) 配線基板及び半導体パッケージ
KR101905879B1 (ko) 인쇄회로기판 및 그의 제조 방법
JP2014216423A (ja) 配線基板、配線基板の製造方法
JP6165436B2 (ja) 多層基板、および多層基板の設計方法
KR101483874B1 (ko) 인쇄회로기판
JP2017143096A (ja) 配線基板、半導体装置及び配線基板の製造方法
JP2012204733A (ja) 配線基板
JP2017152448A (ja) 多数個取り配線基板
JP2016127134A (ja) 配線基板

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150525

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20160223

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160301

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160428

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20160524

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160815

A911 Transfer of reconsideration by examiner before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20160825

A912 Removal of reconsideration by examiner before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20161028

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170621

R150 Certificate of patent or registration of utility model

Ref document number: 6165436

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150