JP6143590B2 - 記憶素子及びプログラマブルロジックデバイス - Google Patents

記憶素子及びプログラマブルロジックデバイス Download PDF

Info

Publication number
JP6143590B2
JP6143590B2 JP2013147153A JP2013147153A JP6143590B2 JP 6143590 B2 JP6143590 B2 JP 6143590B2 JP 2013147153 A JP2013147153 A JP 2013147153A JP 2013147153 A JP2013147153 A JP 2013147153A JP 6143590 B2 JP6143590 B2 JP 6143590B2
Authority
JP
Japan
Prior art keywords
transistor
film
wiring
oxide semiconductor
drain
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2013147153A
Other languages
English (en)
Other versions
JP2014038684A (ja
JP2014038684A5 (ja
Inventor
池田　隆之
隆之 池田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP2013147153A priority Critical patent/JP6143590B2/ja
Publication of JP2014038684A publication Critical patent/JP2014038684A/ja
Publication of JP2014038684A5 publication Critical patent/JP2014038684A5/ja
Application granted granted Critical
Publication of JP6143590B2 publication Critical patent/JP6143590B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/70—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates the floating gate being an electrode shared by two or more components
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
    • H03K19/173—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components
    • H03K19/177—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components arranged in matrix form
    • H03K19/17748—Structural details of configuration resources
    • H03K19/17764—Structural details of configuration resources for reliability
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0408—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors
    • G11C16/0433—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors comprising cells containing a single floating gate transistor and one or more separate select transistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
    • H03K19/173—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components
    • H03K19/177—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components arranged in matrix form
    • H03K19/17748—Structural details of configuration resources
    • H03K19/17758—Structural details of configuration resources for speeding up configuration or reconfiguration
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
    • H03K19/173—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components
    • H03K19/177—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components arranged in matrix form
    • H03K19/17748—Structural details of configuration resources
    • H03K19/1776—Structural details of configuration resources for memories
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/80—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs
    • H10D84/811—Combinations of field-effect devices and one or more diodes, capacitors or resistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/80—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs
    • H10D84/82—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components
    • H10D84/83—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components of only insulated-gate FETs [IGFET]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/90—Masterslice integrated circuits
    • H10D84/903—Masterslice integrated circuits comprising field effect technology
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/421—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs having a particular composition, shape or crystalline structure of the active layer
    • H10D86/423—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs having a particular composition, shape or crystalline structure of the active layer comprising semiconductor materials not belonging to the Group IV, e.g. InGaZnO
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/60—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs wherein the TFTs are in active matrices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D88/00—Three-dimensional [3D] integrated devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Semiconductor Memories (AREA)
  • Thin Film Transistor (AREA)
  • Dram (AREA)
  • Non-Volatile Memory (AREA)
  • Electronic Switches (AREA)
  • Logic Circuits (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Description

本発明は、記憶素子に関する。特に、チャネルが酸化物半導体層に形成されるトランジスタがオフすることによって浮遊状態となるノードにおいてデータを保持する記憶素子に関する。また、当該記憶素子を有する半導体装置（例えば、プログラマブルロジックデバイス）に関する。
活性層の材料として酸化物半導体を適用したトランジスタの開発が進められている。例えば、特許文献１では、当該トランジスタがオフすることによって浮遊状態となるノードにおいてデータを保持することが可能な記憶素子が開示されている。なお、当該記憶素子は、不揮発性の記憶素子としての特徴を備えている（特許文献１の段落００４４等を参照）。
特開２０１１−１７１７０２号公報
各種の電子機器を駆動させるためには、電位レベルの異なる複数の電源電位が必要となる。例えば、デジタル回路を駆動させるためには、少なくとも、データ「１」に対応する高電源電位及びデータ「０」に対応する低電源電位が必要となる。なお、電子機器を駆動させるために必要な電源電位数は少ない方が好ましい。当該電子機器の構成を簡素化するためである。
特許文献１で開示される記憶素子であれば、データ「１」に対応する高電源電位及びデータ「０」に対応する低電源電位のみを用いて駆動させることが好ましい。ただし、特許文献１で開示される記憶素子においては、Ｎチャネル型トランジスタのソース及びドレインを介して所望のノードにデータが書き込まれている。この場合、データ「１」に対応する高電源電位と同一の電位を当該ノードに書き込むことはできない。
具体的には、当該ノードに対してデータ「１」に対応する高電源電位を書き込む場合、ゲート及びドレインに当該高電源電位が供給された状態で当該トランジスタがオンする。そして、当該トランジスタは、ソースの電位が当該高電源電位から当該トランジスタのしきい値電圧分下降した電位まで上昇した時点でオフする。なお、当該ノードは、当該トランジスタのソースに電気的に接続されることになる。よって、当該ノードの電位は、当該高電源電位から当該トランジスタのしきい値電圧分下降した電位を超えて上昇することはない。
ここで、当該ノードの電位がデータ「１」に対応する高電源電位よりも低い電位となる場合には、データの検出が遅延する、又はデータの検出が困難となるといった問題が生じる可能性がある。この点に鑑み、本発明の一態様は、電源電位数を増加させることなく所望の電位をデータとして保持することが可能な記憶素子を提供することを目的の一とする。
本発明の一態様は、トランジスタがオフすることによって浮遊状態となるノードにおいてデータを保持する記憶素子であって、当該トランジスタのゲートの電位をゲートとソース間の容量結合によって上昇させることが可能な構成を有する記憶素子である。
例えば、本発明の一態様は、第１のＮチャネル型トランジスタがオフすることによって浮遊状態となるノードにおいてデータを保持する記憶素子であって、高電源電位又は低電源電位が供給される第１の配線と、高電源電位が供給される第２の配線と、ゲートが第２の配線に電気的に接続され、ソース及びドレインの一方が第１の配線に電気的に接続され、ソース及びドレインの他方が第１のＮチャネル型トランジスタのゲートに電気的に接続されている第２のＮチャネル型トランジスタと、を有する記憶素子である。
本発明の一態様の記憶素子においては、第１の配線の電位をデータ「１」に対応する高電源電位に上昇させることで、第１のトランジスタのゲートの電位を上昇させることが可能である。詳細に述べると、当該高電源電位から第２のトランジスタのしきい値電圧分下降した電位まで上昇させることが可能である。この場合、第１のトランジスタは、オンする。そして、当該記憶素子においては、当該第１のトランジスタのドレインの電位を当該高電源電位に上昇させることが可能である。この場合、第１のトランジスタのゲートの電位は、第１のトランジスタのゲートとソース間の容量結合によって、さらに上昇する。よって、第１のトランジスタのソースの電位を当該高電源電位まで上昇させることが可能となる。すなわち、当該記憶素子においてデータの保持が行われるノードの電位を当該高電源電位まで上昇させることが可能となる。その結果、当該記憶素子においては、データの検出の高速化及び容易化を図ることが可能となる。
記憶素子の（Ａ）構成例を示す図、（Ｂ）〜（Ｆ）駆動方法例を示す図。 （Ａ）〜（Ｄ）記憶素子の具体例を示す図。 記憶素子の具体例を示す図。 記憶素子の（Ａ）構成例を示す図、（Ｂ）〜（Ｆ）駆動方法例を示す図。 記憶装置の構成例を示す図。 （Ａ）プログラマブルロジックデバイスの構成例を示す図、（Ｂ）スイッチマトリクスの構成例を示す図。 （Ａ）配線選択回路の構成例を示す図、（Ｂ）プログラマブルスイッチの構成例を示す図。 プログラマブルスイッチの構成例を示す図。 トランジスタの構造例を示す図。 記憶素子の構造例を示す図。 （Ａ）〜（Ｆ）電子機器の具体例を示す図。
以下では、本発明の一態様について詳細に説明する。ただし、本発明は以下の説明に限定されず、本発明の趣旨およびその範囲から逸脱することなくその形態を様々に変更し得る。したがって、本発明は以下に示す記載内容に限定して解釈されるものではない。
＜記憶素子の構成例＞
図１（Ａ）は、本発明の一態様の記憶素子の構成例を示す回路図である。図１（Ａ）に示す記憶素子は、チャネルが酸化物半導体層に形成されるトランジスタ１と、トランジスタ１がオフすることによって浮遊状態となるノード（Ｎｏｄｅ）と、ゲートが高電源電位（ＶＤＤ）を供給する配線に電気的に接続され、ソース及びドレインの一方が高電源電位（ＶＤＤ）又は低電源電位（ＶＳＳ）を供給する配線に電気的に接続され、ソース及びドレインの他方がトランジスタ１のゲートに電気的に接続されているトランジスタ２とを有する。なお、図１（Ａ）に示す記憶素子においては、ノード（Ｎｏｄｅ）においてデータを保持することが可能である。また、トランジスタ１、２は、Ｎチャネル型トランジスタである。
なお、トランジスタ２の活性層の材料として、各種の半導体材料を適用することが可能である。例えば、シリコン又はゲルマニウムなどの材料を適用することが可能である。また、化合物半導体又は酸化物半導体を適用することも可能である。なお、酸化物半導体を適用する場合、トランジスタ１と同一工程でトランジスタ２を作製することが可能である点で好ましい。また、シリコン又は化合物半導体などを適用する場合、トランジスタ１のゲートにおける電荷の充放電を高速で行うことが可能である点で好ましい。
＜記憶素子の駆動方法例＞
図１（Ｂ）〜（Ｆ）は、図１（Ａ）に示す記憶素子の駆動方法例を示す回路図である。具体的には、図１（Ｂ）〜（Ｆ）は、当該記憶素子にデータ「１」に対応する高電源電位（ＶＤＤ）を書き込む場合の駆動方法例を示している。なお、図１（Ｂ）〜（Ｆ）では、オンしているトランジスタにはサークル（○）を付し、オフしているトランジスタにはクロス（×）を付している。
まず、トランジスタ２のソース及びドレインの一方に電気的に接続されている配線の電位を低電源電位（ＶＳＳ）から高電源電位（ＶＤＤ）へと上昇させる（図１（Ｂ）参照）。これにより、トランジスタ１のゲートの電位が上昇する。よって、トランジスタ１がオンする。ここで、トランジスタ１のソース及びドレインを介してノード（Ｎｏｄｅ）に電気的に接続されている配線の電位は、低電源電位（ＶＳＳ）である。よって、ノード（Ｎｏｄｅ）の電位は、低電源電位（ＶＳＳ）となる。なお、トランジスタ２は、トランジスタ１のゲートの電位が高電源電位（ＶＤＤ）からトランジスタ２のしきい値電圧（Ｖｔｈ２）分下降した電位まで上昇した時点でオフする（図１（Ｃ）参照）。
次いで、トランジスタ１のソース及びドレインを介してノード（Ｎｏｄｅ）に電気的に接続されている配線の電位を低電源電位（ＶＳＳ）から高電源電位（ＶＤＤ）へと上昇させる（図１（Ｄ）参照）。これにより、ノード（Ｎｏｄｅ）の電位が上昇する。また、トランジスタ１のゲートとソース（ノード（Ｎｏｄｅ））間の容量結合によって、トランジスタ１のゲートの電位が上昇する。よって、ノード（Ｎｏｄｅ）の電位は、高電源電位（ＶＤＤ）まで上昇する（図１（Ｅ）参照）。
次いで、トランジスタ２のソース及びドレインの一方に電気的に接続されている配線の電位を高電源電位（ＶＤＤ）から低電源電位（ＶＳＳ）へと下降させる（図１（Ｆ）参照）。これにより、トランジスタ２がオンする。そして、トランジスタ１のゲートの電位が低電源電位（ＶＳＳ）まで下降する。よって、トランジスタ１がオフする。
以上によって、図１（Ａ）に示す記憶素子にデータ「１」を書き込むことが可能である。
上述したように、図１（Ａ）に示す記憶素子では、高電源電位（ＶＤＤ）からトランジスタ１のしきい値電圧分下降した電位よりも高い電位をデータとして保持することが可能である。これにより、当該記憶素子においては、データの検出の高速化及び容易化を図ることが可能となる。
＜記憶素子の具体例＞
図２（Ａ）〜（Ｄ）、図３は、図１（Ａ）に示す記憶素子の具体例を示す図である。
＜（１）具体例１＞
図２（Ａ）に示す記憶素子は、配線５〜９と、ゲートが高電源電位（ＶＤＤ）を供給する配線に電気的に接続され、ソース及びドレインの一方が配線６に電気的に接続されているトランジスタ２と、ゲートがトランジスタ２のソース及びドレインの他方に電気的に接続され、ソース及びドレインの一方が配線５に電気的に接続され、ソース及びドレインの他方がノードＡに電気的に接続されているトランジスタ１と、一方の電極がノードＡに電気的に接続され、他方の電極が配線７に電気的に接続されているキャパシタ３と、ゲートがノードＡに電気的に接続され、ソース及びドレインの一方が配線８に電気的に接続され、ソース及びドレインの他方が配線９に電気的に接続されているトランジスタ４とを有する。
なお、図２（Ａ）に示す記憶素子においては、ノードＡにおいてデータを保持することが可能である。具体的には、図２（Ａ）に示す記憶素子においては、データに応じてトランジスタ４のスイッチングを制御することが可能である。そして、トランジスタ４がオンしているかオフしているかを判別することによって当該データを読み出すことが可能である。
また、トランジスタ４は、Ｎチャネル型トランジスタである。また、トランジスタ４の活性層の材料として、トランジスタ２と同様、各種の半導体材料を適用することが可能である。なお、トランジスタ２、４の活性層の材料として酸化物半導体を適用する場合、トランジスタ１と同一工程でトランジスタ２、４を作製することが可能である点で好ましい。また、トランジスタ４の活性層の材料としてシリコン又は化合物半導体などを適用する場合、トランジスタ４がオンしているかオフしているかを高速で判別することが可能である点で好ましい。
また、トランジスタ２の活性層の材料とトランジスタ４の活性層の材料が異なる場合、トランジスタ２、４のそれぞれとして最適なトランジスタを採用することができる点で好ましい。具体的には、トランジスタ２としては耐圧の高いトランジスタを適用することが好ましい。図２（Ａ）に示す記憶素子においては、トランジスタ２のソース及びドレインの他方（トランジスタ１のゲート）の電位が高電源電位（ＶＤＤ）を超える高電位となるからである。他方、トランジスタ４としては、移動度の高いトランジスタを採用することが好ましい。この点に鑑みると、トランジスタ２の活性層の材料として酸化物半導体を適用し、且つトランジスタ４の活性層の材料としてシリコン又は化合物半導体などを適用することが好ましい。ゲート絶縁膜を厚くすることなどによって高耐圧化が図られたトランジスタ１、２を同一工程で作製することが可能であると共にトランジスタ４の高移動度化を図ることが可能であるからである。
また、配線５、６は、高電源電位（ＶＤＤ）又は低電源電位（ＶＳＳ）が供給される配線である。また、配線７は、高電源電位（ＶＤＤ）又は低電源電位（ＶＳＳ）が供給される配線としてもよいし、高電源電位（ＶＤＤ）又は低電源電位（ＶＳＳ）の一方のみが供給される配線としてもよい。また、配線８、９は、高電源電位（ＶＤＤ）又は低電源電位（ＶＳＳ）が供給される配線としてもよいし、他の回路と当該記憶素子を電気的に接続させる配線としてもよい。
＜（２）具体例２＞
図２（Ｂ）に示す記憶素子は、図２（Ａ）に示す記憶素子が有するトランジスタ４をトランジスタ１０に置換した構成を有する。なお、トランジスタ１０は、Ｐチャネル型トランジスタである。また、トランジスタ１０の活性層の材料として、トランジスタ２と同様、各種の半導体材料を適用することが可能である。
＜（３）具体例３＞
図２（Ｃ）に示す記憶素子は、図２（Ａ）に示す記憶素子が有するトランジスタ４、配線８、９を削除した構成を有する。なお、図２（Ｃ）に示す記憶素子においては、キャパシタ３に電荷を蓄積させることでデータを保持する。そして、トランジスタ１をオンさせた後の配線５の電位の変動を検出することで当該データを読み出すことが可能である。
＜（４）具体例４＞
図２（Ｄ）に示す記憶素子は、図２（Ａ）に示す記憶素子に、ゲートが配線１２に電気的に接続され、ソース及びドレインの一方がトランジスタ４のソース及びドレインの他方に電気的に接続され、ソース及びドレインの他方が配線９に電気的に接続されているトランジスタ１１を付加した構成を有する。なお、図２（Ｄ）に示す記憶素子においては、配線１２の電位を制御することで当該記憶素子に保持されたデータを読み出すか否かを選択することが可能である。
なお、トランジスタ１１は、Ｎチャネル型トランジスタである。また、トランジスタ１１の活性層の材料として、トランジスタ２と同様、各種の半導体材料を適用することが可能である。
＜（５）具体例５＞
図２（Ｄ）に示す記憶素子においてトランジスタ４、１１をＰチャネル型トランジスタに置換した構成とすることも可能である。なお、当該Ｐチャネル型トランジスタの活性層の材料として、トランジスタ２と同様、各種の半導体材料を適用することが可能である。
＜（６）具体例６＞
図３に示す記憶素子は、図２（Ａ）に示す記憶素子に、入力端子がノードＡに電気的に接続されているインバータ１３と、ゲートがインバータ１３の出力端子に電気的に接続され、ソース及びドレインの一方が配線８に電気的に接続され、ソース及びドレインの他方が配線９に電気的に接続されているトランジスタ１４とを付加した構成を有する。なお、トランジスタ１４は、Ｐチャネル型トランジスタである。また、インバータ１３を構成するトランジスタ及びトランジスタ１４の活性層の材料として、トランジスタ２と同様、各種の半導体材料を適用することが可能である。
＜記憶素子の変形例＞
図４（Ａ）は、本発明の一態様の記憶素子の変形例を示す回路図である。図４（Ａ）に示す記憶素子は、トランジスタ１００と、トランジスタ１００がオフすることによって浮遊状態となるノード（Ｎｏｄｅ２）と、ゲートが低電源電位（ＶＳＳ）を供給する配線に電気的に接続され、ソース及びドレインの一方が高電源電位（ＶＤＤ）又は低電源電位（ＶＳＳ）を供給する配線に電気的に接続され、ソース及びドレインの他方がトランジスタ１００のゲートに電気的に接続されているトランジスタ２００とを有する。なお、図４（Ａ）に示す記憶素子においては、ノード（Ｎｏｄｅ２）においてデータを保持することが可能である。また、トランジスタ１００、２００は、Ｐチャネル型トランジスタである。
なお、トランジスタ１００、２００の活性層の材料として、各種の半導体材料を適用することが可能である。例えば、シリコン又はゲルマニウムなどの材料を適用することが可能である。また、化合物半導体又は酸化物半導体を適用することも可能である。
図４（Ｂ）〜（Ｆ）は、図４（Ａ）に示す記憶素子の駆動方法例を示す回路図である。具体的には、図４（Ｂ）〜（Ｆ）は、当該記憶素子にデータ「０」に対応する低電源電位（ＶＳＳ）を書き込む場合の駆動方法例を示している。なお、図４（Ｂ）〜（Ｆ）では、オンしているトランジスタにはサークル（○）を付し、オフしているトランジスタにはクロス（×）を付している。
まず、トランジスタ２００のソース及びドレインの一方に電気的に接続されている配線の電位を高電源電位（ＶＤＤ）から低電源電位（ＶＳＳ）へと下降させる（図４（Ｂ）参照）。これにより、トランジスタ１００のゲートの電位が下降する。よって、トランジスタ１００がオンする。ここで、トランジスタ１００のソース及びドレインを介してノード（Ｎｏｄｅ２）に電気的に接続されている配線の電位は、高電源電位（ＶＤＤ）である。よって、ノード（Ｎｏｄｅ２）の電位は、高電源電位（ＶＤＤ）となる。なお、トランジスタ２００は、トランジスタ１００のゲートの電位が低電源電位（ＶＳＳ）からトランジスタ２００のしきい値電圧（Ｖｔｈ２００）分上昇した電位まで下降した時点でオフする（図４（Ｃ）参照）。
次いで、トランジスタ１００のソース及びドレインを介してノード（Ｎｏｄｅ２）に電気的に接続されている配線の電位を高電源電位（ＶＤＤ）から低電源電位（ＶＳＳ）へと下降させる（図４（Ｄ）参照）。これにより、ノード（Ｎｏｄｅ２）の電位が下降する。また、トランジスタ１００のゲートとソース（ノード（Ｎｏｄｅ２））間の容量結合によって、トランジスタ１００のゲートの電位が下降する。よって、ノード（Ｎｏｄｅ２）の電位は、低電源電位（ＶＳＳ）まで下降する（図４（Ｅ）参照）。
次いで、トランジスタ２００のソース及びドレインの一方に電気的に接続されている配線の電位を低電源電位（ＶＳＳ）から高電源電位（ＶＤＤ）へと上昇させる（図４（Ｆ）参照）。これにより、トランジスタ２００がオンする。そして、トランジスタ１００のゲートの電位が高電源電位（ＶＤＤ）まで上昇する。よって、トランジスタ１００がオフする。
以上によって、図４（Ａ）に示す記憶素子にデータ「０」を書き込むことが可能である。
上述したように、図４（Ａ）に示す記憶素子では、低電源電位（ＶＳＳ）からトランジスタ１００のしきい値電圧分上昇した電位よりも低い電位をデータとして保持することが可能である。これにより、当該記憶素子においては、データの検出の高速化及び容易化を図ることが可能となる。
＜記憶素子の応用例＞
図５〜図８は、上述した記憶素子を有する半導体装置の一例を示す図である。
＜（１）応用例１＞
図５は、上述した記憶素子を有する記憶装置の一例を示す図である。図５に示す記憶装置は、マトリクス状に配設された複数の記憶素子２０を有する記憶素子アレイ２１と、複数の記憶素子２０に対して選択的にデータの書き込み及び読み出しを行うことが可能な駆動回路２２、２３とを有する。
＜（２）応用例２＞
図６〜８は、上述した記憶素子を有するプログラマブルロジックデバイスの一例を示す図である。
図６（Ａ）に示すプログラマブルロジックデバイスは、複数の論理回路を有する複数の論理ブロック３０と、複数の論理ブロック３０と電気的に接続された複数の配線３１と、複数の配線３１が交差する部分に設けられたスイッチマトリクス３２と、を有する。複数の論理ブロック３０は、図６（Ａ）に示すように、マトリクス状に設けることが好ましい。配線３１は、各論理ブロック３０の間に少なくとも１本以上設けられるように、行方向または列方向に延設して設けられる。また、行方向に延設された複数の配線３１と列方向に延設された複数の配線３１とが交差する部分にスイッチマトリクス３２が設けられる。図６（Ａ）に示すように、複数の論理ブロック３０の外周部を囲むように複数の配線３１および複数のスイッチマトリクス３２が設けられる。
なお、論理ブロック３０は必ずしもマトリクス状に間隔を空けて設ける必要はなく、例えば、複数の論理ブロック３０の間に配線３１を設けずに、行方向または列方向に隣接させて設けて設置してもよい。その場合、配線３１は、行方向または列方向に隣接された複数の論理ブロック群の間に少なくとも１本以上設けられる。また、行方向に延設された複数の配線３１または列方向に延設された複数の配線３１が交差する部分にスイッチマトリクス３２が設けられる。また、複数の論理ブロック３０の外周部を囲むように複数の配線３１および複数のスイッチマトリクス３２を設けても良い。論理ブロック３０を構成する論理回路は、任意の論理回路を用いることができ、論理ゲートを用いても良いし、論理ゲートを組み合わせた組み合わせ論理回路を用いても良い。
また、論理ブロック３０、配線３１およびスイッチマトリクス３２の個数は適宜設定すればよく、図６（Ａ）に示す数に限られるものではない。
また、プログラマブルロジックデバイスは、更に、マルチプライヤ（乗算器）や、ＲＡＭ（Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）ブロックや、ＰＬＬ（Ｐｈａｓｅ Ｌｏｃｋｅｄ Ｌｏｏｐ）ブロックや、Ｉ／Ｏ（Ｉｎｐｕｔ／Ｏｕｔｐｕｔ）エレメントを有していてもよい。マルチプライヤ（乗算器）は、複数のデータの乗算を高速で行う機能を有する。ＲＡＭブロックは、メモリとして任意のデータを記憶する機能を有する。ＰＬＬブロックは、クロック信号をプログラマブルロジックデバイス内部の回路に供給する機能を有する。Ｉ／Ｏエレメントは、プログラマブルロジックデバイスと外部回路との信号の受け渡しを制御する機能を有する。
論理ブロック３０は、複数の論理回路を有しており、当該複数の論理回路から所望の論理回路を選択して接続することにより、所望の論理機能を有する論理回路を形成することができる。このような論理ブロック３０は、格納されたデータに応じて接続の切り替えを行うスイッチを設け、当該スイッチを介して複数の論理回路を接続する構成とすることにより形成することができる。
また、上記のような論理ブロック３０は、複数の論理回路を用いてルックアップテーブルを構成することにより形成することもできる。ここで、ルックアップテーブルは、入力信号に対して、各論理ブロックに設けられたメモリに格納されたデータに応じた演算処理を行って出力信号を出力することができる。
また、論理ブロック３０には、フリップフロップやカウンタ回路などの順序回路が含まれてもよく、例えば、シフトレジスタなどを一緒に設けても良い。
図６（Ａ）に示すスイッチマトリクス３２の構成を図６（Ｂ）に示す。スイッチマトリクス３２は、図６（Ｂ）に示すように、行方向に延設された複数の配線３１の一と列方向に延設された複数の配線３１の一とが交差する部分に配線選択回路３３を有する。
さらに図６（Ｂ）に示す配線選択回路３３の構成を図７（Ａ）に示す。配線選択回路３３は、配線３１ａ乃至配線３１ｄ、およびプログラマブルスイッチ４０ａ乃至プログラマブルスイッチ４０ｆを有している。配線３１ａは、プログラマブルスイッチ４０ａを介して配線３１ｂと、プログラマブルスイッチ４０ｅを介して配線３１ｃと、プログラマブルスイッチ４０ｄを介して配線３１ｄと、電気的に接続されている。また、配線３１ｂは、プログラマブルスイッチ４０ｂを介して配線３１ｃと、プログラマブルスイッチ４０ｆを介して配線３１ｄと、電気的に接続されている。また、配線３１ｃは、プログラマブルスイッチ４０ｃを介して配線３１ｄと、電気的に接続されている。
ここで、配線３１ａおよび配線３１ｃは、図６（Ａ）および図６（Ｂ）において、行方向に延設された配線３１に相当するが、配線選択回路３３において行方向以外の方向にも分岐させることができる。例えば、図７（Ａ）に示すように、行方向に延設された配線３１ａはプログラマブルスイッチ４０ａおよびプログラマブルスイッチ４０ｄによって配線３１ｂと３１ｄに電気的に接続させて列方向に分岐させることができる。また同様に、配線３１ｂおよび配線３１ｄは、図６（Ａ）および図６（Ｂ）において、列方向に延設された配線３１に相当するが、配線選択回路３３のプログラマブルスイッチ４０ａ乃至４０ｄによって行方向にも分岐させることができる。
なお、図７（Ａ）に示される配線選択回路３３では、配線を４本（配線３１ａ乃至配線３１ｄ）設けたが、配線選択回路３３はこれに限られるものではない。配線選択回路に設けられる配線の本数はプログラマブルロジックデバイスの配線の本数に応じて決定されるので、適宜２本以上の配線を設ければよく、配線の数に応じてプログラマブルスイッチも設ければよい。
ここでプログラマブルスイッチ４０ａ乃至プログラマブルスイッチ４０ｆは、格納されたデータ（以下、コンフィギュレーションデータとも呼ぶ。）に応じて配線３１ａ乃至配線３１ｄのうちいずれか二つの接続を制御する。よって、配線選択回路３３は、プログラマブルスイッチ４０ａ乃至プログラマブルスイッチ４０ｆを切り替えることで、配線３１ａ乃至配線３１ｄを所望の接続関係とすることができる。
つまり、スイッチマトリクス３２の各配線３１の交差する部分に設けられた配線選択回路３３において、プログラマブルスイッチを切り替えることで、複数の論理ブロック３０のうち所望の論理ブロック３０を選択して接続することができる。これにより、所望の論理機能を有するプログラマブルロジックデバイスを形成することができる。このようにスイッチマトリクス３２を設けることにより、二つの所望の論理ブロック３０を、間に別の論理ブロック３０を介することなく、直接接続することが可能になる。
そして、上述した記憶素子は、図７（Ａ）に示すプログラマブルスイッチ４０ａ乃至プログラマブルスイッチ４０ｆとして適用することが可能である。図７（Ｂ）は、図７（Ａ）に示すプログラマブルスイッチ４０ｆとして図２（Ａ）に示す記憶素子を適用する場合の構成を示す図である。図７（Ｂ）に示すプログラマブルスイッチ４０ｆ（記憶素子）においては、トランジスタ４のソース及びドレインの一方が配線３１ｄに電気的に接続され、ソース及びドレインの他方が配線３１ｂに電気的に接続されている。換言すると、図２（Ａ）に示す配線８が配線３１ｄに置換され、配線９が配線３１ｂに置換されている。そして、図７（Ｂ）に示すプログラマブルスイッチ４０ｆ（記憶素子）においては、ノードＡにおいてコンフィギュレーションデータを保持することが可能である。すなわち、コンフィギュレーションデータに応じてトランジスタ４のスイッチングが制御される。よって、コンフィギュレーションデータに応じて配線３１ｂと配線３１ｄを電気的に接続させるか否かが選択されることになる。
なお、図７（Ａ）に示すプログラマブルスイッチ４０ｆとして、図２（Ｂ）、（Ｄ）、図３に示す記憶素子を適用することも可能である。
また、図７（Ａ）に示すプログラマブルスイッチ４０ｆとして、図８に示す回路を適用することも可能である。なお、図８に示す回路は、図２（Ｄ）に示す記憶素子を複数用いて構成されている。具体的には、図８に示す回路は、記憶素子５０＿１が有するトランジスタ４＿１のソース及びドレインの一方、乃至、記憶素子５０＿ｎが有するトランジスタ４＿ｎのソース及びドレインの一方が配線３１ｂに電気的に接続され、記憶素子５０＿１が有するトランジスタ１１＿１のソース及びドレインの一方、乃至、記憶素子５０＿ｎが有するトランジスタ１１＿ｎのソース及びドレインの一方が配線３１ｄに電気的に接続されている。そして、図８に示す回路においては、記憶素子５０＿１乃至記憶素子５０＿ｎのいずれか一に保持されているコンフィギュレーションデータを用いて配線３１ｂと配線３１ｄを電気的に接続させるか否かを選択することが可能である。具体的には、配線１２＿１乃至配線１２＿ｎのいずれか一に高電源電位（ＶＤＤ）を供給し、且つそれ以外に低電源電位（ＶＳＳ）を供給すればよい。
図８に示す回路においては、予め保持されている複数のコンフィギュレーションデータのいずれか一を選択することで特定の２つの論理ブロックを接続させるか否かを選択することが可能である。また、利用されていない複数のコンフィギュレーションデータの少なくとも一を適宜書き換えることが可能である。よって、図８に示す回路においては、新たなコンフィギュレーションデータが必要となった際に改めてコンフィギュレーションデータを書き換える場合と比較して、動作遅延を抑制することが可能である。
＜チャネルが酸化物半導体層に形成されるトランジスタの一例＞
図９は、チャネルが酸化物半導体層に形成されるトランジスタの構造例を示す図である。図９に示すトランジスタは、絶縁表面を有する層８０上に設けられている酸化物半導体層８１と、酸化物半導体層８１の一端と接する導電層８２と、酸化物半導体層８１の他端と接する導電層８３と、酸化物半導体層８１及び導電層８２、８３上に設けられている絶縁層８４と、絶縁層８４上に設けられている導電層８５とを有する。なお、図９に示すトランジスタにおいては、導電層８２、８３がソース及びドレインとして機能し、絶縁層８４がゲート絶縁膜として機能し、導電層８５がゲートとして機能する。
＜１．酸化物半導体層８１の具体例＞
＜（１）酸化物半導体材料について＞
酸化物半導体層８１として、少なくともインジウムを含む膜を適用することができる。特に、インジウムと亜鉛を含む膜を適用することが好ましい。また、トランジスタの電気特性のばらつきを減らすためのスタビライザーとして、それらに加えてガリウムを有する膜を適用することが好ましい。
また、酸化物半導体層８１として、スズ、ハフニウム、アルミニウム、若しくはジルコニウム、又はランタノイドである、ランタン、セリウム、プラセオジム、ネオジム、サマリウム、ユウロピウム、ガドリニウム、テルビウム、ジスプロシウム、ホルミウム、エルビウム、ツリウム、イッテルビウム、若しくはルテチウムのいずれか一種又は複数種をスタビライザーとして含む膜を適用することもできる。
例えば、酸化物半導体層８１として、酸化インジウム膜、二元系金属の酸化物であるＩｎ−Ｚｎ系酸化物膜、Ｉｎ−Ｍｇ系酸化物膜、Ｉｎ−Ｇａ系酸化物膜、三元系金属の酸化物であるＩｎ−Ｇａ−Ｚｎ系酸化物膜、Ｉｎ−Ａｌ−Ｚｎ系酸化物膜、Ｉｎ−Ｓｎ−Ｚｎ系酸化物膜、Ｉｎ−Ｈｆ−Ｚｎ系酸化物膜、Ｉｎ−Ｌａ−Ｚｎ系酸化物膜、Ｉｎ−Ｃｅ−Ｚｎ系酸化物膜、Ｉｎ−Ｐｒ−Ｚｎ系酸化物膜、Ｉｎ−Ｎｄ−Ｚｎ系酸化物膜、Ｉｎ−Ｓｍ−Ｚｎ系酸化物膜、Ｉｎ−Ｅｕ−Ｚｎ系酸化物膜、Ｉｎ−Ｇｄ−Ｚｎ系酸化物膜、Ｉｎ−Ｔｂ−Ｚｎ系酸化物膜、Ｉｎ−Ｄｙ−Ｚｎ系酸化物膜、Ｉｎ−Ｈｏ−Ｚｎ系酸化物膜、Ｉｎ−Ｅｒ−Ｚｎ系酸化物膜、Ｉｎ−Ｔｍ−Ｚｎ系酸化物膜、Ｉｎ−Ｙｂ−Ｚｎ系酸化物膜、Ｉｎ−Ｌｕ−Ｚｎ系酸化物膜、四元系金属の酸化物であるＩｎ−Ｓｎ−Ｇａ−Ｚｎ系酸化物膜、Ｉｎ−Ｈｆ−Ｇａ−Ｚｎ系酸化物膜、Ｉｎ−Ａｌ−Ｇａ−Ｚｎ系酸化物膜、Ｉｎ−Ｓｎ−Ａｌ−Ｚｎ系酸化物膜、Ｉｎ−Ｓｎ−Ｈｆ−Ｚｎ系酸化物膜、Ｉｎ−Ｈｆ−Ａｌ−Ｚｎ系酸化物膜を適用することができる。
ここで、例えば、Ｉｎ−Ｇａ−Ｚｎ系酸化物とは、ＩｎとＧａとＺｎを主成分として有する酸化物という意味であり、ＩｎとＧａとＺｎの比率は問わない。また、ＩｎとＧａとＺｎ以外の金属元素が入っていてもよい。
なお、酸化物半導体層８１を構成する酸素の一部は窒素で置換されてもよい。
＜（２）酸化物半導体の結晶構造について＞
酸化物半導体層８１として、単結晶、多結晶（ポリクリスタルともいう）又は非晶質などの結晶構造を有する膜を適用することができる。また、酸化物半導体層８１として、ＣＡＡＣ−ＯＳ（Ｃ Ａｘｉｓ Ａｌｉｇｎｅｄ Ｃｒｙｓｔａｌｌｉｎｅ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）膜を適用することができる。以下、ＣＡＡＣ−ＯＳ膜について詳述する。
ＣＡＡＣ−ＯＳ膜は、完全な単結晶ではなく、完全な非晶質でもない。ＣＡＡＣ−ＯＳ膜に含まれる結晶部は、一辺が１００ｎｍ未満の立方体内に収まる大きさであることが多い。また、透過型電子顕微鏡（ＴＥＭ：Ｔｒａｎｓｍｉｓｓｉｏｎ Ｅｌｅｃｔｒｏｎ Ｍｉｃｒｏｓｃｏｐｅ）による観察像では、ＣＡＡＣ−ＯＳ膜に含まれる結晶部の境界は明確ではない。また、ＴＥＭによってＣＡＡＣ−ＯＳ膜には粒界は確認できない。そのため、ＣＡＡＣ−ＯＳ膜は、粒界に起因する電子移動度の低下が抑制される。
ＣＡＡＣ−ＯＳ膜に含まれる結晶部は、ｃ軸がＣＡＡＣ−ＯＳ膜の被形成面の法線ベクトル又は表面の法線ベクトルに平行な方向に揃い、かつａｂ面に垂直な方向から見て三角形状又は六角形状の原子配列を有し、ｃ軸に垂直な方向から見て金属原子が層状又は金属原子と酸素原子とが層状に配列している。なお、異なる結晶部間で、それぞれａ軸およびｂ軸の向きが異なっていてもよい。本明細書において、単に垂直と記載する場合、８５°以上９５°以下の範囲も含まれることとする。また、単に平行と記載する場合、−５°以上５°以下の範囲も含まれることとする。
なお、ＣＡＡＣ−ＯＳ膜において、膜厚方向における結晶部の分布が一様でないことがある。例えば、ＣＡＡＣ−ＯＳ膜の形成過程において、酸化物半導体膜の表面側から結晶成長させる場合、被形成面の近傍に対し表面の近傍では結晶部の占める割合が高くなることがある。
ＣＡＡＣ−ＯＳ膜に含まれる結晶部のｃ軸は、ＣＡＡＣ−ＯＳ膜の被形成面の法線ベクトル又は表面の法線ベクトルに平行な方向に揃うため、ＣＡＡＣ−ＯＳ膜の形状（被形成面の断面形状又は表面の断面形状）によっては互いに異なる方向を向くことがある。なお、結晶部のｃ軸の方向は、ＣＡＡＣ−ＯＳ膜が形成されたときの被形成面の法線ベクトル又は表面の法線ベクトルに平行な方向となる。結晶部は、成膜することにより、又は成膜後に熱処理などの結晶化処理を行うことにより形成される。
ＣＡＡＣ−ＯＳ膜を用いたトランジスタは、可視光や紫外光の照射による電気特性の変動が小さい。よって、当該トランジスタは、信頼性が高い。
＜（３）酸化物半導体の層構造について＞
酸化物半導体層８１として、単一層からなる酸化物半導体膜のみならず複数種の酸化物半導体膜の積層を適用することができる。例えば、非晶質酸化物半導体膜、多結晶酸化物半導体膜、及びＣＡＡＣ−ＯＳ膜の少なくとも２種を含む層を酸化物半導体層８１として適用することができる。
また、組成の異なる酸化物半導体膜の積層からなる層を酸化物半導体層８１として適用することもできる。具体的には、絶縁層８４側に設けられる第１の酸化物半導体膜（以下、上層ともいう）と、絶縁表面を有する層８０側に設けられ、且つ第１の酸化物半導体膜と組成が異なる第２の酸化物半導体膜（以下、下層ともいう）とを含む層を酸化物半導体層８１として適用することもできる。
＜２．導電層８２、８３の具体例＞
導電層８２、８３として、アルミニウム、銅、チタン、タンタル、タングステン、モリブデン、クロム、ネオジム、スカンジウムから選ばれた元素、これらの元素を成分とする合金、又はこれらの元素を含む窒化物からなる膜を適用することができる。また、これらの膜の積層を適用することもできる。
＜３．絶縁層８４の具体例＞
絶縁層８４として、酸化シリコン膜、窒化シリコン膜、酸化窒化シリコン膜、窒化酸化シリコン膜、酸化アルミニウム膜、酸化窒化アルミニウム膜、又は酸化ガリウム膜などの無機絶縁材料膜を適用することができる。また、これらの材料の積層を適用することもできる。なお、絶縁層８４として酸化アルミニウム膜を適用することが好ましい。酸化アルミニウム膜は、水素などの不純物、及び酸素の両方に対して膜を透過させない遮断（ブロッキング）効果が高い。よって、絶縁層８４として酸化アルミニウム膜を含む層を適用することで、酸化物半導体層８１からの酸素の脱離を防止するとともに、酸化物半導体層８１への水素などの不純物の混入を防止することができる。
また、絶縁層８４として、酸化ハフニウム膜、酸化イットリウム膜、ハフニウムシリケート（ＨｆＳｉｘＯｙ（ｘ＞０、ｙ＞０））膜、窒素が添加されたハフニウムシリケート膜、ハフニウムアルミネート（ＨｆＡｌｘＯｙ（ｘ＞０、ｙ＞０））膜、又は酸化ランタン膜など（いわゆるｈｉｇｈ−ｋ材料からなる膜）を含む膜を適用することもできる。このような膜を用いることでゲートリーク電流の低減が可能である。
＜４．導電層８５の具体例＞
導電層８５として、アルミニウム、銅、チタン、タンタル、タングステン、モリブデン、クロム、ネオジム、スカンジウムから選ばれた元素又はこれらの元素を成分とする合金からなる膜を適用することができる。また、導電層８５として、窒素を含む金属酸化物、具体的には、窒素を含むＩｎ−Ｇａ−Ｚｎ−Ｏ膜、窒素を含むＩｎ−Ｓｎ−Ｏ膜、窒素を含むＩｎ−Ｇａ−Ｏ膜、窒素を含むＩｎ−Ｚｎ−Ｏ膜、窒素を含むＳｎ−Ｏ膜、窒素を含むＩｎ−Ｏ膜、又は金属窒化膜（ＩｎＮ、ＳｎＮなど）を適用することもできる。これらの窒化膜は５ｅＶ（電子ボルト）以上、好ましくは５．５ｅＶ（電子ボルト）以上の仕事関数を有し、ゲートとして用いた場合、トランジスタのしきい値電圧をプラスにすることができ、所謂ノーマリーオフのスイッチング素子を実現できる。また、これらの膜の積層を適用することもできる。
＜５．付記＞
図９に示すトランジスタにおいては、酸化物半導体層８１への不純物の混入又は酸化物半導体層８１を構成する元素の脱離を抑制することが好ましい。このような現象が生じると、トランジスタの電気的特性が変動するからである。当該現象を抑制する手段としては、トランジスタの上下（絶縁表面を有する層８０及びトランジスタの間と、絶縁層８４及び導電層８５上）にブロッキング効果が高い絶縁層を設ける手段が挙げられる。例えば、当該絶縁層として、酸化シリコン膜、窒化シリコン膜、酸化窒化シリコン膜、窒化酸化シリコン膜、酸化アルミニウム膜、酸化窒化アルミニウム膜、又は酸化ガリウム膜などの無機絶縁材料膜を適用することができる。また、これらの材料の積層を適用することもできる。
本実施例では、チャネルが酸化物半導体層に形成されるトランジスタ９０２と、チャネルが単結晶シリコンウェハに形成されるトランジスタ９０１とを含んで構成される記憶素子の構造例及びその作製方法例について図１０を参照して説明する。なお、トランジスタ９０２は、図１（Ａ）、図２、３に示すトランジスタ１などとして適用することが可能であり、トランジスタ９０１は、図２、３に示すトランジスタ４などとして適用することが可能である。
ただし、トランジスタ９０１は、シリコンの他、ゲルマニウム、シリコンゲルマニウム、単結晶炭化シリコンなどの半導体材料を用いていても良い。また、例えば、シリコンを用いたトランジスタは、ＳＯＩ法により作製されたシリコン薄膜、気相成長法により作製されたシリコン薄膜などを用いて形成することができる。この場合、基板にはフュージョン法やフロート法で作製されるガラス基板、石英基板、半導体基板、セラミック基板等を用いることができる。ガラス基板としては、後の加熱処理の温度が高い場合には、歪み点が７３０℃以上のものを用いると良い。
図１０に示す記憶素子においては、単結晶シリコンウェハを用いて形成されたトランジスタ９０１と、その上階層に酸化物半導体を用いて形成されたトランジスタ９０２とが形成されている。すなわち、本実施例で示す記憶素子は、シリコンウェハを基板として、その上層にトランジスタ層が設けられた三次元の積層構造を有する記憶素子であり、また、シリコンをチャネル形成領域に用いたトランジスタと酸化物半導体をチャネル形成領域に用いたトランジスタとを有するハイブリッド型の記憶素子である。
半導体材料を含む基板９００を用いて作製されたトランジスタ９０１は、ｎチャネル型トランジスタ（ＮＭＯＳＦＥＴ）、ｐチャネル型トランジスタ（ＰＭＯＳＦＥＴ）のいずれも用いることができる。図１０に示す例においては、トランジスタ９０１は、ＳＴＩ（Ｓｈａｌｌｏｗ Ｔｒｅｎｃｈ Ｉｓｏｌａｔｉｏｎ）９０５によって他の素子と絶縁分離されている。ＳＴＩ９０５を用いることにより、ＬＯＣＯＳによる素子分離法で発生した素子分離部のバーズビークを抑制することができ、素子分離部の縮小等が可能となる。一方で、構造の微細化小型化が要求されない記憶素子においてはＳＴＩ９０５の形成は必ずしも必要ではなく、ＬＯＣＯＳ等の素子分離手段を用いることもできる。トランジスタ９０１が形成される基板９００には、ボロンやリン、ヒ素等の導電性を付与する不純物が添加されたウェル９０４が形成されている。
図１０におけるトランジスタ９０１は、基板９００中に設けられたチャネル形成領域と、チャネル形成領域を挟むように設けられた不純物領域９０６（ソース領域及びドレイン領域ともいう）と、チャネル形成領域上に設けられたゲート絶縁膜９０７と、ゲート絶縁膜９０７上にチャネル形成領域と重畳するように設けられたゲート電極層９０８とを有する。ゲート電極層９０８は、加工精度を高めるための第１の材料からなるゲート電極層と、配線として低抵抗化を目的とした第２の材料からなるゲート電極層を積層した構造とすることができる。例えば、導電性を付与するリン等の不純物を添加した結晶性シリコンとニッケルシリサイドとの積層構造などが挙げられる。しかし、この構造に限らず、適宜要求される仕様に応じて材料、積層数、形状等を調整することができる。
なお、図１０に示すトランジスタ９０１を、フィン型構造のトランジスタとしてもよい。フィン型構造とは、半導体基板の一部を板状の突起形状に加工し、突起形状の長尺方向を交差するようにゲート電極層を設けた構造である。ゲート電極層は、ゲート絶縁膜を介して突起構造の上面及び側面を覆う。トランジスタ９０１をフィン型構造のトランジスタとすることで、チャネル幅を縮小してトランジスタの集積化を図ることができる。また、電流を多く流すことができ、加えて制御効率を向上させることができるため、トランジスタのオフ時の電流及び閾値電圧を低減することができる。
また、基板９００中に設けられた不純物領域９０６には、コンタクトプラグ９１３、９１５が接続されている。ここでコンタクトプラグ９１３、９１５は、接続するトランジスタ９０１のソース電極やドレイン電極としても機能する。また、不純物領域９０６とチャネル形成領域の間には、不純物領域９０６と異なる不純物領域が設けられている。該不純物領域は、導入された不純物の濃度によって、ＬＤＤ領域やエクステンション領域としてチャネル形成領域近傍の電界分布を制御する機能を果たす。ゲート電極層９０８の側壁には絶縁膜を介してサイドウォール絶縁膜９０９を有する。この絶縁膜やサイドウォール絶縁膜９０９を用いることで、ＬＤＤ領域やエクステンション領域を形成することができる。
また、トランジスタ９０１は、絶縁膜９１０により被覆されている。絶縁膜９１０には保護膜としての機能を持たせることができ、外部からチャネル形成領域への不純物の侵入を防止することができる。また、絶縁膜９１０をＣＶＤ法による窒化シリコン等の材料とすることで、チャネル形成領域に単結晶シリコンを用いた場合には加熱処理によって水素化を行うことができる。また、絶縁膜９１０に引張応力又は圧縮応力を有する絶縁膜を用いることで、チャネル形成領域を構成する半導体材料に応力を与えることができる。ｎチャネル型のトランジスタの場合にはチャネル形成領域となるシリコン材料に引張応力を、ｐチャネル型のトランジスタの場合にはチャネル形成領域となるシリコン材料に圧縮応力を付加することで、各トランジスタの電界効果移動度を向上させることができる。
さらに、絶縁膜９１０上に絶縁膜９１１が設けられ、その表面はＣＭＰによる平坦化処理が施されている。これにより、トランジスタ９０１を含む階層よりも上の階層に高い精度で素子層を積層していくことができる。
トランジスタ９０１を含む階層よりも上層に、チャネルが酸化物半導体層に形成されるトランジスタ９０２を含む階層を形成する。トランジスタ９０２はトップゲート構造のトランジスタであり、酸化物半導体膜９２６の側面及び上面に接してソース電極層９２７及びドレイン電極層９２８を有し、これらの上のゲート絶縁膜９２９上にゲート電極層９３０を有している。また、トランジスタ９０２を覆うように絶縁膜９３２、９３３が形成されている。ここでトランジスタ９０２の作製方法について、以下に説明する。
絶縁膜９２４上に酸化物半導体膜９２６を形成する。絶縁膜９２４は、酸化珪素、窒化珪素、窒化酸化珪素、酸化窒化珪素、酸化アルミニウム、窒化アルミニウム、窒化酸化アルミニウムなどの無機の絶縁膜を用いることができる。特に、誘電率の低い（ｌｏｗ−ｋ）材料を用いることで、各種電極や配線の重なりに起因する容量を十分に低減することが可能になるため好ましい。なお、絶縁膜９２４に上記材料を用いた多孔性の絶縁膜を適用しても良い。多孔性の絶縁膜では、密度の高い絶縁膜と比較して誘電率が低下するため、電極や配線に起因する寄生容量を更に低減することが可能である。本実施例では、膜厚５０ｎｍの酸化アルミニウム膜上に膜厚３００ｎｍ程度の酸化珪素膜を積層させて、絶縁膜９２４として用いる。
酸化物半導体膜９２６は、絶縁膜９２４上に形成した酸化物半導体膜を所望の形状に加工することで、形成することができる。上記酸化物半導体膜の膜厚は、２ｎｍ以上２００ｎｍ以下、好ましくは３ｎｍ以上５０ｎｍ以下、更に好ましくは３ｎｍ以上２０ｎｍ以下とする。酸化物半導体膜は、酸化物半導体をターゲットとして用い、スパッタ法により成膜する。また、酸化物半導体膜は、希ガス（例えばアルゴン）雰囲気下、酸素雰囲気下、又は希ガス（例えばアルゴン）及び酸素混合雰囲気下においてスパッタ法により形成することができる。
なお、酸化物半導体膜をスパッタ法により成膜する前に、アルゴンガスを導入してプラズマを発生させる逆スパッタを行い、絶縁膜９２４の表面に付着している塵埃を除去することが好ましい。逆スパッタとは、ターゲット側に電圧を印加せずに、アルゴン雰囲気下で基板側にＲＦ電源を用いて電圧を印加して基板近傍にプラズマを形成して表面を改質する方法である。なお、アルゴン雰囲気に代えて窒素、ヘリウムなどを用いてもよい。また、アルゴン雰囲気に酸素、亜酸化窒素などを加えた雰囲気で行ってもよい。また、アルゴン雰囲気に塩素、四フッ化炭素などを加えた雰囲気で行ってもよい。
本実施例では、Ｉｎ（インジウム）、Ｇａ（ガリウム）、及びＺｎ（亜鉛）を含むターゲットを用いたスパッタ法により得られる膜厚３０ｎｍのＩｎ−Ｇａ−Ｚｎ系酸化物半導体の薄膜を、酸化物半導体膜として用いる。上記ターゲットとして、好ましくは、原子数比がＩｎ：Ｇａ：Ｚｎ＝１：１：１、４：２：３、３：１：２、１：１：２、２：１：３、または３：１：４で示されるターゲットを用いる。また、Ｉｎ、Ｇａ、及びＺｎを含むターゲットの充填率は９０％以上１００％以下、好ましくは９５％以上１００％未満である。充填率の高いターゲットを用いることにより、成膜した酸化物半導体膜は緻密な膜となる。
なお、酸化物半導体膜としてＩｎ−Ｚｎ系の材料を用いる場合、用いるターゲットの組成は、原子数比で、Ｉｎ：Ｚｎ＝５０：１〜１：２（モル数比に換算するとＩｎ２Ｏ３：ＺｎＯ＝２５：１〜１：４）、好ましくはＩｎ：Ｚｎ＝２０：１〜１：１（モル数比に換算するとＩｎ２Ｏ３：ＺｎＯ＝１０：１〜１：２）、さらに好ましくはＩｎ：Ｚｎ＝１５：１〜１．５：１（モル数比に換算するとＩｎ２Ｏ３：ＺｎＯ＝１５：２〜３：４）とする。例えば、Ｉｎ−Ｚｎ系酸化物半導体の形成に用いるターゲットは、原子数比がＩｎ：Ｚｎ：Ｏ＝Ｘ：Ｙ：Ｚのとき、Ｚ＞１．５Ｘ＋Ｙとする。Ｚｎの比率を上記範囲に収めることで、移動度の向上を実現することができる。
また、酸化物半導体膜としてＩｎ−Ｓｎ−Ｚｎ系酸化物半導体膜をスパッタリング法で成膜する場合、好ましくは、原子数比がＩｎ：Ｓｎ：Ｚｎ＝１：１：１、２：１：３、１：２：２、または２０：４５：３５で示されるＩｎ−Ｓｎ−Ｚｎ−Ｏターゲットを用いる。
本実施例では、減圧状態に保持された処理室内に基板を保持し、処理室内の残留水分を除去しつつ水素及び水分が除去されたスパッタガスを導入し、上記ターゲットを用いて酸化物半導体膜を成膜する。成膜時に、基板温度を１００℃以上６００℃以下、好ましくは２００℃以上４００℃以下としても良い。基板を加熱しながら成膜することにより、成膜した酸化物半導体膜に含まれる不純物濃度を低減することができる。また、スパッタリングによる損傷が軽減される。処理室内の残留水分を除去するためには、吸着型の真空ポンプを用いることが好ましい。例えば、クライオポンプ、イオンポンプ、チタンサブリメーションポンプを用いることが好ましい。また、排気手段としては、ターボポンプにコールドトラップを加えたものであってもよい。クライオポンプを用いて処理室を排気すると、例えば、水素原子、水（Ｈ２Ｏ）など水素原子を含む化合物等が排気されるため、当該処理室で成膜した酸化物半導体膜に含まれる不純物の濃度を低減できる。
成膜条件の一例としては、基板とターゲットの間との距離を１００ｍｍ、圧力０．６Ｐａ、直流（ＤＣ）電源０．５ｋＷ、酸素（酸素流量比率１００％）雰囲気下の条件が適用される。なお、パルス直流（ＤＣ）電源を用いると、成膜時に発生する塵埃が軽減でき、膜厚分布も均一となるために好ましい。
また、スパッタリング装置の処理室のリークレートを１×１０−１０Ｐａ・ｍ３／秒以下とすることで、スパッタリング法による成膜途中における酸化物半導体膜への、アルカリ金属、水素化物等の不純物の混入を低減することができる。また、排気系として上述した吸着型の真空ポンプを用いることで、排気系からのアルカリ金属、水素原子、水素分子、水、または水素化物等の不純物の逆流を低減することができる。
また、ターゲットの純度を、９９．９９％以上とすることで、酸化物半導体膜に混入するアルカリ金属、水素原子、水素分子、水、水酸基、または水素化物等を低減することができる。また、当該ターゲットを用いることで、酸化物半導体膜において、リチウム、ナトリウム、カリウム等のアルカリ金属の濃度を低減することができる。
なお、酸化物半導体膜に水素、水酸基及び水分がなるべく含まれないようにするために、成膜の前処理として、スパッタリング装置の予備加熱室で絶縁膜９２４までが形成された基板９００を予備加熱し、基板９００に吸着した水分又は水素などの不純物を脱離し排気することが好ましい。なお、予備加熱の温度は、１００℃以上４００℃以下、好ましくは１５０℃以上３００℃以下である。また、予備加熱室に設ける排気手段はクライオポンプが好ましい。なお、この予備加熱の処理は省略することもできる。
なお、酸化物半導体膜９２６を形成するためのエッチングは、ドライエッチングでもウェットエッチングでもよく、両方を用いてもよい。ドライエッチングに用いるエッチングガスとしては、塩素を含むガス（塩素系ガス、例えば塩素（Ｃｌ２）、三塩化硼素（ＢＣｌ３）、四塩化珪素（ＳｉＣｌ４）、四塩化炭素（ＣＣｌ４）など）が好ましい。また、フッ素を含むガス（フッ素系ガス、例えば四弗化炭素（ＣＦ４）、六弗化硫黄（ＳＦ６）、三弗化窒素（ＮＦ３）、トリフルオロメタン（ＣＨＦ３）など）、臭化水素（ＨＢｒ）、酸素（Ｏ２）、これらのガスにヘリウム（Ｈｅ）やアルゴン（Ａｒ）などの希ガスを添加したガス、などを用いることができる。
ドライエッチング法としては、平行平板型ＲＩＥ（Ｒｅａｃｔｉｖｅ Ｉｏｎ Ｅｔｃｈｉｎｇ）法や、ＩＣＰ（Ｉｎｄｕｃｔｉｖｅｌｙ Ｃｏｕｐｌｅｄ Ｐｌａｓｍａ：誘導結合型プラズマ）エッチング法を用いることができる。所望の形状にエッチングできるように、エッチング条件（コイル型の電極に印加される電力量、基板側の電極に印加される電力量、基板側の電極温度等）を適宜調節する。
酸化物半導体膜９２６を形成するためのレジストマスクをインクジェット法で形成してもよい。レジストマスクをインクジェット法で形成するとフォトマスクを使用しないため、製造コストを低減できる。
なお、次工程の導電膜を形成する前に逆スパッタを行い、酸化物半導体膜９２６及び絶縁膜９２４の表面に付着しているレジスト残渣などを除去することが好ましい。
なお、スパッタ等で成膜された酸化物半導体膜中には、不純物としての水分又は水素（水酸基を含む）が多量に含まれていることがある。水分又は水素はドナー準位を形成しやすいため、酸化物半導体にとっては不純物である。そこで、本実施例では、酸化物半導体膜中の水分又は水素などの不純物を低減（脱水化または脱水素化）するために、減圧雰囲気下、窒素や希ガスなどの不活性ガス雰囲気下、酸素ガス雰囲気下、又は超乾燥エア（ＣＲＤＳ（キャビティリングダウンレーザー分光法）方式の露点計を用いて測定した場合の水分量が２０ｐｐｍ（露点換算で−５５℃）以下、好ましくは１ｐｐｍ以下、好ましくは１０ｐｐｂ以下の空気）雰囲気下で、酸化物半導体膜９２６に加熱処理を施す。
酸化物半導体膜９２６に加熱処理を施すことで、酸化物半導体膜９２６中の水分又は水素を脱離させることができる。具体的には、２５０℃以上７５０℃以下、好ましくは４００℃以上基板の歪み点未満の温度で加熱処理を行えば良い。例えば、５００℃、３分間以上６分間以下程度で行えばよい。加熱処理にＲＴＡ法を用いれば、短時間に脱水化又は脱水素化が行えるため、ガラス基板の歪点を超える温度でも処理することができる。
本実施例では、加熱処理装置の一つである電気炉を用いる。
なお、加熱処理装置は電気炉に限られず、抵抗発熱体などの発熱体からの熱伝導又は熱輻射によって、被処理物を加熱する装置を備えていてもよい。例えば、ＧＲＴＡ（Ｇａｓ Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌ）装置、ＬＲＴＡ（Ｌａｍｐ Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌ）装置等のＲＴＡ（Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌ）装置を用いることができる。ＬＲＴＡ装置は、ハロゲンランプ、メタルハライドランプ、キセノンアークランプ、カーボンアークランプ、高圧ナトリウムランプ、高圧水銀ランプなどのランプから発する光（電磁波）の輻射により、被処理物を加熱する装置である。ＧＲＴＡ装置は、高温のガスを用いて加熱処理を行う装置である。気体には、アルゴンなどの希ガス、又は窒素のような、加熱処理によって被処理物と反応しない不活性気体が用いられる。
加熱処理においては、窒素、又はヘリウム、ネオン、アルゴン等の希ガスに、水分又は水素などが含まれないことが好ましい。又は、加熱処理装置に導入する窒素、又はヘリウム、ネオン、アルゴン等の希ガスの純度を、６Ｎ（９９．９９９９％）以上、好ましくは７Ｎ（９９．９９９９９％）以上、（即ち不純物濃度を１ｐｐｍ以下、好ましくは０．１ｐｐｍ以下）とすることが好ましい。
以上の工程により、酸化物半導体膜９２６中の水素の濃度を低減し、高純度化することができる。それにより酸化物半導体膜の安定化を図ることができる。また、当該水素濃度が低減され高純度化された酸化物半導体膜を用いることで、耐圧性が高く、オフ電流の著しく低いトランジスタを作製することができる。上記加熱処理は、酸化物半導体膜の成膜以降であれば、いつでも行うことができる。
次いで、フォトリソグラフィ工程を用いて、ソース電極層９２７及びドレイン電極層９２８を形成する。具体的には、ソース電極層９２７及びドレイン電極層９２８は、スパッタ法や真空蒸着法で絶縁膜９２４上に導電膜を形成した後、当該導電膜を所定の形状に加工（パターニング）することで、形成することができる。
本実施例では、ソース電極層９２７及びドレイン電極層９２８として、膜厚１００ｎｍのタングステン膜を用いる。
なお、導電膜のエッチングの際に、酸化物半導体膜９２６がなるべく除去されないようにそれぞれの材料及びエッチング条件を適宜調節する。エッチング条件によっては、酸化物半導体膜９２６の露出した部分が一部エッチングされることで、溝部（凹部）が形成されることもある。
本実施例では、ソース電極層９２７及びドレイン電極層９２８となる導電膜に、タングステン膜を用いる。そのため、アンモニアと過酸化水素水を含む溶液（アンモニア過水）を用いて、選択的に上記導電膜をウェットエッチングすることができる。具体的には、３１重量％の過酸化水素水と、２８重量％のアンモニア水と、水とを、体積比５：２：２で混合したアンモニア過水を用いる。あるいは、四弗化炭素（ＣＦ４）、塩素（Ｃｌ２）、酸素を含むガスを用いて、上記導電膜をドライエッチングしても良い。
なお、フォトリソグラフィ工程で用いるフォトマスク数及び工程数を削減するため、透過した光に多段階の強度をもたせる多階調マスクによって形成されたレジストマスクを用いてエッチング工程を行ってもよい。多階調マスクを用いて形成したレジストマスクは複数の膜厚を有する形状となり、アッシングを行うことで更に形状を変形することができるため、異なるパターンに加工する複数のエッチング工程に用いることができる。すなわち、一枚の多階調マスクによって、少なくとも二種類以上の異なるパターンに対応するレジストマスクを形成することができる。よって露光マスク数を削減することができ、対応するフォトリソグラフィ工程も削減できるため、工程の簡略化が可能となる。
また、酸化物半導体膜９２６と、ソース電極層９２７及びドレイン電極層９２８との間に、ソース領域及びドレイン領域として機能する酸化物導電膜を設けるようにしても良い。酸化物導電膜の材料としては、酸化亜鉛を成分として含むものが好ましく、酸化インジウムを含まないものであることが好ましい。そのような酸化物導電膜として、酸化亜鉛、酸化亜鉛アルミニウム、酸窒化亜鉛アルミニウム、酸化亜鉛ガリウムなどを適用することができる。
例えば、酸化物導電膜を形成する場合、酸化物導電膜を形成するためのパターニングと、ソース電極層９２７及びドレイン電極層９２８を形成するためのパターニングとを一括で行うようにしても良い。
ソース領域及びドレイン領域として機能する酸化物導電膜を設けることで、酸化物半導体膜９２６とソース電極層９２７及びドレイン電極層９２８の間の抵抗を下げることができるので、トランジスタの高速動作を実現させることができる。また、ソース領域及びドレイン領域として機能する酸化物導電膜を設けることで、トランジスタの耐圧を高めることができる。
次いで、Ｎ２Ｏ、Ｎ２、又はＡｒなどのガスを用いたプラズマ処理を行うようにしても良い。このプラズマ処理によって露出している酸化物半導体膜の表面に付着した水などを除去する。また、酸素とアルゴンの混合ガスを用いてプラズマ処理を行ってもよい。
なお、プラズマ処理を行った後、ソース電極層９２７及びドレイン電極層９２８と、酸化物半導体膜９２６とを覆うように、ゲート絶縁膜９２９を形成する。そして、ゲート絶縁膜９２９上において、酸化物半導体膜９２６と重なる位置にゲート電極層９３０を形成する。
本実施例では、スパッタ法で形成された膜厚２０ｎｍの酸化窒化珪素膜をゲート絶縁膜９２９として用いる。成膜時の基板温度は、室温以上４００℃以下とすればよく、本実施例では３００℃とする。
なお、ゲート絶縁膜９２９を形成した後に、加熱処理を施しても良い。加熱処理は、窒素、超乾燥空気、又は希ガス（アルゴン、ヘリウムなど）の雰囲気下において、好ましくは２００℃以上４００℃以下、例えば２５０℃以上３５０℃以下で行う。上記ガスは、水の含有量が２０ｐｐｍ以下、好ましくは１ｐｐｍ以下、より好ましくは１０ｐｐｂ以下であることが望ましい。本実施例では、例えば、窒素雰囲気下で２５０℃、１時間の加熱処理を行う。あるいは、ソース電極層９２７及びドレイン電極層９２８を形成する前に、水分又は水素を低減させるための酸化物半導体膜に対して行った先の加熱処理と同様に、高温短時間のＲＴＡ処理を行っても良い。酸素を含むゲート絶縁膜９２９が設けられた後に、加熱処理が施されることによって、酸化物半導体膜９２６に対して行った先の加熱処理により、酸化物半導体膜９２６に酸素欠損が発生していたとしても、ゲート絶縁膜９２９から酸化物半導体膜９２６に酸素が供与される。そして、酸化物半導体膜９２６に酸素が供与されることで、酸化物半導体膜９２６において、ドナーとなる酸素欠損を低減し、化学量論的組成を満たすことが可能である。その結果、酸化物半導体膜９２６をｉ型に近づけることができ、酸素欠損によるトランジスタの電気特性のばらつきを軽減し、電気特性の向上を実現することができる。この加熱処理を行うタイミングは、ゲート絶縁膜９２９の形成後であれば特に限定されず、他の工程と兼ねることで、工程数を増やすことなく酸化物半導体膜９２６をｉ型に近づけることができる。
また、酸素雰囲気下で酸化物半導体膜９２６に加熱処理を施すことで、酸化物半導体膜９２６に酸素を添加し、酸化物半導体膜９２６中においてドナーとなる酸素欠損を低減させても良い。加熱処理の温度は、例えば１００℃以上３５０℃未満、好ましくは１５０℃以上２５０℃未満で行う。上記酸素雰囲気下の加熱処理に用いられる酸素ガスには、水、水素などが含まれないことが好ましい。又は、加熱処理装置に導入する酸素ガスの純度を、６Ｎ（９９．９９９９％）以上、好ましくは７Ｎ（９９．９９９９９％）以上、（即ち酸素中の不純物濃度を１ｐｐｍ以下、好ましくは０．１ｐｐｍ以下）とすることが好ましい。
あるいは、イオン注入法又はイオンドーピング法などを用いて、酸化物半導体膜９２６に酸素を添加することで、ドナーとなる酸素欠損を低減させても良い。例えば、２．４５ＧＨｚのマイクロ波でプラズマ化した酸素を酸化物半導体膜９２６に添加すれば良い。
ゲート電極層９３０は、ゲート絶縁膜９２９上に導電膜を形成した後、該導電膜をパターニングすることで形成することができる。
ゲート電極層９３０は、１０ｎｍ〜４００ｎｍ、好ましくは１００ｎｍ〜３００ｎｍとする。本実施例では、スパッタ法により膜厚３０ｎｍの窒化タンタル上に膜厚１３５ｎｍのタングステンを積層させてゲート電極用の導電膜を形成した後、該導電膜をエッチングにより所望の形状に加工（パターニング）することで、ゲート電極層９３０を形成する。なお、レジストマスクをインクジェット法で形成してもよい。レジストマスクをインクジェット法で形成するとフォトマスクを使用しないため、製造コストを低減できる。
以上の工程により、トランジスタ９０２が形成される。
なお、トランジスタ９０２はシングルゲート構造のトランジスタを用いて説明したが、必要に応じて、電気的に接続された複数のゲート電極を有することで、チャネル形成領域を複数有する、マルチゲート構造のトランジスタも形成することができる。
また、上記作製方法では、ソース電極層９２７及びドレイン電極層９２８が、酸化物半導体膜９２６の後に形成されている。よって、図１０に示すように、上記作製方法によって得られるトランジスタ９０２は、ソース電極層９２７及びドレイン電極層９２８が、酸化物半導体膜９２６の上に形成されている。しかし、トランジスタ９０２は、ソース電極層及びドレイン電極層が、酸化物半導体膜９２６の下、すなわち、酸化物半導体膜９２６と絶縁膜９２４の間に設けられていても良い。
また、酸化物半導体膜９２６に接する絶縁膜は、第１３族元素及び酸素を含む絶縁材料を用いるようにしても良い。酸化物半導体材料には第１３族元素を含むものが多く、第１３族元素を含む絶縁材料は酸化物半導体との相性が良く、これを酸化物半導体膜に接する絶縁膜に用いることで、酸化物半導体膜との界面の状態を良好に保つことができる。
第１３族元素を含む絶縁材料とは、絶縁材料に一又は複数の第１３族元素を含むことを意味する。第１３族元素を含む絶縁材料としては、例えば、酸化ガリウム、酸化アルミニウム、酸化アルミニウムガリウム、酸化ガリウムアルミニウムなどがある。ここで、酸化アルミニウムガリウムとは、ガリウムの含有量（原子％）よりアルミニウムの含有量（原子％）が多いものを示し、酸化ガリウムアルミニウムとは、ガリウムの含有量（原子％）がアルミニウムの含有量（原子％）以上のものを示す。
例えば、ガリウムを含有する酸化物半導体膜に接して絶縁膜を形成する場合に、絶縁膜に酸化ガリウムを含む材料を用いることで酸化物半導体膜と絶縁膜の界面特性を良好に保つことができる。例えば、酸化物半導体膜と酸化ガリウムを含む絶縁膜とを接して設けることにより、酸化物半導体膜と絶縁膜の界面における水素のパイルアップを低減することができる。なお、絶縁膜に酸化物半導体の成分元素と同じ族の元素を用いる場合には、同様の効果を得ることが可能である。例えば、酸化アルミニウムを含む材料を用いて絶縁膜を形成することも有効である。なお、酸化アルミニウムは、水を透過させにくいという特性を有しているため、当該材料を用いることは、酸化物半導体膜への水の侵入防止という点においても好ましい。
また、酸化物半導体膜９２６に接する絶縁膜は、酸素雰囲気下による熱処理や、酸素ドープなどにより、絶縁材料を化学量論的組成より酸素が多い状態とすることが好ましい。酸素ドープとは、酸素をバルクに添加することをいう。なお、当該バルクの用語は、酸素を薄膜表面のみでなく薄膜内部に添加することを明確にする趣旨で用いている。また、酸素ドープには、プラズマ化した酸素をバルクに添加する酸素プラズマドープが含まれる。また、酸素ドープは、イオン注入法又はイオンドーピング法を用いて行ってもよい。
酸素ドープ処理を行うことにより、化学量論的組成より酸素が多い領域を有する絶縁膜を形成することができる。このような領域を備える絶縁膜と酸化物半導体膜が接することにより、絶縁膜中の過剰な酸素が酸化物半導体膜に供給され、酸化物半導体膜中、又は酸化物半導体膜と絶縁膜の界面における酸素欠陥を低減し、酸化物半導体膜をｉ型化又はｉ型に限りなく近くすることができる。
なお、化学量論的組成より酸素が多い領域を有する絶縁膜は、酸化物半導体膜９２６に接する絶縁膜のうち、上層に位置する絶縁膜又は下層に位置する絶縁膜のうち、どちらか一方のみに用いても良いが、両方の絶縁膜に用いる方が好ましい。化学量論的組成より酸素が多い領域を有する絶縁膜を、酸化物半導体膜９２６に接する絶縁膜の、上層及び下層に位置する絶縁膜に用い、酸化物半導体膜９２６を挟む構成とすることで、上記効果をより高めることができる。
また、酸化物半導体膜９２６の上層又は下層に用いる絶縁膜は、上層と下層で同じ構成元素を有する絶縁膜としても良いし、異なる構成元素を有する絶縁膜としても良い。また、酸化物半導体膜９２６に接する絶縁膜は、化学量論的組成より酸素が多い領域を有する絶縁膜の積層としても良い。
なお、本実施例においては、トランジスタ９０２はトップゲート構造としている。また、トランジスタ９０２にはバックゲート電極層９２３が設けられている。バックゲート電極層を設けた場合、さらにトランジスタ９０２のノーマリーオフ化を実現することができる。例えば、バックゲート電極層９２３の電位をＧＮＤや固定電位とすることでトランジスタ９０２の閾値電圧をよりプラスとし、さらにノーマリーオフのトランジスタとすることができる。
このような、トランジスタ９０１及びトランジスタ９０２を電気的に接続して電気回路を形成するために、各階層間及び上層に接続のための配線層を単層又は多層積層する。
図１０においては、トランジスタ９０１のソース及びドレインの一方は、コンタクトプラグ９１３を介して配線層９１４と電気的に接続している。一方、トランジスタ９０１のソース及びドレインの他方は、コンタクトプラグ９１５を介して配線層９１６と電気的に接続している。また、トランジスタ９０１のゲートは、コンタクトプラグ９１７、配線層９１８、コンタクトプラグ９２１、配線層９２２、及びコンタクトプラグ９２５を介してトランジスタ９０２のドレイン電極層９２８と電気的に接続している。
配線層９１４、９１８、９１６、９２２及びバックゲート電極層９２３は、絶縁膜中に埋め込まれている。これらの配線層等は、例えば銅、アルミニウム等の低抵抗な導電性材料を用いることが好ましい。また、ＣＶＤ法により形成したグラフェンを導電性材料として用いて配線層を形成することもできる。グラフェンとは、ｓｐ２結合を有する１原子層の炭素分子のシートのこと、または２乃至１００層の炭素分子のシートが積み重なっているものをいう。このようなグラフェンを作製する方法として、金属触媒の上にグラフェンを形成する熱ＣＶＤ法や、紫外光を照射して局所的にプラズマを発生させることで触媒を用いずにメタンからグラフェンを形成するプラズマＣＶＤ法などがある。
このような低抵抗な導電性材料を用いることで、配線層を伝播する信号のＲＣ遅延を低減することができる。配線層に銅を用いる場合には、銅のチャネル形成領域への拡散を防止するため、バリア膜を形成する。バリア膜として、例えば窒化タンタル、窒化タンタルとタンタルとの積層、窒化チタン、窒化チタンとチタンとの積層等による膜を用いることができるが、配線材料の拡散防止機能、及び配線材料や下地膜等との密着性が確保される程度においてこれらの材料からなる膜に限られない。バリア膜は配線層とは別個の層として形成してもよく、バリア膜となる材料を配線材料中に含有させ、加熱処理によって絶縁膜に設けられた開口の内壁に析出させて形成しても良い。
絶縁膜９１１、９１２、９１９、９２０、９３３には、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、ＢＰＳＧ（Ｂｏｒｏｎ Ｐｈｏｓｐｈｏｒｕｓ Ｓｉｌｉｃａｔｅ Ｇｌａｓｓ）、ＰＳＧ（Ｐｈｏｓｐｈｏｒｕｓ Ｓｉｌｉｃａｔｅ Ｇｌａｓｓ）、炭素を添加した酸化シリコン（ＳｉＯＣ）、フッ素を添加した酸化シリコン（ＳｉＯＦ）、Ｓｉ（ＯＣ２Ｈ５）４を原料とした酸化シリコンであるＴＥＯＳ（Ｔｅｔｒａｅｔｈｙｌ ｏｒｔｈｏｓｉｌｉｃａｔｅ）、ＨＳＱ（Ｈｙｄｒｏｇｅｎ Ｓｉｌｓｅｓｑｕｉｏｘａｎｅ）を原料とした絶縁体、ＭＳＱ（ＭｅｔｈｙｌＳｉｌｓｅｓｑｕｉｏｘａｎｅ）を原料とした絶縁体、ＯＳＧ（Ｏｒｇａｎｏ Ｓｉｌｉｃａｔｅ Ｇｌａｓｓ）、有機ポリマー系の材料等の絶縁体を用いることができる。特に記憶素子の微細化を進める場合には、配線層間の寄生容量が顕著になり信号遅延が増大するため酸化シリコンの比誘電率（ｋ＝４．０〜４．５）よりも低く、例えば、ｋが３．０以下の材料を用いることが好ましい。また該絶縁膜に配線層を埋め込んだ後にＣＭＰ処理を行うため、絶縁膜には機械的強度が要求される。この機械的強度が確保できる限りにおいて、これらを多孔質（ポーラス）化させて低誘電率化することができる。絶縁膜は、スパッタリング法、ＣＶＤ法、スピンコート法（Ｓｐｉｎ Ｏｎ Ｇｌａｓｓ：ＳＯＧともいう）を含む塗布法等により形成する。
絶縁膜９１１、９１２、９１９、９２０、９３３には、配線材料をこれら絶縁膜中に埋め込んだ後、ＣＭＰ等による平坦化処理を行う際のエッチングストッパとして機能させるための絶縁膜を別途設けてもよい。
コンタクトプラグ９１３、９１５、９１７、９２１、９２５は、絶縁膜に高アスペクト比の開口（ビアホール）を形成し、タングステン等の導電材料で埋め込むことで作製する。開口は、異方性の高いドライエッチングを行うことが好ましい。特に、反応性イオンエッチング法（ＲＩＥ法）を用いることが好ましい。開口の内壁にはチタン膜、窒化チタン膜又はこれらの積層膜等からなるバリア膜（拡散防止膜）が設けられ、バリア膜の内部にタングステンやリン等をドープしたポリシリコン等の材料が充填される。例えばブランケットＣＶＤ法により、ビアホール内にタングステンを埋め込むことができ、ＣＭＰによりコンタクトプラグの上面は平坦化されている。
本発明の一態様に係る記憶素子は、デジタル信号処理装置、ソフトウェア無線装置、アビオニクス（通信機器、航法システム、自動操縦装置、飛行管理システム等の航空に関する電子機器）、医療用画像処理装置、音声認識装置、暗号装置、機械装置のエミュレータ、電波天文学における電波望遠鏡等、幅広い分野の電子機器に用いることができる。また、ＡＳＩＣのプロトタイピングや、バイオインフォマティクス（生物情報科学）の領域において応用することも可能である。
このような電子機器の例として、例えば民生機器としては、表示機器、パーソナルコンピュータ、記録媒体を備えた画像再生装置（ＤＶＤ等の記録媒体を再生し、その画像を表示するディスプレイを有する装置）に用いることができる。その他に、本発明の一態様に係る記憶素子を用いることができる電子機器として、携帯電話、携帯型を含むゲーム機、携帯情報端末、電子書籍、ビデオカメラ、デジタルスチルカメラ等のカメラ、ゴーグル型ディスプレイ（ヘッドマウントディスプレイ）、ナビゲーションシステム、音響再生装置（カーオーディオ、デジタルオーディオプレーヤ等）、複写機、ファクシミリ、プリンタ、プリンタ複合機等が挙げられる。これら電子機器の具体例を図１１に示す。
図１１（Ａ）は、携帯型ゲーム機を示す図である。図１１（Ａ）に示す携帯型ゲーム機は、筐体５００１、筐体５００２、表示部５００３、表示部５００４、マイクロホン５００５、スピーカ５００６、操作キー５００７、スタイラス５００８等を有する。なお、図１１（Ａ）に示した携帯型ゲーム機は、２つの表示部５００３と表示部５００４とを有しているが、携帯型ゲーム機が有する表示部の数は、これに限定されない。
図１１（Ｂ）は、携帯情報端末を示す図である。図１１（Ｂ）に示す携帯情報端末は、第１の筐体５６０１、第２の筐体５６０２、第１の表示部５６０３、第２の表示部５６０４、接続部５６０５、操作キー５６０６等を有する。第１の表示部５６０３は第１の筐体５６０１に設けられており、第２の表示部５６０４は第２の筐体５６０２に設けられている。そして、第１の筐体５６０１と第２の筐体５６０２とは、接続部５６０５により接続されており、第１の筐体５６０１と第２の筐体５６０２の間の角度は、接続部５６０５により可動となっている。第１の表示部５６０３における映像の切り替えを、接続部５６０５における第１の筐体５６０１と第２の筐体５６０２との間の角度に従って、切り替える構成としても良い。また、第１の表示部５６０３及び第２表示部５６０４の少なくとも一方に、位置入力装置としての機能が付加された表示装置を用いるようにしても良い。なお、位置入力装置としての機能は、表示装置にタッチパネルを設けることで付加することができる。あるいは、位置入力装置としての機能は、フォトセンサとも呼ばれる光電変換素子を表示装置の画素部に設けることでも、付加することができる。
図１１（Ｃ）は、ノート型パーソナルコンピュータを示す図である。図１１（Ｃ）に示すノート型パーソナルコンピュータは、筐体５４０１、表示部５４０２、キーボード５４０３、ポインティングデバイス５４０４等を有する。
図１１（Ｄ）は、電気冷凍冷蔵庫を示す図である。図１１（Ｄ）に示す電気冷凍冷蔵庫は、筐体５３０１、冷蔵室用扉５３０２、冷凍室用扉５３０３等を有する。
図１１（Ｅ）は、ビデオカメラを示す図である。図１１（Ｅ）に示すビデオカメラは、第１の筐体５８０１、第２の筐体５８０２、表示部５８０３、操作キー５８０４、レンズ５８０５、接続部５８０６等を有する。操作キー５８０４及びレンズ５８０５は第１の筐体５８０１に設けられており、表示部５８０３は第２の筐体５８０２に設けられている。そして、第１の筐体５８０１と第２筐体５８０２とは、接続部５８０６により接続されており、第１の筐体５８０１と第２筐体５８０２の間の角度は、接続部５８０６により可動となっている。表示部５８０３における映像の切り替えを、接続部５８０６における第１の筐体５８０１と第２の筐体５８０２との間の角度に従って行う構成としても良い。
図１１（Ｆ）は、普通自動車を示す図である。図１１（Ｆ）に示す普通自動車は、車体５１０１、車輪５１０２、ダッシュボード５１０３、ライト５１０４等を有する。
１ トランジスタ
２ トランジスタ
３ キャパシタ
４ トランジスタ
４＿１ トランジスタ
４＿ｎ トランジスタ
５ 配線
６ 配線
７ 配線
８ 配線
９ 配線
１０ トランジスタ
１１ トランジスタ
１１＿１ トランジスタ
１１＿ｎ トランジスタ
１２ 配線
１２＿１ 配線
１２＿ｎ 配線
１３ インバータ
１４ トランジスタ
２０ 記憶素子
２１ 記憶素子アレイ
２２ 駆動回路
２３ 駆動回路
３０ 論理ブロック
３１ 配線
３１ａ 配線
３１ｂ 配線
３１ｃ 配線
３１ｄ 配線
３２ スイッチマトリクス
３３ 配線選択回路
４０ａ プログラマブルスイッチ
４０ｂ プログラマブルスイッチ
４０ｃ プログラマブルスイッチ
４０ｄ プログラマブルスイッチ
４０ｅ プログラマブルスイッチ
４０ｆ プログラマブルスイッチ
５０＿１ 記憶素子
５０＿ｎ 記憶素子
８０ 層
８１ 酸化物半導体層
８２ 導電層
８３ 導電層
８４ 絶縁層
８５ 導電層
１００ トランジスタ
２００ トランジスタ
９００ 基板
９０１ トランジスタ
９０２ トランジスタ
９０４ ウェル
９０６ 不純物領域
９０７ ゲート絶縁膜
９０８ ゲート電極層
９０９ サイドウォール絶縁膜
９１０ 絶縁膜
９１１ 絶縁膜
９１２ 絶縁膜
９１３ コンタクトプラグ
９１４ 配線層
９１５ コンタクトプラグ
９１６ 配線層
９１７ コンタクトプラグ
９１８ 配線層
９１９ 絶縁膜
９２０ 絶縁膜
９２１ コンタクトプラグ
９２２ 配線層
９２３ バックゲート電極層
９２４ 絶縁膜
９２５ コンタクトプラグ
９２６ 酸化物半導体膜
９２７ ソース電極層
９２８ ドレイン電極層
９２９ ゲート絶縁膜
９３０ ゲート電極層
９３２ 絶縁膜
９３３ 絶縁膜
５００１ 筐体
５００２ 筐体
５００３ 表示部
５００４ 表示部
５００５ マイクロホン
５００６ スピーカ
５００７ 操作キー
５００８ スタイラス
５１０１ 車体
５１０２ 車輪
５１０３ ダッシュボード
５１０４ ライト
５３０１ 筐体
５３０２ 冷蔵室用扉
５３０３ 冷凍室用扉
５４０１ 筐体
５４０２ 表示部
５４０３ キーボード
５４０４ ポインティングデバイス
５６０１ 筐体
５６０２ 筐体
５６０３ 表示部
５６０４ 表示部
５６０５ 接続部
５６０６ 操作キー
５８０１ 筐体
５８０２ 筐体
５８０３ 表示部
５８０４ 操作キー
５８０５ レンズ
５８０６ 接続部

Claims (9)

  1. 高電源電位又は低電源電位を供給する第１の配線と、
    高電源電位を供給する第２の配線と、
    高電源電位又は低電源電位を供給する第３の配線と、
    ソース及びドレインの一方が前記第１の配線に電気的に接続された第１のＮチャネル型トランジスタと、
    ゲートが前記第２の配線に電気的に接続され、ソース及びドレインの一方が前記第３の配線に電気的に接続され、ソース及びドレインの他方が前記第１のＮチャネル型トランジスタのゲートに電気的に接続された第２のＮチャネル型トランジスタと、
    前記第１のＮチャネル型トランジスタのソース及びドレインの他方に電気的に接続されたノードと、を有し、
    前記第１のＮチャネル型トランジスタは、チャネルが酸化物半導体層に形成されるトランジスタであり、
    前記第２のＮチャネル型トランジスタは、チャネルが酸化物半導体層に形成されるトランジスタであり、
    前記ノードは、前記第１のＮチャネル型トランジスタがオフになると浮遊状態になる記憶素子。
  2. 高電源電位又は低電源電位を供給する第１の配線と、
    高電源電位を供給する第２の配線と、
    高電源電位又は低電源電位を供給する第３の配線と、
    ソース及びドレインの一方が前記第１の配線に電気的に接続された第１のＮチャネル型トランジスタと、
    ゲートが前記第２の配線に電気的に接続され、ソース及びドレインの一方が前記第３の配線に電気的に接続され、ソース及びドレインの他方が前記第１のＮチャネル型トランジスタのゲートに電気的に接続された第２のＮチャネル型トランジスタと、
    前記第１のＮチャネル型トランジスタのソース及びドレインの他方に電気的に接続されたノードと、
    ゲートが前記ノードに電気的に接続された第３のトランジスタと、を有し、
    前記ノードは、前記第１のＮチャネル型トランジスタがオフになると浮遊状態になる記憶素子。
  3. 請求項２において、
    前記第１のＮチャネル型トランジスタは、チャネルが酸化物半導体層に形成されるトランジスタである記憶素子。
  4. 請求項２又は請求項３において、
    前記第２のＮチャネル型トランジスタは、チャネルが酸化物半導体層に形成されるトランジスタである記憶素子。
  5. 請求項２乃至４のいずれか一において、
    前記第３のトランジスタの移動度は、前記第１のＮチャネル型トランジスタの移動度及び前記第２のＮチャネル型トランジスタの移動度よりも高い記憶素子。
  6. 請求項２乃至５のいずれか一において、
    ソース及びドレインの一方が前記第３のトランジスタのソース及びドレインの一方に電気的に接続された第４のトランジスタを有する記憶素子。
  7. 請求項６において、
    前記第４のトランジスタの移動度は、前記第１のＮチャネル型トランジスタの移動度及び前記第２のＮチャネル型トランジスタの移動度よりも高い記憶素子。
  8. 請求項２乃至７のいずれか一に記載の記憶素子が有する前記第３のトランジスタのソース及びドレインを介して、一対の論理ブロックを電気的に接続させることが可能なプログラマブルロジックデバイス。
  9. 請求項６又は請求項７に記載の記憶素子を複数有し、それぞれが有する前記第３のトランジスタのソース及びドレイン並びに前記第４のトランジスタのソース及びドレインを介して、一対の論理ブロックを電気的に接続させることが可能なプログラマブルロジックデバイス。
JP2013147153A 2012-07-18 2013-07-15 記憶素子及びプログラマブルロジックデバイス Expired - Fee Related JP6143590B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2013147153A JP6143590B2 (ja) 2012-07-18 2013-07-15 記憶素子及びプログラマブルロジックデバイス

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2012159449 2012-07-18
JP2012159449 2012-07-18
JP2013147153A JP6143590B2 (ja) 2012-07-18 2013-07-15 記憶素子及びプログラマブルロジックデバイス

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2017093215A Division JP6325149B2 (ja) 2012-07-18 2017-05-09 記憶素子、及びプログラマブルロジックデバイス

Publications (3)

Publication Number Publication Date
JP2014038684A JP2014038684A (ja) 2014-02-27
JP2014038684A5 JP2014038684A5 (ja) 2016-08-25
JP6143590B2 true JP6143590B2 (ja) 2017-06-07

Family

ID=49945804

Family Applications (6)

Application Number Title Priority Date Filing Date
JP2013147153A Expired - Fee Related JP6143590B2 (ja) 2012-07-18 2013-07-15 記憶素子及びプログラマブルロジックデバイス
JP2017093215A Expired - Fee Related JP6325149B2 (ja) 2012-07-18 2017-05-09 記憶素子、及びプログラマブルロジックデバイス
JP2018076041A Active JP6516897B2 (ja) 2012-07-18 2018-04-11 半導体装置
JP2019077487A Withdrawn JP2019153796A (ja) 2012-07-18 2019-04-16 半導体装置
JP2021014819A Withdrawn JP2021073724A (ja) 2012-07-18 2021-02-02 半導体装置
JP2022125349A Withdrawn JP2022159399A (ja) 2012-07-18 2022-08-05 記憶素子

Family Applications After (5)

Application Number Title Priority Date Filing Date
JP2017093215A Expired - Fee Related JP6325149B2 (ja) 2012-07-18 2017-05-09 記憶素子、及びプログラマブルロジックデバイス
JP2018076041A Active JP6516897B2 (ja) 2012-07-18 2018-04-11 半導体装置
JP2019077487A Withdrawn JP2019153796A (ja) 2012-07-18 2019-04-16 半導体装置
JP2021014819A Withdrawn JP2021073724A (ja) 2012-07-18 2021-02-02 半導体装置
JP2022125349A Withdrawn JP2022159399A (ja) 2012-07-18 2022-08-05 記憶素子

Country Status (4)

Country Link
US (2) US8934299B2 (ja)
JP (6) JP6143590B2 (ja)
KR (6) KR102107591B1 (ja)
TW (2) TWI608569B (ja)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101911382B1 (ko) * 2009-11-27 2018-10-24 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
JP6333028B2 (ja) * 2013-04-19 2018-05-30 株式会社半導体エネルギー研究所 記憶装置及び半導体装置
JP6625328B2 (ja) * 2014-03-06 2019-12-25 株式会社半導体エネルギー研究所 半導体装置の駆動方法
JP6677449B2 (ja) * 2014-03-13 2020-04-08 株式会社半導体エネルギー研究所 半導体装置の駆動方法
US9401364B2 (en) * 2014-09-19 2016-07-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, electronic component, and electronic device
US9281305B1 (en) * 2014-12-05 2016-03-08 National Applied Research Laboratories Transistor device structure
US9953695B2 (en) 2015-12-29 2018-04-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, electronic device, and semiconductor wafer
US11360934B1 (en) 2017-09-15 2022-06-14 Groq, Inc. Tensor streaming processor architecture
US11114138B2 (en) 2017-09-15 2021-09-07 Groq, Inc. Data structures with multiple read ports
US11868804B1 (en) 2019-11-18 2024-01-09 Groq, Inc. Processor instruction dispatch configuration
US11243880B1 (en) 2017-09-15 2022-02-08 Groq, Inc. Processor architecture
US11170307B1 (en) 2017-09-21 2021-11-09 Groq, Inc. Predictive model compiler for generating a statically scheduled binary with known resource constraints
US10754621B2 (en) * 2018-08-30 2020-08-25 Groq, Inc. Tiled switch matrix data permutation circuit
US11455370B2 (en) 2018-11-19 2022-09-27 Groq, Inc. Flattened input stream generation for convolution with expanded kernel
US12340300B1 (en) 2018-09-14 2025-06-24 Groq, Inc. Streaming processor architecture
TW202537448A (zh) 2019-01-25 2025-09-16 日商半導體能源研究所股份有限公司 半導體裝置及包括該半導體裝置的電子裝置
US11908947B2 (en) 2019-08-08 2024-02-20 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP7577671B2 (ja) 2019-09-20 2024-11-05 株式会社半導体エネルギー研究所 半導体装置
WO2021130591A1 (ja) 2019-12-27 2021-07-01 株式会社半導体エネルギー研究所 半導体装置

Family Cites Families (39)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6196595A (ja) * 1984-10-17 1986-05-15 Toshiba Corp 半導体記憶装置
JPS62257698A (ja) * 1986-04-30 1987-11-10 Oki Electric Ind Co Ltd 半導体スタテイツクメモリセル
JPH02218093A (ja) * 1989-02-17 1990-08-30 Nec Corp メモリセル回路
JPH06162764A (ja) * 1992-11-17 1994-06-10 Toshiba Corp 半導体記憶装置
JP4103968B2 (ja) 1996-09-18 2008-06-18 株式会社半導体エネルギー研究所 絶縁ゲイト型半導体装置
JPH1131932A (ja) * 1997-05-13 1999-02-02 Nippon Steel Corp メモリトランジスタを備えた半導体装置ならびに増幅回路及び増幅度可変方法ならびに記憶媒体
JP2001202775A (ja) * 2000-01-19 2001-07-27 Ind Technol Res Inst 再書き込み擬似ｓｒａｍ及びその再書き込み方法
JP2005056452A (ja) * 2003-08-04 2005-03-03 Hitachi Ltd メモリ及び半導体装置
JP4418254B2 (ja) * 2004-02-24 2010-02-17 株式会社ルネサステクノロジ 半導体集積回路
US7834827B2 (en) * 2004-07-30 2010-11-16 Semiconductor Energy Laboratory Co., Ltd. Light emitting device and driving method thereof
US7619916B2 (en) * 2006-07-06 2009-11-17 Stmicroelectronics Pvt. Ltd. 8-T SRAM cell circuit, system and method for low leakage current
JP5179791B2 (ja) * 2006-07-21 2013-04-10 株式会社Ｇｅｎｕｓｉｏｎ 不揮発性半導体記憶装置、不揮発性半導体記憶装置の状態決定方法および半導体集積回路装置
TW202429692A (zh) * 2006-09-29 2024-07-16 日商半導體能源研究所股份有限公司 半導體裝置
JP2009043804A (ja) * 2007-08-07 2009-02-26 Panasonic Corp 半導体記憶装置、メモリ搭載ｌｓｉ、及び半導体記憶装置の製造方法
KR101731772B1 (ko) * 2008-11-28 2017-04-28 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치, 표시 장치 및 표시 장치를 포함하는 전자 장치
JP5781720B2 (ja) 2008-12-15 2015-09-24 ルネサスエレクトロニクス株式会社 半導体装置及び半導体装置の製造方法
KR102321812B1 (ko) 2009-10-29 2021-11-03 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
EP2526622B1 (en) 2010-01-20 2015-09-23 Semiconductor Energy Laboratory Co. Ltd. Semiconductor device
CN102742001B (zh) * 2010-02-05 2017-03-22 株式会社半导体能源研究所 半导体装置
KR101775180B1 (ko) * 2010-02-12 2017-09-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 구동 방법
WO2011114866A1 (en) 2010-03-17 2011-09-22 Semiconductor Energy Laboratory Co., Ltd. Memory device and semiconductor device
WO2011114867A1 (en) 2010-03-19 2011-09-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and driving method of semiconductor device
KR101904445B1 (ko) 2010-04-16 2018-10-04 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
WO2011162147A1 (en) 2010-06-23 2011-12-29 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
WO2012008286A1 (en) 2010-07-16 2012-01-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US9343480B2 (en) * 2010-08-16 2016-05-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP5674594B2 (ja) * 2010-08-27 2015-02-25 株式会社半導体エネルギー研究所 半導体装置及び半導体装置の駆動方法
JP5975635B2 (ja) * 2010-12-28 2016-08-23 株式会社半導体エネルギー研究所 半導体装置
TWI562142B (en) * 2011-01-05 2016-12-11 Semiconductor Energy Lab Co Ltd Storage element, storage device, and signal processing circuit
JP5288654B2 (ja) * 2011-11-02 2013-09-11 株式会社半導体エネルギー研究所 半導体装置、表示装置、液晶表示装置、表示モジュール及び電子機器
JP5337859B2 (ja) * 2011-11-02 2013-11-06 株式会社半導体エネルギー研究所 半導体装置、表示装置及び液晶表示装置
US9208826B2 (en) * 2012-03-30 2015-12-08 Sharp Kabushiki Kaisha Semiconductor storage device with two control lines
SG11201505224PA (en) * 2012-05-02 2015-08-28 Semiconductor Energy Lab Programmable logic device
US8952723B2 (en) * 2013-02-13 2015-02-10 Semiconductor Energy Laboratory Co., Ltd. Programmable logic device and semiconductor device
TW201513128A (zh) * 2013-07-05 2015-04-01 Semiconductor Energy Lab 半導體裝置
US9378844B2 (en) * 2013-07-31 2016-06-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device including transistor whose gate is electrically connected to capacitor
US9401364B2 (en) * 2014-09-19 2016-07-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, electronic component, and electronic device
US9424890B2 (en) * 2014-12-01 2016-08-23 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and driving method thereof
US9583177B2 (en) * 2014-12-10 2017-02-28 Semiconductor Energy Laboratory Co., Ltd. Memory device and semiconductor device including memory device

Also Published As

Publication number Publication date
JP2022159399A (ja) 2022-10-17
TW201810538A (zh) 2018-03-16
KR20220119590A (ko) 2022-08-30
KR102368444B1 (ko) 2022-02-25
KR102210818B1 (ko) 2021-02-01
KR102436903B1 (ko) 2022-08-25
TWI638431B (zh) 2018-10-11
KR20200047485A (ko) 2020-05-07
US20140021474A1 (en) 2014-01-23
JP2017182869A (ja) 2017-10-05
KR20140011260A (ko) 2014-01-28
JP2021073724A (ja) 2021-05-13
KR20200103597A (ko) 2020-09-02
JP6325149B2 (ja) 2018-05-16
US8934299B2 (en) 2015-01-13
KR20210012032A (ko) 2021-02-02
TW201413874A (zh) 2014-04-01
US20150123705A1 (en) 2015-05-07
JP2019153796A (ja) 2019-09-12
JP2018139165A (ja) 2018-09-06
JP6516897B2 (ja) 2019-05-22
KR102150574B1 (ko) 2020-09-01
JP2014038684A (ja) 2014-02-27
TWI608569B (zh) 2017-12-11
KR102556197B1 (ko) 2023-07-14
US9985636B2 (en) 2018-05-29
KR102107591B1 (ko) 2020-05-07
KR20220027128A (ko) 2022-03-07

Similar Documents

Publication Publication Date Title
KR102556197B1 (ko) 기억 소자 및 프로그래머블 로직 디바이스
JP6298662B2 (ja) 半導体装置
JP6096072B2 (ja) 半導体装置
JP2014112827A (ja) 半導体装置、及びその駆動方法
JP6250315B2 (ja) 半導体装置及びその駆動方法
JP2014003594A (ja) 半導体装置及びその駆動方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160707

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20160707

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20170118

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170131

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170331

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170425

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170509

R150 Certificate of patent or registration of utility model

Ref document number: 6143590

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees