JP6142653B2 - 半導体装置 - Google Patents

Description

本明細書は、半導体装置に関する技術を開示する。

支持基板と、埋込み絶縁層と、半導体層を積層した積層基板を利用した横型の半導体装置が知られている。特許文献１には、半導体層の裏面側（埋込み絶縁層側）に、半導体層の他の部分よりもｎ型の不純物を高濃度に含むｎ型半導体層（以下、高濃度ｎ型半導体層と称する）を形成し、半導体装置の耐圧を向上させる技術が開示されている。具体的には、特許文献１は、半導体層の裏面側に高濃度ｎ型半導体層を配置し、半導体層の縦方向（積層基板の積層面に直交する方向）に伸びる電界強度がゼロになる位置を半導体層の裏面側に位置させる。それにより、半導体装置がオフ状態のときに、キャリアが半導体層内を縦方向に移動することが抑制される。半導体層内におけるキャリアの移動距離を短くすることにより、アバランシェ降伏の発生を抑制している。

特開２００７−１７３４２２号公報

高濃度ｎ型半導体層は、典型的に、半導体層の表面からｎ型の不純物をイオン注入することにより形成される。高濃度ｎ型半導体層が形成される位置（半導体層の表面からの深さ）は、半導体層の厚み及び不純物イオンの加速電圧に依存する。そのため、半導体層の厚みが所望する厚みからずれていると、高濃度ｎ型半導体層の厚み（半導体層の縦方向の長さ）を所望する厚みに調整することが難しい。高濃度ｎ型半導体層の電荷量は、高濃度ｎ型半導体層の厚みに、高濃度ｎ型半導体層に含まれている不純物濃度を乗じた値となる。そのため、半導体層の厚みが所望する厚みからずれていると、高濃度ｎ型半導体層の電荷量を調整することが難しく、所望する耐圧を得ることが難しくなる。本明細書は、上記課題を解決する新たな半導体装置を提供する。

本明細書が開示する半導体装置は、横型の半導体装置であって、支持基板と、支持基板上に設けられている埋込み絶縁層と、埋込み絶縁層上に設けられている半導体層と、半導体層の表面の一部に設けられている第１主電極と、半導体層の表面の他の一部に設けられている第２主電極を備えている。半導体層は、第１〜第５半導体領域を有している。第１半導体領域は、ｎ型であり、第１主電極と埋込み絶縁層の間に設けられている。第２半導体領域は、ｐ型であり、第２主電極と埋込み絶縁層の間に設けられている。第３半導体領域は、ｎ型であり、第１半導体領域と第２半導体領域の間に設けられている。第４半導体領域は、第１半導体領域と埋込み絶縁層の間に設けられているとともに、ｎ型の不純物を第３半導体領域より高濃度に含んでいる。第５半導体領域は、第３半導体領域内に設けられているとともに第４半導体領域よりも第２主電極側に位置しており、ｎ型の不純物を第３半導体領域より高濃度に含んでいる。本明細書が開示する半導体装置では、第４半導体領域と埋込み絶縁層との距離が、第５半導体領域と埋込み絶縁層との距離より短い。

上記のように、本明細書が開示する半導体装置は、第４半導体領域と埋込み絶縁層との距離が、第５半導体領域と埋込み絶縁層との距離より短い。すなわち、第５半導体領域が、少なくとも半導体層の裏面（埋込み絶縁層と接する面）から離れた位置に設けられている。そのため、半導体層の厚みが所望する厚みがからずれていても、不純物イオンの加速電圧を調整することなく、半導体層内に所望する厚みの第５半導体領域（高濃度のｎ型不純物領域）を形成することができる。半導体層内に設けられる第５半導体領域の電解量を適値に調整することができるので、半導体装置の耐圧を安定させることができる。

第１実施例の半導体装置の断面図を示す。 第１実施例の半導体装置がオフしているときの電界分布を説明する図を示す。 比較例の半導体装置がオフしているときの電界分布を説明する図を示す。 第２実施例の半導体装置の断面図を示す。 第３実施例の半導体装置の断面図を示す。 第４実施例の半導体装置の断面図を示す。

以下、本明細書で開示する実施例の技術的特徴の幾つかを記す。なお、以下に記す事項は、各々単独で技術的な有用性を有している。

第１半導体領域と第４半導体領域の間に、ｐ型の第６半導体領域が設けられていてもよい。この場合、第６半導体領域の電荷量が、第４半導体領域の電荷量と等しくなるように調整されていてもよい。第１半導体領域の近傍では、電子が加速され、インパクトイオンが発生することがある。第１半導体領域の近傍を確実に空乏化することができれば、第４半導体領域のｎ型不純物の濃度を濃くすることができる。それにより、埋込み絶縁層と半導体層の界面から半導体層に向けて伸びる空乏層を抑制することができる。第１半導体領域の近傍でインパクトイオンの移動を抑制することができ、半導体装置の臨界電界をさらに向上させることができる。

第４半導体領域が、埋込み絶縁層に接していてもよい。埋込み絶縁層と半導体層の界面から半導体層に向けて伸びる空乏層をより確実に抑制することができる。

第５半導体領域のｎ型の不純物濃度が、第１半導体領域側から第２半導体領域側に向けて薄くなっていてもよい。半導体装置がオフしたときに、半導体層内の横方向（第１主電極と第２主電極を結ぶ方向）の電界分布を均一化することができる。

第５半導体領域のｎ型の不純物濃度が第１半導体領域側から第２半導体領域側に向けて薄くなっている場合、第５半導体領域と埋込み絶縁層との距離が、第１半導体領域側から第２半導体領域側に向けて長くなっていてもよい。また、第１半導体領域から第２半導体領域までの距離を横軸におり、埋込み絶縁膜と第５半導来領域との距離を縦軸にとったときに、埋込み絶縁層から第５半導体領域までの距離が、不連続に増加していてもよい。半導体層の横方向において、第５半導体領域に含まれるｎ型の不純物の濃度差を緩和することができる。

（第１実施例）
図１を参照し、半導体装置１００について説明する。半導体装置１００は、積層基板４０を利用した横型のダイオードである。積層基板４０は、ｐ型の半導体基板４２と、半導体基板４２上に設けられている埋込み絶縁層４４と、埋込み絶縁層４４上に設けられている活性層４６を備えている。半導体基板４２は支持基板の一例であり、活性層４６は半導体層の一例である。半導体基板４２の材料は単結晶シリコンであり、埋込み絶縁層４４の材料は酸化シリコンであり、活性層４６の材料は単結晶シリコンである。積層基板４０は、ＳＯＩ（Silicon On Insulator）基板と称される。活性層４６の表面の一部にカソード電極２が設けられており、活性層４６の表面の他の一部にアノード電極８が設けられている。カソード電極２とアノード電極８は、活性層４６上に間隔を有して設けられている。カソード電極２は第１主電極の一例であり、アノード電極８は第２主電極の一例である。半導体装置１００では、積層基板４０の活性層４６内に複数の半導体領域が形成されている。

活性層４６内には、ｎ型の第１半導体領域５０、ｐ型の第２半導体領域６、ｎ型の第３半導体領域４、ｎ型の第４半導体領域３０及びｎ型の第５半導体領域２０が設けられている。第１半導体領域５０は、ｎ型の不純物を含んでおり、活性層４６の厚み方向において、カソード電極２と埋込み絶縁層４４の間に設けられている。第１半導体領域５０は、ｎ型のウェル半導体領域に相当する。第１半導体領域５０の表層に、ｎ型の不純物を高濃度に含むカソード領域５２が設けられている。カソード領域５２に含まれるｎ型不純物の濃度は、カソード領域５２以外の第１半導体領域５０に含まれるｎ型不純物の濃度よりも濃い。第１半導体領域は、カソード領域５２を介してカソード電極２に電気的に接続されている。ｎ型不純物の一例として、リン（Ｐ）が挙げられる。

第２半導体領域６は、ｐ型の不純物を含んでおり、活性層４６の厚み方向において、アノード電極８と埋込み絶縁層４４の間に設けられている。第２半導体領域６は、ｐ型のウェル半導体領域に相当する。第２半導体領域６の表層に、ｐ型の不純物を高濃度に含むアノード領域１２が設けられている。アノード領域１２に含まれるｐ型不純物の濃度は、アノード領域１２以外の第２半導体領域６に含まれるｐ型不純物の濃度よりも濃い。第２導体領域は、アノード領域１２を介してアノード電極８に電気的に接続されている。アノード領域１２は、活性層４６の表面から裏面にまで達している。ｐ型不純物の一例として、ボロン（Ｂ）が挙げられる。

第３半導体領域４は、ｎ型の不純物を含んでおり、活性層４６の横方向において、第１半導体領域５０と第２半導体領域６の間に設けられている。第３半導体領域４は、ドリフト領域と称されることがある。なお、第３半導体領域４は、半導体層４６に不純物をイオン注入し、第１半導体領域５０，第２半導体領域６、及び、後述する第４半導体領域３０，第５半導体領域２０を形成した残部である。そのため、第３半導体領域４に含まれるｎ型不純物の濃度は、第１半導体領域５０，第４半導体領域３０及び第５半導体領域２０に含まれるｎ型不純物の濃度よりも薄い。

第４半導体領域３０は、ｎ型の不純物を含んでおり、活性層４６の厚み方向において、第１半導体領域５０と埋込み絶縁層４４の間に設けられている。第４半導体領域３０は、第１半導体領域５０に接しているとともに、活性層４６の裏面に露出している。そのため、第４半導体領域３０は、埋込み絶縁層４４に接している。第４半導体領域３０に含まれるｎ型不純物の濃度は、第１半導体領域５０及び第３半導体領域４に含まれるｎ型不純物の濃度よりも濃い。

第５半導体領域２０は、ｎ型の不純物を含んでおり、第３半導体領域４内に設けられている。第５半導体領域２０は、第４半導体領域３０よりもアノード電極８側に位置している。第５半導体領域２０と埋込み絶縁層４４との距離は、第４半導体領域３０と埋込み絶縁層４４との距離よりも長い。そのため、第５半導体領域２０は、埋込み絶縁層４４に接していない。すなわち、第５半導体領域２０は、活性層４６の裏面に露出していない。第５半導体領域２０は、第４半導体領域３０に接しており、第４半導体領域３０から第２半導体領域６に向けて伸びている。第５半導体領域２０に含まれるｎ型不純物の濃度は、第４半導体領域３０に含まれるｎ型不純物の濃度よりも薄い。

第５半導体領域２０は、６個の部分領域２１〜２６を備えている。部分領域２１，２２，２３，２４，２５，２６の順に、ｎ型不純物の濃度が低濃度から高濃度に変化している。換言すると、第５半導体領域２０の不純物濃度は、第２半導体領域６側から第１半導体領域５０側に向かうに従って濃くなっている（第１半導体領域５０側から第２半導体領域６側に向けて薄くなっている）。また、第５半導体領域２０と埋込み絶縁層４４との距離は、第１半導体領域５０側から第２半導体領域６側に向かうに従って長くなっている。すなわち、第５半導体領域２０は、第１半導体領域５０側から第２半導体領域６側に向かうに従って、活性層４６の表面に近づいている。半導体装置１００では、ｎ型不純物の濃度が濃い部分領域ほど埋込み絶縁層４４に近い位置に配置されている。

図１に示すように、埋込み絶縁層４４と部分領域２１〜２６との距離は、階段状に変化している。より具体的には、第１半導体領域５０から第２半導体領域６までの距離を横軸にとり、埋込み絶縁層４４と第５半導体領域２０との距離を縦軸にとったときに、埋込み絶縁層４４から第５半導体領域２０までの距離が不連続に増加している。なお、各々の部分領域２１〜２６は、隣り合う部分領域２１〜２６に接している。また、第１半導体領域５０に最も近い位置に設けられている部分領域（部分領域２６）が、第４半導体領域３０に接している。

半導体装置１００の動作について説明する。アノード電極８に正電圧を印加し、カソード電極２に負電圧を印加する（すなわち、順方向バイアスをかける）と、ドリフト領域４に形成されていた空乏層が縮小し、アノード電極８からカソード電極２に電流が流れる。カソード電極２に正電圧を印加し、アノード電極８に負電圧を印加する（すなわち、逆方向バイアスをかける）と、ドリフト領域４に空乏層が伸びて電流が遮断される。半導体装置１００では、ドリフト領域４内でリサーフ（RESURF）効果が得られるように、ドリフト領域４，第４半導体領域３０及び第５半導体領域２０の濃度を調整している。すなわち、ドリフト領域４の電荷量と、第４半導体領域３０及び第５半導体領域２０の電荷量が等しくなるように調整されている。なお、半導体領域の電荷量は、その半導体領域に含まれる不純物濃度に半導体領域の厚みを乗じた値である。

半導体装置１００の利点について説明する。上記したように、半導体装置１００では、第５半導体領域２０と埋込み絶縁層４４との距離が、第４半導体領域３０と埋込み絶縁層４４との距離よりも長い。そのため、仮に活性層４６の厚みが所望する厚みより薄い場合であっても、第５半導体領域２０が埋込み絶縁層４４に接することを防止することができる。その結果、第５半導体領域２０（部分領域２１〜２６）の厚みが、所望する厚みからずれることを抑制することができる。すなわち、第５半導体領域２０の電荷量を所望する電荷量に調整することができる。半導体装置１００は、ドリフト領域４内がリサーフ条件から外れることが抑制されている。

なお、活性層４６の厚みは、所望する厚みよりも厚い活性層を有するＳＯＩ基板の活性層を研磨することにより調整する。一般的な加工装置を用いた場合、活性層の厚みが、所望する厚みから０．３μｍ以上ずれることがある。例えば、半導体装置１００では、活性層４６の厚みを１．８μｍとする場合、一般的な加工装置を用いた場合、活性層の厚みが１．５〜２．１μｍになることがあり得る。そのため、従来の半導体装置では、リサーフ条件を満足するために、特殊な加工を行うことが必要であった。半導体装置１００は、特殊な加工を行うことなく、ドリフト領域４内がリサーフ条件から外れることを抑制することができる。換言すると、半導体装置１００は、従来よりも製造工程を簡略化することができる。

半導体装置１００の他の利点について説明する。上記したように、第４半導体領域３０は、埋込み絶縁層４４に接している。そのため、第１半導体領域５０の近傍において、埋込み絶縁層４４から活性層４６に向けて伸びる空乏層を抑制することができる。半導体装置１００がオフ状態のときは、第１半導体領域５０と第２半導体領域６の間に電位差が生じる。電界強度を一定割合毎に示す等電位線を作成すると、図２に示すような活性層４６の裏面側で折れ曲がった等電位線が得られる。埋込み絶縁層４４と活性層４６との界面で発生したインパクトイオンは、活性層４６の裏面から等電位線の曲がった位置まで移動し得る。インパクトイオンが移動すると、アバランシェ降伏が起こりやすくなる。半導体装置１００では、第４半導体領域３０が埋込み絶縁層４４に接しているので、等電位線が曲がる位置を活性層４６の裏面側に位置されることができる。そのため、アバランシェ降伏を起こりにくくすることができる。

上記したように、第１半導体領域５０と第４半導体領域３０とが接している。換言すると、第３半導体領域４が、第１半導体領域５０と第４半導体領域３０の間に介在していない。そのため、活性層４６の厚み方向において、第１半導体領域５０と第３半導体領域４、又は、第４半導体領域３０と第３半導体領域４の濃度差に起因する耐圧低下を防止することができる。

また、半導体装置１００では、第４半導体領域３０の不純物濃度が、第５半導体領域２０の不純物濃度よりも濃い。そのため、第１半導体領域５０の近傍（カソード側）において縦方向（活性層４６の厚み方向）の臨界電界を高くすることができる。その結果、アバランシェ降伏を一層起こりにくくすることができる。

ここで、第４半導体領域３０に含まれる不純物濃度と、活性層４６内に形成される電界分布について説明する。図２は、半導体装置１００のカソード近傍の等電位線を示している。図３は、比較例として、第４半導体領域３０に含まれる不純物濃度を薄くしたときの、カソード近傍の等電位線を示している。図２及び図３に示すように、第４半導体領域３０に含まれる不純物濃度が濃い場合、等電位線が折れ曲がる位置が、活性層４６の裏面側に近づく。比較例の半導体装置では、インパクトイオンは、距離ｄ２だけ移動し得る。それに対して、半導体装置１００の場合、インパクトイオンの移動距離を、距離ｄ１に留めることができる。その結果、アバランシェ降伏の発生を抑制することができる。

半導体装置１００では、第５半導体領域２０の不純物濃度が第１半導体領域５０側（カソード側）から第２半導体領域６側（アノード側）に向かうに従って薄くなっている。これにより、等電位線の間隔を、横方向の全体に亘って均一にすることができる。ドリフト領域４内の局所に電界が集中することを防止することができ、半導体装置１００の耐圧を高くすることができる。また、このような特徴を有することにより、効果的にリサーフ効果を得ることができる。

半導体装置１００では、第５半導体領域２０と埋込み絶縁層４４との距離が、第２半導体領域６に向かうに従って長くなっている。上記したように、活性層４６の厚みは、ばらつくことがあり得る。第５半導体領域２０が活性層４６の裏面側に位置するほど、活性層４６の厚みのばらつきの影響を受けやすい。また、不純物濃度の薄い部分領域（例えば部分領域２１）の電荷量は、不純物濃度が濃い部分領域（例えば部分領域２６）の電荷量より厚みの変化による影響を受けやすい。不純物濃度が薄い部分を埋込み絶縁層４４からより遠ざけることによって、活性層４６の厚みがばらついた場合に、第５半導体領域２０の電荷量への影響を抑制することができる。

半導体装置１００では、第５半導体領域２０と埋込み絶縁層４４との距離が、階段状に変化している。部分領域２１〜２６の横方向において、隣り合う部分領域２１〜２６との接触面積を小さくするこができる。各々の部分領域２１〜２６に含まれている不純物が、隣接する部分領域２１〜２６に拡散することを抑制することができる。

（第２実施例）
図４を参照し、半導体装置２００について説明する。半導体装置２００は、半導体装置１００の変形例であり、第４半導体領域３０及び第５半導体領域２０をＬＤＭＯＳに適用したものである。半導体装置１００と実質的に同じ構造については、半導体装置１００に付した参照番号と同一又は下二桁が同じ参照番号を付すことにより、説明を省略することがある。

第１半導体領域２５０内に、第１半導体領域２５０よりも高濃度のｎ型不純物を含むドレイン領域２５２が設けられている。ドレイン電極２０２が、ドレイン領域２５２に電気的に接触している。第２半導体領域２０６内に、ドリフト領域２０４よりも高濃度のｎ型不純物を含むソース領域２６０が設けられている。ソース領域２６０は、第２半導体領域２０６によって、ドリフト領域２０４から隔てられている。第２半導体領域２０６内に、さらに、ｐ型の不純物を第２半導体領域２０６よりも高濃度に含むコンタクト領域２１２が設けられている。ソース電極２０８が、ソース領域２６０及びコンタクト領域２１２に電気的に接続している。

ゲート部２７０が、ソース電極２０８とドレイン電極２０２の間で、ドリフト領域２０４の表面（活性層２４６の表面）に設けられている。ゲート部２７０は、ゲート電極２６４とゲート絶縁膜２６２を備えている。ゲート電極２６４は、ゲート絶縁膜２６２を介して、ドリフト領域２０４に対向している。より具体的には、ゲート電極２６４は、ゲート絶縁膜２６２を介して、ソース領域２６０の一部と、ソース領域２６０とドリフト領域２０４を隔てている第２半導体領域２０６と、ドリフト領域２０４の一部に対向している。

（第３実施例）
図５を参照し、半導体装置３００について説明する。半導体装置３００は、半導体装置１００及び２００の変形例であり、第４半導体領域３０及び第５半導体領域２０をＩＧＢＴに適用したものである。半導体装置１００及び２００と実質的に同じ構造については、半導体装置１００及び２００に付した参照番号と同一又は下二桁が同じ参照番号を付すことにより、説明を省略することがある。

第１半導体領域３５０内に、高濃度のｐ型不純物を含むコレクタ領域３５２が設けられている。コレクタ電極３０２が、コレクタ領域３５２に電気的に接触している。コレクタ領域３５２とドリフト領域３０４に間に、第１半導体領域３５０が介在している。第１半導体領域３５０は、バッファ領域と称することもできる。第２半導体領域３０６内に、ドリフト領域３０４よりも高濃度のｎ型不純物を含むエミッタ領域３６０が設けられている。エミッタ領域３６０は、第２半導体領域３０６によって、ドリフト領域３０４から隔てられている。第２半導体領域３０６内には、ｐ型の不純物を第２半導体領域３０６よりも高濃度に含むコンタクト領域３１２が設けられている。エミッタ電極３０８が、エミッタ領域３６０及びコンタクト領域３１２に電気的に接続している。

ゲート部３７０は、ゲート電極３６４とゲート絶縁膜３６２を備えている。ゲート電極３６４は、ゲート絶縁膜３６２を介して、エミッタ領域３６０の一部と、エミッタ領域３６０とドリフト領域３０４を隔てている第２半導体領域３０６と、ドリフト領域３０４の一部に対向している。

（第４実施例）
図６を参照し、半導体装置４００について説明する。なお、半導体装置４００は、半導体装置１００の変形例であり、第４半導体領域及び第５半導体領域の構造が半導体装置１００と相違する。半導体装置１００と実質的に同じ構造については、半導体装置１００に付した参照番号と同一又は下二桁が同じ参照番号を付すことにより、説明を省略することがある。

半導体装置４００では、第１半導体層４５０と第４半導体層４３０との間に、ｐ型の不純物を含む第６半導体領域４３２が設けられている。第４半導体領域４３０は埋込み絶縁層４４に接している。第６半導体領域４３２は、第４半導体領域４３０に接している。第６半導体領域４３２の電荷量は、第４半導体領域４３０の電荷量と等しい。なお、半導体装置４００では、第５半導体領域４２０は、部分領域２１〜２７を備えている。部分領域２７は、第１半導体領域４５０の下方にまで伸びている。部分領域２７は、第１半導体領域４５０及び第６半導体領域４３２に接している。

半導体装置４００では、第５半導体領域４２０が、第１半導体領域４５０側（カソード側）から第２半導体領域６側（アノード側）に向けて直線的に伸びている。換言すると、第５半導体領域４２０と埋込み絶縁層４４との距離が、カソード側からアノード側に向けて一定である。各々の部分領域２１〜２７を形成する深さを一定にすることができる。半導体装置４００は、半導体装置１００よりも製造工程を簡略化することができる。

上記したように、半導体装置４００では、ｎ型の第４半導体領域４３０上にｐ型の第６半導体領域４３２が設けられている。第４半導体領域４３０と第６半導体領域４３２の電荷量は、等しく調整されている。そのため、第４半導体領域４３０と第６半導体領域４３２が占める空間を完全に空乏化することができる。第４半導体領域４３０のｎ型不純物の濃度を、任意に濃くすることができる。上記したように、第４半導体領域４３０に含まれるｎ型不純物の濃度が濃いほど、等電位線が折れ曲がる位置を埋込み絶縁層４４に近づけることができる。そのため、半導体装置４００は、カソードの近傍において、インパクトイオンの移動をより抑制することができる。

半導体装置４００の特徴（第４半導体領域４３０，第５半導体領域４２０及び第６半導体領域４３２）を、ＬＤＭＯＳ，ＩＧＢＴに適用することもできる。すなわち、半導体装置２００，３００の第４半導体領域３０及び第５半導体領域２０に代えて、半導体装置４００の第４半導体領域４３０，第５半導体領域４２０及び第６半導体領域４３２を適用することもできる。

以上、本発明の具体例を詳細に説明したが、これらは例示に過ぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例を様々に変形、変更したものが含まれる。また、本明細書または図面に説明した技術要素は、単独であるいは各種の組合せによって技術的有用性を発揮するものであり、出願時の請求項に記載の組合せに限定されるものではない。また、本明細書または図面に例示した技術は複数の目的を同時に達成し得るものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。

２：第１主電極
４：第３半導体領域
６：第２半導体領域
８：第２主電極
２０：第５半導体領域
３０：第４半導体領域
４２：支持基板
４４：埋込み絶縁層
４６：半導体層
５０：第１半導体領域
１００：半導体装置

Claims (4)

1. 横型の半導体装置であって、
   支持基板と、支持基板上に設けられている埋込み絶縁層と、埋込み絶縁層上に設けられている半導体層と、半導体層の表面の一部に設けられている第１主電極と、半導体層の表面の他の一部に設けられている第２主電極と、を備えており、
   前記半導体層は、
   第１主電極と埋込み絶縁層の間に設けられているｎ型の第１半導体領域と、
   第２主電極と埋込み絶縁層の間に設けられているｐ型の第２半導体領域と、
   第１半導体領域と第２半導体領域の間に設けられているｎ型の第３半導体領域と、
   第１半導体領域と埋込み絶縁層の間に設けられているとともに、ｎ型の不純物を第３半導体領域より高濃度に含んでいる第４半導体領域と、
   第３半導体領域内に設けられているとともに、全体が第４半導体領域の第２主電極側端よりも第２主電極側に位置しており、ｎ型の不純物を第３半導体領域より高濃度に含んでいる第５半導体領域と、を有しており、
   第４半導体領域と埋込み絶縁層との距離が、第５半導体領域と埋込み絶縁層との距離より短く、
   第５半導体領域のｎ型の不純物濃度が、第１半導体領域側から第２半導体領域側に向けて薄くなっており、
   第１半導体領域と第４半導体領域の間にｐ型の第６半導体領域が設けられており、
   第６半導体領域の電荷量が、第４半導体領域の電荷量と等しい半導体装置。
2. 第４半導体領域が、埋込み絶縁層に接している請求項１に記載の半導体装置。
3. 第５半導体領域と埋込み絶縁層との距離が、第１半導体領域側から第２半導体領域側に向けて長くなっている請求項１又は２に記載の半導体装置。
4. 第１半導体領域から第２半導体領域までの距離を横軸にとり、
   埋込み絶縁層と第５半導体領域との距離を縦軸にとったときに、
   埋込み絶縁層から第５半導体領域までの距離が、不連続に増加している請求項３に記載の半導体装置。

Images