JP6138175B2 - 指定されたメモリ境界までの距離を計算するためのコンピュータ・プログラム、コンピュータ・システムおよび方法 - Google Patents
指定されたメモリ境界までの距離を計算するためのコンピュータ・プログラム、コンピュータ・システムおよび方法 Download PDFInfo
- Publication number
- JP6138175B2 JP6138175B2 JP2014561528A JP2014561528A JP6138175B2 JP 6138175 B2 JP6138175 B2 JP 6138175B2 JP 2014561528 A JP2014561528 A JP 2014561528A JP 2014561528 A JP2014561528 A JP 2014561528A JP 6138175 B2 JP6138175 B2 JP 6138175B2
- Authority
- JP
- Japan
- Prior art keywords
- boundary
- operand
- register
- size
- field
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000004590 computer program Methods 0.000 title claims description 32
- 238000000034 method Methods 0.000 title claims description 32
- 238000012545 processing Methods 0.000 claims description 50
- 238000006073 displacement reaction Methods 0.000 claims description 16
- 238000004891 communication Methods 0.000 claims description 8
- 239000013598 vector Substances 0.000 description 87
- 238000003860 storage Methods 0.000 description 67
- 230000006870 function Effects 0.000 description 31
- 238000013519 translation Methods 0.000 description 18
- 230000014616 translation Effects 0.000 description 18
- 238000010586 diagram Methods 0.000 description 12
- 230000001343 mnemonic effect Effects 0.000 description 7
- 230000009471 action Effects 0.000 description 6
- 238000006243 chemical reaction Methods 0.000 description 5
- 230000000295 complement effect Effects 0.000 description 5
- 230000008569 process Effects 0.000 description 5
- 230000008901 benefit Effects 0.000 description 4
- 238000004422 calculation algorithm Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 230000007774 longterm Effects 0.000 description 3
- 230000007246 mechanism Effects 0.000 description 3
- 230000002093 peripheral effect Effects 0.000 description 3
- 230000003139 buffering effect Effects 0.000 description 2
- 238000004364 calculation method Methods 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 230000001934 delay Effects 0.000 description 2
- 238000013461 design Methods 0.000 description 2
- 230000003993 interaction Effects 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 230000003287 optical effect Effects 0.000 description 2
- 238000012884 algebraic function Methods 0.000 description 1
- 230000001413 cellular effect Effects 0.000 description 1
- 238000012937 correction Methods 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 239000000839 emulsion Substances 0.000 description 1
- 239000000835 fiber Substances 0.000 description 1
- 230000014759 maintenance of location Effects 0.000 description 1
- 238000013507 mapping Methods 0.000 description 1
- 230000005055 memory storage Effects 0.000 description 1
- 239000013307 optical fiber Substances 0.000 description 1
- 238000007781 pre-processing Methods 0.000 description 1
- 238000005215 recombination Methods 0.000 description 1
- 230000006798 recombination Effects 0.000 description 1
- 238000011084 recovery Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 229920000638 styrene acrylonitrile Polymers 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
- 210000003813 thumb Anatomy 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
- 230000009466 transformation Effects 0.000 description 1
- 238000000844 transformation Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/30003—Arrangements for executing specific machine instructions
- G06F9/3004—Arrangements for executing specific machine instructions to perform operations on memory
- G06F9/30043—LOAD or STORE instructions; Clear instruction
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/30003—Arrangements for executing specific machine instructions
- G06F9/30007—Arrangements for executing specific machine instructions to perform operations on data operands
- G06F9/3001—Arithmetic instructions
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/30003—Arrangements for executing specific machine instructions
- G06F9/3004—Arrangements for executing specific machine instructions to perform operations on memory
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/30003—Arrangements for executing specific machine instructions
- G06F9/30076—Arrangements for executing specific machine instructions to perform miscellaneous control operations, e.g. NOP
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/34—Addressing or accessing the instruction operand or the result ; Formation of operand address; Addressing modes
- G06F9/355—Indexed addressing
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/38—Concurrent instruction execution, e.g. pipeline or look ahead
- G06F9/3824—Operand accessing
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/38—Concurrent instruction execution, e.g. pipeline or look ahead
- G06F9/3861—Recovery, e.g. branch miss-prediction, exception handling
Landscapes
- Engineering & Computer Science (AREA)
- Software Systems (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- Computational Mathematics (AREA)
- Mathematical Analysis (AREA)
- Mathematical Optimization (AREA)
- Pure & Applied Mathematics (AREA)
- Executing Machine-Instructions (AREA)
- Radar Systems Or Details Thereof (AREA)
- Debugging And Monitoring (AREA)
Description
コード 境界
0 64−バイト
1 128−バイト
2 256−バイト
3 512−バイト
4 1K−バイト
5 2K−バイト
6 4K−バイト
0−オペランド1は16である
1−
2−
3−オペランド1は16より小さい。
ベクトル・ストリング・ファシリティ
→
命令
別に指定しない限り、全てのオペランドはベクトル・レジスタ・オペランドである。アセンブラ構文における「V」は、ベクトル・オペランドを指示する。
VECTOR FIND ANY EQUAL
左から右へ進み、第2のオペランドの全ての符合なし2進整数要素は、第3のオペランドの符合なし2進整数要素の各々と、及びM5フィールド内にZero Search(ゼロ検索)フラグが設定されている場合には随意的にゼロと、等値性に関して比較される。
M5フィールド内のResult Type(RT)フラグが1である場合、第3のオペランド内の一要素と一致するか又はゼロである第2のオペランド内の左端要素のバイト・インデックスが、第1のオペランドのバイト7に格納される。
0−バイト
1−ハーフワード
2−ワード
3〜15−予約される
・Result Type(RT):ゼロの場合、結果の各要素は、その要素に関する全範囲比較のマスクとなる。1の場合、バイト・インデックスが第1のオペランドのバイト7に格納され、ゼロが全ての他の要素に格納される。
・Zero Search(ゼロ検索)(ZS):1の場合、第2のオペランドの各要素は、ゼロとも比較される。
・Condition Code Set(条件コード設定)(CC):ゼロの場合、条件コードは設定されず、変更されないままである。1の場合、条件コードは、以下の節で指定されるように設定される。
指定例外が認識され、以下のいずれかが生じた場合、他のいずれのアクションもとられない。
1.M4フィールドが3から15までの値を含む。
2.M5フィールドのビット0がゼロでない。
CCフラグがゼロである場合、コードは変更されないままである。
CCフラグが1である場合、コードは以下のように設定される。
0 ZSビットが設定されている場合、第2のオペランド内のゼロより下位のインデックス付き要素内に一致が存在しなかった。
1 第2のオペランドの幾つかの要素が、第3のオペランド内の少なくとも1つの要素と一致する。
2 第2のオペランド内の全ての要素が、第3のオペランド内の少なくとも1つの要素と一致した。
3 第2のオペランド内の要素は、第3のオペランド内のいずれの要素とも一致しない。
・DXC FEを伴うデータ、ベクトル・レジスタ
・ベクトル拡張ファシリティがインストールされていない場合の演算
・指定(予約されたES値)
・トランザクション制限
左から右へ進み、第2のオペランドの符合なし2進整数要素が、第3のオペランドの対応する符合なし2進整数要素と比較される。2つの要素が等しい場合、左端等値要素の最初のバイトのバイト・インデックスが、第1のオペランドのバイト7に入れられる。第1のオペランドの残りのバイトにゼロが格納される。どのバイトも等しくないか、又は、ゼロ比較が設定されている場合にゼロである場合、ベクトル内のバイト数に等しいインデックスが、第1のオペランドのバイト7に格納される。残りのバイトにはゼロが格納される。
0−バイト
1−ハーフワード
2−ワード
3〜15−予約される
M5フィールドのビットは、以下のように定義される。
・Reserved(予約される):ビット0−1は予約されており、ゼロでなければならない。そうでない場合には、指定例外が認識される。
・Zero Search(ZS):1の場合、第2のオペランドの各要素は、ゼロとも比較される。
・Condition Code Set(CC):ゼロの場合、条件コードは変更されないままである。1の場合、条件コードは、以下の節で指定されるように設定される。
指定例外が認識され、以下のいずれかが生じた場合、他のいずれのアクションもとられない。
1.M4フィールドが3から15までの値を含む。
2.M5フィールドのビット0−1がゼロでない。
M5フィールドのビット3が1に設定されている場合、コードは以下のように設定される:
0 ゼロ比較ビットが設定されている場合、比較により、第2のオペランド内のゼロ要素がいずれの等値比較よりも小さいインデックスを有する要素内で検出された。
1 比較により、第2のオペランドと第3のオペランドとの間で何らかの要素の一致が検出された。ゼロ比較ビットが設定されている場合、この一致は、ゼロ比較要素より小さい又はこれに等しいインデックスを有する要素において生じた。
2 −−
3 比較したいずれの要素も等値でない。
M5フィールドのビット3がゼロである場合、コードは変更されないままである。
・DXC FEを伴うデータ、ベクトル・レジスタ
・ベクトル拡張ファシリティがインストールされていない場合の演算
・指定(予約されたES値)
・トランザクション制限
1.バイト・インデックスは、いずれの要素サイズに関しても常に第1のオペランド内に格納される。例えば、要素サイズがハーフワードに設定され、第2のインデックス付きハーフワードが等値比較された場合、4のバイト・インデクッスが格納される。
2.第3のオペランドは、ゼロ値を有する要素を含んではならない。第3のオペランドがゼロを含み、且つ、他のいずれかの等値比較の前に第2のオペランド内のゼロ要素と一致した場合、ゼロ比較ビットの設定に関わらず、条件コード1が設定される。
左から右へ進み、第2のオペランドの符合なし2進整数要素が、第3のオペランドの対応する符合なし2進整数要素と比較される。2つの要素が等しくない場合、左端の非等値要素のバイト・インデックスが、第1のオペランドのバイト7に入れられ、他の全てのバイトにゼロが格納される。M5フィールド内のCondition Code Set(CC)ビットが1に設定されている場合、条件コードはどのオペランドがより大きかったかを示すように設定される。全ての要素が等しかった場合、ベクトル・サイズに等しいバイト・インデックスが第1のオペランドのバイト7に入れられ、他の全てのバイト位置にはゼロが配置される。CCビットが1である場合、条件コード3が設定される。
0−バイト
1−ハーフワード
2−ワード
3〜15−予約される
M5フィールドのビットは、以下のように定義される。
・Zero Search(ZS):1の場合、第2のオペランドの各要素は、ゼロとも比較される。
・Condition Code Set(CC):ゼロの場合、条件コードは設定されず変更されないままである。1の場合、条件コードは以下の節で指定されるように設定される。
指定例外が認識され、以下のいずれかが生じた場合、その他のいずれのアクションもとられない。
1.M4フィールドが3から15までの値を含む。
2.M5フィールドのビット0−1がゼロでない。
M5フィールドのビット3が1に設定されている場合、コードは以下のように設定される:
0 ゼロ、比較ビットが設定されている場合、比較により、両オペランド内のゼロ要素がいずれの非等値比較よりも下位のインデックス付き要素内で検出された。
1 要素不一致が検出され、VR2内の要素がVR3内の要素より小さい。
2 要素不一致が検出され、VR2内の要素がVR3内の要素より大きい。
3 比較された全ての要素が等値であり、ゼロ比較ビットが設定されている場合、第2のオペランド内にゼロ要素が見出されなかった。
M5フィールドのビット3がゼロである場合、コードは変更されないままである。
・DXC FEを伴うデータ、ベクトル・レジスタ
・ベクトル拡張ファシリティがインストールされていない場合の演算
・指定(予約されたES値)
・トランザクション制限
左から右へ進み、第2のオペランドの符合なし2進整数要素が、第3及び第4のオペランド内の要素の偶数−奇数対によって定義される値の範囲と比較される。第4のオペランドからの制御値との組み合わせが、実施される比較の範囲を定める。ある要素が第3及び第4のオペランドによって指定された範囲のいずれかと一致する場合、一致であると見なされる。
・Equal(等しい)(EQ):1のとき、等値比較がなされる。
・Grater Than(大なり)(GT):1のとき大なり(greater than)比較が実施される。
・Less Than(小なり)(LT):1のとき、小なり(less than)比較が実施される。
・全ての他のビットは、予約され、将来の互換性を保証するためにゼロにすべきである。
0−バイト
1−ハーフワード
2−ワード
3〜15−予約される
M6フィールドのビットは。以下のように定義される。
・Invert Result(反転結果)(IN):ゼロの場合、制御ベクトル内の値の対について比較が続けられる。1の場合、その範囲内の比較の対の結果が反転される。
・Result Type(RT):ゼロの場合、結果の各要素は、その要素についての全ての範囲比較のマスクとなる。1の場合、インデックスが第1のオペランドのバイト7に格納される。残りのバイトにはゼロが格納される。
・Zero Search(ZS):1の場合、第2のオペランドの各要素は、ゼロとも比較される。
・Condition Code Set(CC):ゼロの場合、条件コードは設定されず、変更されないままである。1の場合、条件コードは、以下の節で指定されるように設定される。
指定例外が認識され、以下のいずれかが生じた場合、他のいずれのアクションもとられない。
1.M4フィールドが3から15までの値を含む。
0 ZS=1であり、且つ、いずれの比較よりも下位のインデクス付き要素内にゼロが見出される場合
1 比較が見出される
2 −−
3 比較が見出されない
・DXC FEを伴うデータ、ベクトル・レジスタ
・ベクトル拡張ファシリティがインストールされていない場合の演算
・指定(予約されたES値)
・トランザクション制限
上限16とされた指定ブロック境界を超えることなく、第2のオペランド位置からロードすることが可能なバイト数を含んだ32ビットの符合なし2進整数が、第1のオペランドに入れられる。
変位は、12ビットの符号なし整数として扱われる。
第2のオペランドのアドレスは、データをアドレス指定するために使用されない。
M3フィールドは、ロードされる可能なバイト数を計算するためのブロック境界サイズに関してCPUに信号を送るのに用いられるコードを指定する。予約値が指定された場合には、指定例外が認識される。
0 64バイト
1 128バイト
2 256バイト
3 512バイト
4 1Kバイト
5 2Kバイト
6 4Kバイト
7〜15 予約される
0 オペランド1が16である
1 −−
2 −−
3 オペランド1が16より小さい
プログラム例外:
・ベクトル拡張ファシリティがインストールされていない場合の演算
・指定
M4フィールド内のES値で指定されたサイズの、第2のオペランドのアドレスでインデックス付けされた第3のオペランドの要素が、第1のオペランド位置内に入れられる。第3のオペランドは、ベクトル・レジスタである。第1のオペランドは、汎用レジスタである。第2のオペランドのアドレスによって指定されたインデックスが、指定された要素サイズの第3のオペランド内の最高番号を付された要素よりも大きい場合、第1のオペランド内のデータは、予測不可能である。
ベクトル・レジスタ要素がダブルワードより小さい場合、要素は64ビット汎用レジスタ内で右寄せされ、残りのビットにゼロが入れられる。
0−バイト
1−ハーフワード
2−ワード
3−ダブルワード
4〜15−予約されており、変更されない。
プログラム例外:
・DXC FEを伴うデータ、ベクトル・レジスタ
・ベクトル拡張ファシリティがインストールされていない場合の演算
・指定(予約されたES値)
・トランザクション制限
第1のオペランドが、第2のオペランドからのバイトを伴うゼロでインデックス付けされたバイト要素で開始して、ロードされる。境界条件に遭遇した場合、第1のオペランドの残りは予測不可能である。ロードされていないバイトに対して、アクセス例外は認識されない。
VLBBの変位は、12ビットの符合なし整数として取り扱われる。
M3フィールドは、ロードするためのブロック境界サイズに関してCPUに信号を送るのに用いられるコードを指定する。予約値が指定された場合には、指定例外が認識される。
0 64バイト
1 128バイト
2 256バイト
3 512バイト
4 1Kバイト
5 2Kバイト
6 4Kバイト
7〜15 予約される
プログラム例外:
・アクセス(フェッチ、オペランド2)
・DXC FEを伴うデータ、ベクトル・レジスタ
・ベクトル拡張ファシリティがインストールされていない場合の演算
・指定(予約されたブロック境界コード)
・トランザクション制限
1.ある特定の状況において、データがブロック境界を超えてロードされることがある。しかしながら、これは、そのデータについてのアクセス例外がない場合にのみ生じる。
プログラム例外:
・アクセス(ストア、オペランド2)
・DXC FEを伴うデータ、ベクトル・レジスタ
・ベクトル拡張ファシリティがインストールされていない場合の演算
・トランザクション制限
左から右へ進み、第1のオペランドからのバイトが、第2のオペランド位置に格納される。汎用レジスタにより指定された第3のオペランドは、格納する最高のインデックス付きバイトを表す値を含む32ビットの符号なし整数を含む。第3のオペランドが、ベクトルの最高バイト・インデックスより大きいか又はこれに等しい値を含む場合、第1のオペランドの全てのバイトが格納される。
VECTOR STORE WITH LENGTHに関する変位は、12ビットの符号なし整数として取り扱われる。
プログラム例外:
・アクセス(ストア、オペランド2)
・DXC FEを伴うデータ、ベクトル・レジスタ
・ベクトル拡張ファシリティがインストールされていない場合の演算
・トランザクション制限
全てのベクトル命令は、命令のビット36−40において、RXBとラベル付けされたフィールドを有する。このフィールドは、ベクトル・レジスタが指示する全てのオペランドの最上位ビットを含む。命令によって指定されていないレジスタ指示のためのビットは、予約され、ゼロに設定されるべきであり、さもなければ、プログラムは、将来、互換的に動作することができない。その最上位ビットが4ビット・レジスタ指示の左に連結されて、5ビットのベクトル・レジスタ指定が作成される。
ビットは以下のように定義される:
0.命令のビット8−11内のベクトル・レジスタ指示のための最上位ビット。
1.命令のビット12−15内のベクトル・レジスタ指示のための最上位ビット。
2.命令のビット16−19内のベクトル・レジスタ指示のための最上位ビット。
3.命令のビット32−35内のベクトル・レジスタ指示のための最上位ビット。
ベクトル・レジスタ及び命令は、制御レジスタ・ゼロ内のベクトル・イネーブルメント制御(ビット46)及びAFPレジスタ制御(ビット45)の両方が1に設定されている場合にのみ使用することができる。ベクトル・ファシリティがインストールされ、ベクトル命令がイネーブルメント・ビットの設定なしに実行される場合、DXC EF hexによるデータ例外が認識される。ベクトル・ファシリティがインストールされていない場合、演算例外が認識される。
102、202:プロセッサ(CPU)
104、204:メモリ
106、206:入力/出力デバイス(インターフェース)
108、208:バス
210:ネイティブ・レジスタ
212:エミュレータ・コード
250:ゲスト命令
252:命令フェッチ・ユニット
254:命令変換ルーチン
256:ネイティブ命令
260:エミュレーション制御ユニット
300:Load Count to Block Boundary命令302a、3302a、302b:操作コード・フィールド
304:レジスタ・フィールド
306:インデックス・フィールド
308:ベース・フィールド
310:変位フィールド
312:マスク・フィールド
402:境界サイズ
404:境界マスク
412:開始アドレス
422:終了アドレス
500:メモリ・ブロック
502:選択されたアドレス
504:指定された境界
510:汎用レジスタ
600:レジスタ・ファイル
602:ベクトル・レジスタ
604:浮動小数点レジスタ
Claims (20)
- コンピュータ・システムの中央演算処理ユニットにおいてマシン命令を実行するためのコンピュータ・プログラムであって、前記コンピュータ・プログラムは、
前記コンピュータ・システムに、
前記中央演算処理ユニットにより、実行のためのマシン命令を取得させ、
前記マシン命令を実行させる
コンピュータ・プログラムであり、
前記マシン命令は、コンピュータ・アーキテクチャに従ったコンピュータ実行のために定められ、且つ、
前記マシン命令は、
Load Count to Block Boundary操作を識別する操作コードを与えるための少なくとも1つの操作コード・フィールドと、
第1のオペランドを含むレジスタを指定するために用いられるレジスタ・フィールドと、
主メモリのブロックの少なくとも一部分を含む第2のオペランドの位置を示すための少なくとも1つのフィールドと、
を含み、
前記マシン命令を実行することは、
前記第2のオペランドの前記位置から前記主メモリのブロックの境界までの距離を求めることと、
前記距離を表す値を前記第1のオペランドに入れることと、
を含む、
コンピュータ・プログラム。 - 前記マシン命令は、前記境界を指定するマスク・フィールドをさらに含む、請求項1に記載のコンピュータ・プログラム。
- 前記ブロック境界は、前記マスク・フィールドによって指定可能な複数のブロック境界のうちの1つの境界である、請求項2に記載のコンピュータ・プログラム。
- 前記実行することは、前記境界を動的に判断することをさらに含み、前記動的に判断することは、指定された境界タイプ及び前記中央演算処理ユニットの1つ又は複数の特性を用いる、前記請求項1乃至3のいずれかに記載のコンピュータ・プログラム。
- 前記第2のオペランドの前記位置は、データをカウントするメモリ内の開始アドレスである、前記請求項1乃至4のいずれかに記載のコンピュータ・プログラム。
- 前記距離を求めることは、前記カウントを停止する終了アドレスを判断することを含む、前記請求項5に記載のコンピュータ・プログラム。
- 前記終了アドレスを判断することは、
境界サイズは互いに隣り合う境界間のデータサイズであり、境界マスクは0−境界サイズに等しく、レジスタ・サイズは選択されたレジスタの長さである場合に、
終了アドレス=(開始アドレス+(境界サイズ−(開始アドレス AND NOT 境界マスク)),開始アドレス+レジスタ・サイズ)の最小値となる、
ように前記終了アドレスを計算することを含む、請求項6に記載のコンピュータ・プログラム。 - 前記距離を求めることは、前記終了アドレスから前記開始アドレスを減算することによって前記値を計算することを含む、請求項6に記載のコンピュータ・プログラム。
- 前記距離を求めることは、
レジスタ・サイズが選択されたレジスタの長さであり、境界サイズが互いに隣り合う境界間のデータサイズであり、境界マスクが0−境界サイズに等しい場合に、
値=(レジスタ・サイズ、境界サイズ−(第2のオペランドの位置 AND NOT 境界マスク))の最小値となる、
ように前記値を計算することを含む、請求項1に記載のコンピュータ・プログラム。 - 前記少なくとも1つのフィールドは、変位フィールド、ベース・フィールド、及びインデックス・フィールドを含み、前記ベース・フィールド及び前記インデックス・フィールドは、前記第2のオペランドのアドレスを形成するために前記変位フィールドのコンテンツに加えられるコンテンツを有する汎用レジスタを指し示すためのものであり、前記第2のオペランドの前記アドレスは前記第2のオペランドの前記位置をもたらす、請求項1から請求項9のいずれかに記載のコンピュータ・プログラム。
- 中央演算処理ユニットにおいてマシン命令を実行するためのコンピュータ・システムであって、前記コンピュータ・システムは、
メモリと、
前記メモリと通信する前記中央演算処理ユニットと、
を含み、
前記コンピュータ・システムは、
前記中央演算処理ユニットにより、実行のためのマシン命令を取得し、
前記マシン命令を実行する
コンピュータ・システムであり、
前記マシン命令は、コンピュータ・アーキテクチャに従ったコンピュータ実行のために定められ、且つ、
前記マシン命令は、
Load Count to Block Boundary操作を識別する操作コードを与えるための少なくとも1つの操作コード・フィールドと、
第1のオペランドを含むレジスタを指定するために用いられるレジスタ・フィールドと、
主メモリのブロックの少なくとも一部分を含む第2のオペランドの位置を示すための少なくとも1つのフィールドと、
を含み、
前記マシン命令を実行することは、
前記第2のオペランドの前記位置から前記主メモリのブロックの境界までの距離を求めることと、
前記距離を表す値を前記第1のオペランドに入れることと、
を含む、
コンピュータ・システム。 - 前記マシン命令は、前記境界を指定するマスク・フィールドをさらに含む、請求項11に記載のコンピュータ・システム。
- 前記実行することは、前記境界を動的に判断することをさらに含み、前記動的に判断することは、指定された境界タイプ及び前記中央演算処理ユニットの1つ又は複数の特性を用いる、請求項11又は請求項12に記載のコンピュータ・システム。
- 前記第2のオペランドの前記位置は、データをカウントするメモリ内の開始アドレスであり、前記距離を求めることは、前記カウントを停止する終了アドレスを判断することを含む、請求項11から請求項13までのいずれかに記載のコンピュータ・システム。
- 前記終了アドレスを判断することは、
境界サイズは互いに隣り合う境界間のデータサイズであり、境界マスクは0−境界サイズに等しく、レジスタ・サイズは選択されたレジスタの長さである場合に、
終了アドレス=(開始アドレス+(境界サイズ−(開始アドレス AND NOT 境界マスク)),開始アドレス+レジスタ・サイズ)の最小値となる、
ように前記終了アドレスを計算することを含む、請求項14に記載のコンピュータ・システム。 - 前記距離を求めることは、前記終了アドレスから前記開始アドレスを減算することによって前記値を計算することを含む、請求項14に記載のコンピュータ・システム。
- 前記距離を求めることは、
レジスタ・サイズが選択されたレジスタの長さであり、境界サイズが互いに隣り合う境界間のデータサイズであり、境界マスクが0−境界サイズに等しい場合に、
値=(レジスタ・サイズ、境界サイズ−(第2のオペランドの位置 AND NOT 境界マスク))の最小値となる、
ように前記値を計算することを含む、請求項11から請求項13までのいずれかに記載のコンピュータ・システム。 - コンピュータ・システムの中央演算処理ユニットにおいてマシン命令を実行するための
方法であって、
前記中央演算処理ユニットにより、実行のためのマシン命令を取得すること、
前記マシン命令を実行すること
とを含み、
前記マシン命令は、コンピュータ・アーキテクチャに従ったコンピュータ実行のために定められ、且つ、
前記マシン命令は、
Load Count to block boundary操作を識別する操作コードを与えるための少なくとも1つの操作コード・フィールドと、
第1のオペランドを含むレジスタを指定するために用いられるレジスタ・フィールドと、
主メモリ・ブロックの少なくとも一部分を含む第2のオペランドの位置を示すための少なくとも1つのフィールドと、
を含み、
前記マシン命令を実行することは、
前記第2のオペランドの前記位置から前記主メモリのブロックの境界までの距離を求めることと、
前記距離を表す値を前記第1のオペランドに入れることと、
を含む、
方法。 - 前記第2のオペランドの前記位置は、データをカウントするメモリ内の開始アドレスであり、前記距離を求めることは、
前記カウントを停止する終了アドレスを判断することと、
前記終了アドレスから前記開始アドレスを減算することによって前記値を計算することと、
を含む、請求項18に記載の方法。 - 前記距離を求めることは、
レジスタ・サイズが選択されたレジスタの長さであり、境界サイズが互いに隣り合う境界間のデータサイズであり、境界マスクが0−境界サイズに等しい場合に、
値=(レジスタ・サイズ、境界サイズ−(第2のオペランドの位置 AND NOT 境界マスク))の最小値となる、
ように前記値を計算することを含む、請求項18に記載の方法。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US13/421,451 | 2012-03-15 | ||
US13/421,451 US9710266B2 (en) | 2012-03-15 | 2012-03-15 | Instruction to compute the distance to a specified memory boundary |
PCT/IB2012/056438 WO2013136145A1 (en) | 2012-03-15 | 2012-11-15 | Instruction to compute the distance to a specified memory boundary |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2015514243A JP2015514243A (ja) | 2015-05-18 |
JP6138175B2 true JP6138175B2 (ja) | 2017-05-31 |
Family
ID=49158812
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014561528A Active JP6138175B2 (ja) | 2012-03-15 | 2012-11-15 | 指定されたメモリ境界までの距離を計算するためのコンピュータ・プログラム、コンピュータ・システムおよび方法 |
Country Status (23)
Country | Link |
---|---|
US (2) | US9710266B2 (ja) |
EP (1) | EP2769382B1 (ja) |
JP (1) | JP6138175B2 (ja) |
KR (1) | KR101938927B1 (ja) |
CN (1) | CN104185872B (ja) |
BR (1) | BR112014022726B1 (ja) |
CA (1) | CA2867116C (ja) |
DK (1) | DK2769382T3 (ja) |
ES (1) | ES2675512T3 (ja) |
HK (1) | HK1201372A1 (ja) |
HR (1) | HRP20180982T1 (ja) |
HU (1) | HUE038236T2 (ja) |
IL (1) | IL232816A (ja) |
LT (1) | LT2769382T (ja) |
MX (1) | MX346496B (ja) |
PL (1) | PL2769382T3 (ja) |
PT (1) | PT2769382T (ja) |
RU (1) | RU2568920C2 (ja) |
SG (1) | SG11201404822XA (ja) |
SI (1) | SI2769382T1 (ja) |
TW (1) | TWI617975B (ja) |
WO (1) | WO2013136145A1 (ja) |
ZA (1) | ZA201406611B (ja) |
Families Citing this family (24)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9588762B2 (en) | 2012-03-15 | 2017-03-07 | International Business Machines Corporation | Vector find element not equal instruction |
US9715383B2 (en) | 2012-03-15 | 2017-07-25 | International Business Machines Corporation | Vector find element equal instruction |
US9454367B2 (en) * | 2012-03-15 | 2016-09-27 | International Business Machines Corporation | Finding the length of a set of character data having a termination character |
US9459864B2 (en) | 2012-03-15 | 2016-10-04 | International Business Machines Corporation | Vector string range compare |
US9459868B2 (en) | 2012-03-15 | 2016-10-04 | International Business Machines Corporation | Instruction to load data up to a dynamically determined memory boundary |
US9454366B2 (en) | 2012-03-15 | 2016-09-27 | International Business Machines Corporation | Copying character data having a termination character from one memory location to another |
US9710266B2 (en) | 2012-03-15 | 2017-07-18 | International Business Machines Corporation | Instruction to compute the distance to a specified memory boundary |
US9459867B2 (en) | 2012-03-15 | 2016-10-04 | International Business Machines Corporation | Instruction to load data up to a specified memory boundary indicated by the instruction |
US9280347B2 (en) | 2012-03-15 | 2016-03-08 | International Business Machines Corporation | Transforming non-contiguous instruction specifiers to contiguous instruction specifiers |
US9268566B2 (en) | 2012-03-15 | 2016-02-23 | International Business Machines Corporation | Character data match determination by loading registers at most up to memory block boundary and comparing |
US9715385B2 (en) | 2013-01-23 | 2017-07-25 | International Business Machines Corporation | Vector exception code |
US9778932B2 (en) | 2013-01-23 | 2017-10-03 | International Business Machines Corporation | Vector generate mask instruction |
US9804840B2 (en) | 2013-01-23 | 2017-10-31 | International Business Machines Corporation | Vector Galois Field Multiply Sum and Accumulate instruction |
US9513906B2 (en) | 2013-01-23 | 2016-12-06 | International Business Machines Corporation | Vector checksum instruction |
US9471308B2 (en) | 2013-01-23 | 2016-10-18 | International Business Machines Corporation | Vector floating point test data class immediate instruction |
US9478274B1 (en) * | 2014-05-28 | 2016-10-25 | Emc Corporation | Methods and apparatus for multiple memory maps and multiple page caches in tiered memory |
US9703721B2 (en) | 2014-12-29 | 2017-07-11 | International Business Machines Corporation | Processing page fault exceptions in supervisory software when accessing strings and similar data structures using normal load instructions |
US9569127B2 (en) | 2014-12-29 | 2017-02-14 | International Business Machines Corporation | Computer instructions for limiting access violation reporting when accessing strings and similar data structures |
US20180054374A1 (en) * | 2016-08-19 | 2018-02-22 | Andes Technology Corporation | Trace information encoding apparatus, encoding method thereof, and readable computer medium |
US20180173631A1 (en) * | 2016-12-21 | 2018-06-21 | Qualcomm Incorporated | Prefetch mechanisms with non-equal magnitude stride |
US10713048B2 (en) * | 2017-01-19 | 2020-07-14 | International Business Machines Corporation | Conditional branch to an indirectly specified location |
KR102571629B1 (ko) * | 2018-05-23 | 2023-08-29 | 에스케이하이닉스 주식회사 | 메모리 시스템 및 메모리 시스템의 동작방법 |
US11347506B1 (en) * | 2021-01-15 | 2022-05-31 | Arm Limited | Memory copy size determining instruction and data transfer instruction |
CN114153753B (zh) * | 2021-12-06 | 2024-06-25 | 海光信息技术股份有限公司 | 存储资源分配方法、装置及非暂时性存储介质 |
Family Cites Families (95)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS62276668A (ja) | 1985-07-31 | 1987-12-01 | Nec Corp | ベクトルマスク演算制御ユニツト |
US5073864A (en) | 1987-02-10 | 1991-12-17 | Davin Computer Corporation | Parallel string processor and method for a minicomputer |
US5222225A (en) | 1988-10-07 | 1993-06-22 | International Business Machines Corporation | Apparatus for processing character string moves in a data processing system |
JPH0831032B2 (ja) | 1990-08-29 | 1996-03-27 | 三菱電機株式会社 | データ処理装置 |
US5465374A (en) | 1993-01-12 | 1995-11-07 | International Business Machines Corporation | Processor for processing data string by byte-by-byte |
WO1994027215A1 (en) | 1993-05-07 | 1994-11-24 | Apple Computer, Inc. | Method for decoding guest instructions for a host computer |
EP0704073A1 (en) | 1993-06-14 | 1996-04-03 | Apple Computer, Inc. | Method and apparatus for finding a termination character within a variable length character string or a processor |
JPH0721034A (ja) | 1993-06-28 | 1995-01-24 | Fujitsu Ltd | 文字列複写処理方法 |
US5509129A (en) | 1993-11-30 | 1996-04-16 | Guttag; Karl M. | Long instruction word controlling plural independent processor operations |
US6185629B1 (en) | 1994-03-08 | 2001-02-06 | Texas Instruments Incorporated | Data transfer controller employing differing memory interface protocols dependent upon external input at predetermined time |
US5551013A (en) | 1994-06-03 | 1996-08-27 | International Business Machines Corporation | Multiprocessor for hardware emulation |
DE69520350T2 (de) | 1994-09-27 | 2001-08-09 | Nippon Kokan Kk | Galvanisiertes stahlblech und verfahren zur herstellung |
US5790825A (en) | 1995-11-08 | 1998-08-04 | Apple Computer, Inc. | Method for emulating guest instructions on a host computer through dynamic recompilation of host instructions |
US5812147A (en) | 1996-09-20 | 1998-09-22 | Silicon Graphics, Inc. | Instruction methods for performing data formatting while moving data between memory and a vector register file |
US5931940A (en) | 1997-01-23 | 1999-08-03 | Unisys Corporation | Testing and string instructions for data stored on memory byte boundaries in a word oriented machine |
AU746743B2 (en) | 1997-11-24 | 2002-05-02 | British Telecommunications Public Limited Company | Information management and retrieval |
US6009261A (en) | 1997-12-16 | 1999-12-28 | International Business Machines Corporation | Preprocessing of stored target routines for emulating incompatible instructions on a target processor |
US6094695A (en) | 1998-03-11 | 2000-07-25 | Texas Instruments Incorporated | Storage buffer that dynamically adjusts boundary between two storage areas when one area is full and the other has an empty data register |
US6334176B1 (en) | 1998-04-17 | 2001-12-25 | Motorola, Inc. | Method and apparatus for generating an alignment control vector |
US6308255B1 (en) | 1998-05-26 | 2001-10-23 | Advanced Micro Devices, Inc. | Symmetrical multiprocessing bus and chipset used for coprocessor support allowing non-native code to run in a system |
US7100026B2 (en) | 2001-05-30 | 2006-08-29 | The Massachusetts Institute Of Technology | System and method for performing efficient conditional vector operations for data parallel architectures involving both input and conditional vector values |
US6463582B1 (en) | 1998-10-21 | 2002-10-08 | Fujitsu Limited | Dynamic optimizing object code translator for architecture emulation and dynamic optimizing object code translation method |
JP3564395B2 (ja) | 1998-11-27 | 2004-09-08 | 松下電器産業株式会社 | アドレス生成装置および動きベクトル検出装置 |
US6192466B1 (en) | 1999-01-21 | 2001-02-20 | International Business Machines Corporation | Pipeline control for high-frequency pipelined designs |
US8127121B2 (en) | 1999-01-28 | 2012-02-28 | Ati Technologies Ulc | Apparatus for executing programs for a first computer architechture on a computer of a second architechture |
US6189088B1 (en) | 1999-02-03 | 2001-02-13 | International Business Machines Corporation | Forwarding stored dara fetched for out-of-order load/read operation to over-taken operation read-accessing same memory location |
US6499116B1 (en) | 1999-03-31 | 2002-12-24 | International Business Machines Corp. | Performance of data stream touch events |
US6802056B1 (en) | 1999-06-30 | 2004-10-05 | Microsoft Corporation | Translation and transformation of heterogeneous programs |
US6381691B1 (en) | 1999-08-13 | 2002-04-30 | International Business Machines Corporation | Method and apparatus for reordering memory operations along multiple execution paths in a processor |
US6513109B1 (en) | 1999-08-31 | 2003-01-28 | International Business Machines Corporation | Method and apparatus for implementing execution predicates in a computer processing system |
US6449706B1 (en) | 1999-12-22 | 2002-09-10 | Intel Corporation | Method and apparatus for accessing unaligned data |
JP2001236249A (ja) | 2000-02-24 | 2001-08-31 | Nec Corp | メモリ管理装置およびメモリ管理方法 |
US6625724B1 (en) | 2000-03-28 | 2003-09-23 | Intel Corporation | Method and apparatus to support an expanded register set |
US6349361B1 (en) | 2000-03-31 | 2002-02-19 | International Business Machines Corporation | Methods and apparatus for reordering and renaming memory references in a multiprocessor computer system |
US6701424B1 (en) | 2000-04-07 | 2004-03-02 | Nintendo Co., Ltd. | Method and apparatus for efficient loading and storing of vectors |
US6408383B1 (en) | 2000-05-04 | 2002-06-18 | Sun Microsystems, Inc. | Array access boundary check by executing BNDCHK instruction with comparison specifiers |
EP1368732B1 (en) | 2000-10-18 | 2008-01-23 | Koninklijke Philips Electronics N.V. | Digital signal processing apparatus |
US7487330B2 (en) | 2001-05-02 | 2009-02-03 | International Business Machines Corporations | Method and apparatus for transferring control in a computer system with dynamic compilation capability |
GB2376098B (en) * | 2001-05-31 | 2004-11-24 | Advanced Risc Mach Ltd | Unhandled operation handling in multiple instruction set systems |
JP3900863B2 (ja) | 2001-06-28 | 2007-04-04 | シャープ株式会社 | データ転送制御装置、半導体記憶装置および情報機器 |
US6839828B2 (en) | 2001-08-14 | 2005-01-04 | International Business Machines Corporation | SIMD datapath coupled to scalar/vector/address/conditional data register file with selective subpath scalar processing mode |
US6907443B2 (en) | 2001-09-19 | 2005-06-14 | Broadcom Corporation | Magnitude comparator |
US6570511B1 (en) | 2001-10-15 | 2003-05-27 | Unisys Corporation | Data compression method and apparatus implemented with limited length character tables and compact string code utilization |
US20100274988A1 (en) | 2002-02-04 | 2010-10-28 | Mimar Tibet | Flexible vector modes of operation for SIMD processor |
US7089371B2 (en) | 2002-02-12 | 2006-08-08 | Ip-First, Llc | Microprocessor apparatus and method for prefetch, allocation, and initialization of a block of cache lines from memory |
US7441104B2 (en) | 2002-03-30 | 2008-10-21 | Hewlett-Packard Development Company, L.P. | Parallel subword instructions with distributed results |
US7373483B2 (en) | 2002-04-02 | 2008-05-13 | Ip-First, Llc | Mechanism for extending the number of registers in a microprocessor |
US7376812B1 (en) | 2002-05-13 | 2008-05-20 | Tensilica, Inc. | Vector co-processor for configurable and extensible processor architecture |
US6918010B1 (en) | 2002-10-16 | 2005-07-12 | Silicon Graphics, Inc. | Method and system for prefetching data |
US7103754B2 (en) | 2003-03-28 | 2006-09-05 | International Business Machines Corporation | Computer instructions for having extended signed displacement fields for finding instruction operands |
US20040215924A1 (en) | 2003-04-28 | 2004-10-28 | Collard Jean-Francois C. | Analyzing stored data |
US7035986B2 (en) | 2003-05-12 | 2006-04-25 | International Business Machines Corporation | System and method for simultaneous access of the same line in cache storage |
US20040250027A1 (en) | 2003-06-04 | 2004-12-09 | Heflinger Kenneth A. | Method and system for comparing multiple bytes of data to stored string segments |
US7539714B2 (en) | 2003-06-30 | 2009-05-26 | Intel Corporation | Method, apparatus, and instruction for performing a sign operation that multiplies |
US7610466B2 (en) | 2003-09-05 | 2009-10-27 | Freescale Semiconductor, Inc. | Data processing system using independent memory and register operand size specifiers and method thereof |
US7904905B2 (en) | 2003-11-14 | 2011-03-08 | Stmicroelectronics, Inc. | System and method for efficiently executing single program multiple data (SPMD) programs |
GB2411973B (en) | 2003-12-09 | 2006-09-27 | Advanced Risc Mach Ltd | Constant generation in SMD processing |
US20060095713A1 (en) | 2004-11-03 | 2006-05-04 | Stexar Corporation | Clip-and-pack instruction for processor |
JP4837305B2 (ja) | 2005-05-10 | 2011-12-14 | ルネサスエレクトロニクス株式会社 | マイクロプロセッサ及びマイクロプロセッサの制御方法 |
US7421566B2 (en) | 2005-08-12 | 2008-09-02 | International Business Machines Corporation | Implementing instruction set architectures with non-contiguous register file specifiers |
US20070106883A1 (en) | 2005-11-07 | 2007-05-10 | Choquette Jack H | Efficient Streaming of Un-Aligned Load/Store Instructions that Save Unused Non-Aligned Data in a Scratch Register for the Next Instruction |
US9436468B2 (en) | 2005-11-22 | 2016-09-06 | Intel Corporation | Technique for setting a vector mask |
US8010953B2 (en) | 2006-04-04 | 2011-08-30 | International Business Machines Corporation | Method for compiling scalar code for a single instruction multiple data (SIMD) execution engine |
US7565514B2 (en) | 2006-04-28 | 2009-07-21 | Freescale Semiconductor, Inc. | Parallel condition code generation for SIMD operations |
CN101097488B (zh) | 2006-06-30 | 2011-05-04 | 2012244安大略公司 | 从接收的文本中学习字符片段的方法及相关手持电子设备 |
US9069547B2 (en) | 2006-09-22 | 2015-06-30 | Intel Corporation | Instruction and logic for processing text strings |
JP2008077590A (ja) * | 2006-09-25 | 2008-04-03 | Toshiba Corp | データ転送装置 |
US7536532B2 (en) | 2006-09-27 | 2009-05-19 | International Business Machines Corporation | Merge operations of data arrays based on SIMD instructions |
US7991987B2 (en) | 2007-05-10 | 2011-08-02 | Intel Corporation | Comparing text strings |
WO2008142669A1 (en) | 2007-05-21 | 2008-11-27 | Incredimail Ltd. | Interactive message editing system and method |
US20090063410A1 (en) | 2007-08-29 | 2009-03-05 | Nils Haustein | Method for Performing Parallel Data Indexing Within a Data Storage System |
US7870339B2 (en) | 2008-01-11 | 2011-01-11 | International Business Machines Corporation | Extract cache attribute facility and instruction therefore |
US7739434B2 (en) | 2008-01-11 | 2010-06-15 | International Business Machines Corporation | Performing a configuration virtual topology change and instruction therefore |
US7895419B2 (en) | 2008-01-11 | 2011-02-22 | International Business Machines Corporation | Rotate then operate on selected bits facility and instructions therefore |
US7877582B2 (en) | 2008-01-31 | 2011-01-25 | International Business Machines Corporation | Multi-addressable register file |
EP2245529A1 (en) | 2008-02-18 | 2010-11-03 | Sandbridge Technologies, Inc. | Method to accelerate null-terminated string operations |
DK176835B1 (da) | 2008-03-07 | 2009-11-23 | Jala Aps | Fremgangsmåde til skanning, medium indeholdende et program til udövelse af fremgangsmåden samt system til udövelse af fremgangsmåden |
US8386547B2 (en) | 2008-10-31 | 2013-02-26 | Intel Corporation | Instruction and logic for performing range detection |
WO2010087144A1 (ja) | 2009-02-02 | 2010-08-05 | 日本電気株式会社 | 並列比較選択演算装置、プロセッサ及び並列比較選択演算方法 |
JP5471082B2 (ja) | 2009-06-30 | 2014-04-16 | 富士通株式会社 | 演算処理装置および演算処理装置の制御方法 |
US8595471B2 (en) | 2010-01-22 | 2013-11-26 | Via Technologies, Inc. | Executing repeat load string instruction with guaranteed prefetch microcode to prefetch into cache for loading up to the last value in architectural register |
JP2011212043A (ja) | 2010-03-31 | 2011-10-27 | Fujifilm Corp | 医用画像再生装置および方法並びにプログラム |
US20110314263A1 (en) * | 2010-06-22 | 2011-12-22 | International Business Machines Corporation | Instructions for performing an operation on two operands and subsequently storing an original value of operand |
US8972698B2 (en) | 2010-12-22 | 2015-03-03 | Intel Corporation | Vector conflict instructions |
US9009447B2 (en) | 2011-07-18 | 2015-04-14 | Oracle International Corporation | Acceleration of string comparisons using vector instructions |
US9588762B2 (en) | 2012-03-15 | 2017-03-07 | International Business Machines Corporation | Vector find element not equal instruction |
US9454367B2 (en) | 2012-03-15 | 2016-09-27 | International Business Machines Corporation | Finding the length of a set of character data having a termination character |
US9280347B2 (en) | 2012-03-15 | 2016-03-08 | International Business Machines Corporation | Transforming non-contiguous instruction specifiers to contiguous instruction specifiers |
US9268566B2 (en) | 2012-03-15 | 2016-02-23 | International Business Machines Corporation | Character data match determination by loading registers at most up to memory block boundary and comparing |
US9459864B2 (en) | 2012-03-15 | 2016-10-04 | International Business Machines Corporation | Vector string range compare |
US9710266B2 (en) | 2012-03-15 | 2017-07-18 | International Business Machines Corporation | Instruction to compute the distance to a specified memory boundary |
US9459867B2 (en) | 2012-03-15 | 2016-10-04 | International Business Machines Corporation | Instruction to load data up to a specified memory boundary indicated by the instruction |
US9459868B2 (en) | 2012-03-15 | 2016-10-04 | International Business Machines Corporation | Instruction to load data up to a dynamically determined memory boundary |
US9715383B2 (en) | 2012-03-15 | 2017-07-25 | International Business Machines Corporation | Vector find element equal instruction |
US9454366B2 (en) | 2012-03-15 | 2016-09-27 | International Business Machines Corporation | Copying character data having a termination character from one memory location to another |
-
2012
- 2012-03-15 US US13/421,451 patent/US9710266B2/en active Active
- 2012-11-15 KR KR1020147020905A patent/KR101938927B1/ko active IP Right Grant
- 2012-11-15 BR BR112014022726-8A patent/BR112014022726B1/pt active IP Right Grant
- 2012-11-15 CA CA2867116A patent/CA2867116C/en active Active
- 2012-11-15 EP EP12871181.9A patent/EP2769382B1/en active Active
- 2012-11-15 JP JP2014561528A patent/JP6138175B2/ja active Active
- 2012-11-15 SG SG11201404822XA patent/SG11201404822XA/en unknown
- 2012-11-15 WO PCT/IB2012/056438 patent/WO2013136145A1/en active Application Filing
- 2012-11-15 HU HUE12871181A patent/HUE038236T2/hu unknown
- 2012-11-15 PL PL12871181T patent/PL2769382T3/pl unknown
- 2012-11-15 RU RU2012148584/08A patent/RU2568920C2/ru active
- 2012-11-15 ES ES12871181.9T patent/ES2675512T3/es active Active
- 2012-11-15 LT LTEP12871181.9T patent/LT2769382T/lt unknown
- 2012-11-15 PT PT128711819T patent/PT2769382T/pt unknown
- 2012-11-15 SI SI201231322T patent/SI2769382T1/en unknown
- 2012-11-15 DK DK12871181.9T patent/DK2769382T3/en active
- 2012-11-15 MX MX2014010947A patent/MX346496B/es active IP Right Grant
- 2012-11-15 CN CN201280071423.1A patent/CN104185872B/zh active Active
-
2013
- 2013-03-01 TW TW102107388A patent/TWI617975B/zh active
- 2013-03-03 US US13/783,335 patent/US9710267B2/en active Active
-
2014
- 2014-05-27 IL IL232816A patent/IL232816A/en active IP Right Grant
- 2014-09-09 ZA ZA2014/06611A patent/ZA201406611B/en unknown
-
2015
- 2015-02-18 HK HK15101823.4A patent/HK1201372A1/xx unknown
-
2018
- 2018-06-27 HR HRP20180982TT patent/HRP20180982T1/hr unknown
Also Published As
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6138175B2 (ja) | 指定されたメモリ境界までの距離を計算するためのコンピュータ・プログラム、コンピュータ・システムおよび方法 | |
JP6246140B2 (ja) | データを命令が指示する指定されたメモリ境界までロードするためのコンピュータ・プログラム、コンピュータ・システムおよび方法 | |
JP6278906B2 (ja) | データを動的に判断されたメモリ境界までロードする方法、システムおよびコンピュータ・プログラム | |
JP6238241B2 (ja) | Vector string range compare | |
JP6238242B2 (ja) | Vector find element not equal命令 | |
JP6238243B2 (ja) | Vector find element equal命令 | |
JP6108362B2 (ja) | 不連続命令指定子の連続命令指定子への変換 | |
JP6305351B2 (ja) | 終了文字を有する文字データ・セットの長さを見出す | |
JP6184426B2 (ja) | 終端文字を有する文字データのメモリ位置間でのコピーのための方法、システム、およびコンピュータ・プログラム(終端文字を有する文字データのメモリ位置間でのコピー) | |
JP6323837B2 (ja) | Vector Checksum命令を実行するためのコンピュータ・プログラム、コンピュータ・システム及び方法 | |
JP6128532B2 (ja) | ゾーン形式から10進浮動小数点形式への変換 | |
JP2019145164A (ja) | ベクトル例外コードを処理するコンピュータ・プログラム、コンピュータ・システム及び方法 | |
JP6115920B2 (ja) | 10進浮動小数点形式からゾーン形式への変換 | |
AU2012373736B2 (en) | Instruction to compute the distance to a specified memory boundary |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20151110 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20161129 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20161228 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20170324 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20170404 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20170425 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6138175 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |