JPH0721034A - 文字列複写処理方法 - Google Patents
文字列複写処理方法Info
- Publication number
- JPH0721034A JPH0721034A JP5157221A JP15722193A JPH0721034A JP H0721034 A JPH0721034 A JP H0721034A JP 5157221 A JP5157221 A JP 5157221A JP 15722193 A JP15722193 A JP 15722193A JP H0721034 A JPH0721034 A JP H0721034A
- Authority
- JP
- Japan
- Prior art keywords
- character string
- byte
- copy
- instruction
- register
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F8/00—Arrangements for software engineering
- G06F8/40—Transformation of program code
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F8/00—Arrangements for software engineering
- G06F8/40—Transformation of program code
- G06F8/41—Compilation
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Software Systems (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Devices For Executing Special Programs (AREA)
- Executing Machine-Instructions (AREA)
- Document Processing Apparatus (AREA)
Abstract
(57)【要約】
【目的】ＲＩＳＣアーキテクチャ等の計算機における文
字列複写処理方法に関し，高速な文字列複写を実現する
ことを目的とする。 【構成】複写元文字列がＫ（例えばＫ＝８）バイト境界
になるまでの端数処理(S1)を行い，その後に，Ｋバイト
単位のロード(S2)，複写先のバイト境界に応じたデータ
の生成(S3)，Ｋバイト単位のストア(S4)を繰り返し(S
5)，最後に未複写文字列が残っていればそれを複写する
(S6)。
字列複写処理方法に関し，高速な文字列複写を実現する
ことを目的とする。 【構成】複写元文字列がＫ（例えばＫ＝８）バイト境界
になるまでの端数処理(S1)を行い，その後に，Ｋバイト
単位のロード(S2)，複写先のバイト境界に応じたデータ
の生成(S3)，Ｋバイト単位のストア(S4)を繰り返し(S
5)，最後に未複写文字列が残っていればそれを複写する
(S6)。
Description
【０００１】
【産業上の利用分野】本発明は，いわゆる縮小命令セッ
ト計算機（ＲＩＳＣ：Reduced InstructionSet Compute
r）上での文字列を，高速に複写できるようにした文字
列複写処理方法に関する。
ト計算機（ＲＩＳＣ：Reduced InstructionSet Compute
r）上での文字列を，高速に複写できるようにした文字
列複写処理方法に関する。
【０００２】本発明は，例えばＲＩＳＣ上のＣ言語やＦ
ＯＲＴＲＡＮ等のプログラミング言語のコンパイラ，お
よびそのコンパイラが生成する目的プログラムにリンカ
により結合されるライブラリに利用することができる。
すなわち，プログラミング言語で記述されたプログラム
中の文字列複写機能を，コンパイラの生成する目的プロ
グラムまたはライブラリ（サブルーチン）で実現する場
合に使用できる。
ＯＲＴＲＡＮ等のプログラミング言語のコンパイラ，お
よびそのコンパイラが生成する目的プログラムにリンカ
により結合されるライブラリに利用することができる。
すなわち，プログラミング言語で記述されたプログラム
中の文字列複写機能を，コンパイラの生成する目的プロ
グラムまたはライブラリ（サブルーチン）で実現する場
合に使用できる。
【０００３】
【従来の技術】従来の複合命令セット計算機（ＣＩＳ
Ｃ：Complex Instruction Set Computer）においては，
“文字列複写命令”が存在し，この複合機能命令を１個
使用するだけで，比較的長い文字列の複写を簡単に行う
ことができる。このＣＩＳＣの命令セットにおいては，
複雑な命令セットのうち，実際に頻繁に使用される命
令はごくわずかしかない，複合（高）機能の命令は，
利用者の要求する機能に完全に一致することが少ないた
めに，使用される頻度が少ない，命令セットを複雑に
すれば，論理回路が複雑になり，命令の解釈実行に時間
がかかるようになる，等の問題があり，それを解決する
ためにＲＩＳＣアーキテクチャが考えられた。
Ｃ：Complex Instruction Set Computer）においては，
“文字列複写命令”が存在し，この複合機能命令を１個
使用するだけで，比較的長い文字列の複写を簡単に行う
ことができる。このＣＩＳＣの命令セットにおいては，
複雑な命令セットのうち，実際に頻繁に使用される命
令はごくわずかしかない，複合（高）機能の命令は，
利用者の要求する機能に完全に一致することが少ないた
めに，使用される頻度が少ない，命令セットを複雑に
すれば，論理回路が複雑になり，命令の解釈実行に時間
がかかるようになる，等の問題があり，それを解決する
ためにＲＩＳＣアーキテクチャが考えられた。
【０００４】ＲＩＳＣは，ＣＩＳＣに対して命令セット
を簡単にし，コンパイラの出力する目的プログラムの実
行を高速にすることを目的として作られたコンピュータ
である。ＲＩＳＣアーキテクチャの特徴は次のとおりで
ある。
を簡単にし，コンパイラの出力する目的プログラムの実
行を高速にすることを目的として作られたコンピュータ
である。ＲＩＳＣアーキテクチャの特徴は次のとおりで
ある。
【０００５】 １命令は１サイクルで実行される。 メモリへの読み書きは，ロード／ストア命令を使用
し，その他の命令はレジスタを使用する。
し，その他の命令はレジスタを使用する。
【０００６】 命令数とアドレス指定方法を少なく
し，命令の解釈実行に要する時間を縮小する。 命令形式を固定化し，命令の読み出しと解釈実行を
単一化する。
し，命令の解釈実行に要する時間を縮小する。 命令形式を固定化し，命令の読み出しと解釈実行を
単一化する。
【０００７】 パイプライン処理の最適化等の命令に
依存する最適化は，すべてコンパイラで行う。 ところで，計算機により実行するプログラムでは，メモ
リ上の比較的長い文字列を，メモリ上の他の領域に複写
することがしばしば必要になる。従来のＣＩＳＣ上のコ
ンパイラとライブラリにおいては，文字列複写命令を使
用して文字列転送機能を実現できた。しかし，ＲＩＳＣ
では，文字列複写命令がないために，従来，１バイト単
位のロード命令とストア命令を繰り返し使用して，文字
列を複写するようにしていた。
依存する最適化は，すべてコンパイラで行う。 ところで，計算機により実行するプログラムでは，メモ
リ上の比較的長い文字列を，メモリ上の他の領域に複写
することがしばしば必要になる。従来のＣＩＳＣ上のコ
ンパイラとライブラリにおいては，文字列複写命令を使
用して文字列転送機能を実現できた。しかし，ＲＩＳＣ
では，文字列複写命令がないために，従来，１バイト単
位のロード命令とストア命令を繰り返し使用して，文字
列を複写するようにしていた。
【０００８】
【発明が解決しようとする課題】従来，ＲＩＳＣ上で文
字列複写機能を実現する場合には，１バイト単位のロー
ド命令とストア命令を，複写する文字列の長さ分だけ繰
り返し実行する方法が採られていたため，文字列複写の
処理時間が長くかかるという問題があった。
字列複写機能を実現する場合には，１バイト単位のロー
ド命令とストア命令を，複写する文字列の長さ分だけ繰
り返し実行する方法が採られていたため，文字列複写の
処理時間が長くかかるという問題があった。
【０００９】本発明は上記問題点の解決を図り，１命令
で任意長の文字列複写命令を持たない計算機において，
高速に文字列を複写できるようにすることを目的とす
る。
で任意長の文字列複写命令を持たない計算機において，
高速に文字列を複写できるようにすることを目的とす
る。
【００１０】
【課題を解決するための手段】図１は本発明の原理説明
図である。図中の１０は複写する文字列が格納されてい
るメモリ上の複写元領域，１１は複写する文字列の転送
先であるメモリ上の複写先領域，１２，１３は命令によ
ってメモリ上のデータをロード／ストアするレジスタを
表す。
図である。図中の１０は複写する文字列が格納されてい
るメモリ上の複写元領域，１１は複写する文字列の転送
先であるメモリ上の複写先領域，１２，１３は命令によ
ってメモリ上のデータをロード／ストアするレジスタを
表す。
【００１１】本発明は，Ｋバイト境界（ただし，Ｋ≧
２）にあるデータをＫバイト単位でレジスタにロードす
る命令およびＫバイト単位でＫバイト境界のメモリにス
トアする命令を持ち，Ｌバイト（ただし，Ｌ＞Ｋ）の文
字列を複写する文字列複写命令を持たない命令セットを
備えた計算機システムにおける文字列複写に用いられ
る。
２）にあるデータをＫバイト単位でレジスタにロードす
る命令およびＫバイト単位でＫバイト境界のメモリにス
トアする命令を持ち，Ｌバイト（ただし，Ｌ＞Ｋ）の文
字列を複写する文字列複写命令を持たない命令セットを
備えた計算機システムにおける文字列複写に用いられ
る。
【００１２】ステップＳ１では，まず複写元領域１０に
ある複写元文字列がＫバイト境界になるまで，Ｋバイト
境界の制限のない命令で文字列の複写を行う。次のステ
ップＳ２では，Ｋバイト境界の複写元文字列をＫバイト
単位でレジスタ１２にロードする。
ある複写元文字列がＫバイト境界になるまで，Ｋバイト
境界の制限のない命令で文字列の複写を行う。次のステ
ップＳ２では，Ｋバイト境界の複写元文字列をＫバイト
単位でレジスタ１２にロードする。
【００１３】ステップＳ３では，Ｋバイト単位でレジス
タ１２にロードしたデータを操作し，複写先領域１１に
おけるＫバイト境界の領域に対応したＫバイト単位のデ
ータをレジスタ１３上で生成する。
タ１２にロードしたデータを操作し，複写先領域１１に
おけるＫバイト境界の領域に対応したＫバイト単位のデ
ータをレジスタ１３上で生成する。
【００１４】ステップＳ４では，生成したＫバイト単位
のデータを複写先領域１１にストアする。以上のステッ
プＳ２〜Ｓ４を複写元文字列におけるＫバイト単位の文
字列が終了するまで繰り返す（ステップＳ５）。
のデータを複写先領域１１にストアする。以上のステッ
プＳ２〜Ｓ４を複写元文字列におけるＫバイト単位の文
字列が終了するまで繰り返す（ステップＳ５）。
【００１５】最後に，ステップＳ６では，Ｋバイト未満
の未複写文字列が残っている場合に，Ｋバイト境界の制
限のない命令で残りの文字列を，複写先領域１１に複写
する。上記のステップＳ１およびステップＳ６は，Ｋバ
イト境界の端数処理が不要である場合には，それぞれ省
略可能である。
の未複写文字列が残っている場合に，Ｋバイト境界の制
限のない命令で残りの文字列を，複写先領域１１に複写
する。上記のステップＳ１およびステップＳ６は，Ｋバ
イト境界の端数処理が不要である場合には，それぞれ省
略可能である。
【００１６】請求項２記載の発明では，さらにステップ
Ｓ２〜ステップＳ５を，複写先領域１１格納場所のＫバ
イト境界からのずれに応じて別々にあらかじめ用意され
た命令群を実行することによって処理する。
Ｓ２〜ステップＳ５を，複写先領域１１格納場所のＫバ
イト境界からのずれに応じて別々にあらかじめ用意され
た命令群を実行することによって処理する。
【００１７】請求項３記載の発明では，上記ステップＳ
１〜Ｓ６を実行するプログラムをライブラリ化し，コン
パイラの出力する目的プログラムの結合編集時に，実行
形式のプログラム本体に組み込むようにする。
１〜Ｓ６を実行するプログラムをライブラリ化し，コン
パイラの出力する目的プログラムの結合編集時に，実行
形式のプログラム本体に組み込むようにする。
【００１８】
【作用】本発明では，例えば４バイト長，８バイト長ま
たは１６バイト長のレジスタ，またはレジスタの集まり
を単位として，複写元のデータをロードし，その単位で
複写先へデータをストアする。Ｋバイト単位にロード／
ストアすることにより，１バイト単位にデータをロード
／ストアする場合に比較して，Ｋ倍の性能を実現でき
る。以下の説明では，Ｋ＝８であるとして説明する。
たは１６バイト長のレジスタ，またはレジスタの集まり
を単位として，複写元のデータをロードし，その単位で
複写先へデータをストアする。Ｋバイト単位にロード／
ストアすることにより，１バイト単位にデータをロード
／ストアする場合に比較して，Ｋ倍の性能を実現でき
る。以下の説明では，Ｋ＝８であるとして説明する。
【００１９】図１に示すように，複写元領域１０のアド
レスが８ｎ−ｊで，複写先領域１１のアドレスが８ｍ＋
ｉ−ｊ（ただし，ｎ，ｍは整数，ｉ，ｊは１から７まで
の整数）であるとする。
レスが８ｎ−ｊで，複写先領域１１のアドレスが８ｍ＋
ｉ−ｊ（ただし，ｎ，ｍは整数，ｉ，ｊは１から７まで
の整数）であるとする。
【００２０】本発明による処理の基本的な考え方は以下
のとおりである。 複写元と複写先がともに８バイト境界の場合には，
８バイト単位のロード／ストアを繰り返す。
のとおりである。 複写元と複写先がともに８バイト境界の場合には，
８バイト単位のロード／ストアを繰り返す。
【００２１】 複写元が８バイト境界（８ｎ）であ
り，複写先が８ｍ＋ｉ（ｉ＝１〜７）である場合には，
複写元の８バイト境界のデータをレジスタにロードし，
そのデータと前のループでロード済みのｉバイトをマー
ジして，複写先の８バイト境界（８ｍ）の８バイトデー
タをレジスタ上で作成し，ストアする。
り，複写先が８ｍ＋ｉ（ｉ＝１〜７）である場合には，
複写元の８バイト境界のデータをレジスタにロードし，
そのデータと前のループでロード済みのｉバイトをマー
ジして，複写先の８バイト境界（８ｍ）の８バイトデー
タをレジスタ上で作成し，ストアする。
【００２２】そのため，具体的には次のように処理す
る。ステップＳ１では，複写元領域１０が８ｎバイトの
境界になるまで，１バイトごとに単純複写する。すなわ
ち，文字列“ＶＷＸＹＺ”を１バイトずつ複写する。
る。ステップＳ１では，複写元領域１０が８ｎバイトの
境界になるまで，１バイトごとに単純複写する。すなわ
ち，文字列“ＶＷＸＹＺ”を１バイトずつ複写する。
【００２３】次に，ステップＳ２では，複写元の８バイ
ト境界（８ｎ）から，８バイトのデータをレジスタ１２
にロードする。このデータを転送すべき複写先領域１１
の格納場所は８ｍ＋ｉであり，ｉが０でない場合には８
バイト境界ではない。
ト境界（８ｎ）から，８バイトのデータをレジスタ１２
にロードする。このデータを転送すべき複写先領域１１
の格納場所は８ｍ＋ｉであり，ｉが０でない場合には８
バイト境界ではない。
【００２４】そこでステップＳ３では，前に処理したｉ
バイトを先頭に付加したデータを，レジスタ１３上で作
成する。そして，ステップＳ４により，レジスタ１３上
のデータ（文字列“ＹＺＡＢＣＤＥＦ”）を，複写先領
域１１の８ｍのアドレスにストアする。
バイトを先頭に付加したデータを，レジスタ１３上で作
成する。そして，ステップＳ４により，レジスタ１３上
のデータ（文字列“ＹＺＡＢＣＤＥＦ”）を，複写先領
域１１の８ｍのアドレスにストアする。
【００２５】同様に処理を繰り返し，次のステップＳ２
では，文字列“ＩＪＫＬＭＮＯＰ”をレジスタ１２にロ
ードし，ステップＳ３により，このデータをシフトする
とともに，先頭に前のデータの文字列“ＧＨ”を付加
し，ステップＳ４によって，複写先領域１１の８ｍ＋８
のアドレスにストアする。
では，文字列“ＩＪＫＬＭＮＯＰ”をレジスタ１２にロ
ードし，ステップＳ３により，このデータをシフトする
とともに，先頭に前のデータの文字列“ＧＨ”を付加
し，ステップＳ４によって，複写先領域１１の８ｍ＋８
のアドレスにストアする。
【００２６】以下，ステップＳ２〜Ｓ４を繰り返して，
ステップＳ５により終了の判定を行い，複写元領域１０
に未転送の８バイト単位の文字列がなくなった場合に
は，ステップＳ６によって，残りの未複写文字列“ＱＲ
ＳＴＵ”を１バイト単位で単純複写し，文字列複写処理
を終了する。
ステップＳ５により終了の判定を行い，複写元領域１０
に未転送の８バイト単位の文字列がなくなった場合に
は，ステップＳ６によって，残りの未複写文字列“ＱＲ
ＳＴＵ”を１バイト単位で単純複写し，文字列複写処理
を終了する。
【００２７】以上のように処理することにより，８バイ
ト境界にない文字列であっても，先頭部分と最終部分を
除き，８バイト単位での複写が可能になり，文字列複写
処理の高速化が可能になる。
ト境界にない文字列であっても，先頭部分と最終部分を
除き，８バイト単位での複写が可能になり，文字列複写
処理の高速化が可能になる。
【００２８】特に，複写先領域１１の格納場所の８バイ
ト境界からのずれ（ｉの値）に応じて，あらかじめ８バ
イト単位転送のループ（ステップＳ２〜Ｓ５）の命令群
を個別に用意しておくことにより，最適な実行命令によ
る処理が実現される。
ト境界からのずれ（ｉの値）に応じて，あらかじめ８バ
イト単位転送のループ（ステップＳ２〜Ｓ５）の命令群
を個別に用意しておくことにより，最適な実行命令によ
る処理が実現される。
【００２９】また，これらの文字列複写処理方法を，サ
ブルーチンまたは関数化したプログラムにより実現し，
そのプログラムをライブラリ化することによって，応用
プログラム等に意識させることなく，プログラムの高速
化を図ることができる。
ブルーチンまたは関数化したプログラムにより実現し，
そのプログラムをライブラリ化することによって，応用
プログラム等に意識させることなく，プログラムの高速
化を図ることができる。
【００３０】
【実施例】図２は，本発明の適用システムの例を示す。
図２において，２０はＣ言語やＦＯＲＴＲＡＮ等のプロ
グラミング言語で記述された原始プログラム，２１は原
始プログラム２０を翻訳するコンパイラ，２２は原始プ
ログラム２０を翻訳した結果の目的プログラム，２３は
目的プログラム２２を実行可能な形式に結合編集するリ
ンカ，２４は目的プログラム２２に結合されるプログラ
ムが格納されたライブラリ，２５は文字列複写関数，２
６は目的プログラム２２を実行可能な形式に編集した結
果の実行形式プログラム，２７はメモリ，２８は命令実
行機能を持つ中央処理装置（ＣＰＵ），２９は命令によ
り操作対象データが格納されるレジスタ，３０はメモリ
２７上にローディングされた実行形式プログラム，３１
は複写元文字列，３２は複写先文字列を表す。
図２において，２０はＣ言語やＦＯＲＴＲＡＮ等のプロ
グラミング言語で記述された原始プログラム，２１は原
始プログラム２０を翻訳するコンパイラ，２２は原始プ
ログラム２０を翻訳した結果の目的プログラム，２３は
目的プログラム２２を実行可能な形式に結合編集するリ
ンカ，２４は目的プログラム２２に結合されるプログラ
ムが格納されたライブラリ，２５は文字列複写関数，２
６は目的プログラム２２を実行可能な形式に編集した結
果の実行形式プログラム，２７はメモリ，２８は命令実
行機能を持つ中央処理装置（ＣＰＵ），２９は命令によ
り操作対象データが格納されるレジスタ，３０はメモリ
２７上にローディングされた実行形式プログラム，３１
は複写元文字列，３２は複写先文字列を表す。
【００３１】ＣＰＵ２８は，ＲＩＳＣの代表的チップで
あるＳＰＡＲＣ（米国Sun Microsystems社商標）マイク
ロプロセッサであり，８バイト長のデータのロード／ス
トアを行うためには，そのデータが８バイト境界に合っ
ていなければならないという制限がある。レジスタ２９
は，１個が４バイト長であり，偶数番目の偶数レジスタ
と奇数番目の奇数レジスタとを組み合わせて８バイト長
として用いることができるようになっている。以下の実
施例の説明では，偶数レジスタをｒｅ０，ｒｅ１，…，
奇数レジスタをｒｏ０，ｒｏ１，…と表す。
あるＳＰＡＲＣ（米国Sun Microsystems社商標）マイク
ロプロセッサであり，８バイト長のデータのロード／ス
トアを行うためには，そのデータが８バイト境界に合っ
ていなければならないという制限がある。レジスタ２９
は，１個が４バイト長であり，偶数番目の偶数レジスタ
と奇数番目の奇数レジスタとを組み合わせて８バイト長
として用いることができるようになっている。以下の実
施例の説明では，偶数レジスタをｒｅ０，ｒｅ１，…，
奇数レジスタをｒｏ０，ｒｏ１，…と表す。
【００３２】プログラム中で長い文字列を複写する場
合，原始プログラム２０に文字列複写関数２５を呼び出
す命令文を記述する。その原始プログラム２０をコンパ
イラ２１によりコンパイルし，その結果の目的プログラ
ム２２とライブラリ２４との結合編集を，リンカ２３に
よって行う。これにより，文字列複写関数２５の命令群
が組み込まれた実行形式プログラム２６が生成される。
合，原始プログラム２０に文字列複写関数２５を呼び出
す命令文を記述する。その原始プログラム２０をコンパ
イラ２１によりコンパイルし，その結果の目的プログラ
ム２２とライブラリ２４との結合編集を，リンカ２３に
よって行う。これにより，文字列複写関数２５の命令群
が組み込まれた実行形式プログラム２６が生成される。
【００３３】実行形式プログラム２６がメモリ２７へロ
ーディングされ，そのローディングされた実行形式プロ
グラム３０における文字列複写関数２５が呼び出される
と，文字列複写関数２５は，レジスタ２９を用いて，複
写元文字列３１を複写先文字列３２に複写する。この文
字列複写関数２５によって本発明が実施される。
ーディングされ，そのローディングされた実行形式プロ
グラム３０における文字列複写関数２５が呼び出される
と，文字列複写関数２５は，レジスタ２９を用いて，複
写元文字列３１を複写先文字列３２に複写する。この文
字列複写関数２５によって本発明が実施される。
【００３４】図３は本発明の実施例のフローチャート，
図４は本発明の実施例の動作例説明図である。以下，図
３に示す処理(a) 〜(k) に従って説明する。ここで，図
４（Ａ）に示すように，１個のレジスタは４バイト長で
あり，偶数レジスタと奇数レジスタのペアにより，８バ
イト単位のロード／ストアが可能になっているとする。
図４は本発明の実施例の動作例説明図である。以下，図
３に示す処理(a) 〜(k) に従って説明する。ここで，図
４（Ａ）に示すように，１個のレジスタは４バイト長で
あり，偶数レジスタと奇数レジスタのペアにより，８バ
イト単位のロード／ストアが可能になっているとする。
【００３５】(a) 複写元文字列が８バイト境界になるま
で，１バイト複写を行う。複写元の８ｎのバイト境界に
対応して，複写先の境界は８ｍ＋ｉとなる。ｉは０，
１，２，３，４，５，６，７のいずれかである。このｉ
の値に応じて，８バイト単位のデータ転送を行う。ここ
では，ｉ＝１のときの例を説明する。以下のループ処理
のために，奇数レジスタｒｏ２に，転送時のｉバイトの
データを残しておく。
で，１バイト複写を行う。複写元の８ｎのバイト境界に
対応して，複写先の境界は８ｍ＋ｉとなる。ｉは０，
１，２，３，４，５，６，７のいずれかである。このｉ
の値に応じて，８バイト単位のデータ転送を行う。ここ
では，ｉ＝１のときの例を説明する。以下のループ処理
のために，奇数レジスタｒｏ２に，転送時のｉバイトの
データを残しておく。
【００３６】(b) まず，複写元の８バイトデータを偶数
レジスタｒｅ０と奇数レジスタｒｏ０のペアにロードす
る（図４の，）。 (c) 偶数レジスタｒｅ０を右にｉバイトシフトし，別の
偶数レジスタｒｅ１に入れる（図４の）。
レジスタｒｅ０と奇数レジスタｒｏ０のペアにロードす
る（図４の，）。 (c) 偶数レジスタｒｅ０を右にｉバイトシフトし，別の
偶数レジスタｒｅ１に入れる（図４の）。
【００３７】(d) 奇数レジスタｒｏ０を右にｉバイトシ
フトし，別の奇数レジスタｒｏ１に入れる（図４の
）。 (e) 元の偶数レジスタｒｅ０を（４−ｉ）バイト左にシ
フトする。これを偶数レジスタｒｅ２に入れる（図４の
）。
フトし，別の奇数レジスタｒｏ１に入れる（図４の
）。 (e) 元の偶数レジスタｒｅ０を（４−ｉ）バイト左にシ
フトする。これを偶数レジスタｒｅ２に入れる（図４の
）。
【００３８】(f) 直前で左にシフトして記憶している偶
数レジスタｒｅ２のデータと，奇数レジスタｒｏ１の論
理和（ｏｒ）をとり，奇数レジスタｒｏ１に入れる（図
４の）。
数レジスタｒｅ２のデータと，奇数レジスタｒｏ１の論
理和（ｏｒ）をとり，奇数レジスタｒｏ１に入れる（図
４の）。
【００３９】(g) 前のループで左にシフトして記憶して
いるデータ（図４の’）と，偶数レジスタｒｅ１との
論理和（ｏｒ）をとり，偶数レジスタｒｅ１に入れる
（図４の）。
いるデータ（図４の’）と，偶数レジスタｒｅ１との
論理和（ｏｒ）をとり，偶数レジスタｒｅ１に入れる
（図４の）。
【００４０】(h) できあがった偶数レジスタｒｅ１と奇
数レジスタｒｏ１のペアを複写先へ８バイトストアす
る。 (i) 元の奇数レジスタｒｏ０を（４−ｉ）バイト左にシ
フトし，次のループで使用するために奇数レジスタｒｏ
２に入れる（図４の）。
数レジスタｒｏ１のペアを複写先へ８バイトストアす
る。 (i) 元の奇数レジスタｒｏ０を（４−ｉ）バイト左にシ
フトし，次のループで使用するために奇数レジスタｒｏ
２に入れる（図４の）。
【００４１】(j) 複写元の８バイト単位の文字列は終わ
りかを判定し，終わりでなければ処理(b) へ戻って，次
の８バイトについて同様に処理を繰り返す。 (k) ８バイト単位の文字列が終わったならば，８バイト
単位の末尾の端数のデータを１バイト単位で複写し，処
理を終了する。
りかを判定し，終わりでなければ処理(b) へ戻って，次
の８バイトについて同様に処理を繰り返す。 (k) ８バイト単位の文字列が終わったならば，８バイト
単位の末尾の端数のデータを１バイト単位で複写し，処
理を終了する。
【００４２】図３に示す処理(b) 〜処理(j) のループ
は，複写先における８ｍ＋ｉバイト境界のｉの値によっ
て異なる。図５は，ｉの値に応じた転送ループの処理命
令列を示している。図５において，ｌｄｄは８バイトの
データを偶数レジスタと奇数レジスタのペアにロードす
ることを指示するロード命令，ｓｒｌはレジスタのデー
タを右へシフトすることを指示する右シフト命令，ｓｌ
ｌはレジスタのデータを左へシフトすることを指示する
左シフト命令，ｏｒは２つのレジスタのデータの論理和
を計算する論理和命令，ｓｔｄは偶数レジスタと奇数レ
ジスタのペアに設定されている８バイトのデータをスト
アすることを指示する命令，ａｄｄは加算命令，ｂは分
岐命令，ｍｏｖはレジスタのデータを他のレジスタに移
すことを指示する命令である。
は，複写先における８ｍ＋ｉバイト境界のｉの値によっ
て異なる。図５は，ｉの値に応じた転送ループの処理命
令列を示している。図５において，ｌｄｄは８バイトの
データを偶数レジスタと奇数レジスタのペアにロードす
ることを指示するロード命令，ｓｒｌはレジスタのデー
タを右へシフトすることを指示する右シフト命令，ｓｌ
ｌはレジスタのデータを左へシフトすることを指示する
左シフト命令，ｏｒは２つのレジスタのデータの論理和
を計算する論理和命令，ｓｔｄは偶数レジスタと奇数レ
ジスタのペアに設定されている８バイトのデータをスト
アすることを指示する命令，ａｄｄは加算命令，ｂは分
岐命令，ｍｏｖはレジスタのデータを他のレジスタに移
すことを指示する命令である。
【００４３】転送先が８ｍ＋ｉ（ｉ＝１，２，３）の境
界の場合には，図５（Ａ）に示すような命令列により，
８バイト単位のデータ転送を行う。この命令列は，図３
のフローチャートで説明した処理を実行する命令列であ
る。ａｄｄ命令は，転送元および転送先のアドレスを８
バイト分インクリメントするための命令である。
界の場合には，図５（Ａ）に示すような命令列により，
８バイト単位のデータ転送を行う。この命令列は，図３
のフローチャートで説明した処理を実行する命令列であ
る。ａｄｄ命令は，転送元および転送先のアドレスを８
バイト分インクリメントするための命令である。
【００４４】転送先が８ｍ＋ｉ（ｉ＝５，６，７）の境
界の場合には，図５（Ｂ）に示すような命令列により，
８バイト単位のデータ転送を行う。ここで，ｔｅｍｐ−
ｒ１，ｔｅｍｐ−ｒ２は一時的に使用する作業用レジス
タを表す。処理の考え方は図３のフローチャートで説明
した処理と同様である。複写先の８バイト境界に合わせ
るためのデータの操作が，図５（Ａ）の例と異なる。
界の場合には，図５（Ｂ）に示すような命令列により，
８バイト単位のデータ転送を行う。ここで，ｔｅｍｐ−
ｒ１，ｔｅｍｐ−ｒ２は一時的に使用する作業用レジス
タを表す。処理の考え方は図３のフローチャートで説明
した処理と同様である。複写先の８バイト境界に合わせ
るためのデータの操作が，図５（Ａ）の例と異なる。
【００４５】転送先が８ｍ＋４の境界の場合には，図５
（Ｃ）に示すような命令列により，８バイト単位のデー
タ転送を行う。レジスタのデータ長が４バイトであるた
め，シフトは不要となる。レジスタ間のデータ移動命令
（ｍｏｖ）により，各ループ毎に４バイトずつデータを
ずらして８バイト単位の複写データを作成する。
（Ｃ）に示すような命令列により，８バイト単位のデー
タ転送を行う。レジスタのデータ長が４バイトであるた
め，シフトは不要となる。レジスタ間のデータ移動命令
（ｍｏｖ）により，各ループ毎に４バイトずつデータを
ずらして８バイト単位の複写データを作成する。
【００４６】転送先が８ｍ，すなわち８バイト境界であ
る場合には，８バイト単位のロード命令と８バイト単位
のストア命令の組合せだけで，文字列を転送することが
できる。本実施例では，分岐命令の数を少なくするため
に，１２８バイト転送，２５６バイト転送，５１２バイ
ト転送，１０２４バイト転送の４種類のブロック転送を
行うｌｄｄ／ｓｔｄ命令の単純並びによる内部関数を用
意し，転送文字列の長さと端数部分を考慮して，これら
の関数を呼び分けるようにしている。図５（Ｄ）は，５
１２バイト転送関数の例を示しており，８バイトのロー
ド（ｌｄｄ）命令とストア（ｓｔｄ）命令とを，６４回
繰り返している。１０２４バイト転送の内部関数では，
これらを１２８回繰り返す。このようなブロック転送の
関数を用意することにより，ループのための分岐命令を
削減することができ，処理の高速化を図ることができ
る。
る場合には，８バイト単位のロード命令と８バイト単位
のストア命令の組合せだけで，文字列を転送することが
できる。本実施例では，分岐命令の数を少なくするため
に，１２８バイト転送，２５６バイト転送，５１２バイ
ト転送，１０２４バイト転送の４種類のブロック転送を
行うｌｄｄ／ｓｔｄ命令の単純並びによる内部関数を用
意し，転送文字列の長さと端数部分を考慮して，これら
の関数を呼び分けるようにしている。図５（Ｄ）は，５
１２バイト転送関数の例を示しており，８バイトのロー
ド（ｌｄｄ）命令とストア（ｓｔｄ）命令とを，６４回
繰り返している。１０２４バイト転送の内部関数では，
これらを１２８回繰り返す。このようなブロック転送の
関数を用意することにより，ループのための分岐命令を
削減することができ，処理の高速化を図ることができ
る。
【００４７】図６は，本発明の効果を説明するための性
能比較説明図である。図５に示す転送ループの処理を，
従来技術による単純なバイト転送によって行う処理の例
と比較する。最初の端数処理により，複写元領域は８ｎ
のバイト境界にあるものとする。
能比較説明図である。図５に示す転送ループの処理を，
従来技術による単純なバイト転送によって行う処理の例
と比較する。最初の端数処理により，複写元領域は８ｎ
のバイト境界にあるものとする。
【００４８】従来技術のような単純なバイト転送の場合
の命令列は，図６（Ａ）に示すような命令列となる。こ
こでｌｄｕｂは１バイトロード命令，ｓｔｂは１バイト
ストア命令である。この場合，転送先が８ｍ＋ｉ（ｉ＝
０〜７）のどの境界にあっても，命令数は図６（Ａ）に
示すように１９命令となる。
の命令列は，図６（Ａ）に示すような命令列となる。こ
こでｌｄｕｂは１バイトロード命令，ｓｔｂは１バイト
ストア命令である。この場合，転送先が８ｍ＋ｉ（ｉ＝
０〜７）のどの境界にあっても，命令数は図６（Ａ）に
示すように１９命令となる。
【００４９】これに対し，本発明の実施例では，転送先
が８ｍ＋０（８バイト境界）の場合には，８バイトロー
ド（ｌｄｄ）命令，８バイトストア（ｓｔｄ）命令，転
送元・転送先のそれぞれのアドレス加算（ａｄｄ）命令
および分岐命令の５命令で，８バイト単位の文字列の複
写が可能である。したがって，この場合の性能比は，単
純バイト転送の１．０に対して５／１９＝０．２６にな
る。
が８ｍ＋０（８バイト境界）の場合には，８バイトロー
ド（ｌｄｄ）命令，８バイトストア（ｓｔｄ）命令，転
送元・転送先のそれぞれのアドレス加算（ａｄｄ）命令
および分岐命令の５命令で，８バイト単位の文字列の複
写が可能である。したがって，この場合の性能比は，単
純バイト転送の１．０に対して５／１９＝０．２６にな
る。
【００５０】また，転送先が８ｍ＋ｉ（ｉ＝１，２，
３）の場合には，図５（Ａ）に示すような命令列とな
り，命令数は１１となる。したがって，この場合の性能
比は，１１／１９＝０．５８となる。
３）の場合には，図５（Ａ）に示すような命令列とな
り，命令数は１１となる。したがって，この場合の性能
比は，１１／１９＝０．５８となる。
【００５１】転送先が８ｍ＋４の場合には，図５（Ｃ）
に示すような命令列となり，命令数は７命令となる。し
たがって，この場合の性能比は，７／１１＝０．３７と
なる。
に示すような命令列となり，命令数は７命令となる。し
たがって，この場合の性能比は，７／１１＝０．３７と
なる。
【００５２】転送先が８ｍ＋ｉ（ｉ＝５，６，７）の場
合には，図５（Ｂ）に示すような命令列となり，命令数
は１１となる。したがって，この場合の性能比は，１１
／１９＝０．５８となる。
合には，図５（Ｂ）に示すような命令列となり，命令数
は１１となる。したがって，この場合の性能比は，１１
／１９＝０．５８となる。
【００５３】
【発明の効果】以上説明したように，本発明によれば，
ＲＩＳＣアーキテクチャ等の計算機において，高性能の
文字列複写を実現することができるようになる。
ＲＩＳＣアーキテクチャ等の計算機において，高性能の
文字列複写を実現することができるようになる。
【図１】本発明の原理説明図である。
【図２】本発明の適用システムの例を示す図である。
【図３】本発明の実施例のフローチャートである。
【図４】本発明の実施例の動作例説明図である。
【図５】本発明の実施例における転送ループの処理命令
列を示す図である。
列を示す図である。
【図６】本発明の効果を説明するための性能比較説明図
である。
である。
１０ 複写元領域 １１ 複写先領域 １２，１３ レジスタ Ｓ１〜Ｓ６ 処理ステップ
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｇ０６Ｆ 17/24 7315−5Ｌ Ｇ０６Ｆ 15/20 ５５４ Ｈ
Claims (3)
- 【請求項１】 Ｋバイト境界（ただし，Ｋ≧２）にある
データをＫバイト単位でレジスタにロードする命令およ
びＫバイト単位でＫバイト境界のメモリにストアする命
令を持ち，Ｌバイト（ただし，Ｌ＞Ｋ）の文字列を複写
する文字列複写命令を持たない命令セットを備えた計算
機システムにおける文字列複写処理方法において，複写
元文字列がＫバイト境界になるまで，Ｋバイト境界の制
限のない命令で文字列の複写を行う第１の処理過程(S1)
と，Ｋバイト境界の複写元文字列をＫバイト単位でレジ
スタにロードする第２の処理過程(S2)と，Ｋバイト単位
でレジスタにロードしたデータを操作し，複写先領域に
おけるＫバイト境界の領域に対応したＫバイト単位のデ
ータをレジスタ上で生成する第３の処理過程(S3)と，生
成したＫバイト単位のデータを複写先のメモリ領域にス
トアする第４の処理過程(S4)と，前記第２ないし第４の
処理過程を複写元文字列におけるＫバイト単位の文字列
が終了するまで繰り返す第５の処理過程(S5)と，Ｋバイ
ト未満の未複写文字列が残っている場合に，Ｋバイト境
界の制限のない命令で残りの文字列を複写する第６の処
理過程(S6)とを有することを特徴とする文字列複写処理
方法。 - 【請求項２】 請求項１記載の文字列複写処理方法にお
いて，前記第２の処理過程(S2)，第３の処理過程(S3)，
第４の処理過程(S4)および第５の処理過程(S5)を，転送
先の領域における格納場所のＫバイト境界からのずれに
応じて別々にあらかじめ用意された命令群を実行するこ
とによって処理することを特徴とする文字列複写処理方
法。 - 【請求項３】 文字列を複写するプログラムを実行する
計算機システムにおける文字列複写処理方法において，
請求項１または請求項２記載の文字列複写処理方法を，
目的プログラムの結合編集時に組み込まれるライブラリ
中のプログラムによって行うことを特徴とする文字列複
写処理方法。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5157221A JPH0721034A (ja) | 1993-06-28 | 1993-06-28 | 文字列複写処理方法 |
| US08/214,313 US5410661A (en) | 1993-06-28 | 1994-03-17 | Character string copying method |
| KR1019940005679A KR970007761B1 (ko) | 1993-06-28 | 1994-03-22 | 문자열 복사 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5157221A JPH0721034A (ja) | 1993-06-28 | 1993-06-28 | 文字列複写処理方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0721034A true JPH0721034A (ja) | 1995-01-24 |
Family
ID=15644875
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5157221A Pending JPH0721034A (ja) | 1993-06-28 | 1993-06-28 | 文字列複写処理方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US5410661A (ja) |
| JP (1) | JPH0721034A (ja) |
| KR (1) | KR970007761B1 (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009009587A (ja) * | 2001-10-29 | 2009-01-15 | Intel Corp | データを右方向平行シフトマージする方法及び装置 |
| JP2012507805A (ja) * | 2008-11-05 | 2012-03-29 | インテル・コーポレーション | シーケンス検出又は命令に関連付けられた情報に基づいた命令の最適化性能 |
| US8214626B2 (en) | 2001-10-29 | 2012-07-03 | Intel Corporation | Method and apparatus for shuffling data |
| JP2020140290A (ja) * | 2019-02-27 | 2020-09-03 | 株式会社ウーノラボ | 中央演算処理装置 |
Families Citing this family (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5611062A (en) * | 1995-03-31 | 1997-03-11 | International Business Machines Corporation | Specialized millicode instruction for string operations |
| US5822773A (en) * | 1996-10-17 | 1998-10-13 | Fwb Software Llc | Method and system for accelerating the copying of repetitively copied computer data |
| US6399684B1 (en) | 1998-08-26 | 2002-06-04 | E. I. Du Pont De Nemours & Company | Polymer-polyamide blends having a phosphorous containing additive |
| US7100029B2 (en) * | 2002-08-28 | 2006-08-29 | Intel Corporation | Performing repeat string operations |
| US9459867B2 (en) | 2012-03-15 | 2016-10-04 | International Business Machines Corporation | Instruction to load data up to a specified memory boundary indicated by the instruction |
| US9268566B2 (en) | 2012-03-15 | 2016-02-23 | International Business Machines Corporation | Character data match determination by loading registers at most up to memory block boundary and comparing |
| US9459864B2 (en) | 2012-03-15 | 2016-10-04 | International Business Machines Corporation | Vector string range compare |
| US9588762B2 (en) | 2012-03-15 | 2017-03-07 | International Business Machines Corporation | Vector find element not equal instruction |
| US9710266B2 (en) | 2012-03-15 | 2017-07-18 | International Business Machines Corporation | Instruction to compute the distance to a specified memory boundary |
| US9280347B2 (en) | 2012-03-15 | 2016-03-08 | International Business Machines Corporation | Transforming non-contiguous instruction specifiers to contiguous instruction specifiers |
| US9715383B2 (en) | 2012-03-15 | 2017-07-25 | International Business Machines Corporation | Vector find element equal instruction |
| US9454367B2 (en) | 2012-03-15 | 2016-09-27 | International Business Machines Corporation | Finding the length of a set of character data having a termination character |
| US9459868B2 (en) | 2012-03-15 | 2016-10-04 | International Business Machines Corporation | Instruction to load data up to a dynamically determined memory boundary |
| US9454366B2 (en) * | 2012-03-15 | 2016-09-27 | International Business Machines Corporation | Copying character data having a termination character from one memory location to another |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4829294A (en) * | 1986-06-25 | 1989-05-09 | Hitachi, Ltd. | Document processing method and system using multiwindow |
| CA1323448C (en) * | 1989-02-24 | 1993-10-19 | Terrence C. Miller | Method and apparatus for translucent file system |
| US5150312A (en) * | 1989-06-16 | 1992-09-22 | International Business Machines Corporation | Animation processor method and apparatus |
| US5230075A (en) * | 1990-06-04 | 1993-07-20 | General Electric Company | Database shadowing system with data tags that select an operation of the save command |
| US5274807A (en) * | 1990-11-01 | 1993-12-28 | At&T Bell Laboratories | Method for reducing magnetic storage volume for computer disk image backup |
| US5283880A (en) * | 1991-01-02 | 1994-02-01 | Compaq Computer Corp. | Method of fast buffer copying by utilizing a cache memory to accept a page of source buffer contents and then supplying these contents to a target buffer without causing unnecessary wait states |
| US5285505A (en) * | 1991-03-11 | 1994-02-08 | International Business Machines Corporation | Method and apparatus for improving prototypes of similar characters in on-line handwriting recognition |
| US5276840A (en) * | 1991-03-22 | 1994-01-04 | Acer Incorporated | Disk caching method for writing data from computer memory including a step of writing a plurality of physically adjacent blocks in a single I/O operation |
| US5161245A (en) * | 1991-05-01 | 1992-11-03 | Apple Computer, Inc. | Pattern recognition system having inter-pattern spacing correction |
-
1993
- 1993-06-28 JP JP5157221A patent/JPH0721034A/ja active Pending
-
1994
- 1994-03-17 US US08/214,313 patent/US5410661A/en not_active Expired - Fee Related
- 1994-03-22 KR KR1019940005679A patent/KR970007761B1/ko not_active IP Right Cessation
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009009587A (ja) * | 2001-10-29 | 2009-01-15 | Intel Corp | データを右方向平行シフトマージする方法及び装置 |
| US8214626B2 (en) | 2001-10-29 | 2012-07-03 | Intel Corporation | Method and apparatus for shuffling data |
| US8225075B2 (en) | 2001-10-29 | 2012-07-17 | Intel Corporation | Method and apparatus for shuffling data |
| US8688959B2 (en) | 2001-10-29 | 2014-04-01 | Intel Corporation | Method and apparatus for shuffling data |
| US9229718B2 (en) | 2001-10-29 | 2016-01-05 | Intel Corporation | Method and apparatus for shuffling data |
| US9229719B2 (en) | 2001-10-29 | 2016-01-05 | Intel Corporation | Method and apparatus for shuffling data |
| US9477472B2 (en) | 2001-10-29 | 2016-10-25 | Intel Corporation | Method and apparatus for shuffling data |
| US10152323B2 (en) | 2001-10-29 | 2018-12-11 | Intel Corporation | Method and apparatus for shuffling data |
| JP2012507805A (ja) * | 2008-11-05 | 2012-03-29 | インテル・コーポレーション | シーケンス検出又は命令に関連付けられた情報に基づいた命令の最適化性能 |
| JP2020140290A (ja) * | 2019-02-27 | 2020-09-03 | 株式会社ウーノラボ | 中央演算処理装置 |
| US12111788B2 (en) | 2019-02-27 | 2024-10-08 | Uno Laboratories, Ltd. | Central processing unit with asynchronous registers |
Also Published As
| Publication number | Publication date |
|---|---|
| KR950001531A (ko) | 1995-01-03 |
| US5410661A (en) | 1995-04-25 |
| KR970007761B1 (ko) | 1997-05-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0721034A (ja) | 文字列複写処理方法 | |
| JPH077385B2 (ja) | データ処理装置 | |
| JPH03266039A (ja) | フリーフォーマットデータリンク処理方式 | |
| EP0237637B1 (en) | A method for the relocation of linked control blocks | |
| JPH1185526A (ja) | プログラムロード方法 | |
| JPH01147627A (ja) | 質問応答装置 | |
| US4417305A (en) | Method for evaluating boolean expressions | |
| JPH0363092B2 (ja) | ||
| JP3887097B2 (ja) | コンパイル方法，コンパイル装置および、コンパイル用プログラムを記憶したコンピュータ読み取り可能な記憶媒体 | |
| JPS6355636A (ja) | デ−タ処理システム | |
| JP3461185B2 (ja) | ロードモジュールへのソースコード行番号登録方法および装置 | |
| EP0180077A2 (en) | A data processing machine for compiling computer programs | |
| WO2006126449A1 (ja) | 情報処理装置および命令実行方法 | |
| JPS6226728B2 (ja) | ||
| JPS58137081A (ja) | ベクトルプロセツサ | |
| JPH01207824A (ja) | モジュール結合制御方式 | |
| JPH04365133A (ja) | プレロード命令実行装置及びプログラム修正装置 | |
| JPS63211423A (ja) | デ−タ入出力方法 | |
| JPS5846439A (ja) | 計算機のプログラム編集方法 | |
| JP2576589B2 (ja) | 仮想記憶アクセス制御方式 | |
| JPS62226336A (ja) | マイクロプログラム制御方式 | |
| JPH0646412B2 (ja) | デ−タフロ−プロセツサ | |
| JPH11328028A (ja) | 入出力バッファ、入出力バッファ制御方法、共有ファイルアクセス方法、多重計算機システム，入出力バッファ制御プログラムを記録した記録媒体、共有ファイルアクセスプログラムを記録した記録媒体 | |
| JP2001184227A (ja) | シミュレーション装置 | |
| JPH02263265A (ja) | 作表処理装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20020312 |