JP6238242B2 - Vector find element not equal命令 - Google Patents
Vector find element not equal命令 Download PDFInfo
- Publication number
- JP6238242B2 JP6238242B2 JP2014561557A JP2014561557A JP6238242B2 JP 6238242 B2 JP6238242 B2 JP 6238242B2 JP 2014561557 A JP2014561557 A JP 2014561557A JP 2014561557 A JP2014561557 A JP 2014561557A JP 6238242 B2 JP6238242 B2 JP 6238242B2
- Authority
- JP
- Japan
- Prior art keywords
- operand
- index
- zero
- byte
- instruction
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000013598 vector Substances 0.000 title claims description 157
- 238000012545 processing Methods 0.000 claims description 45
- 238000000034 method Methods 0.000 claims description 43
- 238000004590 computer program Methods 0.000 claims description 21
- 238000001514 detection method Methods 0.000 claims description 8
- 238000003860 storage Methods 0.000 description 67
- 230000006870 function Effects 0.000 description 32
- 238000013519 translation Methods 0.000 description 17
- 230000014616 translation Effects 0.000 description 17
- 238000010586 diagram Methods 0.000 description 12
- 238000004891 communication Methods 0.000 description 9
- 230000001343 mnemonic effect Effects 0.000 description 7
- 230000008901 benefit Effects 0.000 description 6
- 238000006243 chemical reaction Methods 0.000 description 6
- 238000006073 displacement reaction Methods 0.000 description 6
- 230000008569 process Effects 0.000 description 6
- 230000009471 action Effects 0.000 description 5
- 238000007792 addition Methods 0.000 description 5
- 230000000295 complement effect Effects 0.000 description 4
- 238000004422 calculation algorithm Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 230000007774 longterm Effects 0.000 description 3
- 230000007246 mechanism Effects 0.000 description 3
- 230000002093 peripheral effect Effects 0.000 description 3
- 230000003139 buffering effect Effects 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 230000001934 delay Effects 0.000 description 2
- 238000013461 design Methods 0.000 description 2
- 230000003993 interaction Effects 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 230000003287 optical effect Effects 0.000 description 2
- 238000012884 algebraic function Methods 0.000 description 1
- 238000004364 calculation method Methods 0.000 description 1
- 230000001413 cellular effect Effects 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 238000012937 correction Methods 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 239000000835 fiber Substances 0.000 description 1
- 230000014759 maintenance of location Effects 0.000 description 1
- 238000013507 mapping Methods 0.000 description 1
- 230000005055 memory storage Effects 0.000 description 1
- 239000013307 optical fiber Substances 0.000 description 1
- 230000002250 progressing effect Effects 0.000 description 1
- 238000005215 recombination Methods 0.000 description 1
- 230000006798 recombination Effects 0.000 description 1
- 238000011084 recovery Methods 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 229920000638 styrene acrylonitrile Polymers 0.000 description 1
- 210000003813 thumb Anatomy 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F15/00—Digital computers in general; Data processing equipment in general
- G06F15/76—Architectures of general purpose stored program computers
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/30003—Arrangements for executing specific machine instructions
- G06F9/30007—Arrangements for executing specific machine instructions to perform operations on data operands
- G06F9/3001—Arithmetic instructions
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/30003—Arrangements for executing specific machine instructions
- G06F9/30007—Arrangements for executing specific machine instructions to perform operations on data operands
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/30003—Arrangements for executing specific machine instructions
- G06F9/30007—Arrangements for executing specific machine instructions to perform operations on data operands
- G06F9/30018—Bit or string instructions
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/30003—Arrangements for executing specific machine instructions
- G06F9/30007—Arrangements for executing specific machine instructions to perform operations on data operands
- G06F9/30021—Compare instructions, e.g. Greater-Than, Equal-To, MINMAX
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/30003—Arrangements for executing specific machine instructions
- G06F9/30007—Arrangements for executing specific machine instructions to perform operations on data operands
- G06F9/30036—Instructions to perform operations on packed data, e.g. vector, tile or matrix operations
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/30003—Arrangements for executing specific machine instructions
- G06F9/3004—Arrangements for executing specific machine instructions to perform operations on memory
- G06F9/30047—Prefetch instructions; cache control instructions
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/30098—Register arrangements
- G06F9/30105—Register structure
- G06F9/30112—Register structure comprising data of variable length
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/30181—Instruction operation extension or modification
- G06F9/30185—Instruction operation extension or modification according to one or more bits in the instruction, e.g. prefix, sub-opcode
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/44—Arrangements for executing specific programs
- G06F9/455—Emulation; Interpretation; Software simulation, e.g. virtualisation or emulation of application or operating system execution engines
- G06F9/45504—Abstract machines for programme code execution, e.g. Java virtual machine [JVM], interpreters, emulators
- G06F9/45516—Runtime code conversion or optimisation
Landscapes
- Engineering & Computer Science (AREA)
- Software Systems (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Computer Hardware Design (AREA)
- Computational Mathematics (AREA)
- Mathematical Analysis (AREA)
- Mathematical Optimization (AREA)
- Pure & Applied Mathematics (AREA)
- Executing Machine-Instructions (AREA)
- Complex Calculations (AREA)
- Advance Control (AREA)
- Devices For Executing Special Programs (AREA)
Description
0−命令の第1のベクトル・レジスタ指定のための最上位ビット。
1−もしあれば、命令の第2のベクトル・レジスタ指定のための最上位ビット。
2−もしあれば、命令の第3のベクトル・レジスタ指定のための最上位ビット。
3−もしあれば、命令の第4ベクトル・レジスタ指定のための最上位ビット。
各ビットは、例えば、レジスタ番号に応じて、アセンブラによりゼロ又は1に設定される。例えば、レジスタ0−15に対してビットは0に設定され、レジスタ16−31に対してビットは1に設定される、などである。
ゼロ検索(zero search)フィールド(ZS、ビット2):1である場合、第2のオペランドの各要素がゼロとも比較される。(更に別の例において、ゼロと比較するのは、第3のオペランド又は別のオペランドの各要素である。)
条件コード設定(condition code set)フィールド(CC、ビット3):ゼロである場合、条件コードは設定されず、変更されないままである。1である場合、条件コードは、一例として以下に指定されるように設定される。
0−ゼロ検索ビットが設定されている場合、比較により、非等値比較よりも下位のインデックスの要素の両オペランド内でゼロ要素が検出された。
1−要素不一致が検出され、V2内の要素がV3内の要素よりも小さい。
2−要素不一致が検出され、V2内の要素がV3内の要素よりも大きい。
3−比較した全ての要素が等値であり、且つ、ゼロ検索ビットが設定されている場合、第2のオペランド(又は、別の実施形態においては、他のオペランド)内にゼロ要素が見出されなかった。
ベクトル・ストリング・ファシリティ
→
命令
別に指定しない限り、全てのオペランドはベクトル・レジスタ・オペランドである。アセンブラ構文における「V」は、ベクトル・オペランドを示す。
M5フィールド内のResult Type(RT)フラグが1である場合、第3のオペランド内の一要素と一致するか又はゼロである第2のオペランド内の左端要素のバイト・インデックスが、第1のオペランドのバイト7に格納される。
0−バイト
1−ハーフワード
2−ワード
3〜15−予約される
・Result Type(RT):ゼロの場合、結果の各要素は、その要素に関する全範囲比較のマスクとなる。1の場合、バイト・インデックスが第1のオペランドのバイト7に格納され、ゼロが他の全ての要素に格納される。
・Zero Search(ゼロ検索)(ZS):1の場合、第2のオペランドの各要素は、ゼロとも比較される。
・Condition Code Set(条件コード設定)(CC):ゼロの場合、条件コードは設定されず、変更されないままである。1の場合、条件コードは、以下の節で指定されるように設定される。
指定例外が認識され、以下のいずれかが生じた場合、他のいずれのアクションもとられない。
1.M4フィールドが3から15までの値を含む。
2.M5フィールドのビット0がゼロでない。
CCフラグがゼロである場合、コードは変更されないままである。
CCフラグが1である場合、コードは以下のように設定される。
0 ZSビットが設定されている場合、第2のオペランド内のゼロより下位のインデックス付き要素内に一致が存在しなかった。
1 第2のオペランドの幾つかの要素が、第3のオペランド内の少なくとも1つの要素と一致する。
2 第2のオペランド内の全ての要素が、第3のオペランド内の少なくとも1つの要素と一致した。
3 第2のオペランド内の要素は、第3のオペランド内のいずれの要素とも一致しない。
・DXC FEを伴うデータ、ベクトル・レジスタ
・ベクトル拡張ファシリティがインストールされていない場合のオペレーション
・指定(予約されたES値)
・トランザクション制限
0−バイト
1−ハーフワード
2−ワード
3〜15−予約される
・Reserved(予約される):ビット0−1は予約されており、ゼロでなければならない。そうでない場合には、指定例外が認識される。
・Zero Search(ZS):1の場合、第2のオペランドの各要素は、ゼロとも比較される。
・Condition Code Set(CC):ゼロの場合、条件コードは変更されないままである。1の場合、条件コードは、以下の節で指定されるように設定される。
指定例外が認識され、以下のいずれかが生じた場合、他のいずれのアクションもとられない。
1.M4フィールドが3から15までの値を含む。
2.M5フィールドのビット0−1がゼロでない。
M5フィールドのビット3が1に設定されている場合、コードは以下のように設定される:
0 ゼロ比較ビットが設定されている場合、比較により、第2のオペランド内のゼロ要素がいずれの等値比較よりも小さいインデックスを有する要素内で検出された。
1 比較により、第2のオペランドと第3のオペランドとの間で何らかの要素の一致が検出された。ゼロ比較ビットが設定されている場合、この一致は、ゼロ比較要素より小さい又はこれに等しいインデックスを有する要素において生じた。
2 −−
3 比較したいずれの要素も等値でない。
M5フィールドのビット3がゼロである場合、コードは変更されないままである。
・DXC FEを伴うデータ、ベクトル・レジスタ
・ベクトル拡張ファシリティがインストールされていない場合のオペレーション
・指定(予約されたES値)
・トランザクション制限
1.バイト・インデックスは、いずれの要素サイズに関しても常に第1のオペランド内に格納される。例えば、要素サイズがハーフワードに設定され、第2のインデックス付きハーフワードが等値比較された場合、4のバイト・インデックスが格納される。
2.第3のオペランドは、ゼロ値を有する要素を含んではならない。第3のオペランドがゼロを含み、且つ、他のいずれかの等値比較の前に第2のオペランド内のゼロ要素と一致した場合、ゼロ比較ビットの設定に関わらず、条件コード1が設定される。
0−バイト
1−ハーフワード
2−ワード
3〜15−予約される
・Zero Search(ZS):1の場合、第2のオペランドの各要素は、ゼロとも比較される。
・Condition Code Set(CC):ゼロの場合、条件コードは設定されず変更されないままである。1の場合、条件コードは以下の節で指定されるように設定される。
指定例外が認識され、以下のいずれかが生じた場合、その他のいずれのアクションもとられない。
1.M4フィールドが3から15までの値を含む。
2.M5フィールドのビット0−1がゼロでない。
M5フィールドのビット3が1に設定されている場合、コードは以下のように設定される:
0 ゼロ、比較ビットが設定されている場合、比較により、両オペランド内のゼロ要素がいずれの非等値比較よりも下位のインデックス付き要素内で検出された。
1 要素不一致が検出され、VR2内の要素がVR3内の要素より小さい。
2 要素不一致が検出され、VR2内の要素がVR3内の要素より大きい。
3 比較された全ての要素が等値であり、ゼロ比較ビットが設定されている場合、第2のオペランド内にゼロ要素が見出されなかった。
M5フィールドのビット3がゼロである場合、コードは変更されないままである。
・DXC FEを伴うデータ、ベクトル・レジスタ
・ベクトル拡張ファシリティがインストールされていない場合のオペレーション
・指定(予約されたES値)
・トランザクション制限
ESが0に等しい場合:
・Equal(等しい)(EQ):1のとき、等値比較がなされる。
・Grater Than(大なり)(GT):1のとき大なり(greater than)比較が実施される。
・Less Than(小なり)(LT):1のとき、小なり(less than)比較が実施される。
・他の全てのビットは、予約され、将来の互換性を保証するためにゼロにすべきである。
0−バイト
1−ハーフワード
2−ワード
3〜15−予約される
・Invert Result(反転結果)(IN):ゼロの場合、制御ベクトル内の値の対について比較が続けられる。1の場合、その範囲内の比較の対の結果が反転される。
・Result Type(RT):ゼロの場合、結果の各要素は、その要素についての全ての範囲比較のマスクとなる。1の場合、インデックスが第1のオペランドのバイト7に格納される。残りのバイトにはゼロが格納される。
・Zero Search(ZS):1の場合、第2のオペランドの各要素は、ゼロとも比較される。
・Condition Code Set(CC):ゼロの場合、条件コードは設定されず、変更されないままである。1の場合、条件コードは、以下の節で指定されるように設定される。
指定例外が認識され、以下のいずれかが生じた場合、他のいずれのアクションもとられない。
1.M4フィールドが3から15までの値を含む。
0 ZS=1であり、且つ、いずれの比較よりも下位のインデクス付き要素内にゼロが見出される場合
1 比較が見出される
2 −−
3 比較が見出されない
・DXC FEを伴うデータ、ベクトル・レジスタ
・ベクトル拡張ファシリティがインストールされていない場合のオペレーション
・指定(予約されたES値)
・トランザクション制限
変位は、12ビットの符号なし整数として扱われる。
第2のオペランド・アドレスは、データをアドレス指定するのには使用されない。
M3フィールドは、ロードされる可能なバイト数を計算するためのブロック境界サイズに関してCPUに信号を送るのに用いられるコードを指定する。予約値が指定された場合には、指定例外が認識される。
0 64バイト
1 128バイト
2 256バイト
3 512バイト
4 1Kバイト
5 2Kバイト
6 4Kバイト
7〜15 予約される
0 オペランド1が16である
1 −−
2 −−
3 オペランド1が16より小さい
プログラム例外:
・ベクトル拡張ファシリティがインストールされていない場合のオペレーション
・指定
ベクトル・レジスタ要素がダブルワードより小さい場合、要素は64ビット汎用レジスタ内で右寄せされ、残りのビットにゼロが入れられる。
0−バイト
1−ハーフワード
2−ワード
3−ダブルワード
4〜15−予約されており、変更されない。
プログラム例外:
・DXC FEを伴うデータ、ベクトル・レジスタ
・ベクトル拡張ファシリティがインストールされていない場合のオペレーション
・指定(予約されたES値)
・トランザクション制限
VLBBの変位は、12ビットの符合なし整数として取り扱われる。
M3フィールドは、ロードするためのブロック境界サイズに関してCPUに信号を送るのに用いられるコードを指定する。予約値が指定された場合には、指定例外が認識される。
0 64バイト
1 128バイト
2 256バイト
3 512バイト
4 1Kバイト
5 2Kバイト
6 4Kバイト
7〜15 予約される
プログラム例外:
・アクセス(フェッチ、オペランド2)
・DXC FEを伴うデータ、ベクトル・レジスタ
・ベクトル拡張ファシリティがインストールされていない場合のオペレーション
・指定(予約されたブロック境界コード)
・トランザクション制限
1.ある特定の状況において、データがブロック境界を超えてロードされることがある。しかしながら、これは、そのデータについてのアクセス例外がない場合にのみ生じる。
プログラム例外:
・アクセス(ストア、オペランド2)
・DXC FEを伴うデータ、ベクトル・レジスタ
・ベクトル拡張ファシリティがインストールされていない場合のオペレーション
・トランザクション制限
VECTOR STORE WITH LENGTHに関する変位は、12ビットの符号なし整数として取り扱われる。
プログラム例外:
・アクセス(ストア、オペランド2)
・DXC FEを伴うデータ、ベクトル・レジスタ
・ベクトル拡張ファシリティがインストールされていない場合のオペレーション
・トランザクション制限
全てのベクトル命令は、命令のビット36−40において、RXBとラベル付けされたフィールドを有する。このフィールドは、ベクトル・レジスタが指示する全てのオペランドの最上位ビットを含む。命令によって指定されていないレジスタ指示のためのビットは、予約され、ゼロに設定されるべきであり、さもなければ、プログラムは、将来、互換的に動作することができない。その最上位ビットが4ビット・レジスタ指示の左に連結されて、5ビットのベクトル・レジスタ指定が作成される。
ビットは以下のように定義される:
0.命令のビット8−11内のベクトル・レジスタ指示のための最上位ビット。
1.命令のビット12−15内のベクトル・レジスタ指示のための最上位ビット。
2.命令のビット16−19内のベクトル・レジスタ指示のための最上位ビット。
3.命令のビット32−35内のベクトル・レジスタ指示のための最上位ビット。
ベクトル・レジスタ及び命令は、制御レジスタ・ゼロ内のベクトル・イネーブルメント制御(ビット46)及びAFPレジスタ制御(ビット45)の両方が1に設定されている場合にのみ使用することができる。ベクトル・ファシリティがインストールされ、ベクトル命令がイネーブルメント・ビットの設定なしに実行される場合、DXC EF hexによるデータ例外が認識される。ベクトル・ファシリティがインストールされていない場合、演算例外が認識される。
102、202、5002:プロセッサ(CPU)
104、204:メモリ
106、206:入力/出力デバイス(インターフェース)
108、208:バス
210:ネイティブ・レジスタ
212:エミュレータ・コード
250:ゲスト命令
252、5004、5055:命令フェッチ・ユニット
254:命令変換ルーチン
256:ネイティブ命令
260:エミュレーション制御ユニット
300:Vector Find Element Not Equal命令
302a、302b:オペコード・フィールド
304:第1のベクトル・レジスタ・フィールド
306:第2のベクトル・レジスタ・フィールド
308:第3のベクトル・レジスタ・フィールド
310:第1マスク・フィールド
312:第2マスク・フィールド
314:RXBフィールド
500:ベクトルB
502:ベクトルA
504:比較論理
506:ゼロ検出論理
512:結果判断論理
514:右/左
516:ゼロ検出
518:要素サイズ
520:結果のインデックス
522:出力ベクトル
523:条件コード処理
524:条件コード
600:レジスタ・ファイル
602:ベクトル・レジスタ
604:浮動小数点レジスタ
Claims (13)
- 中央演算処理ユニットにおいてマシン命令を実行するための方法であって、
プロセッサにより、実行のためのマシン命令を取得するステップであって、前記マシン命令は、コンピュータ・アーキテクチャに従ったコンピュータ実行のために定められ、且つ、
Vector Find Element Not Equalオペレーションを識別するオペコードを与える少なくとも1つのオペコード・フィールドと、
1以上のレジスタを指定するのに用いられる拡張フィールドと、
第1のオペランドを含む第1のレジスタを指定するために前記拡張フィールドの第1の部分と組み合わされた第1のレジスタ・フィールドと、
第2のオペランドを含む第2のレジスタを指定するために前記拡張フィールドの第2の部分と組み合わされた第2のレジスタ・フィールドと、
第3のオペランドを含む第3のレジスタを指定するために前記拡張フィールドの第3の部分と組み合わされた第3のレジスタ・フィールドと、
前記マシン命令の実行の際に用いられる1以上の制御を含むマスク・フィールドと、
を含む、ステップと、
前記マシン命令を実行するステップと、
を含み、前記実行するステップは、
前記マスク・フィールドが、ゼロ要素の検索を指示するために設定されたゼロ要素制御を含むかどうかを判断するステップと、
前記マスク・フィールドが、前記ゼロ要素の検索を指示するために設定されたゼロ要素制御を含むことに基づいて、ゼロ要素を探して前記第2のオペランドを検索するステップであって、前記検索するステップはヌル・インデックスを提供し、前記ヌル・インデックスは、前記検索において見出されたゼロ要素のインデックス、又はゼロ要素が見出されない旨の指示のうちの1つを含む、ステップと、
非等値性に関して、前記第2のオペランドの1以上の要素を前記第3のオペランドの1以上の要素と比較するステップであって、前記比較するステップは比較インデックスを提供し、前記比較インデックスは、非等値要素を見出す前記比較に基づいた非等値要素のインデックス、又は非等値要素を見出さない前記比較に基づいた非等値性がない旨の指示のうちの1つを含む、ステップと、
結果を提供するステップであって、前記結果は前記ゼロ要素の検索が実施されたかどうかに基づいており、前記結果は、
前記ゼロ要素の検索の不実施に基づいて、前記結果が前記比較インデックスを含むか、又は
前記ゼロ要素の検索の実施に基づいて、前記結果が前記比較インデックス又は前記ヌル・インデックスの1つを含む、
のうちの一方を含む、
ステップと、
を含む、方法。 - 前記結果は要素に関するものであり、前記要素はゼロ要素又は非等値要素であり、前記方法は、
前記結果を調整するステップであって、前記調整するステップは、前記結果に対して少なくとも1つのオペレーションを行うステップを含み、調整された結果は、前記要素の最初のバイトのバイト・インデックスを含む、ステップと、
前記調整された結果を前記第1のオペランド内に格納するステップと、
をさらに含む、請求項1に記載の方法。 - 前記マシン命令は別のマスク・フィールドをさらに含み、前記別のマスク・フィールドは要素サイズ制御を含み、前記要素サイズ制御は、前記第1のオペランド、前記第2のオペランド、又は前記第3のオペランドのうちの少なくとも1つにおける要素のサイズを指定し、前記サイズは前記調整するステップで使用される、請求項2に記載の方法。
- 前記結果は前記第2のオペランドのサイズを指示する値を含み、前記方法は、前記結果を前記第1のオペランド内に格納するステップをさらに含む、請求項1〜3のいずれか1項に記載の方法。
- 前記マスク・フィールドは条件コード設定制御を含み、前記方法は、
前記条件コード設定制御が設定されているかどうかを判断するステップと、
前記条件コード設定制御が設定されていることに基づいて、前記マシン命令の実行に関する条件コードを設定するステップと、
を含む、請求項1〜4のいずれか1項に記載の方法。 - 前記条件コードを設定するステップは、
前記条件コードを、いずれの非等値比較よりも下位のインデックス付き要素におけるゼロ要素の検出を示す値に設定するステップと、
前記条件コードを、不一致要素を示す値に設定するステップであって、前記第2のオペランドの前記不一致要素は前記第3のオペランドの前記不一致要素より小さい、ステップと、
前記条件コードを、不一致要素を示す値に設定するステップであって、前記第2のオペランドの前記不一致要素は前記第3のオペランドの前記不一致要素より大きい、ステップと、
前記条件コードを、不一致がないことを示す値に設定するステップであって、前記ゼロ要素制御が設定されていることに基づき、ゼロ要素は見出されなかった、ステップと、
のうちの1つを含む、請求項5に記載の方法。 - 前記実行するステップは、実行時に、前記比較の方向を判断するステップを含み、前記方向は左から右又は右から左のうちの一方であり、前記比較の方向を判断するステップは、前記マシン命令により、前記方向を判断するために方向制御にアクセスするステップを含む、請求項1〜6のいずれか1項に記載の方法。
- 前記第2のオペランド及び前記第3のオペランドはNバイトを含み、前記比較するステップは、前記第2のオペランドの前記Nバイトを前記第3のオペランドの前記Nバイトと並行して比較するステップを含み、要素のサイズは1バイト、2バイト、又は4バイトのうちの1つを含む、請求項1〜7のいずれか1項に記載の方法。
- 前記ゼロ要素の前記インデックスはバイト・インデックスを含み、前記バイト・インデックスは前記ゼロ要素の最初のバイトのインデックスである、請求項1〜8のいずれか1項に記載の方法。
- 前記非等値要素の前記インデックスはバイト・インデックスを含み、前記バイト・インデックスは前記非等値要素のバイトのインデックスである、請求項1〜9のいずれか1項に記載の方法。
- ゼロ要素が見出されない旨の前記指示又は非等値性がない旨の前記指示のうちの少なくとも一方は、前記ヌル・インデックス又は前記比較インデックスの少なくとも一方において、前記第2のオペランドのサイズを表す数を含む、請求項1〜10のいずれか1項に記載の方法。
- 請求項1〜11のいずれか1項に記載の方法の全てのステップを実行するように適合された手段を含むシステム。
- コンピュータ・システム上でコンピュータ・プログラムが実行されたとき、請求項1〜11のいずれか1項に記載の方法の全てのステップを実行するための命令を含むコンピュータ・プログラム。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US13/421,442 US9588762B2 (en) | 2012-03-15 | 2012-03-15 | Vector find element not equal instruction |
US13/421,442 | 2012-03-15 | ||
PCT/IB2013/051810 WO2013136232A1 (en) | 2012-03-15 | 2013-03-07 | Vector find element not equal instruction |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2015514244A JP2015514244A (ja) | 2015-05-18 |
JP6238242B2 true JP6238242B2 (ja) | 2017-11-29 |
Family
ID=49158806
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014561557A Active JP6238242B2 (ja) | 2012-03-15 | 2013-03-07 | Vector find element not equal命令 |
Country Status (15)
Country | Link |
---|---|
US (2) | US9588762B2 (ja) |
EP (1) | EP2756415B1 (ja) |
JP (1) | JP6238242B2 (ja) |
KR (1) | KR101625315B1 (ja) |
CN (1) | CN104169906B (ja) |
AU (1) | AU2013233992B2 (ja) |
CA (1) | CA2866878C (ja) |
HU (1) | HUE027938T2 (ja) |
IL (1) | IL232813A (ja) |
PT (1) | PT2756415E (ja) |
RU (1) | RU2598814C2 (ja) |
SG (1) | SG11201404862RA (ja) |
TW (1) | TWI550510B (ja) |
WO (1) | WO2013136232A1 (ja) |
ZA (1) | ZA201407243B (ja) |
Families Citing this family (34)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10318291B2 (en) * | 2011-11-30 | 2019-06-11 | Intel Corporation | Providing vector horizontal compare functionality within a vector register |
US9715383B2 (en) | 2012-03-15 | 2017-07-25 | International Business Machines Corporation | Vector find element equal instruction |
US9459867B2 (en) | 2012-03-15 | 2016-10-04 | International Business Machines Corporation | Instruction to load data up to a specified memory boundary indicated by the instruction |
US9459864B2 (en) | 2012-03-15 | 2016-10-04 | International Business Machines Corporation | Vector string range compare |
US9588762B2 (en) | 2012-03-15 | 2017-03-07 | International Business Machines Corporation | Vector find element not equal instruction |
US9710266B2 (en) | 2012-03-15 | 2017-07-18 | International Business Machines Corporation | Instruction to compute the distance to a specified memory boundary |
US9454366B2 (en) | 2012-03-15 | 2016-09-27 | International Business Machines Corporation | Copying character data having a termination character from one memory location to another |
US9280347B2 (en) | 2012-03-15 | 2016-03-08 | International Business Machines Corporation | Transforming non-contiguous instruction specifiers to contiguous instruction specifiers |
US9459868B2 (en) | 2012-03-15 | 2016-10-04 | International Business Machines Corporation | Instruction to load data up to a dynamically determined memory boundary |
US9268566B2 (en) | 2012-03-15 | 2016-02-23 | International Business Machines Corporation | Character data match determination by loading registers at most up to memory block boundary and comparing |
US9454367B2 (en) | 2012-03-15 | 2016-09-27 | International Business Machines Corporation | Finding the length of a set of character data having a termination character |
US9715385B2 (en) | 2013-01-23 | 2017-07-25 | International Business Machines Corporation | Vector exception code |
US9778932B2 (en) | 2013-01-23 | 2017-10-03 | International Business Machines Corporation | Vector generate mask instruction |
US9471308B2 (en) * | 2013-01-23 | 2016-10-18 | International Business Machines Corporation | Vector floating point test data class immediate instruction |
US9804840B2 (en) | 2013-01-23 | 2017-10-31 | International Business Machines Corporation | Vector Galois Field Multiply Sum and Accumulate instruction |
US9513906B2 (en) * | 2013-01-23 | 2016-12-06 | International Business Machines Corporation | Vector checksum instruction |
US9823924B2 (en) | 2013-01-23 | 2017-11-21 | International Business Machines Corporation | Vector element rotate and insert under mask instruction |
US9703721B2 (en) | 2014-12-29 | 2017-07-11 | International Business Machines Corporation | Processing page fault exceptions in supervisory software when accessing strings and similar data structures using normal load instructions |
US9569127B2 (en) | 2014-12-29 | 2017-02-14 | International Business Machines Corporation | Computer instructions for limiting access violation reporting when accessing strings and similar data structures |
US9715420B2 (en) | 2015-01-21 | 2017-07-25 | International Business Machines Corporation | String dataflow error detection |
US10540512B2 (en) * | 2015-09-29 | 2020-01-21 | International Business Machines Corporation | Exception preserving parallel data processing of string and unstructured text |
US10409613B2 (en) * | 2015-12-23 | 2019-09-10 | Intel Corporation | Processing devices to perform a key value lookup instruction |
CN111176608A (zh) * | 2016-04-26 | 2020-05-19 | 中科寒武纪科技股份有限公司 | 一种用于执行向量比较运算的装置和方法 |
CN106201440B (zh) * | 2016-06-28 | 2018-10-23 | 上海兆芯集成电路有限公司 | 字符串比较指令优化的中央处理单元以及其操作方法 |
US10175946B2 (en) * | 2016-09-30 | 2019-01-08 | International Business Machines Corporation | Perform sign operation decimal instruction |
US9785435B1 (en) * | 2016-10-27 | 2017-10-10 | International Business Machines Corporation | Floating point instruction with selectable comparison attributes |
EP3428792B1 (en) * | 2017-07-10 | 2022-05-04 | Arm Ltd | Testing bit values inside vector elements |
CN109299018B (zh) * | 2018-08-15 | 2023-12-29 | 深圳拓邦股份有限公司 | 一种Flash存储器中历史数据的读取方法及装置 |
US11182165B2 (en) * | 2018-11-19 | 2021-11-23 | International Business Machines Corporation | Skip-over offset branch prediction |
US11340904B2 (en) | 2019-05-20 | 2022-05-24 | Micron Technology, Inc. | Vector index registers |
US11507374B2 (en) * | 2019-05-20 | 2022-11-22 | Micron Technology, Inc. | True/false vector index registers and methods of populating thereof |
US11327862B2 (en) | 2019-05-20 | 2022-05-10 | Micron Technology, Inc. | Multi-lane solutions for addressing vector elements using vector index registers |
US11403256B2 (en) | 2019-05-20 | 2022-08-02 | Micron Technology, Inc. | Conditional operations in a vector processor having true and false vector index registers |
TWI721715B (zh) * | 2019-12-17 | 2021-03-11 | 英業達股份有限公司 | 基板管理控制器的壓力測試方法、系統、儲存媒體及裝置 |
Family Cites Families (96)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS62276668A (ja) | 1985-07-31 | 1987-12-01 | Nec Corp | ベクトルマスク演算制御ユニツト |
US5073864A (en) | 1987-02-10 | 1991-12-17 | Davin Computer Corporation | Parallel string processor and method for a minicomputer |
US5222225A (en) | 1988-10-07 | 1993-06-22 | International Business Machines Corporation | Apparatus for processing character string moves in a data processing system |
JPH0831032B2 (ja) | 1990-08-29 | 1996-03-27 | 三菱電機株式会社 | データ処理装置 |
US5465374A (en) | 1993-01-12 | 1995-11-07 | International Business Machines Corporation | Processor for processing data string by byte-by-byte |
WO1994027215A1 (en) | 1993-05-07 | 1994-11-24 | Apple Computer, Inc. | Method for decoding guest instructions for a host computer |
CA2162115A1 (en) | 1993-06-14 | 1994-12-22 | David V. James | Method and apparatus for finding a termination character within a variable-length character string on a processor |
JPH0721034A (ja) | 1993-06-28 | 1995-01-24 | Fujitsu Ltd | 文字列複写処理方法 |
US5509129A (en) | 1993-11-30 | 1996-04-16 | Guttag; Karl M. | Long instruction word controlling plural independent processor operations |
US6185629B1 (en) | 1994-03-08 | 2001-02-06 | Texas Instruments Incorporated | Data transfer controller employing differing memory interface protocols dependent upon external input at predetermined time |
US5551013A (en) | 1994-06-03 | 1996-08-27 | International Business Machines Corporation | Multiprocessor for hardware emulation |
CN1131339C (zh) | 1994-09-27 | 2003-12-17 | 日本钢管株式会社 | 镀锌钢板及其制造方法 |
US5790825A (en) | 1995-11-08 | 1998-08-04 | Apple Computer, Inc. | Method for emulating guest instructions on a host computer through dynamic recompilation of host instructions |
US5812147A (en) | 1996-09-20 | 1998-09-22 | Silicon Graphics, Inc. | Instruction methods for performing data formatting while moving data between memory and a vector register file |
TW343318B (en) * | 1996-09-23 | 1998-10-21 | Advanced Risc Mach Ltd | Register addressing in a data processing apparatus |
US5931940A (en) | 1997-01-23 | 1999-08-03 | Unisys Corporation | Testing and string instructions for data stored on memory byte boundaries in a word oriented machine |
NZ504304A (en) * | 1997-11-24 | 2002-03-01 | British Telecomm | Information management and retrieval with means for identifying word sub-sets within word groups and outputting these |
US6009261A (en) | 1997-12-16 | 1999-12-28 | International Business Machines Corporation | Preprocessing of stored target routines for emulating incompatible instructions on a target processor |
US6094695A (en) | 1998-03-11 | 2000-07-25 | Texas Instruments Incorporated | Storage buffer that dynamically adjusts boundary between two storage areas when one area is full and the other has an empty data register |
US6334176B1 (en) | 1998-04-17 | 2001-12-25 | Motorola, Inc. | Method and apparatus for generating an alignment control vector |
US6308255B1 (en) | 1998-05-26 | 2001-10-23 | Advanced Micro Devices, Inc. | Symmetrical multiprocessing bus and chipset used for coprocessor support allowing non-native code to run in a system |
US7100026B2 (en) | 2001-05-30 | 2006-08-29 | The Massachusetts Institute Of Technology | System and method for performing efficient conditional vector operations for data parallel architectures involving both input and conditional vector values |
US20020147969A1 (en) | 1998-10-21 | 2002-10-10 | Richard A. Lethin | Dynamic optimizing object code translator for architecture emulation and dynamic optimizing object code translation method |
US6662288B1 (en) | 1998-11-27 | 2003-12-09 | Matsushita Electric Industrial Co., Ltd. | Address generating apparatus and motion vector detector |
US6192466B1 (en) | 1999-01-21 | 2001-02-20 | International Business Machines Corporation | Pipeline control for high-frequency pipelined designs |
US8127121B2 (en) | 1999-01-28 | 2012-02-28 | Ati Technologies Ulc | Apparatus for executing programs for a first computer architechture on a computer of a second architechture |
US6189088B1 (en) | 1999-02-03 | 2001-02-13 | International Business Machines Corporation | Forwarding stored dara fetched for out-of-order load/read operation to over-taken operation read-accessing same memory location |
US6499116B1 (en) | 1999-03-31 | 2002-12-24 | International Business Machines Corp. | Performance of data stream touch events |
US6802056B1 (en) | 1999-06-30 | 2004-10-05 | Microsoft Corporation | Translation and transformation of heterogeneous programs |
US6381691B1 (en) | 1999-08-13 | 2002-04-30 | International Business Machines Corporation | Method and apparatus for reordering memory operations along multiple execution paths in a processor |
US6513109B1 (en) | 1999-08-31 | 2003-01-28 | International Business Machines Corporation | Method and apparatus for implementing execution predicates in a computer processing system |
US6449706B1 (en) | 1999-12-22 | 2002-09-10 | Intel Corporation | Method and apparatus for accessing unaligned data |
JP2001236249A (ja) | 2000-02-24 | 2001-08-31 | Nec Corp | メモリ管理装置およびメモリ管理方法 |
US6625724B1 (en) | 2000-03-28 | 2003-09-23 | Intel Corporation | Method and apparatus to support an expanded register set |
US6349361B1 (en) | 2000-03-31 | 2002-02-19 | International Business Machines Corporation | Methods and apparatus for reordering and renaming memory references in a multiprocessor computer system |
US6701424B1 (en) | 2000-04-07 | 2004-03-02 | Nintendo Co., Ltd. | Method and apparatus for efficient loading and storing of vectors |
US6408383B1 (en) | 2000-05-04 | 2002-06-18 | Sun Microsystems, Inc. | Array access boundary check by executing BNDCHK instruction with comparison specifiers |
EP1368732B1 (en) | 2000-10-18 | 2008-01-23 | Koninklijke Philips Electronics N.V. | Digital signal processing apparatus |
US7487330B2 (en) | 2001-05-02 | 2009-02-03 | International Business Machines Corporations | Method and apparatus for transferring control in a computer system with dynamic compilation capability |
JP3900863B2 (ja) | 2001-06-28 | 2007-04-04 | シャープ株式会社 | データ転送制御装置、半導体記憶装置および情報機器 |
US6839828B2 (en) | 2001-08-14 | 2005-01-04 | International Business Machines Corporation | SIMD datapath coupled to scalar/vector/address/conditional data register file with selective subpath scalar processing mode |
CA2356805A1 (en) * | 2001-09-07 | 2003-03-07 | International Business Machines Corporation | Converting short branches to predicated instructions |
US6907443B2 (en) | 2001-09-19 | 2005-06-14 | Broadcom Corporation | Magnitude comparator |
US6570511B1 (en) | 2001-10-15 | 2003-05-27 | Unisys Corporation | Data compression method and apparatus implemented with limited length character tables and compact string code utilization |
US20100274988A1 (en) | 2002-02-04 | 2010-10-28 | Mimar Tibet | Flexible vector modes of operation for SIMD processor |
US7089371B2 (en) | 2002-02-12 | 2006-08-08 | Ip-First, Llc | Microprocessor apparatus and method for prefetch, allocation, and initialization of a block of cache lines from memory |
US7441104B2 (en) | 2002-03-30 | 2008-10-21 | Hewlett-Packard Development Company, L.P. | Parallel subword instructions with distributed results |
US7373483B2 (en) | 2002-04-02 | 2008-05-13 | Ip-First, Llc | Mechanism for extending the number of registers in a microprocessor |
US7376812B1 (en) | 2002-05-13 | 2008-05-20 | Tensilica, Inc. | Vector co-processor for configurable and extensible processor architecture |
US6918010B1 (en) | 2002-10-16 | 2005-07-12 | Silicon Graphics, Inc. | Method and system for prefetching data |
US7103754B2 (en) | 2003-03-28 | 2006-09-05 | International Business Machines Corporation | Computer instructions for having extended signed displacement fields for finding instruction operands |
US20040215924A1 (en) | 2003-04-28 | 2004-10-28 | Collard Jean-Francois C. | Analyzing stored data |
US7035986B2 (en) | 2003-05-12 | 2006-04-25 | International Business Machines Corporation | System and method for simultaneous access of the same line in cache storage |
US20040250027A1 (en) | 2003-06-04 | 2004-12-09 | Heflinger Kenneth A. | Method and system for comparing multiple bytes of data to stored string segments |
US7610466B2 (en) | 2003-09-05 | 2009-10-27 | Freescale Semiconductor, Inc. | Data processing system using independent memory and register operand size specifiers and method thereof |
US7904905B2 (en) | 2003-11-14 | 2011-03-08 | Stmicroelectronics, Inc. | System and method for efficiently executing single program multiple data (SPMD) programs |
GB2411973B (en) | 2003-12-09 | 2006-09-27 | Advanced Risc Mach Ltd | Constant generation in SMD processing |
US20060095713A1 (en) | 2004-11-03 | 2006-05-04 | Stexar Corporation | Clip-and-pack instruction for processor |
JP4837305B2 (ja) | 2005-05-10 | 2011-12-14 | ルネサスエレクトロニクス株式会社 | マイクロプロセッサ及びマイクロプロセッサの制御方法 |
US7421566B2 (en) * | 2005-08-12 | 2008-09-02 | International Business Machines Corporation | Implementing instruction set architectures with non-contiguous register file specifiers |
US7571269B2 (en) * | 2005-08-25 | 2009-08-04 | Silicon Image, Inc. | Covert channel for conveying supplemental messages in a protocol-defined link for a system of storage devices |
US9436468B2 (en) | 2005-11-22 | 2016-09-06 | Intel Corporation | Technique for setting a vector mask |
US8010953B2 (en) | 2006-04-04 | 2011-08-30 | International Business Machines Corporation | Method for compiling scalar code for a single instruction multiple data (SIMD) execution engine |
US7565514B2 (en) * | 2006-04-28 | 2009-07-21 | Freescale Semiconductor, Inc. | Parallel condition code generation for SIMD operations |
CN101097488B (zh) | 2006-06-30 | 2011-05-04 | 2012244安大略公司 | 从接收的文本中学习字符片段的方法及相关手持电子设备 |
US9069547B2 (en) | 2006-09-22 | 2015-06-30 | Intel Corporation | Instruction and logic for processing text strings |
JP2008077590A (ja) | 2006-09-25 | 2008-04-03 | Toshiba Corp | データ転送装置 |
US7536532B2 (en) | 2006-09-27 | 2009-05-19 | International Business Machines Corporation | Merge operations of data arrays based on SIMD instructions |
US7991987B2 (en) | 2007-05-10 | 2011-08-02 | Intel Corporation | Comparing text strings |
US8224815B2 (en) | 2007-05-21 | 2012-07-17 | Perion Network Ltd. | Interactive message editing system and method |
US20090063410A1 (en) | 2007-08-29 | 2009-03-05 | Nils Haustein | Method for Performing Parallel Data Indexing Within a Data Storage System |
US8001316B2 (en) * | 2007-12-27 | 2011-08-16 | Sandisk Il Ltd. | Controller for one type of NAND flash memory for emulating another type of NAND flash memory |
US7870339B2 (en) | 2008-01-11 | 2011-01-11 | International Business Machines Corporation | Extract cache attribute facility and instruction therefore |
US7895419B2 (en) | 2008-01-11 | 2011-02-22 | International Business Machines Corporation | Rotate then operate on selected bits facility and instructions therefore |
US7739434B2 (en) | 2008-01-11 | 2010-06-15 | International Business Machines Corporation | Performing a configuration virtual topology change and instruction therefore |
US7877582B2 (en) | 2008-01-31 | 2011-01-25 | International Business Machines Corporation | Multi-addressable register file |
WO2009105332A1 (en) | 2008-02-18 | 2009-08-27 | Sandbridge Technologies, Inc. | Method to accelerate null-terminated string operations |
DK176835B1 (da) | 2008-03-07 | 2009-11-23 | Jala Aps | Fremgangsmåde til skanning, medium indeholdende et program til udövelse af fremgangsmåden samt system til udövelse af fremgangsmåden |
US8386547B2 (en) | 2008-10-31 | 2013-02-26 | Intel Corporation | Instruction and logic for performing range detection |
US20120023308A1 (en) | 2009-02-02 | 2012-01-26 | Renesas Electronics Corporation | Parallel comparison/selection operation apparatus, processor, and parallel comparison/selection operation method |
JP5471082B2 (ja) | 2009-06-30 | 2014-04-16 | 富士通株式会社 | 演算処理装置および演算処理装置の制御方法 |
US8595471B2 (en) | 2010-01-22 | 2013-11-26 | Via Technologies, Inc. | Executing repeat load string instruction with guaranteed prefetch microcode to prefetch into cache for loading up to the last value in architectural register |
JP2011212043A (ja) | 2010-03-31 | 2011-10-27 | Fujifilm Corp | 医用画像再生装置および方法並びにプログラム |
US20110314263A1 (en) | 2010-06-22 | 2011-12-22 | International Business Machines Corporation | Instructions for performing an operation on two operands and subsequently storing an original value of operand |
US8972698B2 (en) | 2010-12-22 | 2015-03-03 | Intel Corporation | Vector conflict instructions |
US9009447B2 (en) * | 2011-07-18 | 2015-04-14 | Oracle International Corporation | Acceleration of string comparisons using vector instructions |
US9454367B2 (en) | 2012-03-15 | 2016-09-27 | International Business Machines Corporation | Finding the length of a set of character data having a termination character |
US9268566B2 (en) | 2012-03-15 | 2016-02-23 | International Business Machines Corporation | Character data match determination by loading registers at most up to memory block boundary and comparing |
US9459868B2 (en) | 2012-03-15 | 2016-10-04 | International Business Machines Corporation | Instruction to load data up to a dynamically determined memory boundary |
US9459867B2 (en) | 2012-03-15 | 2016-10-04 | International Business Machines Corporation | Instruction to load data up to a specified memory boundary indicated by the instruction |
US9715383B2 (en) | 2012-03-15 | 2017-07-25 | International Business Machines Corporation | Vector find element equal instruction |
US9280347B2 (en) | 2012-03-15 | 2016-03-08 | International Business Machines Corporation | Transforming non-contiguous instruction specifiers to contiguous instruction specifiers |
US9459864B2 (en) | 2012-03-15 | 2016-10-04 | International Business Machines Corporation | Vector string range compare |
US9454366B2 (en) | 2012-03-15 | 2016-09-27 | International Business Machines Corporation | Copying character data having a termination character from one memory location to another |
US9710266B2 (en) | 2012-03-15 | 2017-07-18 | International Business Machines Corporation | Instruction to compute the distance to a specified memory boundary |
US9588762B2 (en) | 2012-03-15 | 2017-03-07 | International Business Machines Corporation | Vector find element not equal instruction |
-
2012
- 2012-03-15 US US13/421,442 patent/US9588762B2/en active Active
-
2013
- 2013-03-01 TW TW102107405A patent/TWI550510B/zh active
- 2013-03-04 US US13/783,789 patent/US9588763B2/en active Active
- 2013-03-07 SG SG11201404862RA patent/SG11201404862RA/en unknown
- 2013-03-07 RU RU2014118857/08A patent/RU2598814C2/ru active
- 2013-03-07 HU HUE13761045A patent/HUE027938T2/en unknown
- 2013-03-07 CA CA2866878A patent/CA2866878C/en active Active
- 2013-03-07 JP JP2014561557A patent/JP6238242B2/ja active Active
- 2013-03-07 WO PCT/IB2013/051810 patent/WO2013136232A1/en active Application Filing
- 2013-03-07 EP EP13761045.7A patent/EP2756415B1/en active Active
- 2013-03-07 PT PT137610457T patent/PT2756415E/pt unknown
- 2013-03-07 AU AU2013233992A patent/AU2013233992B2/en active Active
- 2013-03-07 CN CN201380014392.0A patent/CN104169906B/zh active Active
- 2013-03-07 KR KR1020147017919A patent/KR101625315B1/ko active IP Right Grant
-
2014
- 2014-05-27 IL IL232813A patent/IL232813A/en active IP Right Grant
- 2014-10-06 ZA ZA2014/07243A patent/ZA201407243B/en unknown
Also Published As
Publication number | Publication date |
---|---|
EP2756415A1 (en) | 2014-07-23 |
CN104169906A (zh) | 2014-11-26 |
AU2013233992B2 (en) | 2016-05-26 |
WO2013136232A1 (en) | 2013-09-19 |
AU2013233992A1 (en) | 2014-09-11 |
CN104169906B (zh) | 2017-03-29 |
IL232813A0 (en) | 2014-07-31 |
EP2756415B1 (en) | 2015-10-07 |
CA2866878C (en) | 2020-04-14 |
KR101625315B1 (ko) | 2016-05-27 |
TW201401167A (zh) | 2014-01-01 |
US20130246759A1 (en) | 2013-09-19 |
SG11201404862RA (en) | 2014-09-26 |
US20130246751A1 (en) | 2013-09-19 |
EP2756415A4 (en) | 2014-09-03 |
IL232813A (en) | 2017-07-31 |
KR20140107339A (ko) | 2014-09-04 |
RU2014118857A (ru) | 2015-11-20 |
RU2598814C2 (ru) | 2016-09-27 |
CA2866878A1 (en) | 2013-09-19 |
US9588762B2 (en) | 2017-03-07 |
TWI550510B (zh) | 2016-09-21 |
HUE027938T2 (en) | 2016-11-28 |
US9588763B2 (en) | 2017-03-07 |
JP2015514244A (ja) | 2015-05-18 |
PT2756415E (pt) | 2015-11-19 |
ZA201407243B (en) | 2021-05-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6238242B2 (ja) | Vector find element not equal命令 | |
JP6238243B2 (ja) | Vector find element equal命令 | |
JP6238241B2 (ja) | Vector string range compare | |
JP6246140B2 (ja) | データを命令が指示する指定されたメモリ境界までロードするためのコンピュータ・プログラム、コンピュータ・システムおよび方法 | |
JP6278906B2 (ja) | データを動的に判断されたメモリ境界までロードする方法、システムおよびコンピュータ・プログラム | |
JP6138175B2 (ja) | 指定されたメモリ境界までの距離を計算するためのコンピュータ・プログラム、コンピュータ・システムおよび方法 | |
JP6305351B2 (ja) | 終了文字を有する文字データ・セットの長さを見出す | |
JP6108362B2 (ja) | 不連続命令指定子の連続命令指定子への変換 | |
JP6323837B2 (ja) | Vector Checksum命令を実行するためのコンピュータ・プログラム、コンピュータ・システム及び方法 | |
JP6184426B2 (ja) | 終端文字を有する文字データのメモリ位置間でのコピーのための方法、システム、およびコンピュータ・プログラム(終端文字を有する文字データのメモリ位置間でのコピー) | |
JP6338066B2 (ja) | Vector galois field multiply sum and accumulate命令を処理するためのコンピュータ・システム、コンピュータ・プログラム及び方法 | |
JP2019145164A (ja) | ベクトル例外コードを処理するコンピュータ・プログラム、コンピュータ・システム及び方法 | |
JP6410238B2 (ja) | Vectorfloatingpointtestdataclassimmediate命令を処理するためのコンピュータ・システム、コンピュータ・プログラム及び方法 | |
JP6380955B2 (ja) | Vector generate mask命令を処理するためのコンピュータ・プログラム、コンピュータ・システム及び方法 | |
AU2012373736B2 (en) | Instruction to compute the distance to a specified memory boundary |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20160301 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20170530 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20170608 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20171003 |
|
RD14 | Notification of resignation of power of sub attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7434 Effective date: 20171004 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20171024 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6238242 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |