CN104169906B - 用于在中央处理单元中执行机器指令的方法和系统 - Google Patents

用于在中央处理单元中执行机器指令的方法和系统 Download PDF

Info

Publication number
CN104169906B
CN104169906B CN201380014392.0A CN201380014392A CN104169906B CN 104169906 B CN104169906 B CN 104169906B CN 201380014392 A CN201380014392 A CN 201380014392A CN 104169906 B CN104169906 B CN 104169906B
Authority
CN
China
Prior art keywords
instruction
operation unit
byte
index
register
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201380014392.0A
Other languages
English (en)
Other versions
CN104169906A (zh
Inventor
J.D.布拉德伯里
E.M.施瓦兹
T.斯雷格
M.K.格施温德
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of CN104169906A publication Critical patent/CN104169906A/zh
Application granted granted Critical
Publication of CN104169906B publication Critical patent/CN104169906B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00—Digital computers in general; Data processing equipment in general
    • G06F15/76—Architectures of general purpose stored program computers
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/30003—Arrangements for executing specific machine instructions
    • G06F9/30007—Arrangements for executing specific machine instructions to perform operations on data operands
    • G06F9/3001—Arithmetic instructions
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/30003—Arrangements for executing specific machine instructions
    • G06F9/30007—Arrangements for executing specific machine instructions to perform operations on data operands
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/30003—Arrangements for executing specific machine instructions
    • G06F9/30007—Arrangements for executing specific machine instructions to perform operations on data operands
    • G06F9/30018—Bit or string instructions
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/30003—Arrangements for executing specific machine instructions
    • G06F9/30007—Arrangements for executing specific machine instructions to perform operations on data operands
    • G06F9/30021—Compare instructions, e.g. Greater-Than, Equal-To, MINMAX
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/30003—Arrangements for executing specific machine instructions
    • G06F9/30007—Arrangements for executing specific machine instructions to perform operations on data operands
    • G06F9/30036—Instructions to perform operations on packed data, e.g. vector, tile or matrix operations
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/30003—Arrangements for executing specific machine instructions
    • G06F9/3004—Arrangements for executing specific machine instructions to perform operations on memory
    • G06F9/30047—Prefetch instructions; cache control instructions
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/30098—Register arrangements
    • G06F9/30105—Register structure
    • G06F9/30112—Register structure comprising data of variable length
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/30181—Instruction operation extension or modification
    • G06F9/30185—Instruction operation extension or modification according to one or more bits in the instruction, e.g. prefix, sub-opcode
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/44—Arrangements for executing specific programs
    • G06F9/455—Emulation; Interpretation; Software simulation, e.g. virtualisation or emulation of application or operating system execution engines
    • G06F9/45504—Abstract machines for programme code execution, e.g. Java virtual machine [JVM], interpreters, emulators
    • G06F9/45516—Runtime code conversion or optimisation

Landscapes

  • Engineering & Computer Science (AREA)
  • Software Systems (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Computer Hardware Design (AREA)
  • Computational Mathematics (AREA)
  • Mathematical Analysis (AREA)
  • Mathematical Optimization (AREA)
  • Pure & Applied Mathematics (AREA)
  • Executing Machine-Instructions (AREA)
  • Complex Calculations (AREA)
  • Advance Control (AREA)
  • Devices For Executing Special Programs (AREA)

Abstract

促进字符数据的处理。提供寻找元素不相等指令，其比较多个向量的数据的不等性，且如果存在不等性，则提供不等性的指示。将与不相等元素相关联的索引存储在目标向量寄存器中。另外，同一指令(该寻找元素不相等指令)还搜索选定向量以寻找空值(null)元素，该等空值元素也被称作零元素。该指令的结果取决于是提供该空值搜索或仅该比较。

Description

用于在中央处理单元中执行机器指令的方法和系统
技术领域
本发明的一个方面大体是关于文本处理，且更具体地，是关于促进与字符数据相关联的处理。
背景技术
文本处理常常需要比较字符数据，包括(但不限于)比较字符数据串。通常，用于比较字符数据的指令一次比较数据的单个字节。
另外，文本处理常常需要其他类型的字符数据处理，包括寻找终止点(例如，串的结尾)、确定字符数据的长度、寻找特定字符等。执行这些类型的处理的当前指令趋于效率低下。
发明内容
通过提供一种用于执行机器指令的计算机程序产品来克服先前技术的缺点并提供优势。该计算机程序产品包括计算机可读存储介质，其可由处理电路读取且存储用于由该处理电路执行以用于执行一种方法的指令。举例而言，该方法包括：由处理器获得供执行的机器指令，该机器指令是根据计算机架构而定义以用于计算机执行，该机器指令包括(例如)：至少一个操作码字段，其提供操作码，该操作码识别向量寻找元素不相等操作；扩展字段，其用于指定一个或多个寄存器；第一寄存器字段，其与该扩展字段的第一部分组合以指定第一寄存器，该第一寄存器包括第一操作元；第二寄存器字段，其与该扩展字段的第二部分组合以指定第二寄存器，该第二寄存器包括第二操作元；第三寄存器字段，其与该扩展字段的第三部分组合以指定第三寄存器，该第三寄存器包括第三操作元；掩码字段，该掩码字段包括要在该机器指令的执行期间使用的一个或多个控制；及执行该机器指令，该执行包括：确定该掩码字段是否包括零元素控制设定以指示对零元素的搜索；基于该掩码字段包括该零元素控制设定以指示对零元素的搜索，搜索该第二操作元以寻找零元素，该搜索提供空值索引，该空值索引包括在该搜索中寻找到的零元素的索引或未寻找到零元素的指示中的一个；比较该第二操作元的一个或多个元素与该第三操作元的一个或多个元素的不等性，该比较提供比较索引，该比较索引包括基于该比较寻找到不相等元素的不相等元素的索引或基于该比较未寻找到不相等元素的无不等性的指示中的一个；提供结果，该结果是基于是否执行对零元素的该搜索，其中该结果包括以下各者中的一个：基于未执行对零元素的该搜索，该结果包括该比较索引；或基于执行对零元素的该搜索，该结果包括该比较索引或该空值索引中的一个。
本文中还描述及主张关于本发明的一个或多个方面的方法及系统。另外，本文中还描述且可主张关于本发明的一个或多个方面的服务。
通过本发明的技术实现额外特征及优势。本发明的其他实施例及方面在本文中得以详细描述且被视为所主张的本发明的一部分。
附图说明
特别指出本发明的一个或多个方面且在本说明书完结时在权利要求中作为示例清楚地主张本发明的一个或多个方面。自以下结合附图进行的详细描述，本发明的前述及其他目标、特征及优势是显而易见的，其中：
图1描绘并入且使用本发明的一个或多个方面的计算环境的一个示例；
图2A描绘并入且使用本发明的一个或多个方面的计算环境的另一示例；
图2B描绘根据本发明的一个方面的图2A的存储器的其他细节；
图3描绘根据本发明的一个方面的向量寻找元素不相等指令的格式的一个实施例；
图4描绘根据本发明的一个方面的与向量寻找元素不相等指令相关联的逻辑的一个实施例；
图5描绘根据本发明的一个方面的执行图4的逻辑的各种处理块的一个实施例；
图6描绘根据本发明的一个方面的寄存器文件的一个示例；
图7描绘并入本发明的一个或多个方面的计算机程序产品的一个实施例；
图8描绘并入且使用本发明的一个或多个方面的主机计算机系统的一个实施例；
图9描绘并入且使用本发明的一个或多个方面的计算机系统的又一示例；
图10描绘并入且使用本发明的一个或多个方面的包含计算机网络的计算机系统的另一示例；
图11描绘并入且使用本发明的一个或多个方面的计算机系统的各种元件的一个实施例；
图12A描绘并入且使用本发明的一个或多个方面的图11的计算机系统的执行单元的一个实施例；
图12B描绘并入且使用本发明的一个或多个方面的图11的计算机系统的分支单元的一个实施例；
图12C描绘并入且使用本发明的一个或多个方面的图11的计算机系统的载入/存储单元的一个实施例；以及
图13描绘并入且使用本发明的一个或多个方面的模拟主机计算机系统的一个实施例。
具体实施方式
根据本发明的一个方面，提供用于促进字符数据的处理的能力，字符数据包括(但不限于)：任一语言下的字母字符；数字；标点符号；和/或其他符号。字符数据可为或可不为数据串。标准与字符数据相关联，标准的示例包括(但不限于)：美国信息交换标准码(ASCII)；Unicode，包括(但不限于)Unicode变换格式(UTF)8；UTF16；等。
在一个示例中，提供寻找元素不相等指令，其比较多个向量的数据的不等性且提供不等性的指示(如果存在不等性)。在一个示例中，与不相等元素相关联的索引存储在目标向量寄存器中。
如本文中所描述，向量寄存器(也被称作向量)的元素的长度为一个、两个或四个字节，作为示例；且向量操作元为(例如)具有多个元素的单指令多数据(SIMD)操作元。在其他实施例中，元素可具有其他大小；且向量操作元不需要为SIMD，和/或可包括元素。
在又一个实施例中，同一指令(寻找元素不相等指令)还搜索选定向量以寻找空值元素，空值元素也被称作零元素(例如，全部元素为零)。空值或零元素指示字符数据的终止；例如，特定数据串的结尾。指令的结果取决于是提供空值搜索或仅比较。
参看图1描述并入且使用本发明的一个或多个方面的计算环境的一个实施例。计算环境100包括(例如)通过(例如)一个或多个总线108和/或其他连接耦接至彼此的处理器102(例如，中央处理单元)、存储器104(例如，主存储器)及一个或多个输入/输出(I/O)设备和/或接口106。
在一个示例中，处理器102是基于由国际商用机器公司供应的z/Architecture，且为服务器的部分，诸如也由国际商用机器公司供应且实施z/Architecture的System z服务器。z/Architecture的一个实施例描述于题为”z/Architecture Principles ofOperation”的公开案(公开案第SA22-7832-08号，第九版，2010年8月)中，该公开案在此以其全文引用的方式并入本文中。在一个示例中，该处理器执行操作系统，诸如，也由国际商用机器公司供应的z/OS。及为国际商用机器公司(Armonk,New York,USA)的注册商标。本文中使用的其他名称可为国际商用机器公司或其他公司的注册商标、商标或产品名称。
在又一个实施例中，处理器102是基于由国际商用机器公司供应的PowerArchitecture。Power Architecture的一个实施例描述于”Power ISATM第2.06版修订B”(国际商用机器公司，2010年7月23日)中，该文件在此以其全文引用的方式并入本文中。POWER为国际商用机器公司的注册商标。
在又一个实施例中，处理器102是基于由Intel Corporation供应的Intel架构。Intel架构的一个实施例描述于“64and IA-32Architectures Developer'sManual：第2B卷，Instructions Set Reference,A-L”(序号253666-041US，2011年12月)及“64and IA-32Architectures Developer's Manual：第2B卷，Instructions SetReference,M-Z”(序号253667-041US，2011年12月)中，该等文件中的每一个在此以其全文引用的方式并入本文中。为Intel Corporation(Santa Clara,California)的注册商标。
参看图2A描述并入且使用本发明的一个或多个方面的计算环境的另一个实施例。在此示例中，计算环境200包括(例如)通过(例如)一个或多个总线208和/或其他连接耦接至彼此的原生中央处理单元202、存储器204及一个或多个输入/输出设备和/或接口206。作为示例，计算环境200可包括：由国际商用机器公司(Armonk,New York)供应的PowerPC处理器、pSeries服务器或xSeries服务器；由Hewlett Packard Co.(Palo Alto,California)供应的具有Intel Itanium II处理器的HP Superdome；和/或基于由国际商用机器公司、Hewlett Packard、Intel、Oracle或其他者供应的架构的其他机器。
原生中央处理单元202包括在该环境内的处理期间使用的一个或多个原生寄存器210，诸如，一个或多个通用寄存器和/或一个或多个专用寄存器。这些寄存器包括表示在任一特定时间点的环境状态的信息。
此外，原生中央处理单元202执行存储在存储器204中的指令及代码。在一特定示例中，中央处理单元执行存储在存储器204中的模拟器代码212。此代码使得以架构配置的处理环境能够模拟另一架构。举例而言，模拟器代码212允许基于不同于z/Architecture的架构的机器(诸如，PowerPC处理器、pSeries服务器、xSeries服务器、HP Superdome服务器或其他者)模拟z/Architecture及执行基于z/Architecture开发的软件及指令。
参看图2B描述关于模拟器代码212的其他细节。客体指令250包含经开发以欲于不同于原生CPU 202的架构的架构中执行的软件指令(例如，机器指令)。举例而言，客体指令250可能已经设计以在z/Architecture处理器102上执行，但实情为，正在原生CPU 202(其可为(例如)Intel Itanium II处理器)上模拟客体指令250。在一个示例中，模拟器代码212包括指令提取单元252以自存储器204获得一个或多个客体指令250，及视情况提供用于所获得的指令的本地缓冲。模拟器代码212还包括指令转译例程254以确定已获得的客体指令的类型且将客体指令转译成一个或多个对应原生指令256。此转译包括(例如)识别待由客体指令执行的函数及选择原生指令以执行该函数。
另外，模拟器212包括模拟控制例程260以使得执行原生指令。模拟控制例程260可使得原生CPU 202执行模拟一个或多个先前所获得的客体指令的原生指令的例程且，在此执行完结时，将控制返回至指令提取例程以模拟下一个客体指令或一群客体指令的获得。原生指令256的执行可包括将数据自存储器204载入至寄存器中；将数据自寄存器存储回至存储器；或执行某一类型的算术或逻辑运算(如由转译例程确定)。
每一例程(例如)以软件来实施，该软件存储在存储器中且由原生中央处理单元202来执行。在其他示例中，例程或运算中的一个或多个以固件、硬件、软件或其某一组合来实施。可使用原生CPU的寄存器210或通过使用存储器204中的位置模拟经模拟的处理器的寄存器。在实施例中，客体指令250、原生指令256及模拟器代码212可常驻于相同存储器中或可在不同存储器设备间分配。
如本文中所使用，固件包括(例如)处理器的微码、毫码和/或巨集码。固件包括(例如)在较高阶机器码的实施中使用的硬件层级指令和/或数据结构。在一个实施例中，固件包括(例如)通常作为微码递送的专属码，该微码包括受信任软件或基础硬件所特有的微码且控制操作系统对系统硬件的存取。
在一个示例中，所获得的、经转译及经执行的客体指令250为本文中所描述的指令。自存储器提取具有架构(例如，z/Architecture)的指令，将该指令转译及表示为具有另一架构(例如，PowerPC、pSeries、xSeries、Intel等)的一系列原生指令256。接着执行这些原生指令。
在一个实施例中，本文中所描述的指令为根据本发明的一个方面提供的向量指令，其为向量设施的部分。向量设施提供(例如)在从一至十六个元素的范围内的固定大小的向量。每一向量包括由设施中所定义的向量指令进行运算的数据。在一个实施例中，如果向量由多个元素组成，则将每一元素与其他元素并行地处理。直至所有元素的处理完成后方出现指令完成。
如本文中所描述，可将向量指令实施为包括(但不限于)z/Architecture、Power、Intel等的各种架构的部分。尽管本文中所描述的实施例是针对z/Architecture，但向量指令及本发明的一个或多个方面可基于许多其他架构。z/Architecture仅为一个示例。
在将向量设施实施为z/Architecture的部分的一个实施例中，为了使用向量寄存器及指令，将指定控制寄存器(例如，控制寄存器0)中的向量启用控制及寄存器控制设定为(例如)一。如果安装了向量设施且在未设定启用控制的情况下执行向量指令，则识别到数据例外状况。如果未安装向量设施且执行向量指令，则识别到操作例外状况。
向量数据出现于存储器中，例如，以与其他数据格式相同的自左至右序列。编号为0至7的数据格式的位构成存储器中的最左侧(最低编号)字节位置中的字节，位8至15形成下一个顺序位置中的字节，等等。在又一示例中，向量数据可以另一系列(诸如，自右至左)出现于存储器中。
通过向量设施提供的向量指令中的许多向量指令具有指定位的字段。被称作寄存器扩展位或RXB的该字段包括用于向量寄存器指定的操作元中的每一个的最高有效位。用于未由指令指定的寄存器指定的位将颠倒，且经设定为零。
在一个示例中，RXB字段包括四个位(例如，位0至3)，且将位定义如下：
0-用于指令的第一向量寄存器指定的最高有效位。
1-用于指令的第二向量寄存器指定(如果有的话)的最高有效位。
2-用于指令的第三向量寄存器指定(如果有的话)的最高有效位。
3-用于指令的第四向量寄存器指定(如果有的话)的最高有效位。
由(例如)汇编器取决于寄存器编号将每一位设定为零或一。举例而言，对于寄存器0至15，将位设定为0；对于寄存器16至31，将位设定为1，等等。
在一个实施例中，每一RXB位为用于包括一个或多个向量寄存器的指令中的特定位置的扩展位。举例而言，在一个或多个向量指令中，RXB的位0为位置8至11的扩展位，其被指派至(例如)V1；RXB的位1为位置12至15的扩展位，其被指派至(例如)V2；等等。
在又一个实施例中，RXB字段包括额外位，且将一个以上位用作用于每一向量或位置的扩展。
根据本发明的一个方面提供的包括RXB字段的指令为向量寻找元素不相等指令，其一个示例描绘于图3中。在一个示例中，向量寻找元素不相等指令300包括：操作码字段302a(例如，位0至7)、302b(例如，位40至47)，其指示向量寻找元素不相等操作；第一向量寄存器字段304(例如，位8至11)，其用于指定第一向量寄存器(V1)；第二向量寄存器字段306(例如，位12至15)，其用于指定第二向量寄存器(V2)；第三向量寄存器字段308(例如，位16至19)，其用于指定第三向量寄存器(V3)；第一掩码字段(M5)310(例如，位24至27)；第二掩码字段(M4)312(例如，位32至35)；及一RXB字段314(例如，位36至39)。在一个示例中，字段304至314中的每一个分开且独立于操作码字段。另外，在一个实施例中，该等字段分开且独立于彼此；然而，在其他实施例中，可组合一个以上字段。下文描述关于这些字段的使用的其他信息。
在一个示例中，由操作码字段302a指定的操作码的选定位(例如，前两个位)指定指令的长度及格式。在此特定示例中，选定位指示长度为三个半字组，且格式为通过扩展的操作码字段进行的向量寄存器及寄存器运算。向量(V)字段中的每一个以及由RXB指定的其对应扩展位指定向量寄存器。具体地，对于向量寄存器，使用(例如)寄存器字段的四-位字段(其中添加寄存器扩展位(RXB)作为最高有效位)指定含有操作元的寄存器。举例而言，如果四位字段为0110且扩展位为0，则五位字段00110指示寄存器编号6。
与指令的字段相关联的下标编号表示该字段适用的操作元。举例而言，与向量寄存器V1相关联的下标编号1表示第一操作元，等等。寄存器操作元的长度为一个寄存器，其为(例如)128个位。
具有(例如)四个位0至3的M4字段在(例如)位1至3中指定元素大小控制。元素大小控制指定向量寄存器操作元中的元素的大小。在一个示例中，元素大小控制可指定字节、半字组(例如，2个字节)或字组(例如，4个字节)。举例而言，0指示字节；1指示半字组；且2指示字组，还称为，全字组。如果指定颠倒值，则识别到规范例外状况。
M5字段为(例如)四位字段-位0至3，包括(例如)：
零搜索字段(ZS，位2)，其如果为一，则还将第二操作元的每一元素与零比较。(在又一示例中，将第三操作元或另一操作元中的每一元素与零比较)；及
条件码设定字段(CC，位3)，其如果为零，则不设定条件码且条件码保持不变。如果为一，则如下文所指定来设定条件码(作为一个示例)：
0-如果设定零搜索位，则比较在比不相等比较低的索引元素中检测到两个操作元中的零元素；
1-检测到元素失配，且V2中的元素小于V3中的元素；
2-检测到元素失配，且V2中的元素大于V3中的元素；及
3-所有元素比较起来相等，且如果设定零搜索位，则在第二操作元(或在另一个实施例中，其他操作元)中未寻找到零元素。
在向量寻找元素不相等指令的一个实施例的执行中，在一个实施例中自左至右继续进行，将第二操作元(包括于由V2及其扩展位指定的向量寄存器中)的不带正负号的二进位整数元素与第三操作元(包括于由V3字段加上其扩展位指定的向量寄存器中)的对应的不带正负号的二进位整数元素比较。如果两个元素不相等，则将最左侧不相等元素的字节索引置放于第一操作元(在由V1及其扩展位指定的寄存器中指定)的指定字节(例如，字节7)中，且将零存储至第一操作元的所有其他字节。
在一个示例中，传回(例如，存储在指定字节中)的元素的字节索引为不相等的最左侧元素的第一字节的索引。举例而言，如果元素大小为字节，则传回最左侧不相等元素的索引(例如，如果存在16个元素0至15，且元素6不相等，则传回字节索引6)。类似地，如果元素大小为半字组，且存在8个元素0至7，且元素三的字节6或7不相等，则传回字节索引6。同样地，如果元素大小为全字组且存在四个元素0至3，且元素的字节4至7中的一个不相等，则传回字节索引4。
如果将M5字段中的条件码设定位设定为(例如)一，则设定条件码以指示哪一操作元较大(如果有的话)。也就是说，将等效于(例如)第二操作元中的字符的二进位整数与等效于第三操作元中的不相等字符的二进位整数比较，且基于此比较设定条件码。如果元素相等，则将等于向量大小(以字节的数目计，例如，16)的字节索引置放于第一操作元的指定字节(例如，字节7)中，且将零置放于所有其他字节位置中。如果条件码设定位为一，则设定选定条件码(例如，条件码3)。
如果零搜索位设定于M5字段中，则还比较第二操作元(或在其他实施例中，第三操作元或另一操作元)中的每一元素与零(还称为，空值、终止符、串结尾等)的相等性。如果在发现第二操作元的任一其他元素不相等之前在第二操作元中寻找到零元素，则将发现为零的元素的第一字节的字节索引存储在第一操作元的指定字节(例如，字节7)中。将零存储在所有其他字节中，且设定选定条件码(例如，条件码零)。
在一个实施例中，并行地执行元素的比较。举例而言，如果正进行比较的向量寄存器的长度为16个字节，则并行地比较16个字节。另外，在另一个实施例中，在运行时间提供向量的方向-自左至右或自右至左。举例而言，作为示例，指令存取寄存器、状态控制或指示处理的方向为自左至右或自右至左的其他实体。在一个实施例中，不将此方向控制编码为指令的部分，但在运行时间将其提供至指令。
在又一个实施例中，指令不包括RXB字段。实情为，不使用扩展或以另一方式提供扩展(诸如，自指令外部的控制)，或作为指令的另一字段的部分提供扩展。
参看图4描述关于处理向量寻找元素不相等指令的一个实施例的其他细节。在一个示例中，计算环境的处理器正执行此逻辑。
最初，作出关于是否将执行对空值(还称为，零元素、串结尾、终止符等)的搜索的确定(询问400)。如果将执行对空值的搜索，则进行与空值字符(也就是说，针对零元素)的比较(步骤402)，且将结果输出至nullidx(403)。举例而言，如果元素大小为字节且在字节5中寻找到零元素，则将寻找到零元素所在的字节的索引(例如，5)置放于nullidx中。类似地，如果元素大小为半字组，且存在8个元素0至7，且元素三(也就是说，字节6至7)为零，则将6(针对字节索引6)置放于nullidx中。同样地，如果元素大小为全字组且存在四个元素0至3，且元素一(也就是说，字节4至7)为零，则将4(针对字节索引4)置放于nullidx中。如果未寻找到空值元素，则，在一个示例中，将向量的大小(例如，以字节计；例如，16)置放于nullidx中。
另外，或如果将不执行空值搜索，则并行地执行基于比较操作而比较A与B的多个比较(例如，16)(步骤404)。在一个示例中，A为第二操作元的内容，且B为第三操作元的内容，且比较操作是不相等。
将比较的结果存储在变量406(取决于搜索是自左或自右而被称作左索引(cmpidxl)，或右索引(cmpidxr))中。举例而言，如果比较为不相等比较，则搜索为自左至右，且比较导致一个或多个不等，将与最低不相等元素的第一字节相关联的索引置放于cmpidxl中。作为一个示例，如果元素大小为字节且向量中存在16个元素(0至15)，且在元素6中发现不等性，则将6存储在cmpidxl中。类似地，如果元素大小为半字组，且向量中存在8个元素(0至7)，且在元素3中(例如，在字节6或7处)发现不等性，则传回元素的第一字节的索引(字节6)。同样地，如果元素大小为全字组且存在四个元素(0至3)，且在元素1中(例如，在字节4至7处)发现不等性，则传回元素的第一字节的索引(字节4)。如果不存在不相等比较，则，在一个实施例中，取决于比较的方向，将cmpidxl或cmpidxr设定为等于向量的大小(例如，以字节计；例如，16)。
此后，作出关于搜索是自左或自右的确定(询问408)。如果搜索是自左，则将变量cmpidx设定为等于cmpidxl(步骤410)；否则，将cmpidx设定为等于cmpidxr(步骤412)。
在设定cmpidx之后，作出关于是否执行对空值字符的搜索的确定(询问414)。如果不存在对空值字符的搜索，则将变量idx设定为(例如)比较索引cmpidx(步骤416)。如果搜索到空值，则将idx设定为比较索引或空值索引(nullidx)中的最小者(步骤418)。此情形结束处理。
用于图4的处理的块逻辑的一个示例描绘于图5中。在此示例中，存在两个输入：向量B 500及向量A502。将两个输入输入至并行地执行比较(例如，不相等)的比较逻辑504。另外，还将一输入(向量A)输入至执行空值处理的零检测逻辑506。
将比较逻辑的输出idxL或idxR 508以及零检测逻辑的输出nullidx 510输入至结果确定逻辑512。结果确定逻辑还将以下控制作为输入：右/左514，其指示搜索的方向；零检测516，其指示是否将执行空值处理；及元素大小518，其提供每一元素的大小(例如，字节、半字组、字组)；且产生所得索引520-resultidx，将其存储在输出向量522中(例如，在字节7中)。
另外，结果确定逻辑包括条件码处理523，其视情况输出条件码524。
用于比较逻辑504的示例伪码如下：
idxL＝16；idxR＝16
For i＝0to vector_length
If A[i]！＝to B[i]THEN
idxL＝i
Done
For i＝vector_length downto 0
If A[i]！＝to B[i]THEN
idxR＝i
done
如所展示，取决于方向，将变量idxL或idxR初始化至向量的大小(例如，以字节的数目计；例如，16)。接着，将向量A的每一元素与向量B的对应元素比较。在一个示例中，比较为字节比较，因此针对16个字节(i)中的每一个进行比较。在此示例中，比较操作是不相等，且如果发现不等性，则将不相等字节的索引存储在idxL(如果自左搜索)或idxR(如果自右搜索)中。
用于零检测逻辑506的示例伪码如下：
nullidx＝16
FOR j＝0to vector_length
IF A[j]＝0THEN
nullidx＝j x element_size
Done
如所展示，测试向量的每一元素(j)以查看其是否等于零。如果元素等于零，则将nullidx设定为等于该元素的索引乘以元素大小所得值。举例而言，如果元素大小为半字组(2个字节)，且在元素3中检测到空值字符，则将3乘以2，且将nullidx设定为6，其表示字节6。类似地，如果元素大小为全字组(4个字节)，且在元素3中检测到空值字符，则将3乘以4，且将nullidx设定为12。
同样地，用于结果确定逻辑512的示例伪码如下：
IF Left/Right＝Left THEN
cmpidx＝idxL
ELSE
cmpidx＝idxR
IF zero_detect＝ON THEN
resultidx＝min(cmpidx,nullidx)
IF set_CC＝ON&&nullidx<＝cmpidx<16THEN
CC＝0
ELSE
resultidx＝cmpidx
IF element_size＝byte THEN element_size_mask＝'11111'b
IF element_size＝2byte THEN element_size_mask＝'11110'b
IF element_size＝4byte THEN element_size_mask＝'11100'b
resultidx＝resultidx&element_size_mask
IF SetCC＝ON THEN
IF resultidx＝16THEN
CC＝3
ELSE IF A[resultidx]<B[resultidx]THEN
CC＝1
ELSE
CC＝2
ELSE无控制码寄存器的更新
如所展示，如果左/右控制指示左，则将cmpidx设定为等于idxL；否则，将cmpidx设定为等于idxR。另外，如果零检测指示符在作用中，则将resultidx设定为等于cmpidx或nullidx中的最小者；且如果条件码设定控制在作用中且cmpidx大于nullidx，则将条件码设定为零。否则，如果零检测不在作用中，则将resultidx设定为等于cmpidx。
另外，如果元素大小等于字节，则将元素大小掩码设定为“11111”；如果元素大小等于2个字节，则将掩码设定为“11110”，且如果元素大小等于4个字节，则将掩码设定为“11100”。
此后，将resultidx设定为等于resultidx与元素大小掩码进行和(AND)运算所得值。举例而言，如果元素大小为半字组且字节7为resultidx，则resultidx＝00111AND11110，从而提供00110；因此，将resultidx设定为等于6(也就是说，二进位的00110)，其为元素的第一字节。
另外，视情况设定条件码。如果将指令的设定条件码控制设定为在作用中，则提供条件码；否则，不设定条件码。作为示例，如果将控制设定为在作用中，则如果resultidx＝16，则将条件码设定为3。否则，如果A的resultidx小于B的resultidx，则将条件码设定为1；否则，将条件码设定为2。
上文所描述的示例为用于促进字符数据处理的向量指令的一个示例。如本文中所描述，对于128位向量，比较逻辑仅执行16个字节比较，而非(例如)256个比较。此情形提供对于较大向量的按比例调整。另外，可将左/右控制作为运行时间值来提供且不在指令内予以编码。又，作为结果传回的值为字节位置，而非元素索引。另外，支持4个字节比较，以及1字节及2个字节比较。
根据本发明的一个方面，视情况，基于通过指令提供的控制提供条件码。通过允许不设定条件码，促进指令的调度。
在又一个实施例中，零搜索并非条件，而实情为，当执行向量寻找元素不相等指令时，执行零搜索。基于或回应于执行该指令，执行零搜索，且传回零元素的位置(例如，字节索引)和/或第一失配元素的位置(例如，字节索引)。在一个实施例中，针对向量寻找元素不相等指令所执行的比较的数目对应于向量的字节的数目，而不管实施例。举例而言，如果正搜索或进行比较的向量为16个字节，则(例如)并行地执行至多16个比较。在又一个实施例中，一旦寻找到失配或零元素，比较便停止。
在一个实施例中，存在32个向量寄存器，且其他类型的寄存器可映射至该等向量寄存器的象限。举例而言，如图6中所展示，如果存在包括32个向量寄存器602的寄存器文件600且每一寄存器的长度为128个位，则长度为64个位的16个浮点寄存器604可覆迭该等向量寄存器。因此，作为一个示例，当修改浮点寄存器2时，接着还修改向量寄存器2。用于其他类型的寄存器的其他映射也是可能的。
本文中，除非另有明确注释或由上下文注释，否则可互换地使用存储器、主存储器、存储器与主存储器。
作为下文进一步描述的实施方式的部分提供关于向量设施的额外细节(包括其他指令的示例)。
如本领域技术人员将了解，本发明的一个或多个方面可体现为系统、方法或计算机程序产品。因此，本发明的一个或多个方面可呈完全硬件实施例、完全软件实施例(包括固件、常驻软件、微码等)或组合软件与硬件方面的实施例的形式，该等实施例在本文中大体上皆可被称作“电路”、“模组”或“系统”。此外，本发明的一个或多个方面可呈体现于一个或多个计算机可读介质(其具有体现于其上的计算机可读代码)中的计算机程序产品之形式。
可利用一个或多个计算机可读介质的任何组合。计算机可读介质可为计算机可读存储介质。举例而言，计算机可读存储介质可为(但不限于)电子、磁性、光学、电磁、红外线或半导体系统、装置或设备或前述各者的任何合适组合。计算机可读存储介质之更特定示例(非详尽清单)包括以下各者：具有一个或多个电线之电连接、携带型计算机磁盘、硬碟、随机存取存储器(RAM)、唯读存储器(ROM)、可抹除可程序化唯读存储器(EPROM或快闪存储器)、光纤、携带型致密盘-唯读存储器(CD-ROM)、光学存储设备、磁性存储设备或前述各者的任何合适组合。在此文件的情况下，计算机可读存储介质可为可含有或存储供指令执行系统、装置或设备使用或结合指令执行系统、装置或设备而使用的程序的任何有形介质。
现参看图7，在一个示例中，计算机程序产品700包括(例如)一个或多个非暂时性计算机可读存储介质702以在其上存储计算机可读代码构件或逻辑704，以提供及促进本发明的一个或多个方面。
可使用适当介质(包括(但不限于)无线、有线、光纤缆线、RF等或前述各者的任何合适组合)传输体现于计算机可读介质上的代码。
可以一个或多个程序设计语言的任何组合来撰写用于进行本发明的一个或多个方面的操作的计算机代码，该一个或多个程序设计语言包括诸如Java、Smalltalk、C++或其类似者的面向对象程序设计语言，及诸如“C”程序设计语言、汇编器或类似程序设计语言的传统程序性程序设计语言。代码可完全在使用者的计算机上执行、部分地在使用者的计算机上执行、作为一独立套装软件而执行、部分地在使用者的计算机上且部分地在远程计算机上执行，或完全在远程计算机或服务器上执行。在后者情形下，远程计算机可通过任一类型的网络连接至使用者的计算机，该任一类型的网络包括局域网络(LAN)或广域网络(WAN)，或可进行至外部计算机的连接(例如，使用因特网服务提供者通过因特网)。
本文中参考根据本发明的实施例的方法、装置(系统)及计算机程序产品的流程图说明和/或方块图描述本发明的一个或多个方面。应理解，可由计算机程序指令来实施流程图说明和/或方块图的每一块及该等流程图说明和/或方块图中的块的组合。可将这些计算机程序指令提供至通用计算机、专用计算机或其他可程序化数据处理装置的处理器以产生机器，以使得通过该计算机或其他可程序化数据处理装置的处理器执行的指令产生用于实施该或该等流程图和/或方块图块中所指定的功能/动作的构件。
这些计算机程序指令也可存储在计算机可读介质中，其可指导计算机、其他可程序化数据处理装置或其他设备以特定方式起作用，使得存储在该计算机可读介质中的指令产生制造物件，其包括实施该或该等流程图和/或方块图方块中所指定的功能/动作的指令。
也可将该等计算机程序指令载入至计算机、其他可程序化数据处理装置或其他设备上以使得在该计算机、其他可程序化装置或其他设备上执行一系列操作步骤以产生计算机实施的处理程序，使得在该计算机或其他可程序化装置上执行的指令提供用于实施该或该等流程图和/或方块图块中所指定的功能/动作的处理程序。
该等图中的流程图及方块图说明根据本发明的一个或多个方面的各种实施例的系统、方法及计算机程序产品的可能实施的架构、功能性及操作。就此而言，流程图或方块图中的每一块可表示模组、区段或代码的部分，其包含用于实施指定逻辑功能的一个或多个可执行指令。也应注意，在一些替代实施中，块中所注释的功能可能不以诸图中所注释的次序发生。举例而言，取决于所涉及的功能性，实际上可实质上同时执行连续展示的两个块，或有时可以相反次序执行该等块。也应注意，方块图和/或流程图说明的每一块及方块图和/或流程图说明中的块的组合可由执行指定功能或动作的基于专用硬件的系统或专用硬件与计算机指令的组合来实施。
除上述内容之外，本发明的一个或多个方面也可由供应客户环境的管理的服务提供者来提供、供应、部署、管理、服务等。举例而言，服务提供者可为一个或多个客户产生、维持、支持等执行本发明的一个或多个方面的计算机代码和/或计算机基础结构。作为回报，作为示例，服务提供者可在订用和/或收费协议下自客户收取付款。或者或另外，服务提供者可自广告内容销售至一个或多个第三方而收取付款。
在本发明的一个方面中，可部署用于执行本发明的一个或多个方面的应用程序。作为一个示例，应用程序的部署包含提供可操作以执行本发明的一个或多个方面的计算机基础结构。
作为本发明的又一个方面，可部署计算基础结构，其包含将计算机可读代码整合至计算系统内，其中与该计算系统组合的代码能够执行本发明的一个或多个方面。
作为本发明的又一个方面，可提供用于整合计算基础结构的处理程序，其包含将计算机可读代码整合至计算机系统中。计算机系统包含计算机可读介质，其中计算机介质包含本发明的一个或多个方面。与该计算机系统组合的代码能够执行本发明的一个或多个方面。
尽管上文描述了各种实施例，但这些实施例仅为示例。举例而言，其他架构的计算环境可并入及使用本发明的一个或多个方面。另外，可使用其他大小的向量，且在不脱离本发明的精神的情况下，可作出对指令的改变。此外，可使用不同于向量寄存器的寄存器，和/或数据可为不同于字符数据的数据，诸如，整数数据或其他类型的数据。
另外，其他类型的计算环境可受益于本发明的一个或多个方面。作为一个示例，适合于存储和/或执行代码的数据处理系统为可使用的，其包括直接或通过系统总线间接耦接至存储器元件的至少两个处理器。该等存储器元件包括(例如)在代码的实际执行期间使用的本地存储器、大容量存储器及高速缓冲存储器，高速缓冲存储器提供至少一些代码的临时存储以便减少在执行期间必须自大容量存储器提取代码的次数。
输入/输出或I/O设备(包括(但不限于)键盘、显示器、指标设备、DASD、磁带、CD、DVD、随身碟及其他存储器介质等)可直接或通过介入的I/O控制器而耦接至系统。网络适配器也可耦接至系统以使得数据处理系统能够通过介入的私有或公用网络而变得耦接至其他数据处理系统或远程打印机或存储设备。调制解调器、电缆调制解调器及乙太网卡仅为可用类型的网络适配器中的少数几种。
参看图8，描绘实施本发明的一个或多个方面的主机计算机系统5000的代表性组件。代表性主机计算机5000包含与计算机存储器(也就是说，中央存储器)5002通信的一个或多个CPU 5001，以及用于与其他计算机或SAN及其类似者通信的至存储介质设备5011及网络5010的I/O接口。CPU 5001符合具有经建构的指令集及经建构的功能性的架构。CPU5001可具有动态地址转译(DAT)5003，以用于将程序地址(虚拟地址)变换成存储器的真实地址。DAT通常包括转译后备缓冲器(TLB)5007以用于快取转译，使得对计算机存储器5002的块的稍后存取不需要延迟地址转译。通常，高速缓冲存储器5009用于计算机存储器5002与处理器5001之间。高速缓冲存储器5009可为阶层式的，其具有可用于一个以上CPU的大高速缓冲存储器及在大高速缓冲存储器与每一CPU之间的较小的较快(较低层级)高速缓冲存储器。在一些实施中，将较低层级高速缓冲存储器分裂以提供用于指令提取及数据存取的单独的低层级高速缓冲存储器。在一个实施例中，由指令提取单元5004通过高速缓冲存储器5009自存储器5002提取指令。在指令解码单元5006中解码指令，且将指令分派(在一些实施例中，通过其他指令)给一个或多个指令执行单元5008。通常使用若干个执行单元5008，例如，算术执行单元、浮点执行单元及分支指令执行单元。由执行单元执行指令，从而按需要自指令指定的寄存器或存储器存取操作元。如果将自存储器5002存取(载入或存储)操作元，则载入/存储单元5005通常在正被执行的指令的控制下处置存取。可在硬件电路中或在内部微码(固件)中或由两者的组合来执行指令。
如所注释，计算机系统包括在本地(或主)存储器中的信息，以及寻址、保护及参考及改变记录。寻址的一些方面包括地址的格式、地址空间的概念、地址的各种类型，及将一个类型的地址转译至另一类型的地址的方式。主存储器中的一些存储器包括永久指派的存储位置。主存储器为系统提供数据的可直接寻址的快速存取存储。在可处理数据及程序两者之前将数据及程序两者载入至主存储器中(自输入设备)。
主存储器可包括一个或多个较小的快速存取缓冲存储器(有时称为高速缓冲存储器)。高速缓冲存储器通常与CPU或I/O处理器实体相关联。通过程序大体上不可观测到相异存储介质的实体构造及用途的影响(除了对性能的影响外)。
可维持针对指令及针对数据操作元的单独的高速缓冲存储器。将高速缓冲存储器内的信息以相连字节维持于被称为快取块或快取行(或简称为行)的整体边界上。模型可提供“提取高速缓冲存储器属性(EXTRACT CACHE ATTRIBUTE)”指令，其传回以字节计的快取行的大小。模型也可提供“预先提取数据(PREFETCH DATA)”及“预先提取数据相对长度(PREFETCH DATA RELATIVE LONG)”指令，其实现存储器至数据或指令高速缓冲存储器中的预先提取或数据自高速缓冲存储器的释放。
将存储器视为长的水平位串。对于多数操作，对存储器的存取以自左至右序列进行。将该位串再分成八个位的单元。八-位单元被称为字节，其为所有信息格式的基本建置块。存储器中的每一字节位置通过唯一非负整数来识别，该唯一非负整数为该字节位置的地址或简称为字节地址。邻近字节位置具有连续地址，其以左侧的0开始且以自左至右序列进行。地址为不带正负号的二进位整数，且为24个、31个或64个位。
在存储器与CPU或通道子系统之间一次一字节或一字节群组地传输信息。除非另有指定，否则，在(例如)z/Architecture中，存储器中的字节群组由该群组的最左侧字节来寻址。通过待执行的操作隐含或明确指定该群组中的字节的数目。当在CPU操作中使用时，字节群组被称为字段。在每一字节群组内，在(例如)z/Architecture中，以自左至右序列对位编号。在z/Architecture中，最左侧位有时被称作“高阶”位，且最右侧位有时被称作“低阶”位。然而，位编号并非存储地址。可仅寻址字节。为了对存储器中的字节的个别位操作，存取整个字节。将字节中的位自左至右编号为0至7(在(例如)z/Architecture中)。对于24-位地址，可将地址中的位编号为8至31或40至63，或对于31-位地址，可将地址中的位编号为1至31或33至63；对于64-位地址，可将地址中的位编号为0至63。在多个字节的任一其他固定长度的格式内，自0开始对构成该格式的位连续地编号。为了错误检测的目的，且较佳地为了校正的目的，可将一个或多个检查位与每一字节或与字节群组一起传输。由机器自动地产生这些检查位，且不可直接由程序来控制这些检查位。以字节的数目来表达存储容量。当通过指令的操作码隐含存储操作元字段的长度时，认为该字段具有固定长度，其可为一个、两个、四个、八个或十六个字节。对于一些指令，可隐含更大字段。当并非隐含而是明确叙述存储操作元字段的长度时，认为该字段具有可变长度。可变长度操作元的长度可以一个字节的增量变化(或通过一些指令，以两个字节的倍数或其他倍数的增量变化)。当将信息置放于存储器中时，替换包括于指定的字段中的仅彼等字节位置的内容，即使至存储器的实体路径的宽度可能大于正存储的字段的长度也如此。
某些信息单元将在存储器中的整体边界上。对于信息单元，当其存储地址为该单元的长度(以字节计)的倍数时，将边界称为整体的。对整体边界上的2个、4个、8个及16个字节的字段给予特殊名称。半字组为在两-字节边界上的两个连续字节的群组，且为指令的基本建置块。字组为四-字节边界上的四个连续字节的群组。双字组为八-字节边界上的八个连续字节的群组。四倍字组为16-字节边界上的16个连续字节的群组。当存储器地址指定半字组、字组、双字组及四倍字组时，地址的二进位表示分别含有一个、两个、三个或四个最右侧零位。指令将在两-字节整体边界上。多数指令的存储操作元不具有边界对准要求。
在实施针对指令及数据操作元的单独的高速缓冲存储器的设备上，如果程序存储至快取行中(随后自该快取行提取指令)，则可经历显著延迟，而不管存储器是否更改随后提取的指令。
在一个实施例中，可通过软件(有时指代经授权内部码、固件、微码、毫码、微微码(pico-code)及其类似者，前述各者中的任一个将与本发明的一个或多个方面一致)来实践本发明。参看图8，体现本发明的一个或多个方面的软件代码可由主机系统5000的处理器5001自长期存储介质设备5011(诸如，CD-ROM驱动器、带驱动器或硬驱动器)存取。软件代码可体现于多种已知介质中的任一个上，以用于供数据处理系统(诸如，磁盘、硬驱动器或CD-ROM)使用。代码可散布于这些介质上，或可散布至使用者，通过网络5010自计算机系统的计算机存储器5002或存储器散布至其他计算机系统，以供这些其他系统的使用者使用。
软件代码包括操作系统，其控制各种计算机组件及一个或多个应用程序的功能及交互。通常将代码自存储介质设备5011分页至相对较高速计算机存储器5002，在该相对较高速计算机存储器5002处，代码可用于由处理器5001处理。用于在存储器中、在实体介质上体现软件代码和/或通过网络散布软件代码的技术及方法是已知的，且在本文中将不进一步加以论述。当在有形介质(包括(但不限于)电子存储器模组(RAM)、快闪存储器、致密盘(CD)、DVD、磁带及其类似者)上建立及存储代码时，代码常常被称作“计算机程序产品”。计算机程序产品介质通常可由较佳计算机系统中的处理电路来读取，以用于由处理电路执行。
图9说明可实践本发明的一个或多个方面的代表性工作站或服务器硬件系统。图9的系统5020包含代表性基础计算机系统5021(诸如，个人计算机、工作站或服务器)，包括可选的外围设备。基础计算机系统5021包括一个或多个处理器5026，及总线，该总线用于根据已知技术连接处理器5026与系统5021的其他组件及实现处理器5026与系统5021的其他组件之间的通信。总线将处理器5026连接至存储器5025及长期存储器5027，长期存储器5027可包括(例如)硬驱动器(包括(例如)磁性介质、CD、DVD及快闪存储器中的任一个)或带驱动器。系统5021可能还包括使用者接口适配器，使用者接口适配器通过总线将微处理器5026连接至一个或多个接口设备(诸如，键盘5024、鼠标5023、打印机/扫描仪5030和/或其他接口设备)，该等接口设备可为诸如触敏式屏幕、数字化键入板(entry pad)等的任何使用者接口设备。总线还通过显示器适配器将诸如LCD屏幕或监视器的显示设备5022连接至微处理器5026。
系统5021可借助于能够与网络5029通信(5028)的网络适配器与其他计算机或计算机网络通信。示例网络适配器为通信信道、令牌环、乙太网络或调制解调器。或者，系统5021可使用诸如蜂窝式数字分组数据(CDPD)卡的无线接口通信。系统5021可与局域网络(LAN)或广域网络(WAN)中的这些其他计算机相关联，或系统5021可为具有另一计算机的用户端/服务器配置中的用户端等。所有这些配置以及适当通信硬件及软件为此项技术中已知的。
图10说明可实践本发明的一个或多个方面的数据处理网络5040。数据处理网络5040可包括多个个别网络(诸如，无线网络及有线网络)，这些网络中的每一个可包括多个个别工作站5041、5042、5043、5044。另外，如本领域技术人员将了解，可包括一个或多个LAN，其中LAN可包含耦接至主机处理器的多个智能工作站。
仍参看图10，网络还可包括大型计算机或服务器，诸如，网关计算机(用户端服务器5046)或应用程序服务器(远程服务器5048，其可存取数据存储库且还可自工作站5045直接存取)。网关计算机5046充当至每一个别网络的入口点。当将网络连接协议连接至另一网络连接协议时，需要网关。网关5046可较佳借助于通信链路耦接至另一网络(例如，因特网5047)。还可使用通信链路将网关5046直接耦接至一个或多个工作站5041、5042、5043、5044。可利用可购自国际商用机器公司的IBM eServerTM System z服务器来实施网关计算机。
同时参看图9及图10，可体现本发明的一个或多个方面的软件代码可由系统5020的处理器5026自长期存储介质5027(诸如，CD-ROM驱动器或硬驱动器)存取。软件代码可体现于多种已知介质中的任一个上，以用于供数据处理系统(诸如，磁盘、硬驱动器或CD-ROM)使用。代码可散布于这些介质上，或可散布至使用者5050、5051，通过网络自计算机系统的存储器或存储器散布至其他计算机系统，以供这些其他系统的使用者使用。
或者，代码可体现于存储器5025中，且由处理器5026使用处理器总线来存取。此代码包括操作系统，其控制各种计算机组件及一个或多个应用程序5032的功能及交互。通常将代码自存储介质5027分页至高速存储器5025，在高速存储器5025处，代码可用于由处理器5026处理。用于在存储器中、在实体介质上体现软件代码和/或通过网络散布软件代码的技术及方法是已知的且在本文中将不进一步加以论述。当在有形介质(包括(但不限于)电子存储器模组(RAM)、快闪存储器、致密盘(CD)、DVD、磁带及其类似者)上建立及存储代码时，代码常常被称作“计算机程序产品”。计算机程序产品介质通常可由较佳计算机系统中的处理电路来读取，以用于由处理电路执行。
最易于可用于处理器的高速缓冲存储器(通常比处理器的其他高速缓冲存储器快且小)为最低(L1或第一层级)高速缓冲存储器，且主存储器(主存储器)为最高层级高速缓冲存储器(如果存在3个层级，则为L3)。常常将最低层级高速缓冲存储器划分成保持待执行的机器指令的指令高速缓冲存储器(I-高速缓冲存储器)及保持数据操作元的数据高速缓冲存储器(D-高速缓冲存储器)。
参看图11，针对处理器5026描绘示例性处理器实施例。通常，使用高速缓冲存储器5053的一个或多个层级缓冲存储器块以便改良处理器性能。高速缓冲存储器5053为保持有可能使用的存储器数据的快取行的高速缓冲器。典型的快取行为64个、128个或256个字节的存储器数据。除用于对数据进行快取外，单独的高速缓冲存储器还常常用于对指令进行快取。常常通过此项技术中已知的各种“窥探”演算法来提供快取一致性(存储器及高速缓冲存储器中的行的复制的同步)。处理器系统的主存储器存储器5025常常被称作高速缓冲存储器。在具有4个层级的高速缓冲存储器5053的处理器系统中，主存储器5025有时被称作第5层级(L5)高速缓冲存储器，这是因为其通常较快且仅保持可用于计算机系统的非易失性存储器(DASD、磁带等)的一部分。主存储器5025对由操作系统页入及页出主存储器5025的数据页“进行快取”。
程序计数器(指令计数器)5061追踪待执行的当前指令的地址。z/Architecture处理器中的程序计数器为64个位，且可经截断至31或24个位以支持先前寻址限制。程序计数器通常体现于计算机的程序状态字组(PSW)中，使得程序计数器在上下文切换期间持续。因此，具有程序计数器值的进行中程序可由(例如)操作系统来中断(从程序环境至操作系统环境的上下文切换)。在程序并非活动的时，程序的PSW维持程序计数器值，且在操作系统正执行时，使用操作系统的程序计数器(在PSW中)。通常，以等于当前指令的字节的数目的量来使程序计数器递增。精简指令集计算(RISC)指令的长度通常为固定的，而复杂指令集计算(CISC)指令的长度通常为可变的。IBM z/Architecture的指令为长度为2个、4个或6个字节的CISC指令。举例而言，通过上下文切换操作或分支指令的分支选取操作来修改程序计数器5061。在上下文切换操作中，将当前程序计数器值连同关于正执行的程序的其他状态信息(诸如，条件码)一起保存于程序状态字组中，且载入新程序计数器值从而指向待执行的新程序模组的指令。执行分支选取操作以便通过将分支指令的结果载入至程序计数器5061中而准许程序作出决策或在程序内循环。
通常，指令提取单元5055用于代表处理器5026提取指令。提取单元提取“接下来的顺序指令”、分支选取指令的目标指令或程序的第一指令(在上下文切换之后)。现代指令提取单元常常使用预先提取技术以基于可能使用经预先提取的指令的可能性而推测性地预先提取指令。举例而言，提取单元可提取包括下一个顺序指令的指令的16个字节及其他顺序指令的额外字节。
接着由处理器5026执行所提取的指令。在一个实施例中，将所提取的指令传递至提取单元的分派单元5056。分派单元解码指令且将关于经解码的指令的信息转递至适当单元5057、5058、5060。执行单元5057通常将自指令提取单元5055接收关于经解码的算术指令的信息，且将根据指令的操作码对操作元执行算术运算。较佳自存储器5025、经建构的寄存器5059或自正执行的指令的立即字段，将操作元提供至执行单元5057。当存储执行的结果时，将执行的结果存储在存储器5025、寄存器5059中或其他机器硬件(诸如，控制寄存器、PSW寄存器及其类似者)中。
处理器5026通常具有用于执行指令的功能的一个或多个单元5057、5058、5060。参看图12A，执行单元5057可借助于介接逻辑5071与经建构的通用寄存器5059、解码/分派单元5056、载入存储单元5060及其他处理器单元5065通信。执行单元5057可使用若干个寄存器电路5067、5068、5069以保持算术逻辑单元(ALU)5066将进行运算的信息。ALU执行算术运算(诸如，加法、减法、乘法及除法)以及逻辑函数(诸如，“及”(and)、“或”(or)及“互斥或”(XOR)、旋转及移位)。较佳地，ALU支持相依于设计的专业化运算。其他电路可提供其他经建构的设施5072，包括(例如)条件码及恢复支持逻辑。通常，将ALU运算的结果保持于输出寄存器电路5070中，输出寄存器电路5070可将结果转递至多种其他处理功能。存在处理器单元的许多配置，本发明描述仅意欲提供对一个实施例的代表性理解。
“加法”指令(例如)将在具有算术及逻辑功能性的执行单元5057中执行，而浮点指令(例如)将在具有专业化的浮点能力的浮点执行中执行。较佳地，执行单元通过对通过指令识别的操作元执行操作码定义的功能而对操作元进行运算。举例而言，“加法”指令可由执行单元5057对在通过指令的寄存器字段识别的两个寄存器5059中发现的操作元执行。
执行单元5057对两个操作元执行算术加法，且将结果存储在第三操作元中，其中第三操作元可为第三寄存器或两个源寄存器中的一个。执行单元较佳利用算术逻辑单元(ALU)5066，算术逻辑单元(ALU)5066能够执行多种逻辑函数(诸如，移位、旋转、“及”(And)、“或”(Or)及“互斥或”(XOR))以及多种代数函数(包括加法、减法、乘法、除法中的任一个)。一些ALU 5066经设计以用于纯量运算且一些ALU 5066经设计以用于浮点运算。取决于架构，数据可为大端序(Big Endian)(其中最低有效字节处于最高字节地址)或小端序(Little Endian)(其中最低有效字节处于最低字节地址)。IBM z/Architecture为大端序。取决于架构，带正负号的字段可为正负号及量值(1的补数或2的补数)。2的补数是有利的，此在于：ALU并不需要设计减法能力，这是由于在ALU中，2的补数中的负值或正值仅需要加法。通常以速记法来描述数字，其中12位字段定义4,096字节块的地址，且通常描述为(例如)4Kbyte(千字节)块。
参看图12B，用于执行分支指令的分支指令信息通常发送至分支单元5058，分支单元5058常常使用分支预测演算法(诸如，分支历史表5082)以在其他条件运算完成之前预测分支的结果。将提取当前分支指令的目标，且在条件运算完成之前推测性地执行当前分支指令的目标。当完成条件运算时，基于条件运算的条件及所推测的结果，完成或放弃推测性执行的分支指令。典型分支指令可测试条件码，且在条件码满足分支指令的分支要求的情况下分支至目标地址，可基于(例如)在寄存器字段或指令的立即字段中发现之若干个数字(包括一)而计算目标地址。分支单元5058可使用具有多个输入寄存器电路5075、5076、5077及输出寄存器电路5080的ALU 5074。举例而言，分支单元5058可与通用寄存器5059、解码分派单元5056或其他电路5073通信。
指令群组的执行可因包括(例如)以下各者之多种原因而被中断：由操作系统起始的上下文切换、引起上下文切换的程序例外状况或错误、引起上下文切换的I/O中断信号，或多个程序的多线程活动(在多线程化环境中)。较佳地，上下文切换动作保存关于当前正执行的程序的状态信息，且接着载入关于正被调用的另一程序的状态信息。举例而言，可将状态信息保存于硬件寄存器中或存储器中。状态信息较佳包含指向待执行的下一个指令的程序计数器值、条件码、存储器转译信息及经建构的寄存器内容。上下文切换活动可单独或组合地通过硬件电路、应用程序、操作系统程序或固件代码(微码、微微码或经授权内部码(LIC))来训练。
处理器根据指令定义的方法来存取操作元。指令可使用指令的一部分的值来提供立即操作元，可提供明确指向通用寄存器或专用寄存器(例如，浮点寄存器)的一个或多个寄存器字段。指令可利用通过操作码字段识别为操作元的隐含的寄存器。指令可将存储器位置用于操作元。操作元的存储器位置可由寄存器、立即字段或寄存器与立即字段的组合来提供，如通过z/Architecture长位移设施(long displacement facility)举例说明，其中指令定义(例如)相加在一起以提供操作元在存储器中的位置的基底寄存器、索引寄存器及立即字段(位移字段)。除非另有指示，否则本文中的位置通常隐含主存储器(主存储器)中的位置。
参看图12C，处理器使用载入/存储单元5060来存取存储器。载入/存储单元5060可通过获得目标操作元在存储器5053中的地址且在寄存器5059或另一存储器5053的位置中载入操作元来执行载入操作，或可通过获得目标操作元在存储器5053中的地址且将自寄存器5059或另一存储器5053的位置获得的数据存储在存储器5053中的目标操作元位置中来执行存储操作。载入/存储单元5060可为推测性的，且可以相对于指令序列而言无序的序列存取存储器，然而，载入/存储单元5060对于程序维持按次序执行指令的出现。载入/存储单元5060可与通用寄存器5059、解码/分派单元5056、高速缓冲存储器/存储器接口5053或其他元件5083通信，且包含各种寄存器电路、ALU 5085及控制逻辑5090以计算存储地址且提供管线定序以保持操作按次序。一些操作可能为无序的，但载入/存储单元提供使得无序操作对于程序出现为已按次序执行的功能性，如此项技术中所熟知的。
较佳地，应用程序“看见”的地址常常被称作虚拟地址。虚拟地址有时被称作“逻辑地址”及“有效地址”。这些虚拟地址为虚拟的在于：其通过多种动态地址转译(DAT)技术中的一个而重新导向至实体存储器位置，这些DAT技术包括(但不限于)仅对虚拟地址加偏移值(offset value)作为报头、通过一个或多个转译表转译虚拟地址，转译表较佳单独或组合地包含至少段表及页表，较佳地，段表具有指向页表的项目。在z/Architecture中，提供转译阶层，包括区第一表、区第二表、区第三表、段表及可选的页表。常常通过利用转译后备缓冲器(TLB)(其包含将虚拟地址映射至相关联的实体存储器位置的项目)来改良地址转译的性能。当DAT使用转译表转译虚拟地址时，建立这些项目。虚拟地址的随后使用可接着利用快速TLB的项目，而非缓慢顺序转译表存取。可通过包括最近最少使用(LRU)的多种替换演算法来管理TLB内容。
在处理器为多处理器系统的处理器的状况下，每处理器具有保持诸如I/O、高速缓冲存储器、TLB及存储器的共用资源互锁以达成一致性的责任。通常，在维持快取一致性中将利用“窥探”技术。在窥探环境中，可将每一快取行标记为处于以下状态中的任一个以便促进共用：共用状态、互斥状态、改变之状态、无效状态及其类似者。
I/O单元5054(图11)为处理器提供用于附接至外围设备(例如，包括磁带、致密盘、打印机、显示器及网络)的构件。I/O单元常常由软件驱动程序呈现至计算机程序。在大型计算机(诸如，来自的System z)中，通道适配器及开放系统适配器为大型计算机的I/O单元，这些I/O单元提供操作系统与外围设备之间的通信。
另外，其他类型的计算环境可受益于本发明的一个或多个方面。作为一个示例，环境可包括模拟器(例如，软件或其他模拟机制)，在该模拟器中模拟特定架构(包括(例如)指令执行、经建构的功能(诸如，地址转译)，及经建构的寄存器)或其子集(例如，在具有处理器及存储器的原生计算机系统上)。在此环境中，模拟器的一个或多个模拟函数可实施本发明的一个或多个方面，即使执行该模拟器的计算机可具有不同于正模拟的能力的架构也如此。作为一个示例，在模拟模式下，解码特定指令或正模拟的操作，且建置适当模拟函数以实施个别指令或操作。
在模拟环境中，主机计算机包括(例如)：存储器，其存储指令及数据；指令提取单元，其自存储器提取指令且视情况提供所提取的指令的本地缓冲；指令解码单元，其接收所提取的指令且确定已提取的指令的类型；及指令执行单元，其执行这些指令。执行可包括：将数据自存储器载入至寄存器中；将数据自寄存器存储回至存储器；或执行某一类型的算术或逻辑运算(如由解码单元确定)。在一个示例中，以软件来实施每一单元。举例而言，将正由这些单元执行的操作实施为模拟器软件内的一个或多个子例程。
更明确而言，在大型计算机中，经建构的机器指令常常借助于编译应用程序而由程序员(现今通常为“C”程序员)使用。存储在存储介质中的这些指令可原生地在z/Architecture服务器中或者在执行其他架构的机器中执行。可在现有及未来大型计算机服务器中及在的其他机器(例如，Power Systems服务器及System服务器)上模拟这些指令。可于在使用由AMDTM及其他者制造的硬件的广泛多种机器上执行Linux的机器中执行这些指令。除了在z/Architecture下在该硬件上执行外，还可使用Linux，以及使用由Hercules、UMX或FSI(Fundamental Software,Inc)进行的模拟的机器，其中执行大体上处于模拟模式下。在模拟模式下，由原生处理器执行模拟软件以模拟经模拟的处理器的架构。
原生处理器通常执行包含固件或原生操作系统的模拟软件以执行经模拟的处理器的模拟。模拟软件负责提取及执行经模拟的处理器架构的指令。模拟软件维持经模拟的程序计数器以追踪指令边界。模拟软件可一次提取一个或多个经模拟的机器指令，且将该一个或多个经模拟的机器指令转换至对应的原生机器指令群组，以用于由原生处理器执行。可对这些经转换的指令进行快取，使得可实现较快速转换。尽管如此，模拟软件仍将维持经模拟的处理器架构的架构规则以便确保操作系统及针对经模拟的处理器撰写的应用程序正确地操作。此外，模拟软件将提供通过经模拟的处理器架构识别的资源(包括(但不限于)控制寄存器、通用寄存器、浮点寄存器、包括(例如)段表及页表的动态地址转译功能、中断机制、上下文切换机制、当日时间(TOD)时钟及至I/O子系统的经建构的接口)，使得操作系统或经设计以在经模拟的处理器上执行的应用程序可在具有模拟软件的原生处理器上执行。
解码正进行模拟的特定指令，且调用子例程以执行个别指令的功能。模拟经模拟的处理器的功能的模拟软件功能是(例如)按以下各者来实施：“C”子例程或驱动程序，或在理解较佳实施例的描述之后将在本领域技术人员的技术内的提供用于特定硬件的驱动程序的某一其他方法。包括(但不限于)以下各者的各种软件及硬件模拟专利说明达成针对不同机器建构的指令格式用于可用于本领域技术人员的目标机器的模拟的多种已知方式：Beausoleil等人的题为“Multiprocessor for Hardware Emulation”的美国专利证书第5,551,013号；及Scalzi等人的题为“Preprocessing of Stored Target Routines forEmulating Incompatible Instructions on a Target Processor”的美国专利证书第6,009,261号；及Davidian等人的题为“Decoding Guest Instruction to Directly AccessEmulation Routines that Emulate the Guest Instructions”的美国专利证书第5,574,873号；及Gorishek等人的题为“Symmetrical Multiprocessing Bus and Chipset Usedfor Coprocessor Support Allowing Non-Native Code to Run in a System”的美国专利证书第6,308,255号；及Lethin等人的题为“Dynamic Optimizing Object CodeTranslator for Architecture Emulation and Dynamic Optimizing Object CodeTranslation Method”的美国专利证书第6,463,582号；及Eric Traut的题为“Method forEmulating Guest Instructions on a Host Computer Through Dynamic Recompilationof Host Instructions”的美国专利证书第5,790,825号(前述专利证书中的每一个在此以其全文引用的方式并入本文中)；及许多其他专利证书。
在图13中，提供经模拟的主机计算机系统5092的一个示例，其模拟主机架构的主机计算机系统5000'。在经模拟的主机计算机系统5092中，主机处理器(CPU)5091为经模拟的主机处理器(或虚拟主机处理器)，且包含模拟处理器5093，其具有不同于主机计算机5000'的处理器5091的原生指令集架构的原生指令集架构。经模拟的主机计算机系统5092具有模拟处理器5093可存取的存储器5094。在示例实施例中，将存储器5094分割成主机计算机存储器5096部分及模拟例程5097部分。主机计算机存储器5096可用于根据主机计算机架构的经模拟的主机计算机5092的程序。模拟处理器5093执行不同于经模拟的处理器5091的原生指令的架构的经建构的指令集的原生指令，这些原生指令是自模拟例程存储器5097获得，且可通过使用在序列及存取/解码例程中获得的一个或多个指令自主机计算机存储器5096中的程序存取主机指令以用于执行，序列及存取/解码例程可解码所存取的主机指令以确定用于模拟所存取的主机指令的功能的原生指令执行例程。举例而言，针对主机计算机系统5000'的架构定义的其他设施可通过经建构的设施例程来模拟，包括诸如通用寄存器、控制寄存器、动态地址转译及I/O子系统支持及处理器高速缓冲存储器的设施。模拟例程还可利用可用于模拟处理器5093中的功能(诸如，通用寄存器及虚拟地址的动态转译)以改良模拟例程的性能。还可提供特殊硬件及卸载引擎以辅助处理器5093模拟主机计算机5000'的功能。
本文中所使用的术语仅用于描述特定实施例的目的，且并不意欲为本发明的限制。如本文中所使用，除非上下文另有清晰指示，否则单数形式“一”及“该”意欲也包括复数形式。应进一步理解，当术语“包含”用于此说明书中时，其指定所叙述特征、整数、步骤、操作、元件和/或组件之存在，但并不排除一个或多个其他特征、整数、步骤、操作、元件、组件和/或其群组之存在或添加。
以下权利要求中的所有构件或步骤加功能元件的对应结构、材料、动作及等效物(如果有的话)意欲包括用于结合如特别主张的其他所主张元件执行功能的任何结构、材料或动作。已出于说明及描述的目的呈现本发明的一个或多个方面的描述，但该描述并不意欲为详尽的或限于所揭示之形式下的本发明。在不脱离本发明的范畴及精神的情况下，许多修改及变化对于一般本领域技术人员将为显而易见的。选择并描述了实施例以便最佳地解释本发明的原理及实务应用，且使其他一般本领域技术人员能够针对具有如适合于所预期之特定用途的各种修改的各种实施例来理解本发明。
向量串指令
向量串设施
指令
除非另有指定，否则所有操作元为向量寄存器操作元。汇编器语法中的“V”指定向量操作元。
向量寻找任何相等
自左至右进行，比较第二操作元的每个不带正负号的二进位整数元素与第三操作元的每个不带正负号的二进位整数元素的相等性，且如果在M5字段中设定了零搜索标记，则视情况与零比较。
如果M5字段中的结果类型(RT)标记为零，则对于匹配第三操作元中的任一元素或视情况匹配零的第二操作元中的每一元素，将第一操作元中对应的元素的位位置设定为一，否则，将其设定为零。
如果M5字段中的结果类型(RT)标记为一，则将匹配第三操作元中的元素或零的第二操作元中的最左侧元素的字节索引存储在第一操作元的字节七中。
每一指令具有扩展的助忆符号区段，其描述推荐的扩展的助忆符号及其对应的机器汇编器语法。
程序设计注释：对于视情况设定条件码的所有指令，如果设定条件码，则性能可能劣化。
如果M5字段中的结果类型(RT)标记为一且未发现字节相等，或为零(如果设定了零搜索标记)，则将与向量中的字节的数目相等的索引存储在第一操作元的字节七中。
M4字段指定元素大小控制(ES)。ES控制指定向量寄存器操作元中的元素的大小。如果指定颠倒值，则识别到规范例外状况。
0-字节
1-半字组
2-字组
3至15-保留
M5字段具有以下格式：
如下定义M5字段的位：
·结果类型(RT)：如果为零，则每一所得元素为关于该元素的所有范围比较的掩码。如果为一，则将字节索引存储至第一操作元的字节七中，且将零存储在所有其他元素中。
·零搜索(ZS)：如果为一，则还将第二操作元的每一元素与零比较。
·条件码设定(CC)：如果为零，则不设定条件码且条件码保持不变。如果为一，则如以下段中所指定来设定条件码。
特殊条件
如果出现以下各者中的任一个，则识别规范例外状况且不采取其他行动：
1.M4字段含有自3至15的值。
2.M5字段的位0并非零。
所得条件码：
如果CC标记为零，则码保持不变。
如果CC标记为一，则如下来设定码：
0如果设定了ZS-位，则在第二操作元中比零低的索引元素中不存在匹配。
1第二操作元的一些元素匹配第三操作元中的至少一个元素。
2第二操作元的所有元素匹配第三操作元中的至少一个元素。
3第二操作元中无元素匹配第三操作元中的任何元素。
程序例外状况：
1具有DXC FE的数据，向量寄存器
·在未安装向量扩展设施的情况下的操作
·规范(保留的ES值)
·异动约束
扩展的助忆符号：
向量寻找元素相等
自左至右进行，将第二操作元的不带正负号的二进位整数元素与第三操作元的对应的不带正负号的二进位整数元素比较。如果两个元素相等，则将最左侧相等元素的第一字节的字节索引置放于第一操作元的字节七中。将零存储在第一操作元的剩余字节中。如果未发现字节相等，或如果未发现字节为零(如果设定了零比较)，则将与向量中的字节的数目相等的索引存储在第一操作元的字节七中。将零存储在剩余字节中。
如果在M5字段中设定了零搜索(ZS)位，则还比较第二操作元中的每一元素与零的相等性。如果在发现第二操作元及第三操作元的任何其他元素相等之前在第二操作元中寻找到零元素，则将发现为零的元素的第一字节的字节索引存储在第一操作元的字节七中，且将零存储在所有其他字节位置中。如果条件码设定(CC)标记为一，则将条件码设定为零。
M4字段指定元素大小控制(ES)。ES控制指定向量寄存器操作元中的元素的大小。如果指定颠倒值，则识别到规范例外状况。
0-字节
1-半字组
2-字组
3至15-保留
M5字段具有以下格式：
如下定义M5字段的位：
·保留：保留位0至1且位0至1必须为零。否则，识别到规范例外状况。
·零搜索(ZS)：如果为一，则还将第二操作元的每一元素与零比较。
·条件码设定(CC)：如果为零，则条件码保持不变。如果为一，则如在以下段中所指定来设定条件码。
特殊条件
如果出现以下各者中的任一个，则识别规范例外状况且不采取其他行动：
1.M4字段含有自3至15的值。
2.M5字段的位0至1并非零。
所得条件码：
如果将M5字段的位3设定为一，则如下设定码：
0如果设定了零比较位，则比较在具有比任何相等比较小的索引的元素中检测到第二操作元中的零元素。
1比较在一些元素中检测到第二操作元与第三操作元之间的匹配。如果设定了零比较位，则此匹配出现于具有小于或等于零比较元素的索引的元素中。
2--
3无元素比较起来相等。
如果M5字段的位3为零，则码保持不变。
程序例外状况：
·具有DXC FE的数据，向量寄存器
·在未安装向量扩展设施的情况下的操作
·规范(保留的ES值)
·异动约束
扩展的助忆符号：
程序设计注释：
1.对于任一元素大小，始终将字节索引存储至第一操作元中。举例而言，如果将元素大小设定为半字组且比较出第2个索引的半字组相等，则将存储字节索引4。
2.第三操作元不应含有具有零值的元素。如果第三操作元确实含有零且在任何其他相等比较之前与第二操作元中的零元素匹配，则设定条件码一，而不管零比较位设定。
向量寻找元素不相等
自左至右进行，将第二操作元的不带正负号的二进位整数元素与第三操作元的对应的不带正负号的二进位整数元素比较。如果两个元素不相等，则将最左侧不相等元素的字节索引置放于第一操作元的字节七中，且将零存储至所有其他字节。如果将M5字段中的条件码设定(CC)位设定为一，则设定条件码以指示哪一操作元较大。如果所有元素相等，则将等于向量大小的字节索引置放于第一操作元的字节七中，且将零置放于所有其他字节位置中。如果CC位为一，则设定条件码三。
如果在M5字段中设定了零搜索(ZS)位，则还比较第二操作元中的每一元素与零的相等性。如果在发现第二操作元的任一其他元素不相等之前在第二操作元中寻找到零元素，则将发现为零的元素的第一字节的字节索引存储在第一操作元的字节七中。将零存储在所有其他字节中，且设定条件码0。
M4字段指定元素大小控制(ES)。ES控制指定向量寄存器操作元中的元素的大小。如果指定颠倒值，则识别到规范例外状况。
0-字节
1-半字组
2-字组
3至15-保留
M5字段具有以下格式：
如下定义M5字段的位：
·零搜索(ZS)：如果为一，则还将第二操作元的每一元素与零比较。
·条件码设定(CC)：如果为零，则不设定条件码且条件码保持不变。如果为一，则如以下段中所指定来设定条件码。
特殊条件
如果出现以下各者中的任一个，则识别规范例外状况且不采取其他行动：
1.M4字段含有自3至15的值。
2.M5字段的位0至1并非零。
所得条件码：
如果将M5字段的位3设定为一，则如下设定码：
0如果设定了零比较位，则比较在比任何不相等比较低的索引元素中检测到两个操作元中的零元素
1检测到元素失配，且VR2中的元素小于VR3中的元素
2检测到元素失配，且VR2中的元素大于VR3中的元素
3所有元素比较起来相等，且如果设定了零比较位，则在第二操作元中未寻找到零元素。
如果M5字段的位3为零，则码保持不变。
程序例外状况：
·具有DXC FE的数据，向量寄存器
·在未安装向量扩展设施的情况下的操作
·规范(保留的ES值)
·异动约束
扩展的助忆符号：
向量串范围比较
自左至右进行，将第二操作元中的不带正负号的二进位整数元素与由第三操作元及第四操作元中的偶数－奇数对元素定义的值范围比较。结合来自第四操作元的控制值定义待执行的比较的范围。如果元素匹配由第三操作元及第四操作元指定的范围中的任一个，则将其视为匹配。
如果M6字段中的结果类型(RT)标记为零，则如果第一操作元中对应于第二操作元中正进行比较的元素的元素匹配这些范围中的任一个，则将该元素的位位置设定为一，否则，将其设定为零。
如果将M6字段中的结果类型(RT)标记设定为一，则第二操作元中匹配由第三操作元及第四操作元指定的范围中的任一个或零比较(如果将ZS标记设定为一)的第一元素的字节索引置放于第一操作元的字节七中，且将零存储在剩余字节中。如果无元素匹配，则将等于向量中的字节的数目的索引置放于第一操作元的字节七中，且将零存储在剩余字节中。
M6字段中的零搜索(ZS)标记，如果设定为一，则将第二操作元元素与零的比较添加至由第三操作元及第四操作元提供的范围。如果为在比任何其他真比较低的索引元素中的零比较，则将条件码设定为零。
这些操作元含有具有由M5字段中的元素大小控制指定的大小的元素。
第四操作元元素具有以下格式：
如果ES等于0：
如果ES等于1：
如果ES等于2：
如下定义第四操作元元素中的位：
·相等(EQ)：当为一时，进行相等性比较。
·大于(GT)：当为一时，执行大于比较。
·小于(LT)：当为一时，执行小于比较。
·保留所有其他位且所有其他位应为零以确保未来相容性。
可以任何组合使用这些控制位。如果这些位中无一个经设定，则比较将始终产生假结果。如果所有这些位经设定，则比较将始终产生真结果。
M5字段指定元素大小控制(ES)。ES控制指定向量寄存器操作元中的元素的大小。如果指定颠倒值，则识别到规范例外状况。
0-字节
1-半字组
2-字组
3至15-保留
M6字段具有以下格式：
如下定义M6字段的位：
·反转结果(IN)：如果为零，则继续进行与控制向量中的成对值的比较。如果为一，则反转在该等范围中的该等成对的比较的结果。
·结果类型(RT)：如果为零，则每一所得元素为关于该元素的所有范围比较的掩码。如果为一，则将索引存储至第一操作元的字节七中。将零存储在剩余字节中。
·零搜索(ZS)：如果为一，则还将第二操作元的每一元素与零比较。
·条件码设定(CC)：如果为零，则不设定条件码且条件码保持不变。如果为一，则如以下段中所指定来设定条件码。
特殊条件
如果出现以下各者中的任一个，则识别规范例外状况且不采取其他行动：
1.M4字段含有自3至15的值。
所得条件码：
0如果ZS＝1且在比任何比较低的索引元素中发现零
1发现比较
2--
3未发现比较
程序例外状况：
·具有DXC FE的数据，向量寄存器
·在未安装向量扩展设施的情况下的操作
·规范(保留的ES值)
·异动约束
扩展的助忆符号：
ES＝1，ZS＝0
VR1(a) RT＝0的结果
VR1(b) RT＝1的结果
将计数载入至块边界
将含有可能自第二操作元位置载入而不与指定块边界交叉的字节的数目的32-位不带正负号的二进位整数(覆盖于十六处)置放于第一操作元中。
将位移作为12-位不带正负号的整数对待。
第二操作元地址不用于寻址数据。
M3字段指定用于用信号向CPU通知关于块边界大小以计算载入的可能字节的数目的码。如果指定颠倒值，则识别到规范例外状况。
码边界
0 64-字节
1 128-字节
2 256-字节
3 512-字节
4 1K-字节
5 2K-字节
6 4K-字节
7至15保留
所得条件码：
0操作元一为十六
1--
2--
3操作元一小于十六
所得条件码：
程序例外状况：
·在未安装向量扩展设施的情况下的操作
·规范
程序设计注释：期望结合向量载入至块边界(VECTOR LOAD TO BLOCK BOUNDARY)使用将计数载入至块边界(LOAD COUNT TO BLOCK BOUNDARY)以确定载入的字节的数目。
自VR元素的向量载入GR
将第三操作元的具有由M4字段中的ES值指定的大小且通过第二操作元地址编索引的元素置放于第一操作元位置中。第三操作元为向量寄存器。第一操作元为通用寄存器。如果通过第二操作元地址指定的索引大于第三操作元中具有指定元素大小的最高编号的元素，则第一操作元中的数据为不可预测的。
如果向量寄存器元素小于双字组，则该元素在64-位通用寄存器中恰好对准，且零填充剩余位。
第二操作元地址不用于寻址数据；实情为，该地址的最右侧12个位用于指定元素在第二操作元内的索引。
M4字段指定元素大小控制(ES)。ES控制指定向量寄存器操作元中的元素的大小。如果指定颠倒值，则识别到规范例外状况。
0-字节
1-半字组
2-字组
3-双字组
4至15-保留不变。
所得条件码：码不变。
程序例外状况：
·具有DXC FE的数据，向量寄存器
·在未安装向量扩展设施的情况下的操作
·规范(保留的ES值)
·异动约束
扩展的助忆符号：
向量载入至块边界
以零索引字节元素开始，以来自第二操作元的字节载入第一操作元。如果遇到边界条件，则第一操作元的其余部分为不可预测的。未识别到关于未载入的字节的存取例外状况。
将针对VLBB的位移作为12-位不带正负号的整数对待。
M3字段指定用于用信号向CPU通知关于块边界大小以载入至块边界的码。如果指定颠倒值，则识别到规范例外状况。
码边界
0 64-字节
1 128-字节
2 256-字节
3 512-字节
4 1K-字节
5 2K-字节
6 4K-字节
7至15保留
所得条件码：码保持不变。
程序例外状况：
·存取(提取，操作元2)
·具有DXC FE的数据，向量寄存器
·在未安装向量扩展设施的情况下的操作
·规范(保留的块边界码)
·异动约束
程序设计注释：
1.在某些情况下，可经过块边界载入数据。然而，如果不存在关于彼数据的存取例外状况，则将仅发生此情形。
向量存储
将第一操作元中的128-位值存储至通过第二操作元指定的存储位置。将针对VST的位移作为12-位不带正负号的整数对待。
所得条件码：码保持不变。
程序例外状况：
·存取(存储，操作元2)
·具有DXC FE的数据，向量寄存器
·在未安装向量扩展设施的情况下的操作
·异动约束
具有长度的向量存储
自左至右进行，将来自第一操作元的字节存储在第二操作元位置处。指定第三操作元的通用寄存器含有32-位不带正负号的整数，该整数含有表示存储的最高索引字节的值。如果第三操作元含有大于或等于向量的最高字节索引的值，则存储第一操作元的所有字节。
仅识别到关于存储的字节的存取例外状况。
将针对具有长度的向量存储(VECTOR STORE WITH LENGTH)的位移作为12-位不带正负号的整数对待。
所得条件码：条件码保持不变。
程序例外状况：
·存取(存储，操作元2)
·具有DXC FE的数据，向量寄存器
·在未安装向量扩展设施的情况下的操作
·异动约束
RXB描述
所有向量指令具有在指令的位36至40中的字段，其标注为RXB。此字段含有用于所有向量寄存器指定的操作元的最高有效位。保留用于未通过指令指定的寄存器指定的位且应将其设定为零；否则，程序在未来无法相容地操作。将最高有效位串接至四-位寄存器指定的左侧以建立五-位向量寄存器指定。
如下定义该等位：
0.在指令的位8至11中用于向量寄存器指定的最高有效位。
1.在指令的位12至15中用于向量寄存器指定的最高有效位。
2.在指令的位16至19中用于向量寄存器指定的最高有效位。
3.在指令的位32至35中用于向量寄存器指定的最高有效位。
向量启用控制
如果将控制寄存器零中的向量启用控制(位46)及AFP寄存器控制(位45)皆设定为一，则可仅使用向量寄存器及指令。如果安装了向量设施且在未设定启用位的情况下执行向量指令，则识别到具有DXC FE十六进位的数据例外状况。如果未安装向量设施，则识别到操作例外状况。

Claims (12)

1.一种用于在中央处理单元中执行机器指令的方法，该方法包含以下步骤：
由处理器获得供执行的机器指令，该机器指令是根据计算机架构而定义以用于计算机执行，该机器指令包含：
至少一个操作码字段，其提供操作码，该操作码识别向量寻找元素不相等操作；
扩展字段，其用于指定一个或多个寄存器；
第一寄存器字段，其与该扩展字段的第一部分组合以指定所述一个或多个寄存器中的第一寄存器，该第一寄存器包含第一操作元；
第二寄存器字段，其与该扩展字段的第二部分组合以指定所述一个或多个寄存器中的第二寄存器，该第二寄存器包含第二操作元；
第三寄存器字段，其与该扩展字段的第三部分组合以指定所述一个或多个寄存器中的第三寄存器，该第三寄存器包含第三操作元，其中，所述扩展字段不同于所述第一寄存器字段、所述第二寄存器字段和所述第三及寄存器字段；
掩码字段，该掩码字段包含要在该机器指令的执行期间使用的一个或多个控制；以及
执行该机器指令，该执行包含：
确定该掩码字段是否包括零元素控制设定以指示对零元素的搜索；
基于该掩码字段包括该零元素控制设定以指示对零元素的该搜索，搜索该第二操作元以寻找零元素，该搜索提供空值索引，该空值索引包括在该搜索中寻找到的零元素的索引或未寻找到零元素的指示中的一个；
比较该第二操作元的一个或多个元素与该第三操作元的一个或多个元素的不等性，该比较提供比较索引，该比较索引包括基于该比较寻找到不相等元素的不相等元素的索引或基于该比较未寻找到不相等元素的无不等性的指示中的一个；
提供结果，该结果是基于是否执行对零元素的该搜索，其中该结果包括以下各者中的一个：
基于未执行对零元素的该搜索，该结果包括该比较索引；或
基于执行对零元素的该搜索，该结果包括该比较索引或该空值索引中的一个。
2.如权利要求1的方法，其中该结果是针对元素，该元素为零元素或不相等元素，且该方法进一步包含：
调整该结果，该调整包含对该结果执行至少一个操作以提供经调整的结果，该经调整的结果包含该元素的第一字节的字节索引；及
将该经调整的结果存储在该第一操作元中。
3.如权利要求2的方法，其中该机器指令进一步包含另一掩码字段，该另一掩码字段包括元素大小控制，该元素大小控制指定该第一操作元、该第二操作元或该第三操作元中的至少一个中的元素的大小，且其中该大小用于该调整中。
4.如权利要求1的方法，其中该结果包括指示该第二操作元的大小的值，且该方法进一步包含将该结果存储在该第一操作元中。
5.如权利要求1的方法，其中该掩码字段包含条件码设定控制，且其中该方法包含：
确定该条件码设定控制是否经设定；及
基于该条件码设定控制经设定，设定条件码以用于执行该机器指令。
6.如权利要求5的方法，其中该设定该条件码包含以下各者中的一个：
将该条件码设定为指示在比任何不相等比较低的索引元素中的零元素的检测的值；
将该条件码设定为指示失配元素的值，且该第二操作元的该失配元素小于该第三操作元的该失配元素；
将该条件码设定为指示失配元素的值，且该第二操作元的该失配元素大于该第三操作元的该失配元素；及
将该条件码设定为指示无失配的值，且基于该零元素控制经设定，未寻找到零元素。
7.如权利要求1的方法，其中该执行包含：在运行时间确定用于该比较的方向，其中该方向为自左至右或自右至左中的一个，且该确定包含通过该机器指令存取方向控制以确定该方向。
8.如权利要求1的方法，其中该第二操作元及该第三操作元包含N个字节，且其中该比较包含并行地比较该第二操作元的该N个字节与该第三操作元的该N个字节，且其中元素的大小包含一个字节、两个字节或四个字节中的一个。
9.如权利要求1的方法，其中该零元素的该索引包含字节索引，该字节索引为该零元素的第一字节的索引。
10.如权利要求1的方法，其中该不相等元素的该索引包含字节索引，该字节索引为该不相等元素的字节的索引。
11.如权利要求1的方法，其中包含在该空值索引或该比较索引中的至少一个中的未寻找到零元素的该指示或无不等性的该指示中的至少一个包括表示该第二操作元的大小的数字。
12.一种包括适于执行根据任一前述方法权利要求的方法的所有步骤的部件的系统。
CN201380014392.0A 2012-03-15 2013-03-07 用于在中央处理单元中执行机器指令的方法和系统 Active CN104169906B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US13/421,442 2012-03-15
US13/421,442 US9588762B2 (en) 2012-03-15 2012-03-15 Vector find element not equal instruction
PCT/IB2013/051810 WO2013136232A1 (en) 2012-03-15 2013-03-07 Vector find element not equal instruction

Publications (2)

Publication Number Publication Date
CN104169906A CN104169906A (zh) 2014-11-26
CN104169906B true CN104169906B (zh) 2017-03-29

Family

ID=49158806

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201380014392.0A Active CN104169906B (zh) 2012-03-15 2013-03-07 用于在中央处理单元中执行机器指令的方法和系统

Country Status (15)

Country Link
US (2) US9588762B2 (zh)
EP (1) EP2756415B1 (zh)
JP (1) JP6238242B2 (zh)
KR (1) KR101625315B1 (zh)
CN (1) CN104169906B (zh)
AU (1) AU2013233992B2 (zh)
CA (1) CA2866878C (zh)
HU (1) HUE027938T2 (zh)
IL (1) IL232813A (zh)
PT (1) PT2756415E (zh)
RU (1) RU2598814C2 (zh)
SG (1) SG11201404862RA (zh)
TW (1) TWI550510B (zh)
WO (1) WO2013136232A1 (zh)
ZA (1) ZA201407243B (zh)

Families Citing this family (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10318291B2 (en) * 2011-11-30 2019-06-11 Intel Corporation Providing vector horizontal compare functionality within a vector register
US9280347B2 (en) 2012-03-15 2016-03-08 International Business Machines Corporation Transforming non-contiguous instruction specifiers to contiguous instruction specifiers
US9715383B2 (en) 2012-03-15 2017-07-25 International Business Machines Corporation Vector find element equal instruction
US9454367B2 (en) 2012-03-15 2016-09-27 International Business Machines Corporation Finding the length of a set of character data having a termination character
US9459864B2 (en) 2012-03-15 2016-10-04 International Business Machines Corporation Vector string range compare
US9710266B2 (en) 2012-03-15 2017-07-18 International Business Machines Corporation Instruction to compute the distance to a specified memory boundary
US9459867B2 (en) 2012-03-15 2016-10-04 International Business Machines Corporation Instruction to load data up to a specified memory boundary indicated by the instruction
US9588762B2 (en) 2012-03-15 2017-03-07 International Business Machines Corporation Vector find element not equal instruction
US9454366B2 (en) 2012-03-15 2016-09-27 International Business Machines Corporation Copying character data having a termination character from one memory location to another
US9459868B2 (en) 2012-03-15 2016-10-04 International Business Machines Corporation Instruction to load data up to a dynamically determined memory boundary
US9268566B2 (en) 2012-03-15 2016-02-23 International Business Machines Corporation Character data match determination by loading registers at most up to memory block boundary and comparing
US9804840B2 (en) 2013-01-23 2017-10-31 International Business Machines Corporation Vector Galois Field Multiply Sum and Accumulate instruction
US9778932B2 (en) 2013-01-23 2017-10-03 International Business Machines Corporation Vector generate mask instruction
US9471308B2 (en) 2013-01-23 2016-10-18 International Business Machines Corporation Vector floating point test data class immediate instruction
US9823924B2 (en) 2013-01-23 2017-11-21 International Business Machines Corporation Vector element rotate and insert under mask instruction
US9715385B2 (en) 2013-01-23 2017-07-25 International Business Machines Corporation Vector exception code
US9513906B2 (en) 2013-01-23 2016-12-06 International Business Machines Corporation Vector checksum instruction
US9703721B2 (en) 2014-12-29 2017-07-11 International Business Machines Corporation Processing page fault exceptions in supervisory software when accessing strings and similar data structures using normal load instructions
US9569127B2 (en) 2014-12-29 2017-02-14 International Business Machines Corporation Computer instructions for limiting access violation reporting when accessing strings and similar data structures
US9715420B2 (en) 2015-01-21 2017-07-25 International Business Machines Corporation String dataflow error detection
US10540512B2 (en) * 2015-09-29 2020-01-21 International Business Machines Corporation Exception preserving parallel data processing of string and unstructured text
US10409613B2 (en) * 2015-12-23 2019-09-10 Intel Corporation Processing devices to perform a key value lookup instruction
CN107315563B (zh) * 2016-04-26 2020-08-07 中科寒武纪科技股份有限公司 一种用于执行向量比较运算的装置和方法
CN106201440B (zh) * 2016-06-28 2018-10-23 上海兆芯集成电路有限公司 字符串比较指令优化的中央处理单元以及其操作方法
US10175946B2 (en) * 2016-09-30 2019-01-08 International Business Machines Corporation Perform sign operation decimal instruction
US9785435B1 (en) * 2016-10-27 2017-10-10 International Business Machines Corporation Floating point instruction with selectable comparison attributes
EP3428792B1 (en) * 2017-07-10 2022-05-04 Arm Ltd Testing bit values inside vector elements
CN109299018B (zh) * 2018-08-15 2023-12-29 深圳拓邦股份有限公司 一种Flash存储器中历史数据的读取方法及装置
US11182165B2 (en) * 2018-11-19 2021-11-23 International Business Machines Corporation Skip-over offset branch prediction
US11327862B2 (en) 2019-05-20 2022-05-10 Micron Technology, Inc. Multi-lane solutions for addressing vector elements using vector index registers
US11340904B2 (en) 2019-05-20 2022-05-24 Micron Technology, Inc. Vector index registers
US11403256B2 (en) 2019-05-20 2022-08-02 Micron Technology, Inc. Conditional operations in a vector processor having true and false vector index registers
US11507374B2 (en) * 2019-05-20 2022-11-22 Micron Technology, Inc. True/false vector index registers and methods of populating thereof
TWI721715B (zh) * 2019-12-17 2021-03-11 英業達股份有限公司 基板管理控制器的壓力測試方法、系統、儲存媒體及裝置

Family Cites Families (96)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62276668A (ja) 1985-07-31 1987-12-01 Nec Corp ベクトルマスク演算制御ユニツト
US5073864A (en) 1987-02-10 1991-12-17 Davin Computer Corporation Parallel string processor and method for a minicomputer
US5222225A (en) 1988-10-07 1993-06-22 International Business Machines Corporation Apparatus for processing character string moves in a data processing system
JPH0831032B2 (ja) 1990-08-29 1996-03-27 三菱電機株式会社 データ処理装置
US5465374A (en) 1993-01-12 1995-11-07 International Business Machines Corporation Processor for processing data string by byte-by-byte
WO1994027215A1 (en) 1993-05-07 1994-11-24 Apple Computer, Inc. Method for decoding guest instructions for a host computer
EP0704073A1 (en) 1993-06-14 1996-04-03 Apple Computer, Inc. Method and apparatus for finding a termination character within a variable length character string or a processor
JPH0721034A (ja) 1993-06-28 1995-01-24 Fujitsu Ltd 文字列複写処理方法
US5509129A (en) 1993-11-30 1996-04-16 Guttag; Karl M. Long instruction word controlling plural independent processor operations
US6185629B1 (en) 1994-03-08 2001-02-06 Texas Instruments Incorporated Data transfer controller employing differing memory interface protocols dependent upon external input at predetermined time
US5551013A (en) 1994-06-03 1996-08-27 International Business Machines Corporation Multiprocessor for hardware emulation
DE69520350T2 (de) 1994-09-27 2001-08-09 Nippon Kokan Kk Galvanisiertes stahlblech und verfahren zur herstellung
US5790825A (en) 1995-11-08 1998-08-04 Apple Computer, Inc. Method for emulating guest instructions on a host computer through dynamic recompilation of host instructions
US5812147A (en) 1996-09-20 1998-09-22 Silicon Graphics, Inc. Instruction methods for performing data formatting while moving data between memory and a vector register file
TW343318B (en) * 1996-09-23 1998-10-21 Advanced Risc Mach Ltd Register addressing in a data processing apparatus
US5931940A (en) 1997-01-23 1999-08-03 Unisys Corporation Testing and string instructions for data stored on memory byte boundaries in a word oriented machine
AU746743B2 (en) * 1997-11-24 2002-05-02 British Telecommunications Public Limited Company Information management and retrieval
US6009261A (en) 1997-12-16 1999-12-28 International Business Machines Corporation Preprocessing of stored target routines for emulating incompatible instructions on a target processor
US6094695A (en) 1998-03-11 2000-07-25 Texas Instruments Incorporated Storage buffer that dynamically adjusts boundary between two storage areas when one area is full and the other has an empty data register
US6334176B1 (en) 1998-04-17 2001-12-25 Motorola, Inc. Method and apparatus for generating an alignment control vector
US6308255B1 (en) 1998-05-26 2001-10-23 Advanced Micro Devices, Inc. Symmetrical multiprocessing bus and chipset used for coprocessor support allowing non-native code to run in a system
US7100026B2 (en) 2001-05-30 2006-08-29 The Massachusetts Institute Of Technology System and method for performing efficient conditional vector operations for data parallel architectures involving both input and conditional vector values
US6463582B1 (en) 1998-10-21 2002-10-08 Fujitsu Limited Dynamic optimizing object code translator for architecture emulation and dynamic optimizing object code translation method
JP3564395B2 (ja) 1998-11-27 2004-09-08 松下電器産業株式会社 アドレス生成装置および動きベクトル検出装置
US6192466B1 (en) 1999-01-21 2001-02-20 International Business Machines Corporation Pipeline control for high-frequency pipelined designs
US8127121B2 (en) 1999-01-28 2012-02-28 Ati Technologies Ulc Apparatus for executing programs for a first computer architechture on a computer of a second architechture
US6189088B1 (en) 1999-02-03 2001-02-13 International Business Machines Corporation Forwarding stored dara fetched for out-of-order load/read operation to over-taken operation read-accessing same memory location
US6499116B1 (en) 1999-03-31 2002-12-24 International Business Machines Corp. Performance of data stream touch events
US6802056B1 (en) 1999-06-30 2004-10-05 Microsoft Corporation Translation and transformation of heterogeneous programs
US6381691B1 (en) 1999-08-13 2002-04-30 International Business Machines Corporation Method and apparatus for reordering memory operations along multiple execution paths in a processor
US6513109B1 (en) 1999-08-31 2003-01-28 International Business Machines Corporation Method and apparatus for implementing execution predicates in a computer processing system
US6449706B1 (en) 1999-12-22 2002-09-10 Intel Corporation Method and apparatus for accessing unaligned data
JP2001236249A (ja) 2000-02-24 2001-08-31 Nec Corp メモリ管理装置およびメモリ管理方法
US6625724B1 (en) 2000-03-28 2003-09-23 Intel Corporation Method and apparatus to support an expanded register set
US6349361B1 (en) 2000-03-31 2002-02-19 International Business Machines Corporation Methods and apparatus for reordering and renaming memory references in a multiprocessor computer system
US6701424B1 (en) 2000-04-07 2004-03-02 Nintendo Co., Ltd. Method and apparatus for efficient loading and storing of vectors
US6408383B1 (en) 2000-05-04 2002-06-18 Sun Microsystems, Inc. Array access boundary check by executing BNDCHK instruction with comparison specifiers
EP1368732B1 (en) 2000-10-18 2008-01-23 Koninklijke Philips Electronics N.V. Digital signal processing apparatus
US7487330B2 (en) 2001-05-02 2009-02-03 International Business Machines Corporations Method and apparatus for transferring control in a computer system with dynamic compilation capability
JP3900863B2 (ja) 2001-06-28 2007-04-04 シャープ株式会社 データ転送制御装置、半導体記憶装置および情報機器
US6839828B2 (en) 2001-08-14 2005-01-04 International Business Machines Corporation SIMD datapath coupled to scalar/vector/address/conditional data register file with selective subpath scalar processing mode
CA2356805A1 (en) * 2001-09-07 2003-03-07 International Business Machines Corporation Converting short branches to predicated instructions
US6907443B2 (en) 2001-09-19 2005-06-14 Broadcom Corporation Magnitude comparator
US6570511B1 (en) 2001-10-15 2003-05-27 Unisys Corporation Data compression method and apparatus implemented with limited length character tables and compact string code utilization
US20100274988A1 (en) 2002-02-04 2010-10-28 Mimar Tibet Flexible vector modes of operation for SIMD processor
US7089371B2 (en) 2002-02-12 2006-08-08 Ip-First, Llc Microprocessor apparatus and method for prefetch, allocation, and initialization of a block of cache lines from memory
US7441104B2 (en) 2002-03-30 2008-10-21 Hewlett-Packard Development Company, L.P. Parallel subword instructions with distributed results
US7373483B2 (en) 2002-04-02 2008-05-13 Ip-First, Llc Mechanism for extending the number of registers in a microprocessor
US7376812B1 (en) 2002-05-13 2008-05-20 Tensilica, Inc. Vector co-processor for configurable and extensible processor architecture
US6918010B1 (en) 2002-10-16 2005-07-12 Silicon Graphics, Inc. Method and system for prefetching data
US7103754B2 (en) 2003-03-28 2006-09-05 International Business Machines Corporation Computer instructions for having extended signed displacement fields for finding instruction operands
US20040215924A1 (en) 2003-04-28 2004-10-28 Collard Jean-Francois C. Analyzing stored data
US7035986B2 (en) 2003-05-12 2006-04-25 International Business Machines Corporation System and method for simultaneous access of the same line in cache storage
US20040250027A1 (en) 2003-06-04 2004-12-09 Heflinger Kenneth A. Method and system for comparing multiple bytes of data to stored string segments
US7610466B2 (en) 2003-09-05 2009-10-27 Freescale Semiconductor, Inc. Data processing system using independent memory and register operand size specifiers and method thereof
US7904905B2 (en) 2003-11-14 2011-03-08 Stmicroelectronics, Inc. System and method for efficiently executing single program multiple data (SPMD) programs
GB2411973B (en) 2003-12-09 2006-09-27 Advanced Risc Mach Ltd Constant generation in SMD processing
US20060095713A1 (en) 2004-11-03 2006-05-04 Stexar Corporation Clip-and-pack instruction for processor
JP4837305B2 (ja) 2005-05-10 2011-12-14 ルネサスエレクトロニクス株式会社 マイクロプロセッサ及びマイクロプロセッサの制御方法
US7421566B2 (en) * 2005-08-12 2008-09-02 International Business Machines Corporation Implementing instruction set architectures with non-contiguous register file specifiers
US7571269B2 (en) * 2005-08-25 2009-08-04 Silicon Image, Inc. Covert channel for conveying supplemental messages in a protocol-defined link for a system of storage devices
US9436468B2 (en) 2005-11-22 2016-09-06 Intel Corporation Technique for setting a vector mask
US8010953B2 (en) 2006-04-04 2011-08-30 International Business Machines Corporation Method for compiling scalar code for a single instruction multiple data (SIMD) execution engine
US7565514B2 (en) * 2006-04-28 2009-07-21 Freescale Semiconductor, Inc. Parallel condition code generation for SIMD operations
CN101097488B (zh) 2006-06-30 2011-05-04 2012244安大略公司 从接收的文本中学习字符片段的方法及相关手持电子设备
US9069547B2 (en) 2006-09-22 2015-06-30 Intel Corporation Instruction and logic for processing text strings
JP2008077590A (ja) 2006-09-25 2008-04-03 Toshiba Corp データ転送装置
US7536532B2 (en) 2006-09-27 2009-05-19 International Business Machines Corporation Merge operations of data arrays based on SIMD instructions
US7991987B2 (en) 2007-05-10 2011-08-02 Intel Corporation Comparing text strings
WO2008142669A1 (en) 2007-05-21 2008-11-27 Incredimail Ltd. Interactive message editing system and method
US20090063410A1 (en) 2007-08-29 2009-03-05 Nils Haustein Method for Performing Parallel Data Indexing Within a Data Storage System
US8001316B2 (en) * 2007-12-27 2011-08-16 Sandisk Il Ltd. Controller for one type of NAND flash memory for emulating another type of NAND flash memory
US7870339B2 (en) 2008-01-11 2011-01-11 International Business Machines Corporation Extract cache attribute facility and instruction therefore
US7895419B2 (en) 2008-01-11 2011-02-22 International Business Machines Corporation Rotate then operate on selected bits facility and instructions therefore
US7739434B2 (en) 2008-01-11 2010-06-15 International Business Machines Corporation Performing a configuration virtual topology change and instruction therefore
US7877582B2 (en) 2008-01-31 2011-01-25 International Business Machines Corporation Multi-addressable register file
EP2245529A1 (en) 2008-02-18 2010-11-03 Sandbridge Technologies, Inc. Method to accelerate null-terminated string operations
DK176835B1 (da) 2008-03-07 2009-11-23 Jala Aps Fremgangsmåde til skanning, medium indeholdende et program til udövelse af fremgangsmåden samt system til udövelse af fremgangsmåden
US8386547B2 (en) 2008-10-31 2013-02-26 Intel Corporation Instruction and logic for performing range detection
WO2010087144A1 (ja) 2009-02-02 2010-08-05 日本電気株式会社 並列比較選択演算装置、プロセッサ及び並列比較選択演算方法
JP5471082B2 (ja) 2009-06-30 2014-04-16 富士通株式会社 演算処理装置および演算処理装置の制御方法
US8595471B2 (en) 2010-01-22 2013-11-26 Via Technologies, Inc. Executing repeat load string instruction with guaranteed prefetch microcode to prefetch into cache for loading up to the last value in architectural register
JP2011212043A (ja) 2010-03-31 2011-10-27 Fujifilm Corp 医用画像再生装置および方法並びにプログラム
US20110314263A1 (en) 2010-06-22 2011-12-22 International Business Machines Corporation Instructions for performing an operation on two operands and subsequently storing an original value of operand
US8972698B2 (en) 2010-12-22 2015-03-03 Intel Corporation Vector conflict instructions
US9009447B2 (en) * 2011-07-18 2015-04-14 Oracle International Corporation Acceleration of string comparisons using vector instructions
US9459867B2 (en) 2012-03-15 2016-10-04 International Business Machines Corporation Instruction to load data up to a specified memory boundary indicated by the instruction
US9454367B2 (en) 2012-03-15 2016-09-27 International Business Machines Corporation Finding the length of a set of character data having a termination character
US9715383B2 (en) 2012-03-15 2017-07-25 International Business Machines Corporation Vector find element equal instruction
US9280347B2 (en) 2012-03-15 2016-03-08 International Business Machines Corporation Transforming non-contiguous instruction specifiers to contiguous instruction specifiers
US9454366B2 (en) 2012-03-15 2016-09-27 International Business Machines Corporation Copying character data having a termination character from one memory location to another
US9588762B2 (en) 2012-03-15 2017-03-07 International Business Machines Corporation Vector find element not equal instruction
US9459868B2 (en) 2012-03-15 2016-10-04 International Business Machines Corporation Instruction to load data up to a dynamically determined memory boundary
US9710266B2 (en) 2012-03-15 2017-07-18 International Business Machines Corporation Instruction to compute the distance to a specified memory boundary
US9268566B2 (en) 2012-03-15 2016-02-23 International Business Machines Corporation Character data match determination by loading registers at most up to memory block boundary and comparing
US9459864B2 (en) 2012-03-15 2016-10-04 International Business Machines Corporation Vector string range compare

Also Published As

Publication number Publication date
KR101625315B1 (ko) 2016-05-27
JP2015514244A (ja) 2015-05-18
RU2598814C2 (ru) 2016-09-27
RU2014118857A (ru) 2015-11-20
US20130246751A1 (en) 2013-09-19
US9588762B2 (en) 2017-03-07
CA2866878A1 (en) 2013-09-19
ZA201407243B (en) 2021-05-26
AU2013233992B2 (en) 2016-05-26
CA2866878C (en) 2020-04-14
AU2013233992A1 (en) 2014-09-11
US20130246759A1 (en) 2013-09-19
IL232813A (en) 2017-07-31
EP2756415B1 (en) 2015-10-07
KR20140107339A (ko) 2014-09-04
TWI550510B (zh) 2016-09-21
HUE027938T2 (en) 2016-11-28
TW201401167A (zh) 2014-01-01
WO2013136232A1 (en) 2013-09-19
US9588763B2 (en) 2017-03-07
SG11201404862RA (en) 2014-09-26
CN104169906A (zh) 2014-11-26
IL232813A0 (en) 2014-07-31
EP2756415A4 (en) 2014-09-03
JP6238242B2 (ja) 2017-11-29
PT2756415E (pt) 2015-11-19
EP2756415A1 (en) 2014-07-23

Similar Documents

Publication Publication Date Title
CN104169906B (zh) 用于在中央处理单元中执行机器指令的方法和系统
CN104169907B (zh) 向量寻找元素相等指令
CN104170259B (zh) 用于判定一组数据的长度的方法和系统
CN104169869B (zh) 比较具有终止字符的字符数据集
CN104185839B (zh) 将数据载入寄存器的方法和系统
CN104205067B (zh) 将数据载入直到由指令所指示的指定存储器边界的指令
CN104185872B (zh) 用于在中央处理单元中执行机器指令的方法和系统
CN104169870B (zh) 用于复制数据集的方法和计算机系统
CN104169877B (zh) 将不相邻指令区分符变换为相邻指令区分符
CN104169868B (zh) 用于在中央处理单元中执行机器指令的方法和系统
CN104937542B (zh) 向量校验和指令
CN104956323B (zh) 向量伽罗瓦域乘法求和与累加指令
CN104956319B (zh) 向量浮点测试数据类立即指令
CN104937543B (zh) 向量元素旋转和掩码下插入指令
CN104956364A (zh) 向量异常码
CN104937538A (zh) 向量生成掩码指令
CN108369573A (zh) 用于设置多个向量元素的操作的指令和逻辑
CN108369510A (zh) 用于以无序加载的置换的指令和逻辑
CN108369512A (zh) 用于置换序列的指令和逻辑
AU2012373736B2 (en) Instruction to compute the distance to a specified memory boundary

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant