JP6113179B2 - マルチメディア通信システムにおける準巡回低密度パリティ検査符号送受信装置及び方法 - Google Patents

マルチメディア通信システムにおける準巡回低密度パリティ検査符号送受信装置及び方法 Download PDF

Info

Publication number
JP6113179B2
JP6113179B2 JP2014540953A JP2014540953A JP6113179B2 JP 6113179 B2 JP6113179 B2 JP 6113179B2 JP 2014540953 A JP2014540953 A JP 2014540953A JP 2014540953 A JP2014540953 A JP 2014540953A JP 6113179 B2 JP6113179 B2 JP 6113179B2
Authority
JP
Japan
Prior art keywords
parity check
check matrix
matrix
row
permutation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2014540953A
Other languages
English (en)
Other versions
JP2014535240A (ja
Inventor
ヒュン−コ・ヤン
スン−ヘ・ファン
セホ・ミュン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of JP2014535240A publication Critical patent/JP2014535240A/ja
Application granted granted Critical
Publication of JP6113179B2 publication Critical patent/JP6113179B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
    • H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
    • H03M13/1148—Structural properties of the code parity-check or generator matrix
    • H03M13/116—Quasi-cyclic LDPC [QC-LDPC] codes, i.e. the parity-check matrix being composed of permutation or circulant sub-matrices
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/61—Aspects and characteristics of methods and arrangements for error correction or error detection, not provided for otherwise
    • H03M13/611—Specific encoding aspects, e.g. encoding by means of decoding
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/61—Aspects and characteristics of methods and arrangements for error correction or error detection, not provided for otherwise
    • H03M13/615—Use of computational or mathematical techniques
    • H03M13/616—Matrix operations, especially for generator matrices or check matrices, e.g. column or row permutations
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/61—Aspects and characteristics of methods and arrangements for error correction or error detection, not provided for otherwise
    • H03M13/618—Shortening and extension of codes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/63—Joint error correction and other techniques
    • H03M13/635—Error control coding in combination with rate matching
    • H03M13/6362—Error control coding in combination with rate matching by puncturing
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/65—Purpose and implementation aspects
    • H03M13/6508—Flexibility, adaptability, parametrability and configurability of the implementation
    • H03M13/6516—Support of multiple code parameters, e.g. generalized Reed-Solomon decoder for a variety of generator polynomials or Galois fields
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/65—Purpose and implementation aspects
    • H03M13/6522—Intended application, e.g. transmission or communication standard
    • H03M13/6544—IEEE 802.16 (WIMAX and broadband wireless access)
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0041—Arrangements at the transmitter end
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
    • H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
    • H03M13/1148—Structural properties of the code parity-check or generator matrix
    • H03M13/1171—Parity-check or generator matrices with non-binary elements, e.g. for non-binary LDPC codes

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Probability & Statistics with Applications (AREA)
  • Theoretical Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Computational Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Mathematical Analysis (AREA)
  • Mathematical Optimization (AREA)
  • Pure & Applied Mathematics (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Algebra (AREA)
  • Computing Systems (AREA)
  • Signal Processing (AREA)
  • Error Detection And Correction (AREA)

Description

本発明は、マルチメディア通信システムにおける準巡回(quasi-cyclic)低密度パリティ検査(ＬＤＰＣ)符号を送受信する装置及び方法に関するもので、特に多様な符号語長及び符号化率をサポートする準巡回ＬＤＰＣ符号の送受信装置及び方法に関する。
マルチメディア通信システム、例えばＭＰＥＧ(Moving Picture Experts Group)メディア転送(以下、ＭＭＴ)システムは、 ＨＤ(High Definition)コンテンツ、ＵＨＤ(Ultra High Definition)コンテンツのような大容量コンテンツを多様に提供する。さらに、これらコンテンツの多様化と特に大容量コンテンツの増加により、データ輻輳(data congestion）が重大な問題となっている。データ輻輳の結果、信号送信装置により送信されるコンテンツは、信号受信装置に全く送信されず、コンテンツの一部はルート上で損失される。
一般に、データは、パケット単位で伝送され、それによってデータの損失は、送信パケット単位で発生する。例えば、ネットワーク上で送信パケットが損失される場合、信号受信装置は、損失された送信パケットを受信できないので、損失された送信パケット内のデータがわからない。その結果、オーディオの品質低下、ビデオの画質劣化、ビデオの画面割れ、字幕欠落、及びファイルの損失のような不便さが発生する。
したがって、ＭＭＴシステムは、チャンネル状態に従ってネットワーク上で発生し得る誤りによる情報データの損失を減少させるために、多様な誤り制御方式(error-control scheme)を使用して全体システムの信頼度を向上させることができる。誤り制御方式のうちの代表的な例は、アプリケーション階層-順方向誤り訂正(ＡＬ-ＦＥＣ)方式である。
しかしながら、ＭＭＴシステムのようなマルチメディア通信システムは、サービスにより要求される符号化率(code rate)及び遅延時間によって異なる符号語長と符号化率をサポートする順方向誤り訂正(ＦＥＣ)符号の使用を要求する。
さらに、一般的なＡＬ-ＦＥＣ方式を使用する場合、信号送信及び受信装置は、符号語長と符号化率によって異なるＦＥＣ符号を使用しなければならないので、ＭＭＴシステムの複雑度が増加する。その結果、この増加する複雑度によってＭＭＴシステムの実現に困難さがあるという問題点を有する。
したがって、本発明は、上記した従来技術の問題点に鑑みてなされたものであって、その目的は、マルチメディア通信システムにおける準巡回ＬＤＰＣ符号の送受信装置及び方法を提供することにある。
本発明の他の目的は、マルチメディア通信システムにおいて、多様な符号語長をサポートする準巡回ＬＤＰＣ符号の送受信装置及び方法を提供することにある。
本発明の他の目的は、マルチメディア通信システムにおいて、多様な符号化率をサポートする準巡回ＬＤＰＣ符号の送受信装置及び方法を提供することにある。
さらに、本発明の目的は、マルチメディア通信システムにおいて、スケーリング(scaling)方式及び短縮(shortening)方式を使用して多様な符号語長をサポートする準巡回ＬＤＰＣ符号の送受信装置及び方法を提供することにある。
本発明の他の目的は、マルチメディア通信システムにおいて、行分離方式、行結合(row merge)方式、及びパンクチャリング(puncturing)方式のうちいずれか一つを使用して多様な符号化率をサポートする準巡回ＬＤＰＣ符号の送受信装置及び方法を提供することにある。
上記のような目的を達成するために、本発明の一態様によれば、マルチメディア通信システムにおける信号送信装置が提供される。この信号送信装置は、準巡回低密度パリティ検査(ＬＤＰＣ)符号を生成する準巡回ＬＤＰＣ符号生成器と、準巡回ＬＤＰＣ符号を信号受信装置に送信する送信器とを含み、準巡回ＬＤＰＣ符号は、親パリティ検査行列に対してスケーリング動作、行分離動作、及び行結合動作のうちいずれか一つを実行して生成される子パリティ検査行列を用いて情報語ベクトルを符号化して生成され、スケーリング動作は子パリティ検査行列のサイズを決定する動作であり、行分離動作は親パリティ検査行列に含まれる行の各々が分離される動作であり、行結合動作は親パリティ検査行列に含まれる行が結合される動作である。
本発明の他の態様によれば、マルチメディア通信システムにおける信号受信装置が提供される。この信号受信装置は、準巡回低密度パリティ検査(ＬＤＰＣ)符号を受信する受信器と、準巡回ＬＤＰＣ符号を復号化して情報語ベクトルを回復するＬＤＰＣ符号デコーダとを含み、準巡回ＬＤＰＣ符号は、親パリティ検査行列に対してスケーリング動作、行分離動作、及び行結合動作のうちいずれか一つを実行して生成された子パリティ検査行列を用いて情報語ベクトルを符号化して生成され、スケーリング動作はパリティ検査行列のサイズが決定される動作であり、行分離動作は親パリティ検査行列に含まれる行の各々が分離される動作であり、行結合動作は親パリティ検査行列に含まれる行が結合される動作である。
また、本発明の他の態様によれば、マルチメディア通信システムにおける信号送信装置により準巡回低密度パリティ検査(ＬＤＰＣ)符号を送信する方法が提供される。その方法は、準巡回ＬＤＰＣ符号を生成するステップと、準巡回ＬＤＰＣ符号を信号受信装置に送信するステップとを有し、準巡回ＬＤＰＣ符号は、親パリティ検査行列に対してスケーリング動作、行分離動作、及び行結合動作のうちいずれか一つを実行して生成される子パリティ検査行列を用いて情報語ベクトルを符号化して生成され、スケーリング動作は子パリティ検査行列のサイズを決定する動作であり、行分離動作は親パリティ検査行列に含まれる行の各々が分離される動作であり、行結合動作は親パリティ検査行列に含まれる行が結合される動作である。
さらに、本発明の他の態様によれば、マルチメディア通信システムにおける信号受信装置により準巡回低密度パリティ検査(ＬＤＰＣ)符号を受信する方法が提供される。その方法は、準巡回ＬＤＰＣ符号を受信するステップと、準巡回ＬＤＰＣ符号を復号化して情報語ベクトルを回復するステップとを有し、準巡回ＬＤＰＣ符号は、親パリティ検査行列に対してスケーリング動作、行分離動作、及び行結合動作のうちいずれか一つを実行して生成された子パリティ検査行列を用いて情報語ベクトルを符号化して生成され、スケーリング動作はパリティ検査行列のサイズが決定される動作であり、行分離動作は親パリティ検査行列に含まれる行の各々が分離される動作であり、行結合動作は前記親パリティ検査行列に含まれる行が結合される動作である。
本発明は、マルチメディア通信システムにおける多様な符号語長及び符号化率をサポートする準巡回ＬＤＰＣ符号の送受信が可能である効果を有する。また、マルチメディア通信システムにおいて、スケーリング方式と短縮方式を使用して多様な符号語長をサポートし、行分離方式又は行結合方式、及びパンクチャリング方式を使用して多様な符号化率をサポートする準巡回ＬＤＰＣ符号の符号化及び復号化が可能である効果を有する。
本発明の上記及び他の様相、特徴、及び利点は、以下のような添付図面とともに続く詳細な説明から、より明白になるはずである。
本発明の実施形態によるＭＭＴシステムにおける信号送信装置に含まれる準巡回ＬＤＰＣ符号生成器を示すブロック構成図である。 本発明の一実施形態によるパリティ検査行列生成器を示すブロック構成図である。 本発明の一実施形態による行分離プロセスを概略的に示す図である。 本発明の一実施形態による行結合プロセスを概略的に示す図である。 本発明の一実施形態による準巡回ＬＤＰＣエンコーダを示すブロック構成図である。 本発明の一実施形態によるＭＭＴシステムにおける信号受信装置に含まれる準巡回ＬＤＰＣ符号デコーダを示すブロック構成図である。 本発明の実施形態によるＭＭＴシステムにおいて、信号送信装置に含まれる準巡回ＬＤＰＣ符号生成器の動作プロセスを示すフローチャートである。 本発明の一実施形態によるＭＭＴシステムにおいて、信号受信装置に含まれる準巡回ＬＤＰＣ符号デコーダの動作プロセスを示すフローチャートである。
以下、本発明の望ましい実施形態を添付の図面を参照して詳細に説明する。
したがって、本発明の実施形態では、理解を助けるために多様で詳細な説明を含む。しかしながら、これら詳細な説明は、ほとんど典型的な例として考えられる。また、本発明の範囲及び精神を逸脱することなく、以下に説明される本発明の様々な変形及び変更が可能であることは、当該技術分野における通常の知識を持つ者には明らかである。なお、公知の機能または構成に関する具体的な説明は、明瞭性と簡潔性のために省略する。
本発明の実施形態は、ＭＰＥＧ ＭＭＴシステムを参照して説明するが、本発明は、ＬＴＥ(Long-Term Evolution)移動通信システム、ＬＴＥ-Ａ(Long-Term Evolution Advanced)移動通信システム、及びＩＥＥＥ(Institute of Electrical and Electronics Engineers)８０２．１６ｍ通信システムのうちいずれか一つに応用できることは、当該技術分野における通常の知識を有する者には明らかである。
図１は、本発明の実施形態によるＭＭＴシステムにおいて、信号受信装置に含まれる準巡回ＬＤＰＣ符号生成器を示すブロック構成図である。
図１を参照すると、準巡回ＬＤＰＣ符号生成器は、準巡回ＬＤＰＣエンコーダ１１１とパリティ検査行列生成器１１３を含む。情報語ベクトルは、準巡回ＬＤＰＣエンコーダ１１１に入力される。情報語ベクトルは、ｋ個の情報シンボルを含む。また、(ｋ，ｎ，ｍ)個の情報を含む制御情報は、準巡回ＬＤＰＣエンコーダ１１１に入力される。ここで、ｋは、情報語ベクトルに含まれる情報語シンボルの個数を示し、ｎは、符号語ベクトル、すなわち準巡回ＬＤＰＣ符号語ベクトルに含まれる符号語シンボル、すなわち準巡回ＬＤＰＣ符号語シンボルの個数を示し、ｍは、パリティベクトルに含まれるパリティシンボルの個数を示す。
また、パリティ検査行列生成器１１３は、制御情報を受信し、制御情報に基づいて予め格納されている基底行列(base matrix)をパリティ検査行列に変換して準巡回ＬＤＰＣエンコーダ１１１に出力する。
準巡回ＬＤＰＣエンコーダ１１１は、受信された制御情報及び変換されたパリティ検査行列を用いて情報語ベクトルを準巡回ＬＤＰＣ符号化して準巡回ＬＤＰＣ符号語ベクトルを生成する。
図１では、パリティ検査行列生成器１１３がパリティ検査行列を生成して準巡回ＬＤＰＣエンコーダ１１１に出力する場合を示すが、準巡回ＬＤＰＣエンコーダ１１１は、パリティ検査行列を予め格納してもよく、この場合、パリティ検査行列生成器１１３は利用されない。
また、図１では、制御情報が外部から準巡回ＬＤＰＣエンコーダ１１１とパリティ検査行列生成器１１３に入力される場合を示すが、準巡回ＬＤＰＣエンコーダ１１１とパリティ検査行列生成器１１３は、予め制御情報を格納している場合、外部から制御情報を受信する必要がないことはもちろんである。
さらに、図１には準巡回ＬＤＰＣエンコーダ１１１とパリティ検査行列生成器１１３が別途のユニットとして示されているが、準巡回ＬＤＰＣエンコーダ１１１とパリティ検査行列生成器１１３は、単一ユニッに組み込まれることも可能である。
図示されていないが、信号送信装置は、準巡回ＬＤＰＣ符号生成器と送信器を含み、準巡回ＬＤＰＣ符号生成器と送信器は単一ユニットに組み込まれ得る。
図２は、本発明の一実施形態によるパリティ検査行列生成器を示すブロック構成図である。
図２を参照すると、パリティ検査行列生成器１１３は、親(parent)パリティ検査行列生成部２１１、パリティ検査行列生成部２１３、及び変換情報生成部２１５を含む。親パリティ検査行列生成部２１１は、内部格納部から親パリティ検査行列を読み取り、あるいは所定の方式で親パリティ検査行列を生成してパリティ検査行列生成部２１３に出力する。
本発明の一実施形態により、親パリティ検査行列Ｑは、基底行列Ｂを用いて生成され、この基底行列Ｂは、Ｋ個の列とＭ個の行を含み、Ｋ個の列の各々は、情報シンボルブロックに対応する。この基底行列Ｂに含まれる各エレメントは、‘０’又は‘１’の値を有し、Ｍ個の行の各々の‘１’の値を有するエレメントの位置は、式(１)に示すように、シーケンスとして示される。
Figure 0006113179
式(１)において、ｊは列インデックスを表し、ｉは行インデックスを表し、Ｒｉは、基底行列Ｂで１の値を有するエレメントの位置を表すシーケンスを意味し、Ｂi,jは、基底行列Ｂに含まれるエレメントを表し、ｒi,Di-1は、Ｒｉに含まれるエレメントを表す。Ｄiは、ｉ番目の行の次数を示す。
基底行列Ｂが１０個の列と４個の行を含む場合、基底行列Ｂは、式(２)に示すように表示される。
Figure 0006113179
式(２)において、Ｒ０〜Ｒ３の各々は、式(３)に示すように表示される。
Figure 0006113179
親パリティ検査行列Ｑは、Ｋ×Ｌ個の列とＭ×Ｌ個の行を含み、基底行列Ｂに含まれる各エレメントＢi,jをＬ×Ｌの置換行列(permutation matrix)とＬ×Ｌのゼロ行列のうち一つに代替して生成される。Ｌ×Ｌの置換行列は、式(４)に示すように表示され、Ｌ×Ｌのゼロ行列は、式(５)に示すように表示される。
Figure 0006113179
式(４)において、Ｐは指数を表し、Ｐ＝０である場合、関連した置換行列は単位行列(identity matrix)であり、Ｐ＝−１である場合、関連した置換行列はゼロ行列である。
Figure 0006113179
例えば、親パリティ検査行列Ｑは、式(６)に示すように表示される。
Figure 0006113179
式(６)において、各置換行列は、式(７)に示すように表示される。
Figure 0006113179
式(７)において、Ｐi,jは、基底行列Ｂに含まれるｉ番目の行とｊ番目の列が交差する位置に配列される置換行列の指数を表す。
式(６)に示した親パリティ検査行列に含まれる置換行列の各々の位置及び指数は、式(８)に示すように、シーケンスとして表示できる。
Figure 0006113179
式(８)において、Ｔiは、親パリティ検査行列で置換行列が配列される位置を表すシーケンスを意味し、ｔi,Di-1は、親パリティ検査行列Ｑに含まれる置換行列のうちｉ番目の行に含まれる置換行列の位置を表し、ｅi,Di-1は、該当位置、すなわちｔi,Di-1が表す位置に配列される置換行列の指数を意味する。
Ｔ0〜Ｔ3の各々は、式(９)に示すように表示される。
Figure 0006113179
親パリティ検査行列生成部２１１は、基底行列Ｂを内部格納部から読み取り、あるいは所定の方式で基底行列Ｂを生成する。
上記したように、親パリティ検査行列生成部２１１により生成される親パリティ検査行列は、情報シンボルベクトルに対応する列、すなわち情報部分のみを含む。
変換情報生成部２１５は、制御情報を入力し、変換情報を生成してパリティ検査行列生成部２１３に出力する。この変換情報は、スケーリング係数(scaling factor)、行分離係数、又は行結合係数、及び行分離パターン又は行結合パターンを含むことができる。変換情報が行分離係数を含む場合、行分離パターンは、変換情報に含まれる。
変換情報が行結合係数を含む場合、行結合パターンは、変換情報に含まれる。行分離パターン及び行結合パターンが多様なフォーマットで実現できることは、当業者には理解できることである。
スケーリング係数Ｓ１は、パリティ検査行列生成部２１３により生成されるパリティ検査行列のサイズを決定するために使用される。すなわち、スケーリング係数Ｓ１は、親パリティ検査行列Ｑに含まれる置換行列及びゼロ行列のサイズを変えるために使用される。ここで、Ｓ１は、Ｋ≦(Ｋ×Ｌ)/Ｓ１を満たす最大整数であり、このとき、Ｓ１＝２ａであり、“ａ”は、Ｋ≦(Ｋ×Ｌ)/Ｓ１を満たす最小整数を表す。
親パリティ検査行列Ｑに含まれる置換行列及びゼロ行列のサイズがＬ×Ｌである場合、パリティ検査行列生成部２１３により生成されるパリティ検査行列のサイズは、スケーリング係数Ｓ１によるＬ’×Ｌ’である。ここで、Ｌ’＝Ｌ/Ｓ１である。
行分離係数Ｓ２は、パリティ検査行列生成部２１３がパリティ検査行列を生成する場合、親パリティ検査行列に含まれる行を分離するために使用される。ここで、Ｓ２＝２ｂである場合、Ｓ２＝ｃｅｉｌ(ｍ/((Ｍ×Ｌ)/Ｓ１))であり、ｂは、２ｂ≧ｃｅｉｌ(ｍ/((Ｍ×Ｌ)/Ｓ１))を満たす最大整数を意味する。
例えば、行分離係数Ｓ２が２である場合、親パリティ検査行列に含まれる各行は、２個の行に分離される。
図３は、本発明の実施形態による行分離プロセスを示す。
図３を参照すると、親パリティ検査行列が式(６)に示すように、行分離係数Ｓ２が２である場合、親パリティ検査行列に含まれる第１の行３１１は、２個の行３１３に分離される。図３において、Ｃ０〜Ｃ９は、第１の行３１１に含まれる各行のエレメントのインデックスであり、Ｃ’０〜Ｃ’９は、２個の行３１３に含まれるエレメントの各行のインデックスである。
基底行列に対して行分離動作及びスケーリング動作を遂行して生成された行列は、基底行列に対してスケーリング動作を遂行して生成された親パリティ検査行列に行分離動作を遂行して生成される行列と同一である。したがって、行分離パターンは、行分離された基底行列又は行分離された親パリティ検査行列を用いて表現できる。
１個の行をｎ個の行に分離する条件は、式(１０)に示される。
Figure 0006113179
式(１０)を満たす場合、１個の行はｎ個の行に分離される。すなわち、１個の行は、式(１１)に示すようにｎ個の行に分離される。
Figure 0006113179
行結合係数Ｓ３は、パリティ検査行列生成部２１３がパリティ検査行列を生成する場合、親パリティ検査行列に含まれる行の結合に使用される。ここで、Ｓ３＝ｃｅｉｌ(((Ｍ×Ｌ)/Ｓ１)/ｍ))であり、Ｓ３＝２ｃであり、ｃは、２ｃ≧ｃｅｉｌ((((Ｍ×Ｌ)/Ｓ１)/ｍ))を満たす最大整数を意味する。
例えば、行結合係数Ｓ３が２である場合、親パリティ検査行列に含まれる行は、２個の行単位で結合される。
図４は、本発明の実施形態による行結合プロセスを示す。
図４を参照すると、親パリティ検査行列が式(６)に示すように、行結合係数Ｓ３が３である場合、親パリティ検査行列に含まれる第１の行及び第２の行４１１は、１個の行４１３に結合される。図４で、Ｃ０〜Ｃ９は、第１の行及び第２の行４１１に含まれる各行のエレメントのインデックスであり、Ｃ’０〜Ｃ’９は、１個の行４１３に含まれる各行のエレメントのインデックスである。
基底行列に対して行結合動作及びスケーリング動作を遂行して生成された行列は、基底行列にスケーリング動作を遂行して生成される親パリティ検査行列に行結合動作を遂行して生成された行列と同一である。したがって、行結合パターンは、行結合された基底行列又は行結合された親パリティ検査行列を用いて表現できる。
ｎ個の行を１個の行に結合する条件は、式(１２)に示すように表示される。
Figure 0006113179
式(１２)に示す条件を満たす場合、ｎ個の行は、１個の行に結合される。すなわち、ｎ個の行は、式(１３)に示すように１個の行に結合される。
Figure 0006113179
行分離係数による行分離動作が実行される場合、行結合係数による行結合動作は実現されない。行結合係数による行係数動作が実行される場合、行分離係数による行分離動作は実行されない。
パリティ検査行列が行結合係数又は行分離係数により生成される場合、パリティ検査行列に含まれる各置換行列の位置と指数は、式(１４)に示すように表示される。
Figure 0006113179
パリティ検査行列生成部２１３は、親パリティ検査行列生成部２１１から出力される親パリティ検査行列を変換情報生成部２１５から出力される変換情報を用いてパリティ検査行列に変換する。
パリティ検査行列生成部２１３により生成されるパリティ検査行列がＨである場合、パリティ検査行列Ｈは、ＨIとＨPを含み、ＨIは情報語ベクトルに対応する行列であり、ＨPはパリティベクトルに対応する行列である。ＨIは、親パリティ検査行列生成部２１１により生成される親パリティ検査行列、及び準巡回行列である。ここで、ＨPは、符号化行列であり、Ｍ’×Ｌ’個の列とＭ’×Ｌ’個の行を含む。ここで、ＨPは、準巡回行列である必要がなく、式(１５)に示すようにビット単位デュアル対角(アキュムレータ)行列のうちいずれか一つであり、式(１６)に示すようにブロック単位デュアル対角行列であり、式(１７)に示すようにＩＥＥＥ８０２.１６ｅ通信システムで使用される準巡回ブロックＬＤＰＣ(ＢＬＤＰＣ)行列であり得る。
Figure 0006113179
Figure 0006113179
Figure 0006113179
情報語ベクトルがｋ個のシンボルを含み、パリティベクトルがｍ個のパリティシンボルを含む場合、パリティ検査行列生成部２１３は、親パリティ検査行列Ｑに含まれる置換行列及びゼロ行列を、ｌ×ｌ(ｌ＝Ｌ/Ｓ１)置換行列とｌ×ｌ(ｌ＝Ｌ/Ｓ１)ゼロ行列に置き換えられる。置き換えられた置換行列は、式(１８)に示される。
Figure 0006113179
パリティ検査行列生成部２１３は、行分離係数Ｓ２に基づき、置き換えられた置換行列及びゼロ行列を含む変換された親パリティ検査行列に含まれる各ブロック行を分離し、あるいは行結合係数Ｓ３に基づき、変換された親パリティ検査行列に含まれるブロック行を結合することによって、Ｍ個のブロック行を含むＨIを生成する。
パリティ検査行列生成部２１３は、ＨI及びＨPを結合して式(１９)に示すようにパリティ検査行列を生成する。
Figure 0006113179
式(１９)において、ＨPは、Ｍ’×ｌ行とＭ’×ｌ列を含む。
置換行列は、式（２０）に表される。
Figure 0006113179
また、図２では、親パリティ検査行列生成部２１１が親パリティ検査行列を生成し、変換情報生成部２１５が変換情報を生成し、パリティ検査行列生成部２１３が親パリティ検査行列と変換情報を用いてパリティ検査行列を生成する場合を示すが、パリティ検査行列生成部２１３は、親パリティ検査行列と変換情報を予め格納し、この場合、親パリティ検査行列生成部２１１と変換情報生成部２１５は使用されない。
さらに、図２には、別途のユニットとして親パリティ検査行列生成部２１１、パリティ検査行列生成部２１３、及び変換情報生成部２１５を示すが、これら構成要素は単一ユニットに組み込まれることができる。
Figure 0006113179
ＭＭＴシステムに対する設計要求条件を示す＜表１＞において、情報語シンボルの個数は、ＭＭＴシステムがサポートしなければならない情報語シンボルの個数を意味する。すなわち、ＭＭＴシステムは、４つのタイプの情報語シンボル個数、すなわち１０，２０，４０，８０をサポートしなければならない。
＜表１＞において、符号化率は、ＭＭＴシステムがサポートしなければならない符号化率を表す。すなわち、ＭＭＴシステムは、４つのタイプの符号化率、すなわち、１０/１２、１０/１４、１０/１６、１０/１８をサポートしなければならない。
４つのタイプの情報語シンボル個数の各々に対して４つのタイプの符号化率をサポートしなければならないので、ＭＭＴシステムが＜表１＞に示した設計要求条件を満たす準巡回ＬＤＰＣ符号の全部を設計しようとする場合、１６個のパリティ検査行列が使用されるようになる。
＜表１＞に示した情報語シンボル個数(ｋ)１０，２０，４０，８０は、相互に倍数関係にあり、それによって情報語シンボル個数が決定される場合、＜表１＞に示す符号化率(ｋ/ｎ)１０/１２，１０/１４，１０/１６，１０/１８を満たすために必要なパリティシンボルの個数は、相互に倍数関係にある。
本発明の実施形態によると、＜表１＞で設計要求条件は、２個の行と１０個の列を含む基底行列に含まれる各エレメントを、８×８置換行列に置き換えることによって生成される１６(＝２×８)個の行と８０(＝１０×８)個の列を含む親パリティ検査行列に対するスケーリング動作及び行分離動作を実行して満足させる。
式(２１)に示す基底行列において、行の個数が２であり、列の個数が１０である場合、式(２１)の基底行列に含まれる各エレメントの８×８置換行列に置き換えて生成される親パリティ検査行列は、式(２２)に示すように表示される。
Figure 0006113179
Figure 0006113179
スケーリング方式を使用して多様な情報語シンボル個数をサポートする方法は、式(２２)に示す親パリティ検査行列に式(２０)の条件２)が適用される場合を参照して説明する。
情報語シンボル個数１０，２０，４０は、各々式(２２)に示す親パリティ検査行列に各々スケーリング係数Ｓ１＝８，４，２が適用される置換行列の置き換えを適用してサポートされ得る。
スケーリング係数Ｓｌ＝２及び４が式(２２)に示される親パリティ検査行列に適用される、式(２０)の条件２）のように表示される置換行列の置き換えに適用して生成された行列は、各々式(２３)，(２４)に示すように表示される。
Figure 0006113179
Figure 0006113179
情報語シンボル個数４０及び２０をサポートする親パリティ検査行列は、式(２３)と式(２４)に示される。情報語シンボルの個数が１０である場合、Ｌ’＝Ｌ/８＝１である。したがって、親パリティ検査行列は、式(２１)に示すように基底行列と同一である。
情報語シンボルの個数が８０である場合、＜表１＞の設計要求条件を満たすパリティシンボル個数は、１０/１２、１０/１４、１０/１６、１０/１８に対して各々１６，３２，４８，６４である。ＬＤＰＣ符号において、パリティシンボルの個数は、パリティ検査式の個数と同一である。したがって、式(２２)のパリティ検査行列が親パリティ検査行列として使用される場合、符号化率は８０/(８０＋１６)＝１０/１２であり、親パリティ検査行列に含まれる各行が各々２，３，４に分離される場合、＜表１＞に示した符号化率は満足させることができる。
行分離パターンは、多様な形態で設計可能である。しかしながら、本発明の実施形態によると、次に提供される規則は、行分離方式により生成されるパリティ検査行列で列の次数分布を均一に提供するために適用される。
＜行分離規則＞
親パリティ検査行列に含まれるすべての行が各々ｎ個の行に分離される場合、Ｔi＝{(ｔi,0,ｅi,0)，(ｔi,１,ｅi,1)，…，(ｔi,Di-1,ｅi,Di-1)}を分離して生成された行のうちｊ番目の行は(ｎ×ｉ＋ｊ)番目の行に該当し、Ｔ’n×i+j＝{(ｔi,k，ｅi,k)｜０≦ｋ＜Ｄi，ｋ ｍｏｄ ｎ＝(ｎ-１-ｊ)}である。
式(２２)に示すように親パリティ検査行列に各々行分離係数Ｓ２＝２，３，４を適用して生成される行列は、式(２５)〜式(２７)に示すように表示される。
Figure 0006113179
式(２５)で、Ｔ’０，Ｔ’１は、式(２１)に示すようにＴ０を分離して生成される列を表し、Ｔ’２とＴ’３は式(２２)に示すようにＴ１を分離して生成される列を表す。
Figure 0006113179
式(２６)で、Ｔ’０，Ｔ’１，Ｔ’２は、式(２１)に示すようにＴ０を分離して生成される列を表し、Ｔ’３，Ｔ’４，Ｔ’５は式(２２)に示すようにＴ１を分離して生成される列を表す。
Figure 0006113179
式(２７)で、Ｔ’０，Ｔ’１，Ｔ’２，Ｔ’３は、式(２１)に示すようにＴ0を分離して生成される列を表し、 Ｔ’４，Ｔ’５，Ｔ’６，Ｔ’７は、式(２２)に示すようにＴ１を分離して生成される列を表す。
Figure 0006113179
ＭＭＴシステムの設計要求条件を示す＜表２＞において、情報語シンボルの個数は、ＭＭＴシステムでサポートしなければならない情報語シンボルの個数を意味する。すなわち、ＭＭＴシステムは、４００，８００，１６００，３２００，６４００の５つのタイプの情報語シンボル個数をサポートしなければならない。
＜表２＞において、符号化率は、ＭＭＴシステムでサポートしなければならない符号化率を意味する。すなわち、ＭＭＴシステムは、２０/２１、２０/２２、２０/２３、２０/２４の５つのタイプの符号化率をサポートすべきである。
式(１)を用いて表示される２０個の行と４００個の列を含む基底行列は、式(２８)に示される。
Figure 0006113179
Figure 0006113179
Figure 0006113179
Figure 0006113179
Figure 0006113179
＜表２＞において、情報語シンボルの最大個数が６４００であり、式(２８)に示すような基底行列に含まれる列の個数が４００である場合、必要なパリティシンボルの最小個数は、３２０である。したがって、親パリティ検査行列Ｑは、４００×１６個の列と２０×１６個の行を含む。
式(８)を用いて示される親パリティ検査行列Ｑは、式(２９)のように示す。
Figure 0006113179
Figure 0006113179
Figure 0006113179
Figure 0006113179
Figure 0006113179
Figure 0006113179
Figure 0006113179
Figure 0006113179
Figure 0006113179
Figure 0006113179
＜表１＞で説明したように、ＭＭＴシステムは、式(２９)に示すように親パリティ検査行列に対して各々スケーリング係数Ｓｌ＝２，４，８，１６を実行して情報語シンボルの個数３２００，１６００，８００，４００をサポートすることができる。
式(２９)に示すような親パリティ検査行列に含まれる各行が各々２，３，４個の行に分離される場合、＜表２＞に示す設計要求条件を満たすことができる。
式(２９)に示すように親パリティ検査行列に＜表１＞を参照して説明した行分離規則(ｎ＝２，３，４)を適用して生成される行列は、式(３０)〜式(３２)に示すようである。
したがって、式(３０)〜式(３２)のように示される行列、すなわち分離された親パリティ検査行列がサポートする符号化率は、各々２０/２２、２０/２３、２０/２４である。
Figure 0006113179
Figure 0006113179
Figure 0006113179
Figure 0006113179
Figure 0006113179
Figure 0006113179
Figure 0006113179
Figure 0006113179
Figure 0006113179
Figure 0006113179
Figure 0006113179
Figure 0006113179
Figure 0006113179
Figure 0006113179
Figure 0006113179
Figure 0006113179
Figure 0006113179
Figure 0006113179
Figure 0006113179
Figure 0006113179
Figure 0006113179
Figure 0006113179
Figure 0006113179
Figure 0006113179
Figure 0006113179
Figure 0006113179
Figure 0006113179
Figure 0006113179
Figure 0006113179
Figure 0006113179
Figure 0006113179
Figure 0006113179
Figure 0006113179
Figure 0006113179
Figure 0006113179
Figure 0006113179
図５は、本発明の実施形態による準巡回ＬＤＰＣエンコーダを示すブロック構成図である。
図５を参照すると、準巡回ＬＤＰＣエンコーダ１１１は、情報語ベクトル変換器５１１、パリティベクトル生成器５１３、及び準巡回ＬＤＰＣ符号語ベクトル生成器５１５を含む。
情報語ベクトル変換器５１１は、情報語ベクトルが入力されると、制御情報及びパリティ検査行列に基づき、情報語ベクトルに対して変換動作を遂行して変換情報語ベクトルを生成し、変換情報語ベクトルをパリティベクトル生成器５１３に出力する。例えば、変換動作は、制御情報及びパリティ検査行列に基づき、情報語ベクトルにゼロが挿入されるパディング(padding)動作であり得る。
パリティベクトル生成器５１３は、情報語ベクトル変換器５１１から出力される情報語ベクトルを制御情報及びパリティ検査行列に従ってパリティベクトルに変換し、このパリティベクトルを準巡回ＬＤＰＣ符号語ベクトル生成器５１５に出力する。準巡回ＬＤＰＣ符号語ベクトル生成器５１５は、パリティベクトルと情報語ベクトルを制御情報に従って連結(concatenation)により準巡回ＬＤＰＣ符号語ベクトルを生成する。
その他に、準巡回ＬＤＰＣ符号語ベクトル生成器５１５は、変換されたパリティベクトルと情報語ベクトルを連結して準巡回ＬＤＰＣ符号語ベクトルを生成することができる。この変換されたパリティベクトルは、パリティベクトルをパンクチャリング(puncturing)して生成される。
図６は、本発明の実施形態によるＭＭＴシステムにおいて信号受信装置に含まれる準巡回ＬＤＰＣ符号デコーダを示すブロック構成図である。
図６を参照すると、準巡回ＬＤＰＣ符号デコーダは、準巡回ＬＤＰＣデコーダ６１１とパリティ検査行列生成器６１３を含む。
受信ベクトルが準巡回ＬＤＰＣデコーダ６１１に入力される。例えば、受信ベクトルは、準巡回ＬＤＰＣエンコーダから出力される準巡回ＬＤＰＣベクトルであり得る。(ｋ，ｎ，ｍ)情報を含む制御情報は、準巡回ＬＤＰＣデコーダ１１１に入力される。制御情報は上記したので、ここでは、その詳細な説明を省略する。
パリティ検査行列生成器６１３は、また、制御情報を入力し、制御情報に基づいて予め格納されている基底行列をパリティ検査行列に変換して準巡回ＬＤＰＣデコーダ６１１に出力する。
準巡回ＬＤＰＣデコーダ６１１は、制御情報に基づき、受信ベクトルを準巡回ＬＤＰＣ復号化して回復された情報語ベクトルを生成する。
図６では、パリティ検査行列生成器６１３がパリティ検査行列を生成して準巡回ＬＤＰＣデコーダ６１１に出力する場合を示すが、準巡回ＬＤＰＣデコーダ６１１は、パリティ検査行列を予め格納し、この場合、パリティ検査行列生成器６１３は使用されない。
図６では、制御情報が外部から準巡回ＬＤＰＣデコーダ６１１とパリティ検査行列生成器６１３に入力される場合を示すが、準巡回ＬＤＰＣデコーダ６１１とパリティ検査行列生成器６１３は、予め制御情報を格納している。
準巡回ＬＤＰＣデコーダ６１１とパリティ検査行列生成器６１３が別途のユニットとして図６に示されているが、これら構成要素は、単一ユニットに組み込まれることができる。
図示していないが、信号受信装置は、準巡回ＬＤＰＣ符号デコーダ及び受信器を含み、準巡回ＬＤＰＣ符号デコーダと受信器は単一ユニットに組み込まれ得る。
図７は、本発明の実施形態によるＭＭＴシステムにおいて、信号送信装置に含まれる準巡回ＬＤＰＣ符号生成器の動作プロセスを示すフローチャートである。
図７を参照すると、ステップ７１１において、準巡回ＬＤＰＣ符号生成器は、情報語ベクトルと制御情報を受信する。ステップ７１３において、準巡回ＬＤＰＣ符号生成器は、制御情報に基づいて情報語ベクトルに対して準巡回ＬＤＰＣ符号化動作を遂行して準巡回ＬＤＰＣ符号語ベクトルを生成する。準巡回ＬＤＰＣ符号語ベクトルは、ｋ個の情報語シンボルを含む情報語ベクトルとｍ個のパリティシンボルを含むパリティベクトルを含む。
図８は、本発明の実施形態によるＭＭＴシステムにおいて、信号受信装置に含まれる準巡回ＬＤＰＣ符号デコーダの動作プロセスを示すフローチャートである。
図８を参照すると、ステップ８１１において、準巡回ＬＤＰＣ符号デコーダは、受信ベクトルと制御情報を受信する。ステップ８１３において、準巡回ＬＤＰＣ符号デコーダは、受信されたベクトルを制御情報とパリティ検査行列を用いて準巡回ＬＤＰＣ復号化により情報語ベクトルを回復する。
以上、本発明の詳細な説明においては具体的な実施形態に関して説明したが、特許請求の範囲の記載及びこれと均等なものに基づいて定められる本発明の範囲及び精神を逸脱することなく、形式や細部の様々な変更が可能であることは、当該技術分野における通常の知識を持つ者には明らかである。
１１１ 準巡回ＬＤＰＣエンコーダ
１１３ パリティ検査行列生成器
２１１ 親パリティ検査行列生成部
２１３ パリティ検査行列生成部
２１５ 変換情報生成部
５１１ 情報語ベクトル変換器
５１３ パリティベクトル生成器
５１５ 準巡回ＬＤＰＣ符号語ベクトル生成器
６１１ 準巡回ＬＤＰＣデコーダ
６１３ パリティ検査行列生成器

Claims (12)

  1. マルチメディアシステムにおける信号送信装置により低密度パリティ検査(ＬＤＰＣ)符号語(codeword)を送信する方法であって、
    ＬＤＰＣ符号語を生成するステップと、
    前記ＬＤＰＣ符号語を送信するステップと、を有し、
    前記ＬＤＰＣ符号語は、基底パリティ検査行列に対して行分離動作を実行して生成された結果パリティ検査行列に基づいて生成され、
    前記行分離動作は前記基底パリティ検査行列に含まれる各行ブロックが行ブロックに分離される動作であり、
    前記行ブロックの個数は分離係数に基づいて決定され、
    前記分離係数は、パリティベクトルに含まれるパリティシンボルの個数と、前記基底パリティ検査行列に含まれている行の個数と、前記結果パリティ検査行列に含まれている各置換行列のサイズ及び前記結果パリティ検査行列に含まれている各ゼロ（０）行列のサイズを決定するためのスケーリング係数（scaling factor）に基づいて決定される
    ことを特徴とする方法。
  2. 前記基底パリティ検査行列はペア（ti,j，ei,j）のシーケンスで表され、ti,j，は前記基底パリティ検査行列に含まれている置換行列（permutation matrix）のうちのｊ番目の置換行列に対応する列ブロックのインデックスであり、 ei,j は前記ｊ番目の置換行列に対応する列ブロックの指数（exponent）であり、
    前記結果パリティ検査行列の（S2 × i + j）番目の行ブロックは、 T’(S2×i)+j = {(ti,k, ei,k) | k mod S2 = (S2 - 1 - j), 0 ≦ k < Di}のように表され、
    Ｓ２は、前記分離係数を表し、Ｄｉは、前記基底パリティ検査行列の各行ブロックに含まれている置換行列の個数を表すことを特徴とする請求項１に記載の方法。
  3. 前記分離係数は
    Figure 0006113179
     のように表され、
    Ｓ２は、前記分離係数を表し、Ｐは、パリティベクトルに含まれるパリティシンボルの個数を表し、Ｍは、前記基底パリティ検査行列に含まれている行の個数を表し、Ｌは、前記基底パリティ検査行列に含まれている各置換行列のサイズを表し、Ｓ１は、前記スケーリング係数を表すことを特徴とする請求項１に記載の方法。
  4. 前記スケーリング係数はＳ１＝２ａのように表され、
    “ａ”は、
    Figure 0006113179
     を満たす最大整数を表し、ｋは、前記基底パリティ検査行列のソースシンボルブロックに含まれているソースシンボルの個数を表し、Ｋは、前記基底パリティ検査行列に含まれている列ブロックの個数を表し、Ｌは、前記基底パリティ検査行列に含まれている各置換行列のサイズを表すことを特徴とする請求項１に記載の方法。
  5. 前記基底パリティ検査行列はペア（ ti,j, ei,j ）のシーケンスで表され、ti,jは、ｊ番目の置換行列に対応する列ブロックのインデックスであり、 ei,jは、前記ｊ番目の置換行列に対応する列ブロックの指数であることを特徴とする請求項４に記載の方法。
  6. マルチメディアシステムにおける信号受信装置により低密度パリティ検査(ＬＤＰＣ)符号語(codeword)を受信する方法であって、
    ＬＤＰＣ符号語を受信するステップと、
    前記ＬＤＰＣ符号語を復号化して情報語ベクトルを回復するステップと、を有し、
    前記ＬＤＰＣ符号語は、基底パリティ検査行列に対して行分離動作を実行して生成された結果パリティ検査行列に基づいて生成され、
    前記行分離動作は前記基底パリティ検査行列に含まれる各行ブロックが行ブロックに分離される動作であり、前記行ブロックの個数は分離係数に基づいて決定され、
    前記分離係数はパリティベクトルに含まれるパリティシンボルの個数と、前記基底パリティ検査行列に含まれている行の個数と、前記結果パリティ検査行列に含まれている各置換行列のサイズ及び前記結果パリティ検査行列に含まれている各ゼロ（０）行列のサイズを決定するためのスケーリング係数（scaling factor）に基づいて決定される
    ことを特徴とする方法。
  7. 前記基底パリティ検査行列はペア（ti,j，ei,j）のシーケンスで表され、ti,j，は、前記基底パリティ検査行列に含まれている置換行列（ permutation matrix ）のちのｊ番目の置換行列に対応する列ブロックのインデックスであり、ei,jは前記ｊ番目の置換行列に対応する列ブロックの指数（exponent）であり、
    前記結果パリティ検査行列の（ S2 × i + j）番目の行ブロックは、 T’(S2×i)+j = {(ti,k, ei,k) | k mod S2 = (S2 - 1 - j), 0 ≦ k < Di}のように表され、
    Ｓ２は前記分離係数を表し、Ｄｉは前記基底パリティ検査行列の各行ブロックに含まれている置換行列の個数を表すことを特徴とする請求項６に記載の方法。
  8. 前記分離係数は
    Figure 0006113179
     のように表され、
    Ｓ２は、前記分離係数を表し、Ｐは、パリティベクトルに含まれるパリティシンボルの個数を表し、Ｍは、前記基底パリティ検査行列に含まれている行の個数を表し、Ｌは、前記基底パリティ検査行列に含まれている各置換行列のサイズを表し、Ｓ１は、前記スケーリング係数を表すことを特徴とする請求項６に記載の方法。
  9. 前記スケーリング係数はＳ１＝２ａのように表され、
    “ａ”は
    Figure 0006113179
     を満たす最大整数を表し、ｋは、前記基底パリティ検査行列のソースシンボルブロックに含まれているソースシンボルの個数を表し、Ｋは、前記基底パリティ検査行列に含まれている列ブロックの個数を表し、Ｌは、前記基底パリティ検査行列に含まれている各置換行列のサイズを表すことを特徴とする請求項６に記載の方法。
  10. 前記基底パリティ検査行列はペア（ti,j, ei,j）のシーケンスで表され、ti,jはｊ番目の置換行列に対応する列ブロックのインデックスであり、 ei,j は、前記ｊ番目の置換行列に対応する列ブロックの指数であることを特徴とする請求項９に記載の方法。
  11. 請求項１乃至５のうちいずれか一つの方法を遂行することを特徴とする信号送信装置。
  12. 請求項６乃至１０のうちいずれか一つの方法を遂行することを特徴とする信号受信装置。
JP2014540953A 2011-11-11 2012-11-09 マルチメディア通信システムにおける準巡回低密度パリティ検査符号送受信装置及び方法 Active JP6113179B2 (ja)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
KR20110117855 2011-11-11
KR10-2011-0117855 2011-11-11
KR1020120111459A KR101922990B1 (ko) 2011-11-11 2012-10-08 멀티미디어 통신 시스템에서 준순환 저밀도 패리티 검사 부호 송/수신 장치 및 방법
KR10-2012-0111459 2012-10-08
PCT/KR2012/009466 WO2013070022A1 (en) 2011-11-11 2012-11-09 Apparatus and method for transmitting and receiving a quasi-cyclic low density parity check code in a multimedia communication system

Publications (2)

Publication Number Publication Date
JP2014535240A JP2014535240A (ja) 2014-12-25
JP6113179B2 true JP6113179B2 (ja) 2017-04-12

Family

ID=48662109

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014540953A Active JP6113179B2 (ja) 2011-11-11 2012-11-09 マルチメディア通信システムにおける準巡回低密度パリティ検査符号送受信装置及び方法

Country Status (8)

Country Link
US (3) US8918697B2 (ja)
EP (1) EP2777164B1 (ja)
JP (1) JP6113179B2 (ja)
KR (1) KR101922990B1 (ja)
CN (1) CN103931105B (ja)
CA (1) CA2854738C (ja)
MX (2) MX337351B (ja)
WO (1) WO2013070022A1 (ja)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2525497A1 (en) 2011-05-18 2012-11-21 Panasonic Corporation Bit-interleaved coding and modulation (BICM) with quasi-cyclic LDPC codes
EP2552043A1 (en) * 2011-07-25 2013-01-30 Panasonic Corporation Spatial multiplexing for bit-interleaved coding and modulation with quasi-cyclic LDPC codes
WO2017214851A1 (zh) * 2016-06-14 2017-12-21 华为技术有限公司 一种信号传输的方法、发射端及接收端
WO2018029616A1 (en) * 2016-08-12 2018-02-15 Telefonaktiebolaget Lm Ericsson (Publ) Determining elements of base matrices for quasi-cyclic ldpc codes having variable code lengths
WO2018117651A1 (en) * 2016-12-20 2018-06-28 Samsung Electronics Co., Ltd. Apparatus and method for channel encoding/decoding in communication or broadcasting system
KR101998199B1 (ko) * 2017-01-06 2019-07-09 엘지전자 주식회사 다중 ldpc 코드에서 ldpc 베이스 코드를 선택하는 방법 및 이를 위한 장치
KR102449782B1 (ko) * 2018-05-04 2022-10-04 에스케이하이닉스 주식회사 준순환 저밀도 패리티 체크 코드의 패리티 체크 행렬 변환 회로, 이를 포함하는 에러 정정 회로 및 이의 동작 방법
US10886944B2 (en) * 2018-09-24 2021-01-05 National Chiao Tung University Low-density parity-check code scaling method
CN111064475A (zh) * 2018-10-16 2020-04-24 华为技术有限公司 基于低密度奇偶校验码的译码方法及装置

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6633856B2 (en) * 2001-06-15 2003-10-14 Flarion Technologies, Inc. Methods and apparatus for decoding LDPC codes
KR20040036460A (ko) * 2002-10-26 2004-04-30 삼성전자주식회사 Ｌｄｐｃ 복호화 장치 및 그 방법
KR100809619B1 (ko) 2003-08-26 2008-03-05 삼성전자주식회사 이동 통신 시스템에서 블록 저밀도 패러티 검사 부호부호화/복호 장치 및 방법
US7127659B2 (en) * 2004-08-02 2006-10-24 Qualcomm Incorporated Memory efficient LDPC decoding methods and apparatus
US7752520B2 (en) * 2004-11-24 2010-07-06 Intel Corporation Apparatus and method capable of a unified quasi-cyclic low-density parity-check structure for variable code rates and sizes
US7900127B2 (en) * 2005-01-10 2011-03-01 Broadcom Corporation LDPC (Low Density Parity Check) codes with corresponding parity check matrices selectively constructed with CSI (Cyclic Shifted Identity) and null sub-matrices
US20100229066A1 (en) * 2006-01-10 2010-09-09 Mitsubishi Electric Corporation Check matrix generating method
US7805652B1 (en) * 2006-02-10 2010-09-28 Marvell International Ltd. Methods for generating and implementing quasi-cyclic irregular low-density parity check codes
US8086929B2 (en) * 2006-11-17 2011-12-27 Lg Electronics Inc. Method of executing LDPC coding using parity check matrix
EP2106635A2 (en) * 2007-01-24 2009-10-07 QUALCOMM Incorporated Ldpc encoding and decoding of packets of variable sizes
JP4858335B2 (ja) 2007-07-10 2012-01-18 ソニー株式会社 符号化方法および符号化装置
KR20090093778A (ko) * 2008-02-29 2009-09-02 삼성전자주식회사 저밀도 패리티 검사 부호를 사용하는 통신 시스템에서 채널부호/복호 장치 및 방법
PL2093887T3 (pl) 2008-02-18 2014-01-31 Samsung Electronics Co Ltd Urządzenie do kodowania i dekodowania kanału w systemie komunikacyjnym z wykorzystaniem kodów kontroli bitów parzystości o niskiej gęstości
US8341492B2 (en) * 2008-07-28 2012-12-25 Broadcom Corporation Quasi-cyclic LDPC (low density parity check) code construction
CN101662290B (zh) * 2008-08-26 2013-08-28 华为技术有限公司 生成准循环ldpc码及编码的方法与装置
US8103931B2 (en) * 2008-08-27 2012-01-24 Mitsubishi Electric Research Laboratories, Inc. Method for constructing large-girth quasi-cyclic low-density parity-check codes
CN101753149A (zh) * 2008-12-10 2010-06-23 国家广播电影电视总局广播科学研究院 一种准循环低密度奇偶校验码的构造方法
US8495450B2 (en) * 2009-08-24 2013-07-23 Samsung Electronics Co., Ltd. System and method for structured LDPC code family with fixed code length and no puncturing
JP5442024B2 (ja) * 2009-11-17 2014-03-12 三菱電機株式会社 誤り訂正符号化方法および装置ならびにそれを用いた通信システム
US20110154168A1 (en) * 2009-12-18 2011-06-23 Electronics And Telecommunications Research Institute Effective high-speed ldpc encoding method and apparatus using the same
US8656244B1 (en) * 2010-10-29 2014-02-18 Massachusetts Institute Of Technology Rate adaptive nonbinary LDPC codes with low encoding complexity

Also Published As

Publication number Publication date
MX337351B (es) 2016-02-29
MX2014005472A (es) 2014-08-08
EP2777164B1 (en) 2018-10-17
CA2854738A1 (en) 2013-05-16
CN103931105A (zh) 2014-07-16
KR101922990B1 (ko) 2018-11-28
US20130124938A1 (en) 2013-05-16
US20150280743A1 (en) 2015-10-01
EP2777164A1 (en) 2014-09-17
US9059741B2 (en) 2015-06-16
WO2013070022A1 (en) 2013-05-16
JP2014535240A (ja) 2014-12-25
WO2013070022A9 (en) 2014-04-17
CA2854738C (en) 2020-01-21
US8918697B2 (en) 2014-12-23
KR20130052506A (ko) 2013-05-22
CN103931105B (zh) 2017-09-08
US9800267B2 (en) 2017-10-24
US20150113361A1 (en) 2015-04-23
EP2777164A4 (en) 2015-07-29

Similar Documents

Publication Publication Date Title
JP6113179B2 (ja) マルチメディア通信システムにおける準巡回低密度パリティ検査符号送受信装置及び方法
US11742984B2 (en) Transmitting method with error correction coding
JP6181654B2 (ja) データ通信システムにおける符号化装置及び方法
JP2014533032A (ja) マルチメディア通信システムにおけるアプリケーション階層−順方向誤り訂正パケットの送受信装置及び方法
JP7408152B2 (ja) メディア内容に基づく自己適応システムコードｆｅｃ符号化および復号化方法、装置、システムおよび媒体
KR101967884B1 (ko) 방송 및 통신 시스템에서 패킷 송/수신 장치 및 방법
JP6369772B2 (ja) 符号化方法、復号方法、符号化器、及び、復号器
WO2019047733A1 (zh) 数字多媒体信号的发送、接收方法及装置
KR101411720B1 (ko) 엘디피시 부호의 패리티 체크 행렬을 이용해 서로 다른 여러 개의 복호기를 만드는 엘디피시 부호의 복호 방법 및 이를 포함하는 엘디피시 부호 시스템
CN106533611A (zh) 一种卷积码的数据发送方法及装置
KR101258958B1 (ko) 랩터 부호를 이용하는 부호화 장치 및 부호화 방법
KR20120088369A (ko) 방송 및 통신시스템에서 송?수신 방법 및 장치
CN108234069B (zh) 低码率数据发送方法和装置
KR20190039490A (ko) 방송 및 통신 시스템에서 패킷 송/수신 장치 및 방법
JP2009177648A (ja) 低密度パリティ検査畳み込み符号（ｌｄｐｃ−ｃｃ）符号化器及び送信装置
KR20170075127A (ko) 패킷손실 복구처리를 위한 경량화된 채널코딩 방법

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20141226

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150914

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20160530

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160606

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160906

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20161031

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170130

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170213

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170314

R150 Certificate of patent or registration of utility model

Ref document number: 6113179

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250