JP4858335B2 - 符号化方法および符号化装置 - Google Patents

符号化方法および符号化装置 Download PDF

Info

Publication number
JP4858335B2
JP4858335B2 JP2007180940A JP2007180940A JP4858335B2 JP 4858335 B2 JP4858335 B2 JP 4858335B2 JP 2007180940 A JP2007180940 A JP 2007180940A JP 2007180940 A JP2007180940 A JP 2007180940A JP 4858335 B2 JP4858335 B2 JP 4858335B2
Authority
JP
Japan
Prior art keywords
code
parity check
matrix
check matrix
encoding
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2007180940A
Other languages
English (en)
Other versions
JP2009021676A (ja
Inventor
誠 野田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to JP2007180940A priority Critical patent/JP4858335B2/ja
Application filed by Sony Corp filed Critical Sony Corp
Priority to EP08791015A priority patent/EP2164178A4/en
Priority to CN2008800241547A priority patent/CN101689868B/zh
Priority to PCT/JP2008/062441 priority patent/WO2009008460A1/ja
Priority to EP12179342A priority patent/EP2523351A1/en
Priority to US12/601,046 priority patent/US8543887B2/en
Priority to KR1020097027418A priority patent/KR20100039294A/ko
Publication of JP2009021676A publication Critical patent/JP2009021676A/ja
Application granted granted Critical
Publication of JP4858335B2 publication Critical patent/JP4858335B2/ja
Priority to US14/026,919 priority patent/US8843802B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/13Linear codes
    • H03M13/19Single error correction without using particular properties of the cyclic codes, e.g. Hamming codes, extended or generalised Hamming codes
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/13Linear codes
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/033Theoretical methods to calculate these checking codes
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/11Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/11Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
    • H03M13/1102Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/63Joint error correction and other techniques
    • H03M13/635Error control coding in combination with rate matching
    • H03M13/6362Error control coding in combination with rate matching by puncturing
    • H03M13/6368Error control coding in combination with rate matching by puncturing using rate compatible puncturing or complementary puncturing
    • H03M13/6393Rate compatible low-density parity check [LDPC] codes

Description

本発明は、符号率の異なる複数の符号を符号化するための符号化方法および符号化装置に関し、特に、低い符号率と高い符号率の両方で良好なビット誤り率(BER(bit error rate))性能を有することができるようにした符号化方法および符号化装置に関する。
一般的に、多くの通信装置や記録再生装置においては、入力情報系列を符号化した符号系列を伝送する事により、デジタル伝送情報のBERの低減が図られている。
図1は、送信装置11および受信装置12からなる従来の無線通信システム1の構成を示すブロック図である。
図1において、まず、ユーザ側の情報系列は符号化部21に入力され、k/nの比で符号化されて符号系列となる。
ただしここで、kは情報語長、nは符号語長、そして、k/nは符号率あるいは符号化率と呼ばれる。また、符号化は、暗号化、誤り訂正符号化、RLL(run length limited)符号化等、複数の符号化が組み合わされる事が多い。
符号系列は、送信部22に入力され、無線通信システム1における送信装置11ならば、送信部22において送信アンテナによって送信信号が空間に送信される。
送信信号は、受信部31に入力され、無線通信システム1における受信装置12ならば、受信部31において受信アンテナによって空間中の信号からアナログ受信信号に変換される。
これらのアナログ信号は、図示しないアナログ等化器を用いて所定の目標等化特性に等化された後、A/D(analog/digital)変換部32においてデジタル受信信号に毎時刻変換される。なお、A/D変換部32には図示しない位相同期回路が含まれる。
デジタル受信信号は、符号検出部33において、検出符号系列もしくは、その事後確率情報系列に変換された後、復号部34に入力され、n/kの比で検出情報語に復号され、検出情報系列となる。
ただし、アナログ等化器による等化が十分でない場合には、A/D変換部32と符号検出部33との間にデジタル等化器が設けられる場合もある。また近年、符号検出部33においては、ビタビ検出器等の軟判定検出器を用いるのが一般的である。さらに、復号部34において繰り返し復号法を用いる場合には、符号検出部33において事後確率検出器が用いられる場合がある。
なお、図1では、送信装置11と受信装置12からなる無線通信システム1について説明したが、送信部22の代わりに記録部が設けられた記録装置と、受信部31の代わりに再生部が設けられた再生装置からなる記録再生システムとすることも可能である。その場合、記録再生システムにおいて、符号化部21、A/D変換部32、符号検出部33、および復号部34により行われる処理は、無線通信システム1において行われる処理と同様である。
ところで、図1において、符号化部21および復号部34に用いられる誤り訂正符号としては、様々な符号が検討され、リードソロモン(RS(Reed Solomon))符号等、その内の一部が実用化されている。
近年、例えば、移動体通信や深宇宙通信といった通信分野、および地上波または衛星デジタル放送といった放送分野の研究が著しく進められているが、それに伴い、誤り訂正符号化および復号の効率化を目的としての符号理論に関する研究も行われている。
符号性能の理論的限界としては、いわゆるシャノン(C.E.Shannon)の通信路符号化定理によって与えられるシャノン限界が知られている。符号理論に関する研究の目的の1つは、このシャノン限界に近い性能を示す符号を開発することである。シャノン限界に近い性能を示す符号化方法として、例えば、並列連接畳み込み符号(parallel concatenated convolutional codes)や、縦列連接畳み込み符号(serial concatenated convolutional codes)といった、いわゆるターボ符号化(turbo coding)と呼ばれる手法が開発されている。
また近年では、これらのターボ符号が開発される一方で、図1の符号化部21および復号部34に用いられる、伝送情報のBERの低減に有効な誤り訂正符号の1つとして、低密度パリティ検査(LDPC(low-density parity-check)符号の研究が盛んに行なわれている。
LDPC符号は、R.G.Gallagerによって1962年に提案された古くから知られていた符号であったが、最近になって非常に優れた復号性能を有している事が明らかとなってきた。LDPC符号については、非特許文献1に開示されているが、近年の研究により、LDPC符号は、符号率の低い符号では、符号長を長くしていくにしたがって、シャノン限界に近い性能が得られることが分かりつつある。また、LDPC符号は、最小距離が符号長に必ずしも比例しないという性質がある。
ここで、LDPC符号とは、そのパリティ検査行列(以下、検査行列と呼ぶ)において非ゼロ要素の密度が疎(sparse)となるパリティ検査符号の事である。
従って、LDPC符号とは、検査行列における非ゼロ要素の数がある程度曖昧に定義されただけの非常に広い範囲の符号に対して適用される名前であり、例えば一般的によく知られているRS符号の様に、ある特定の符号生成規則に従った符号を指すものでは無い。つまり、LDPC符号と呼べる符号は、無限に存在する事に注意する必要がある。
また、LDPC符号の復号には一般的に、Sum-Product復号法、あるいはBelief-Propagation(BP)復号法と呼ばれる繰り返し復号法の一つが適用される。
LDPC符号において、検査行列の列重みが一定の符号はレギュラLDPC符号、検査行列の列重みが一定でないLDPC符号はイレギュラLDPC符号と呼ばれる。
イレギュラLDPC符号はレギュラLDPC符号と比較して、一般的に高い誤り訂正能力を得られるが、回路規模は大きくなりやすい。ただし、符号率が高いほど、イレギュラLDPC符号とレギュラLDPC符号との誤り訂正能力の差は小さくなる。
また、近年、LDPC符号の符号化器および復号器(図1では、符号化部21および復号部34)の回路規模を削減できる方法の1つとして、古くから知られている準巡回(QC(Quasi Cyclic))符号をLDPC符号として用いる方法が注目されている。
QC符号は検査行列の規則性が非常に高く、その規則性を利用する事により、LDPC符号として用いた時、その符号化器および復号器の回路規模の低減を図る事ができる事が期待される。
ここでQC符号とは、任意の符号語を、ある自然数の周期p(1≦p<n)だけ巡回シフトした系列が、元の符号語以外の符号語となる符号の事である。なお、p=1となるQC符号は、巡回符号と呼ばれる。
QC符号の詳細は、例えば非特許文献2に開示されている。QC符号の検査行列は、qを自然数として、p・q個の巡回行列(cyclic matrix)を用いて表す事ができる。
一般的に、m行m列(m×m)巡回行列は、全ての列がある任意の列、例えば最初の列の巡回シフトである行列として定義される。
すなわち、m×m巡回行列Cの左端最初の列ベクトルを、[x0x1・・・xm-1T(Tは転置操作を表わす)と定義すれば、Cは次の式(1)の様に表わされる。
Figure 0004858335
ただし、式(1)においては、巡回行列Cの各列を行列の下方向へ巡回させているが、これを上方向へ巡回させて定義しても良い。巡回行列の逆行列および2つの巡回行列の積は、各々巡回行列となる。
p・q個の巡回行列から構成される、周期pを有するQC符号の検査行列H(p,q)は、一般的に次の式(2)の様に定義される。
Figure 0004858335
ここで、式(2)において、Di,hは、H(p,q)の列を並び替えた下記の式(3)の行列H'(p,q)を構成する、m×m巡回行列Ci,jのh番目の列(0≦h<m)がj番目の列となるm×p行列である。
Figure 0004858335
なお、式(3)は、式(2)の列を並べ替えただけなので、白色雑音を有する受信信号に対する復号性能は、どちらの検査行列を有する符号でも同じである。従って以下では、特にことわりが無い限り、式(2)の構造を有する検査行列と、式(3)の構造を有する検査行列とは、区別しない事にする。
この様なQC符号の検査行列を構成する、各巡回行列の列重みwcは零以上の任意の整数であり、かつ、各巡回行列は異なる列重みを有していても良い。しかしながら、これまで一般的には、q=1かつwc≧2で、wcを一定としたものか、q≧2かつwc∈{0,1}としたものしか、具体的な検査行列の設計方法は知られていない。
q=1かつwc≧2の検査行列の具体的な設計方法は、例えば非特許文献3や、本発明者により提案された非特許文献4に開示されている。
また、q≧2かつwc∈{0,1}の検査行列の具体的設計方法は、例えば非特許文献5に開示されている。
q≧2かつwc∈{0,1}の検査行列を用いた場合、レギュラLDPC符号、イレギュラLDPC符号のどちらも比較的設計しやすいという利点がある。
また、符号長がある程度長くかつ符号率が低い場合には、wc∈{0,1}とすると、検査行列上で短いサイクルが生じ難いので、LDPC符号として用いた時に低い誤り率性能を得やすいという利点もある。
一方、非特許文献4の中においても指摘されている様に、符号長が同じであれば、q=1かつwc≧2の検査行列を用いた方が、q≧2かつwc∈{0,1}の検査行列を用いるよりも、より高い符号率の自己直交QC符号を設計する事ができる。符号が自己直交である場合、その検査行列において長さ4のサイクルが存在せず、LDPC符号として用いた際にその復号性能を改善する事ができる事が一般的に知られている。
QC符号は、ごく簡単なシフトレジスタ回路を用いて符号化される事ができる。その方法は、例えば上記の非特許文献2や、特許文献1および特許文献2に開示されている。
また、QC符号に限らず、簡単な符号化回路を構成できる方法の1つとして、検査行列の一部にlower triangular構造あるいはdual diagonal構造を作る方法も提案されており、その詳細は例えば非特許文献6に開示されている。なお、この方法を用いる場合、符号は必ずしもQC符号である必要はない。
ところで、無線通信装置(図1では、無線通信システム1)においては一般的に、符号率の異なる誤り訂正符号を複数用意しておき、伝送路の状況に応じてそれらの1つを選択して用いる事が多い。
この場合、全ての符号について異なる符号化器や復号器(図1では、符号化部21や復号部34)を持つと、回路規模が大きくなってしまう場合があるため、これら複数の符号化・復号器はできるだけ回路が共有される事が望ましい。符号率の異なる複数の符号において、できるだけ回路共有が図られる様に設計された符号は、一般的にRate-Compatible符号と呼ばれる。
LDPC符号についても、近年、Rate-Compatible LDPC(以下、RC-LDPCと呼ぶ)符号とするための様々な検討が行なわれている。
RC-LDPC符号は、ある1つの元になる符号(mother符号)の検査行列を、変形またはそのまま流用してその他の符号率を有する符号の検査行列とする手法が一般的である。これまでに報告されているRC-LDPC符号は、多くの場合に、その検査行列が式(2)において、q≧2かつwc∈{0,1}の構造を有しており、例えば、非特許文献7、非特許文献8、特許文献3に、その内容が開示されている。
RC-LDPC符号の構成方法は、従来から符号理論においてよく知られているパンクチャリング(puncturing)やショートニング(shortening)の技術を利用したものが多く、例えば非特許文献7の方法も、パンクチャリングを利用したものである。
一方で、非特許文献8や特許文献3においては、高符号率のmother符号の検査行列における各行の分割(splitting)を巡回行列単位で行なう事により、低符号率の符号の検査行列を得る方法が提案されている。
図2は、非特許文献8において開示された、検査行列中の一部の巡回行列において行われる行分割について説明する図である。
図2においては、0を零行列、1をwc=1の巡回行列と見なす事により、q≧2かつwc∈{0,1}の検査行列において、巡回行列が複数段に分割される様子が表現されている。また、図2においては、wc=1の巡回行列が具体的にどの様なものか図示されていないが、零行列を除く分割後の各巡回行列は、全て分割前の巡回行列と同じものによって構成される点に注意する必要がある。
分割前の検査行列の行数をm1とすれば、図2の様に巡回行列を2段に分割する事により、分割後の検査行列の行数は2m1となる。今、検査行列がフルランク、すなわち、検査行列の行数とパリティ数とが等しいと仮定すれば、行分割前の検査行列を有する符号の符号率は(n-m1)/nであり、各行を2分割した後の検査行列を有する符号の符号率は(n-2m1)/nである。
この様な巡回行列分割を繰り返し行なう事によって、複数の検査行列を構成すると、それら検査行列はその基本構造が同じである事から、復号回路の共有化を図る事が可能となる。
ここで、検査行列上のパリティの位置は、どこであっても符号化・復号は可能であるが、実際のシステムにおいては、システム構成上の容易さから、パリティの位置は検査行列上で一定間隔に存在するか、あるいは検査行列上の右側あるいは左側にまとまって並んでいる事が望ましい。
ところが、図2の様な行分割を行なって複数の検査行列を構成した場合、全ての検査行列について、パリティを検査行列上の所望の位置に配置する事は、必ずしも容易ではない。このため、非特許文献8の中では、各検査行列は、パリティを検査行列の右側に並べるために、非特許文献7に開示された様なdual diagonal構造を有している。従って、パリティ部分については、図2の様な行分割を行なう事はできず、その規則性は崩れている。
特許文献3の方法もまた、非特許文献8の方法と同様に、巡回行列単位で行方向に分割を行なう方法である。ただし、特許文献3に開示されている方法では、パリティ部分も含めて、図2に示した様な検査行列の行分割を行なっているが、具体的な符号化方法は示されていない。例えば、特許文献3に開示されている符号は、パリティ部分は検査行列上で不規則に存在する。
このため、特許文献3の中でも、実用的な符号化器を構成するためには、dual diagonal構造等の構造を組み合わせなければならない可能性が指摘されているが、その場合、非特許文献8の場合と同様にパリティ部分の規則性は崩れてしまう事になる。
米国特許第3475724号 米国特許第6928602号 I. Rakkis, “System and Methods for a Turbo Low-density Parity-check Decoder,” United States Patten Application Publication, US2007/0043998 A1, Feb. 2007. R.G.Gallager, "Low Density Parity Check Codes," MIT Press, Cambridge, Mass.,1963. R. Townsend and E. Weldon, Jr., "Self-Orthogonal Quasi-Cyclic Codes," IEEE Trans. Info. Theory, vol. IT-13, no.2, pp.183-195, Apr. 1967. Y. Kou, S. Lin and M. Fossorier, "Low Density Parity Check Codes on Finite Geometries: A Rediscovery and New Results," IEEE Trans. Info. Theory, vol. 47, no.7, pp.2711-2735, Nov. 2001. M. Noda, "Designing a Self-orthogonal Quasi-cyclic Code with Extended Minimum Hamming Distance," Proc. 4th International Symposium on Turbo Code and Related Topics, Munich, Germany, Apr. 2006. M. Fossorier, "Quasi-cyclic Low-density Parity-check Codes From Circulant Permutation Matrices," IEEE Trans. Info. Theory, Vol. 50, No. 8, pp. 1788 1793, Aug. 2004. T.J. Richardson and R.L. Urbanke, "Efficient Encoding of Low-density Parity-check Codes," IEEE Trans. Info. Theory, Vol. 47, No. 2, pp. 638 656, Feb. 2001. D. Klinc, J. Ha, J. Kim and S.W. McLaughlin, "Rate-compatible Punctured Low-density Parity-check Codes for Ultra Wide Band System," Proc. IEEE (GLOBECOM 2005), pp. 3856 3860. H-G. Joo, D-J Shin and S-N. Hong, "New Construction of Rate-compatible Block-type Low-density Parity-check Codes using Splitting," Proc. IEEE (PIMRC 2006). Sep. 2006
上述した様に、これまでに提案されているRC-LDPC符号は、符号率の異なる全てのLDPC符号の検査行列が、q≧2かつwc∈{0,1}の巡回行列から構成されているのが一般的である。
しかしながらこの方法では、符号長が一定の場合、高い符号率で良好なBERを得る事のできる符号を設計する事が比較的難しいという問題があった。
また、これまでに開示されているRC-LDPC符号においては、符号率の異なる全ての符号において、パリティの位置を検査行列上の一定位置とするために、検査行列のパリティ部分をlower triangular formやdual diagonal formとする方法が一般的であった。
このため、パリティ部分と情報語部分とで、検査行列の規則性が異なってしまうという問題があった。
本発明はこのような状況に鑑みてなされたものであり、従来よりも高い符号率で良好なBER性能を有する符号を包含しつつ、低い符号率の符号化も可能な、実用的なRC-LDPC符号を構成する事を可能にするものである。
本発明の一側面の符号化方法は、全てのパリティ検査行列が複数の巡回行列から構成される、複数の符号率を有するLDPC符号を符号化する符号化装置の符号化方法において、その中で符号率が最低値でない、ある符号の検査行列を構成する巡回行列の最大列重みをw0とし、かつそれよりも低い符号率を有する符号の検査行列を構成する巡回行列の最大列重みをw1とした時、1<w0かつw1<w0となるように符号化するステップを含む。
パリティ検査行を構成する巡回行列の1辺をmとした時、符号率の高い符号のパリティ検査行列における、ある列におけるビット1の位置を表す、ある行アドレスをbとして、より低い符号率の符号のパリティ検査行列における、その列のビット1の位置を表す行アドレスが、巡回行列毎に一定である0以上の整数cを用いて、b+cmと表現できるようにすることができる。
各符号の検査行列におけるパリティの位置が、全て検査行列上の右側、あるいは左側、あるいは一定間隔のいずれかとなる様に、bあるいはcの値が調整されてなるようにすることができる。
最大符号率を有する符号のパリティ検査行列を構成する巡回行列が、行方向に1個のみであり、かつ2<w0であるようにすることができる。
最低符号率を有する符号のパリティ検査行列を構成する巡回行列の列重みが、0または1であるようにすることができる。
全ての符号率の符号において、パリティ検査行列の列重みが一定であるようにすることができる。
パリティ検査行列の列重みが3であるようにすることができる。
全ての符号が自己直交であるようにすることができる。
全ての符号の最小ハミング距離が少なくとも6であるようにすることができる。
単位行列の1辺の長さmを変化させた、符号長の異なる符号を含めて、符号化を行なうようにすることができる。
本発明の一側面の符号化装置は、全てのパリティ検査行列が複数の巡回行列から構成される、複数の符号率を有するLDPC符号を符号化する符号化装置において、その中で符号率が最低値でない、ある検査行列を構成する巡回行列の最大列重みをw0とし、かつそれよりも低い符号率を有する符号の検査行列を構成する巡回行列の最大列重みをw1とした時、1<w0かつw1<w0となるように符号化する符号化手段を備える。
パリティ検査行を構成する巡回行列の1辺をmとした時、符号率の高い符号のパリティ検査行列における、ある列におけるビット1の位置を表すある行アドレスをbとして、より低い符号率の符号のパリティ検査行列における、その列のビット1の位置を表す行アドレスが、巡回行列毎に一定である0以上の整数cを用いて、b+cmと表現できるようにすることができる。
各符号の検査行列におけるパリティの位置が、全て検査行列上の右側、あるいは左側、あるいは一定間隔のいずれかとなる様に、bあるいはcの値が調整されてなるようにすることができる。
最大符号率を有する符号のパリティ検査行列を構成する巡回行列が、行方向に1個のみであり、かつ2<w0であるようにすることができる。
最低符号率を有する符号のパリティ検査行列を構成する巡回行列の列重みが、0または1であるようにすることができる。
全ての符号率の符号において、パリティ検査行列の列重みが一定であるようにすることができる。
パリティ検査行列の列重みが3であるようにすることができる。
全ての符号が自己直交であるようにすることができる。
全ての符号の最小ハミング距離が少なくとも6であるようにすることができる。
単位行列の1辺の長さmを変化させた、符号長の異なる符号を含めて、符号化を行なうようにすることができる。
本発明の一側面においては、LDPC符号の中で、符号率が最低でない、ある検査行列を構成する巡回行列の最大列重みをw0とし、かつそれよりも低い符号率を有する符号の検査行列を構成する巡回行列の最大列重みをw1とした時、1<w0かつw1<w0となるように符号化される。
以上のように、本発明の一側面によれば、符号率の低い符号ほど、検査行列を構成する巡回行列の最大列重みを低減させる事によって、符号率の高い符号と低い符号の両方において良好なBER性能を得る事の可能な、RC-LDPC符号の符号化を行なう事が可能となる。
また、本発明の一側面によれば、高い符号率で良好なBER性能を有する符号を包含しつつ、低い符号率の符号化も可能な、実用的なRC-LDPC符号を構成する事が可能となる。
以下に本発明の実施の形態を説明するが、本発明の構成要件と、明細書または図面に記載の実施の形態との対応関係を例示すると、次のようになる。この記載は、本発明をサポートする実施の形態が、明細書または図面に記載されていることを確認するためのものである。従って、明細書または図面中には記載されているが、本発明の構成要件に対応する実施の形態として、ここには記載されていない実施の形態があったとしても、そのことは、その実施の形態が、その構成要件に対応するものではないことを意味するものではない。逆に、実施の形態が構成要件に対応するものとしてここに記載されていたとしても、そのことは、その実施の形態が、その構成要件以外の構成要件には対応しないものであることを意味するものでもない。
本発明の一側面の符号化方法は、
全てのパリティ検査行列が複数の巡回行列から構成される、複数の符号率を有するLDPC符号を符号化する符号化装置(例えば、図3の送信装置111)の符号化方法において、
その中で符号率が最低値でない、ある符号の検査行列を構成する巡回行列の最大列重みをw0とし、かつそれよりも低い符号率を有する符号の検査行列を構成する巡回行列の最大列重みをw1とした時、1<w0かつw1<w0となるように符号化する(例えば、図8のステップS12の処理)
ステップを含む。
本発明の一側面の符号化装置は、
全てのパリティ検査行列が複数の巡回行列から構成される、複数の符号率を有するLDPC符号を符号化する符号化装置(例えば、図3の送信装置111)において、
その中で符号率が最低値でない、ある検査行列を構成する巡回行列の最大列重みをw0とし、かつそれよりも低い符号率を有する符号の検査行列を構成する巡回行列の最大列重みをw1とした時、1<w0かつw1<w0となるように符号化する符号化手段(例えば、図3の符号化部121)を備える。
以下、図面を参照しながら本発明の実施の形態について説明する。
図3は、本発明を適用した無線通信システム101の一実施の形態の構成を示すブロック図である。この無線通信システム101は、情報系列を符号化して送信する送信装置111と、その符号系列を受信して復号する受信装置112から構成される。
なお、図3の無線通信システム101において、従来の図1の無線通信システム1と対応する部分には同一の符号を付してあり、その説明は適宜省略する。すなわち、図3の無線通信システム101において、送信装置111は、符号化部21に代わって、符号化部121が設けられている以外は、図1の送信装置11と同様の構成を有している。また、受信装置112は、復号部34に代わって、復号部131が設けられている以外は、図1の受信装置12と同様の構成を有している。
符号化部121は、入力情報系列に対して、LDPC符号による符号化処理を施し、符号化により得られた符号系列を送信部22に供給する。符号化部121によるLDPC符号の符号化の詳細は後述する。
LDPC符号に符号化された符号系列は、送信部22において送信アンテナによって、送信信号として送信される。そして、受信装置112においては、受信部31によって、その送信信号が受信され、A/D変換部32によって、デジタル受信信号に変換され、符号検出部33によって、検出符号系列もしくは事後確率情報系列に変換された後、復号部131に入力される。
続いて、復号部131は、例えば、Sum-Product復号法、あるいはBP復号法等の繰り返し復号法を用いて、変換されたデジタル受信信号を検出情報語に復号し、検出情報系列として出力する。なお、上述したように、復号部131において繰り返し復号法を用いる場合には、符号検出部33において事後確率検出器が用いられる場合がある。
なお、本実施の形態では、送信装置111と受信装置112との2つの装置から構成される無線通信システム101について説明するが、図3の送信装置111と受信装置112とが一体となった送受信装置とすることも可能である。
このように、図3の符号化部121および復号部131においては、伝送情報のBERの低減に有効な誤り訂正符号の1つであるLDPC符号が用いられている。
ところで、符号化部121で行われるRC-LDPC符号は、一般的に符号率の高い符号と、符号率の低い符号とが、各々できるだけ規則的に相関した検査行列を有する。そしてこれまで、その様な規則性を有するRC-LDPC符号の検査行列は、全てq≧2かつwc∈{0,1}の巡回行列から構成されるのが、一般的であった。
しかしながら、検査行列の列重みと符号長が一定であれば、検査行列を構成する巡回行列の列重みは1よりも大きい方が、より高い符号率の自己直交符号を構成できるのであるから、符号率が高くなるほど、検査行列を構成する巡回行列の最大列重みを大きくした方が、より広範囲の符号率において良好な性能を有するLDPC符号を構成できる事が期待される。
図4は、列重み3の10個の巡回行列によって構成されるq=1の検査行列を、巡回行列の最大列重みを減少させながら、q=2およびq=4の検査行列を順次構成した場合について説明する図である。図4において、0は零行列、1はwc=1の巡回行列、2はwc=2の巡回行列、3はwc=3の巡回行列、と各々見なされる。
図4に示すように、q=1の検査行列は、列重み3の10個の巡回行列によって構成される。このq=1の検査行列が2段に分割される事で、列重み1または2からなる10個の巡回行列を2段有するq=2の検査行列となる。さらに、このq=2の検査行列を構成する2段の巡回行列の各々が2段に分割される事で、列重み0または1からなる10個の巡回行列を4段有するq=4の検査行列となる。
これにより、列重み3の10個の巡回行列によって構成されるq=1の検査行列は、巡回行列の最大重みを減少させながら、q=2の検査行列と、q=4の検査行列を順次構成する。
すなわち、本実施の形態において、符号化部121は、全ての検査行列が複数の巡回行列から構成される、複数の符号率を有するLDPC符号を符号化する際に、その中で符号率が最低値でない、ある符号の検査行列を構成する巡回行列の最大列重みをw0とし、かつそれよりも低い符号率を有する符号の検査行列を構成する巡回行列の最大列重みをw1とした時、1 < w0 かつ w1 < w0となるように符号化する。
ただしここで、図4の各検査行列において、各巡回行列の順番は入れ替えても良い。また本実施の形態では、上記のw1 < w0の関係を満たしていればよく、その分割の行ない方を特に限定するものではない。
ただし、図4の様に符号率の異なる符号の検査行列を構成する場合、それら検査行列は、できるだけ規則的に構成されている事が望ましい。そこで、その様な規則的な検査行列の具体的構成法の一例を、以下に示す。
元となるmother符号の検査行列を、H0(p,q)とし、それをs回行分割して得られる検査行列HS(p,q)を次の様に定義する。
Figure 0004858335
ここで、ys i,j ∈{0,1}(0≦i<q・m,0≦j<p・m)は検査行列HS(p,q)におけるi行j列目の2値要素である。
今、検査行列HS(p,q)の列重みを一定値wとした時、そのj列目において、ビット1である行のアドレスbs j,z(0≦z<w)からなる集合をBs j={bs j,0,bs j,1,…,bs j,w1}とする。この時、例えば、Cプログラムにおいては、次の(5)のアルゴリズムに従って、検査行列のj列目の要素が求められる。
Figure 0004858335
また、mother符号の検査行列においてq=1とし、その構造が上記の式(2)によって表現されると仮定して、b0 j,zを次の様に定義する。
Figure 0004858335
なお、式(6)において、aj,z(0≦j<p,0≦z<w)は、検査行列を構成するp個の巡回行列の、最初の列におけるビット1の位置を示すw個の行アドレスである。
ここでは、各aj,zについて、w=3,p=10,m=72を一例にして考えると、次のようになる。
Figure 0004858335
そして、式(4)乃至式(7)に従って、mother符号の検査行列H0(10,1)が求められる。
この時、mother符号の検査行列H0(10,1)を元に、図4に従って行分割された、q=2の検査行列H1(10,2)を、次のb1 j,zから成るB1 jを用いて、式(4)および式(5)から求める。
Figure 0004858335
同様に、mother符号の検査行列H0(10,1)を元に、図4に従って行分割された、q=4の検査行列H2(10,4)を、次のb2 j,zから成るB2 jを用いて、式(4)および式(5)から求める。
Figure 0004858335
ただしここで、δ(X)は、Xが真(true)であった時に1、偽(false)であった時に0となる関数である。
すなわち、式(4)乃至式(9)によって定義される3つの検査行列H0(10,1),H1(10,2),H2(10,4)を用いる事により、符号長720ビット、符号率9/10,4/5,3/5の各符号を構成できる。また、本実施の形態の符号は全て自己直交符号となっている。
また、式(8)および式(9)から明らかな様に、最大符号率を有する符号の検査行列H0(10,1)の、ある列におけるビット1の位置を表す、ある行アドレスをbとした時、その他符号率の符号のパリティ検査行列H1(10,2)およびH2(10,4)における、その列のビット1の位置を表す行アドレスは、巡回行列毎に一定である0以上の整数cを用いて、b + c mと表現されている。
すなわち、本実施の形態においては、最大符号率を有する符号のパリティ検査行列の、ある列におけるビット1の位置を表すある行アドレスをbとした時、その他符号率の符号のパリティ検査行列における、その列のビット1の位置を表す行アドレスが、巡回行列毎に一定である0以上の整数cを用いて、b + c mと表現される。
また、本発明の符号化方法の特徴として、高符号率のmother符号から構成される低符号率の符号の最小ハミング距離が、mother符号の最小ハミング距離以上となるという特徴がある。このため、元となる高符号率のmother符号にできるだけ最小ハミング距離の大きな符号を用いる事により、全ての符号率の符号において大きな最小距離を得る事が可能となる。
この様な最小ハミング距離ができるだけ大きく、かつ符号率の高い符号としては、例えば本発明者による非特許文献4に記載されてなる様な、符号の最小距離が(検査行列の列重み+2)以上となる符号がある。
本発明の実施例に記載されてなる符号率9/10のmother符号も、非特許文献4に開示された技術に基づいて設計されており、検査行列の列重みは3、かつ符号の最小距離は6となっている。従って、本発明の実施例では、符号率4/5,3/5の各符号も、符号の最小距離は6以上となる。
mother符号の符号率をできるだけ高くし、かつ全ての符号の最小距離をできるだけ大きく保つためには、本発明の実施例に記載されてなる様に、検査行列の最小列重みを3、かつ符号の最小距離は6以上とする事が望ましい。
ここで、n×(q m)検査行列Hs(p,q)は、最初の(nq m)列から成る(nq m)×(q m)行列Hs Aと、最後の(q m)列から成る(q m)×(q m)行列Hs Bとを用いて、一般的に次の様に表現できる。
Figure 0004858335
本実施の形態においては、全てのsについて、下記の式(11)が成り立つ様に、式(7)の各ベクトル内において、あらかじめ各要素の順番が調整されている。
Figure 0004858335
ただし、この調整は、式(8)および式(9)におけるmの係数を変化させる事によっても行なう事ができる。
そして、式(10)および式(11)より、各符号の生成行列Gsは、次の式(12)の様に求める事ができる。
Figure 0004858335
なお、式(12)において、Iは、(q m)×(q m)単位行列である。
本実施の形態においては、式(12)の形式に変形できる様に全ての検査行列を構成できるので、全ての符号について、パリティの位置を検査行列の右側に並べる事ができる。ただし、パリティの位置は検査行列の左側に並ぶ様にしてもよいし、検査行列の中で、等間隔で規則的に並ぶ様にしても良い。言い換えれば、パリティが、検査行列上の右側、あるいは左側、あるいは一定間隔のいずれかに配置されるとも言える。
以上の様に、式(11)が全てのHs(p,q)において成立する様に、式(7)乃至式(9)を調整する事により、全ての検査行列上でパリティが規則的に並び、例えば、上記の特許文献2等の方法を用いて、一般的な組織符号(systematic code)としての符号化を容易に行なう事が可能となる。ここで、組織符号とは、情報語が符号語の一部となる符号の事である。
図5は、図3の符号化部121の詳細な構成を示すブロック図である。なお、符号化部121は、例えば、組織符号の符号化回路として構成される。
図5に示すように、図3の符号化部121において、パリティ生成回路151は、式(12)に従って、入力情報系列をパリティ系列に変換する。符号化部121は、パリティ系列と、情報系列から構成されるLDPC符号の符号系列を送信部22に出力する。
なお、パリティ生成回路151は、式(12)に従った方法に限らず、他の方法を用いて、入力情報系列をパリティ系列に変換するようにしてもよい。例えば、パリティ生成回路151は、特許文献2に開示されている方法に従って、入力情報系列をパリティ系列に変換してもよい。
このように、本実施の形態において、符号化部121は、上述したような構成を有するので、mother符号にq=1の検査行列を用いた場合、従来の「巡回行列単位で行分割を行なう方法」よりも、その性能を大きく改善する事ができる。ただしここで、q=1の検査行列を構成する巡回行列の最大列重みは、2以上である必要がある。
また、本実施の形態においては、検査行列の列重みは任意であるが、検査行列の列重みを一定とする事で、より復号回路(図3では、復号部131)を簡略化する事が可能である。なお、その際に、良好なBERを得るためには、検査行列の列重みは3である事が望ましい。
さらに、本実施の形態においては、単位行列の1辺の長さmを変化させた、符号長の異なる符号を含めて、RC-LDPC符号としても良い。ただしその際には、mを変化させても復号性能が劣化しない様、予め検査行列を設計する必要がある。
ここで、符号化部121によって実行される符号化の処理と、従来の図1の符号化部21によって実行される符号化の処理とを比較すると、次のようになる。すなわち、図6は、列重み3の10個の巡回行列によって構成されるq=1の巡回行列を、従来の「巡回行列単位で行分割を行なう方法」に従って行分割を行なった場合の、本実施の形態(本実施例)に対する比較例である。
図6に示すように、q=1の検査行列は、列重み3の10個の巡回行列によって構成される。このq=1の検査行列が2段に分割される事で、列重み0または3からなる10個の巡回行列を2段有するq=2の検査行列となる。さらに、このq=2の検査行列を構成する2段の巡回行列の各々が2段に分割される事で、列重み0または3からなる10個の巡回行列を4段有するq=4の検査行列となる。
ただし、本発明の比較例においては、mother符号の検査行列は、実施例と同じH0(10,1)である。この時、比較例における符号率4/5,3/5の2つの行列は、図6より一意に定まる。
ここで、実施例と比較例との関係を詳細に比較すると次のようになる。すなわち、図7は、本発明の実施例と比較例における、BERのBPSK(Binary Phase Shift Keying)変調における、白色雑音下での信号対雑音比Eb/N0(dB)依存性の比較である。
図7において、縦軸はビット誤り率であるBERを表わし、横軸は信号対雑音比Eb/N0(dB)依存性を表わす。また、図7のグラフにおいて、白色の丸印は、符号率9/10,q=1の実施例のグラフを表わし、白色の上向き三角印は、符号率4/5,q=2の実施例のグラフを表わし、黒色の上向き三角印は、符号率4/5,q=2の比較例のグラフを表わす。また、白色の下向き三角印は、符号率3/5,q=4の実施例のグラフを表わし、黒色の下向き三角印は、符号率3/5,q=4の比較例のグラフを表わす。すなわち、白色の印は実施例のグラフを示し、黒色の印は比較例のグラフを示している。
図7を見て分かる様に、本発明の実施例は比較例と比べて、BER=104において、符号率4/5で +0.4dB、符号率3/5で +1.5dBの符号化利得が各々ある。比較例におけるBERの劣化は、行分割を行なうほど大きくなる。この理由は、図6を見て分かる様に、mother符号の検査行列がq=1の場合、巡回行列単位で行のN分割を行なってq=Nの検査行列を作ると、符号長が1/Nの符号をN個並べたものと等価になってしまうからである。符号性能は符号長が長いほど良くなる傾向があるため、比較例の手法では、その性能が大きく劣化する結果となる。
また、図7を見て分かる様に、本発明の実施例の符号は、全ての符号率においてエラーフロアが観測されておらず、良好なBER性能を示している。
このように、本発明によれば、巡回行列の列重みが2以上の場合に、従来の「巡回行列単位で行分割を行なう方法」を適用した場合よりも、低い符号率での符号化利得を大きくできる。
ただし従来は、巡回行列の列重みが2以上の場合に「巡回行列単位で行分割を行なう方法」を適用した例は無い。従来は、巡回行列の列重みが1の場合に「巡回行列単位で行分割を行なう方法」を適用した例があるのみである。
このため、本発明を適用した符号は、本質的には、列重みが1の巡回行列から検査行列が構成される符号率の最も低い符号の性能が従来と同等で、符号率の高い符号が、巡回行列の列重みを向上させる事により、効率的に構成されていると捉える事もできる。
従来は、720ビットという様な短い符号長において、9/10の様な高い符号率を含むRC-LDPC符号が構成された例は無い。
次に、図8のフローチャートを参照して、図3の符号化部121により実行される符号化処理について説明する。
ステップS11において、符号化部121は、例えば外部の機器等から入力された情報系列を取得する。
ステップS12において、パリティ生成回路151は、例えば、式(12)に従って、取得した情報系列を変換して、パリティ系列を生成する。
ステップS13において、符号化部121は、生成したパリティ系列と、情報系列から構成されるLDPC符号の符号系列を出力して、符号化処理は終了する。
以上のようにして、符号化部121によって、全ての検査行列が複数の巡回行列から構成される、複数の符号率を有するLDPC符号に符号化される際に、その中で符号率が最低値でない、ある符号の検査行列を構成する巡回行列の最大列重みをw0とし、かつそれよりも低い符号率を有する符号の検査行列を構成する巡回行列の最大列重みをw1とした時、1 < w0 かつ w1 < w0となるように符号化される。
ところで、本実施の形態では、送信装置111と受信装置112からなる無線通信システム101について説明したが、本発明は、例えば、記録装置と再生装置からなる記録再生システムに適用することも可能である。
図9は、本発明を適用した記録再生システム201の一実施の形態の構成を示すブロック図である。この記録再生システム201は、例えば、ストレージシステムの一例であって、記録装置211と再生装置212からなるシステムである。
なお、図9の記録再生システム201において、図3の無線通信システムと対応する部分には同一の符号を付してあり、その説明は適宜省略する。すなわち、図9の記録装置211では、図3の送信装置111における送信部22に代わって、記録部221が設けられている。また、再生装置212は、図3の受信装置112における受信部31の代わりに、再生部231が設けられている以外は、図3における場合と同様の構成を有している。
記録装置211において、記録部221は、符号化部121からの符号系列に対応する記録信号を、光ピックアップあるいは磁気ヘッド等を用いて図示しない記録媒体上に記録する。
再生装置212において、再生部231は、アナログ光ピックアップあるいは磁気ヘッドによって図示しない記録媒体に記録されている記録信号を、アナログ再生信号に変換し、A/D変換部32に供給する。
以上のような構成を有する記録再生システム201においては、図3の無線通信システム101と同様に、記録装置211は、LDPC符号に符号化された符号系列を、記録媒体に記録する。
なお、図9の記録再生システム201は、記録装置211と再生装置212とが一体となった記録再生装置として構成されるようにしてもよい。
以上のように、本発明によれば、特に高い符号率で良好なBER性能を有する符号を包含する、実用的なRC-LDPC符号を構成する事を可能とする。また、高い符号率から低い符号率の符号まで、良好なBERを得ることが可能となる。
また、本発明によれば、複数の符号の検査行列におけるパリティの位置を所望の位置とする事により、実用的な符号化器を構成する事を可能とする。またその際に、パリティ部分と情報語部分とで検査行列の規則性を一定とした上で、符号率の異なる全ての符号において、パリティの位置を検査行列上の所望の位置とするための具体的な方法が明らかとなった。
なお、本発明は、例えば、LAN(Local Area Network)、PAN(Personal Area Network)、テレビ放送、携帯型電話、イーサネット(登録商標)等の各種通信装置において、伝送信号の誤り率を低減するための符号の符号化装置に用いられ、符号率の異なる複数の符号を単一の復号器を用いて復号するために用いて好適である。
上述した一連の処理は、ハードウェアにより実行させることもできるし、ソフトウェアにより実行させることもできる。一連の処理をソフトウェアにより実行させる場合には、そのソフトウェアを構成するプログラムが、専用のハードウェアに組み込まれているコンピュータ、または、各種のプログラムをインストールすることで、各種の機能を実行することが可能な、例えば汎用のパーソナルコンピュータ等に、プログラム記録媒体からインストールされる。
図10は、上述した一連の処理をプログラムにより実行するパーソナルコンピュータの構成の例を示すブロック図である。CPU(Central Processing Unit)311は、ROM(Read Only Memory)312、または記録部318に記録されているプログラムに従って各種の処理を実行する。RAM(Random Access Memory)313には、CPU311が実行するプログラムやデータ等が適宜記憶される。これらのCPU311、ROM312、およびRAM313は、バス314により相互に接続されている。
CPU311にはまた、バス314を介して入出力インターフェース315が接続されている。入出力インターフェース315には、マイクロホン等よりなる入力部316、ディスプレイ、スピーカ等よりなる出力部317が接続されている。CPU311は、入力部316から入力される指令に対応して各種の処理を実行する。そして、CPU311は、処理の結果を出力部317に出力する。
入出力インターフェース315に接続されている記録部318は、例えばハードディスクからなり、CPU311が実行するプログラムや各種のデータを記録する。通信部319は、インターネットやローカルエリアネットワーク等のネットワークを介して外部の装置と通信する。
また、通信部319を介してプログラムを取得し、記録部318に記録してもよい。
入出力インターフェース315に接続されているドライブ320は、磁気ディスク、光ディスク、光磁気ディスク、或いは半導体メモリ等のリムーバブルメディア321が装着されたとき、それらを駆動し、そこに記録されているプログラムやデータ等を取得する。取得されたプログラムやデータは、必要に応じて記録部318に転送され、記録される。
コンピュータにインストールされ、コンピュータによって実行可能な状態とされるプログラムを格納するプログラム記録媒体は、図10に示すように、磁気ディスク(フレキシブルディスクを含む)、光ディスク(CD-ROM(Compact Disc-Read Only Memory),DVD(Digital Versatile Disc)を含む)、光磁気ディスク、もしくは半導体メモリ等よりなるパッケージメディアであるリムーバブルメディア321、または、プログラムが一時的もしくは永続的に格納されるROM312や、記録部318を構成するハードディスク等により構成される。プログラム記録媒体へのプログラムの格納は、必要に応じてルータ、モデム等のインターフェースである通信部319を介して、ローカルエリアネットワーク、インターネット、デジタル衛星放送といった、有線または無線の通信媒体を利用して行われる。
なお、本明細書において、記録媒体に格納されるプログラムを記述するステップは、記載された順序に沿って時系列的に行われる処理はもちろん、必ずしも時系列的に処理されなくとも、並列的あるいは個別に実行される処理をも含むものである。
また、本明細書において、システムとは、複数の装置により構成される装置全体を表すものである。
なお、本発明の実施の形態は、上述した実施の形態に限定されるものではなく、本発明の要旨を逸脱しない範囲において種々の変更が可能である。
従来の無線通信システムの構成を示すブロック図である。 非特許文献8において開示された、検査行列中の一部の巡回行列において行分割を行なう一例である。 本発明を適用した無線通信システムの一実施の形態の構成を示すブロック図である。 本発明の実施例における、行列分割の方法である。 図3の符号化部の詳細な構成を示すブロック図である。 本発明の比較例における、行列分割の方法である。 本発明の実施例と比較例における、BERのEb/N0依存性の比較である。 符号化処理を説明するフローチャートである。 本発明を適用した記録再生システムの一実施の形態の構成を示すブロック図である。 パーソナルコンピュータの構成を説明するブロック図である。
符号の説明
101 無線通信システム, 111 送信装置, 112 受信装置, 121 符号化部, 131 復号部, 151 パリティ生成回路, 201 記録再生システム, 211 記録装置, 212 再生装置

Claims (20)

  1. 全てのパリティ検査行列が複数の巡回行列から構成される、複数の符号率を有するLDPC(low-density parity-check)符号を符号化する符号化装置の符号化方法において、
    その中で符号率が最低値でない、ある符号の検査行列を構成する巡回行列の最大列重みをw0とし、かつそれよりも低い符号率を有する符号の検査行列を構成する巡回行列の最大列重みをw1とした時、1<w0かつw1<w0となるように符号化する
    ステップを含む符号化方法。
  2. パリティ検査行を構成する巡回行列の1辺をmとした時、符号率の高い符号のパリティ検査行列における、ある列におけるビット1の位置を表す、ある行アドレスをbとして、より低い符号率の符号のパリティ検査行列における、その列のビット1の位置を表す行アドレスが、巡回行列毎に一定である0以上の整数cを用いて、b+cmと表現できる
    請求項1に記載の符号化方法。
  3. 各符号の検査行列におけるパリティの位置が、全て検査行列上の右側、あるいは左側、あるいは一定間隔のいずれかとなる様に、bあるいはcの値が調整されてなる
    請求項2に記載の符号化方法。
  4. 最大符号率を有する符号のパリティ検査行列を構成する巡回行列が、行方向に1個のみであり、かつ2<w0である
    請求項3に記載の符号化方法。
  5. 最低符号率を有する符号のパリティ検査行列を構成する巡回行列の列重みが、0または1である
    請求項4に記載の符号化方法。
  6. 全ての符号率の符号において、パリティ検査行列の列重みが一定である
    請求項5に記載の符号化方法。
  7. パリティ検査行列の列重みが3である
    請求項6に記載の符号化方法。
  8. 全ての符号が自己直交である
    請求項7に記載の符号化方法。
  9. 全ての符号の最小ハミング距離が少なくとも6である
    請求項8に記載の符号化方法。
  10. 単位行列の1辺の長さmを変化させた、符号長の異なる符号を含めて、符号化を行なう
    請求項4に記載の符号化方法。
  11. 全てのパリティ検査行列が複数の巡回行列から構成される、複数の符号率を有するLDPC符号を符号化する符号化装置において、
    その中で符号率が最低値でない、ある検査行列を構成する巡回行列の最大列重みをw0とし、かつそれよりも低い符号率を有する符号の検査行列を構成する巡回行列の最大列重みをw1とした時、1<w0かつw1<w0となるように符号化する符号化手段を備える
    符号化装置。
  12. パリティ検査行を構成する巡回行列の1辺をmとした時、符号率の高い符号のパリティ検査行列における、ある列におけるビット1の位置を表すある行アドレスをbとして、より低い符号率の符号のパリティ検査行列における、その列のビット1の位置を表す行アドレスが、巡回行列毎に一定である0以上の整数cを用いて、b+cmと表現できる
    請求項11に記載の符号化装置。
  13. 各符号の検査行列におけるパリティの位置が、全て検査行列上の右側、あるいは左側、あるいは一定間隔のいずれかとなる様に、bあるいはcの値が調整されてなる
    請求項12に記載の符号化装置。
  14. 最大符号率を有する符号のパリティ検査行列を構成する巡回行列が、行方向に1個のみであり、かつ2<w0である
    請求項13に記載の符号化装置。
  15. 最低符号率を有する符号のパリティ検査行列を構成する巡回行列の列重みが、0または1である
    請求項14に記載の符号化装置。
  16. 全ての符号率の符号において、パリティ検査行列の列重みが一定である
    請求項15に記載の符号化装置。
  17. パリティ検査行列の列重みが3である
    請求項16に記載の符号化装置。
  18. 全ての符号が自己直交である
    請求項17に記載の符号化装置。
  19. 全ての符号の最小ハミング距離が少なくとも6である
    請求項18に記載の符号化装置。
  20. 単位行列の1辺の長さmを変化させた、符号長の異なる符号を含めて、符号化を行なう
    請求項14に記載の符号化装置。
JP2007180940A 2007-07-10 2007-07-10 符号化方法および符号化装置 Expired - Fee Related JP4858335B2 (ja)

Priority Applications (8)

Application Number Priority Date Filing Date Title
JP2007180940A JP4858335B2 (ja) 2007-07-10 2007-07-10 符号化方法および符号化装置
CN2008800241547A CN101689868B (zh) 2007-07-10 2008-07-10 编码方法和编码设备
PCT/JP2008/062441 WO2009008460A1 (ja) 2007-07-10 2008-07-10 符号化方法および符号化装置
EP12179342A EP2523351A1 (en) 2007-07-10 2008-07-10 Encoding method and encoding device
EP08791015A EP2164178A4 (en) 2007-07-10 2008-07-10 ENCODING METHOD AND ENCODING DEVICE
US12/601,046 US8543887B2 (en) 2007-07-10 2008-07-10 Coding method and coding device
KR1020097027418A KR20100039294A (ko) 2007-07-10 2008-07-10 부호화 방법 및 부호화 장치
US14/026,919 US8843802B2 (en) 2007-07-10 2013-09-13 Coding method and coding device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007180940A JP4858335B2 (ja) 2007-07-10 2007-07-10 符号化方法および符号化装置

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2011235033A Division JP5288222B2 (ja) 2011-10-26 2011-10-26 符号化方法および符号化装置

Publications (2)

Publication Number Publication Date
JP2009021676A JP2009021676A (ja) 2009-01-29
JP4858335B2 true JP4858335B2 (ja) 2012-01-18

Family

ID=40228631

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007180940A Expired - Fee Related JP4858335B2 (ja) 2007-07-10 2007-07-10 符号化方法および符号化装置

Country Status (6)

Country Link
US (2) US8543887B2 (ja)
EP (2) EP2164178A4 (ja)
JP (1) JP4858335B2 (ja)
KR (1) KR20100039294A (ja)
CN (1) CN101689868B (ja)
WO (1) WO2009008460A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012019561A (ja) * 2011-10-26 2012-01-26 Sony Corp 符号化方法および符号化装置

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7551663B1 (en) * 2001-02-01 2009-06-23 Ipr Licensing, Inc. Use of correlation combination to achieve channel detection
JP5523064B2 (ja) * 2009-11-13 2014-06-18 三菱電機株式会社 復号装置及び方法
US8631299B2 (en) 2009-11-17 2014-01-14 Mitsubishi Electric Corporation Error correction encoding method and device, and communication system using the same
JP5485069B2 (ja) * 2010-08-06 2014-05-07 パナソニック株式会社 誤り訂正復号装置及び誤り訂正復号方法
KR101702358B1 (ko) * 2011-01-06 2017-02-03 삼성전자주식회사 저밀도 패리티 검사 코드를 사용하는 통신 시스템에서의 채널 부호화/복호화 방법 및 장치
KR101922990B1 (ko) * 2011-11-11 2018-11-28 삼성전자주식회사 멀티미디어 통신 시스템에서 준순환 저밀도 패리티 검사 부호 송/수신 장치 및 방법
CN102857237B (zh) * 2012-09-27 2015-05-20 苏州威士达信息科技有限公司 一种低延时的近地通信中ldpc并行编码器和编码方法
CN102857324B (zh) * 2012-09-27 2014-12-10 苏州威士达信息科技有限公司 基于查找表的深空通信中ldpc串行编码器和编码方法
US9800266B2 (en) * 2014-08-14 2017-10-24 Electronics And Telecommunications Research Institute Low density parity check encoder having length of 64800 and code rate of 4/15, and low density parity check encoding method using the same
KR101620748B1 (ko) * 2014-12-10 2016-05-12 한양대학교 산학협력단 아이템 추천 방법 및 아이템 추천 장치
CN105811996B (zh) 2014-12-30 2019-12-06 华为技术有限公司 一种基于准循环ldpc的数据处理方法及系统
US11113091B2 (en) * 2019-03-12 2021-09-07 Arm Limited Apparatus for forwarding a mediated request to processing circuitry in response to a configuration request

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7702986B2 (en) * 2002-11-18 2010-04-20 Qualcomm Incorporated Rate-compatible LDPC codes
US7139959B2 (en) * 2003-03-24 2006-11-21 Texas Instruments Incorporated Layered low density parity check decoding for digital communications
WO2004107585A1 (ja) * 2003-05-30 2004-12-09 Sony Corporation 復号方法および復号装置、プログラム、記録再生装置および方法、並びに、再生装置および方法
US8225173B2 (en) * 2004-06-25 2012-07-17 Runcom Technologies Ltd Multi-rate LDPC code system and method
US7900127B2 (en) * 2005-01-10 2011-03-01 Broadcom Corporation LDPC (Low Density Parity Check) codes with corresponding parity check matrices selectively constructed with CSI (Cyclic Shifted Identity) and null sub-matrices
CN100486150C (zh) * 2005-01-23 2009-05-06 中兴通讯股份有限公司 基于非正则低密度奇偶校验码的编译码器及其生成方法
JP4622654B2 (ja) * 2005-04-25 2011-02-02 ソニー株式会社 復号装置および復号方法
WO2007019187A2 (en) * 2005-08-03 2007-02-15 Novowave, Inc. Systems and methods for a turbo low-density parity-check decoder
EP1924001A4 (en) 2005-08-10 2009-03-04 Mitsubishi Electric Corp TEST MATRIX GENERATING METHOD, ENCODING METHOD, DECODING METHOD, COMMUNICATION APPARATUS, COMMUNICATION SYSTEM, ENCODER AND DECODER
JP4591371B2 (ja) * 2005-10-07 2010-12-01 ソニー株式会社 Qc符号の符号化方法
JP4620132B2 (ja) 2005-12-20 2011-01-26 三菱電機株式会社 検査行列生成方法、符号化方法、通信装置、通信システム、符号化器
EP2053751A4 (en) 2006-08-04 2011-06-22 Mitsubishi Electric Corp INVESTIGATION MATRIX GENERATION PROCESS, CODING METHOD, COMMUNICATION DEVICE, COMMUNICATION SYSTEM AND CODIER
KR20090121676A (ko) 2008-05-22 2009-11-26 삼성테크윈 주식회사 회로 기판의 제조 방법 및 그 방법으로 제조된 회로 기판
US20100153819A1 (en) * 2008-12-12 2010-06-17 Yeong-Luh Ueng Decoding Method and System for Low-Density Parity Check Code

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012019561A (ja) * 2011-10-26 2012-01-26 Sony Corp 符号化方法および符号化装置

Also Published As

Publication number Publication date
WO2009008460A1 (ja) 2009-01-15
US8543887B2 (en) 2013-09-24
EP2164178A4 (en) 2010-08-11
US20140013180A1 (en) 2014-01-09
KR20100039294A (ko) 2010-04-15
US20100153823A1 (en) 2010-06-17
CN101689868A (zh) 2010-03-31
EP2164178A1 (en) 2010-03-17
EP2523351A1 (en) 2012-11-14
US8843802B2 (en) 2014-09-23
JP2009021676A (ja) 2009-01-29
CN101689868B (zh) 2013-05-08

Similar Documents

Publication Publication Date Title
JP4858335B2 (ja) 符号化方法および符号化装置
US8762809B1 (en) LDPC codes and expansion method
US8370731B2 (en) LDPC (low density parity check) codes with corresponding parity check matrices selectively constructed with CSI (cyclic shifted identity) and null sub-matrices
US9525433B2 (en) Method and apparatus for channel encoding and decoding in a communication system using a low-density parity check code
JP5506878B2 (ja) 低密度パリティ検査符号のパリティ検査行列生成方法
JP4432902B2 (ja) 復号装置および方法、プログラム、記録再生装置および方法、並びに、再生装置および方法
US8392787B2 (en) Selective merge and partial reuse LDPC (Low Density Parity Check) code construction for limited number of layers Belief Propagation (BP) decoding
US20080250295A1 (en) Encoding method, encoding apparatus, and program
JP2007535236A (ja) 可変ブロック長を有するブロック低密度パリティ検査符号の符号化/復号化装置及び方法
JP2008501287A (ja) ブロック低密度パリティ検査符号を符号化/復号化する装置及び方法
JP2010528522A (ja) 可変符号化率を有するldpc符号生成方法、装置及びその情報記録媒体
JPWO2008016117A1 (ja) 検査行列生成方法、符号化方法、通信装置、通信システムおよび符号化器
US8145986B2 (en) Multi-CSI (Cyclic Shifted Identity) sub-matrix based LDPC (Low Density Parity Check) codes
TWI330470B (en) Construction of irregular ldpc (low density parity check) codes using rs (reed-solomon) codes or grs (generalized reed-solomon) code
JP4572937B2 (ja) 復号装置および方法、プログラム、並びに記録媒体
WO2008069460A1 (en) Method of generating parity-check matrix, encoding/decoding method for low density parity-check code with variable information length and variable code rate and apparatus using the same
JP5288222B2 (ja) 符号化方法および符号化装置
JP4881355B2 (ja) Ldpc符号の符号化器及び復号器、並びにプログラム、送信装置及び受信装置
Ashrafi et al. Spatially‐coupled communication system for the correlated erasure channel
Nidagundi et al. High throughput structured LDPC layered decoder

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100317

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20111004

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20111017

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20141111

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees