CN101689868B - 编码方法和编码设备 - Google Patents

Abstract

本发明涉及使得速率兼容LDPC(低密度奇偶校验)码在低码率和高码率两者下能够具有良好BER性能的编码方法和编码设备。在对具有多个码率并且所有奇偶校验矩阵由多个循环矩阵组成的LDPC码编码时，编码器121以如下方式执行编码：当将LDPC码中的、码率不是最小值的某个码的校验矩阵中循环矩阵的最大列权重定义为w₀，并将具有比所述某个码的码率低的码率的码的校验矩阵中循环矩阵的最大列权重定义为w₁时，满足1＜w₀且w₁＜w₀。

Description

编码方法和编码设备

技术领域

本发明涉及用于对具有不同编码率的多个码编码的编码方法和编码设备，具体地，涉及使得码在低码率和高码率两种情况下都具有良好的BER(比特误差率)性能的编码方法和编码设备。

背景技术

通常，在许多通信设备以及记录和再现设备中，通过发送从对输入信息序列编码形成的码序列来尝试降低数字发送信息的BER。

图1是示出由发送设备11和接收设备12组成的传统无线通信系统1的配置的框图。

在图1中，首先用户侧的信息序列被输入到编码器21，并以k/n的速率对其编码以成为码序列。

在这里，k是信息字长度，n是码字长度，以及k/n被称为码率或编码率。而且，对于编码，经常组合多种类型的编码，比如加密、纠错编码和RLL(游程长度受限)编码。

码序列被输入到发送器22，并且在无线通信系统1中的发送设备11的情况下，通过发送器22中的发送天线将发送信号向空间发送。

发送信号被输入到接收器31，并且在无线通信系统1中的接收设备12的情况下，通过接收器31中的接收天线将输入信号从空间中的信号转换为模拟接收信号。

通过使用模拟均衡器(未在示意图中表示出)将这些模拟信号均衡(equalize)为预定目标的均衡特性，然后每次在A/D(模拟/数字)转换器32中将其转换为数字接收信号。相位同步电路(未在示意图中表示出)被包括在A/D转换器32中。

在码检测器33中，数字接收信号被转换为检测的码序列或关于其后验概率的信息的序列，其后被输入到解码器34，随后以n/k的速率被解码为检测信息字，以变为检测信息序列。

然而，如果模拟均衡器的均衡不充分，则还存在在A/D转换器32和码检测器33之间提供数字均衡器的情况。而且，近年来，通常在码检测器33中使用诸如维特比检测器(Viterbi detector)之类的软判决检测器。此外，如果在解码器34中使用迭代解码方法，则在一些情况下在码检测器33中使用后验概率检测器。

尽管在图1中描述了由发送设备11和接收设备12组成的无线通信系统1，但是还能够采用由其中提供了记录器而不是发送器22的记录设备和其中提供了再现器而不是接收器31的再现设备组成的记录和再现系统。在该情况下，在记录和再现系统中由编码器21、A/D转换器32、码检测器33和解码器34执行的处理与在无线通信系统1中执行的处理类似。

顺便提及，在图1中，将各种码作为用在编码器21和解码器34中的纠错码来研究，并且已将诸如RS(理德-所罗门)码之类的部分的码投入了实际使用中。

近年来，关于例如诸如移动通信和深空间通信之类的通信领域和诸如陆地或卫星数字广播之类的广播领域的研究正得到大力发展。与之一起，与以增强纠错编码和解码中的效率为目的的码理论有关的研究也在进行。

作为对码性能的理论限制，由所谓的Shannon(C.E.Shannon)信道编码理论给出的Shannon极限是已知的。与码理论有关的研究的目的之一是开发呈现出接近该Shannon极限的性能的码。作为呈现出接近Shannon极限的性能的编码方法，已经开发了诸如并行级联卷积码和串行级联卷积码之类的被称为所谓的turbo编码的方案。

而且，近年来，在开发这些turbo码的同时，关于作为由图1中的编码器21和解码器34使用并有效降低发送信息的BER的纠错码之一的低密度奇偶校验(LDPC(低密度奇偶校验码))码的研究正在积极进行。

尽管LDPC码是由R.G.Gallager在1962年提出并且很久前就是已知的码，但是最近变得清晰的是，LDPC码具有非常优异的解码性能。在非专利文件1中公开了LDPC码。由于最近的研究，正在成为已知的是，在具有低码率的码的情况下，当将码长度设置得更长时，LDPC码可以达到更接近Shannon极限的性能。而且，LDPC码具有最小距离不需要与码长度成比例的特性。

在这里，LDPC码是指具有奇偶校验矩阵(下文中称为校验矩阵)的奇偶校验码，在该校验矩阵中，非零元素的密度低(稀疏)。

因此，LDPC码是应用于仅有些含糊地定义了校验矩阵中非零元素的数量的非常广范围的码的名称，并且不像例如通常公知的RS码那样，LDPC码不是指遵循某一特定码生成规则的码。也就是说，需要将注意力放到无限存在许多可以被称为LDPC码的码的事实。

而且，通常，将被称为和-积解码方法或置信传播(BP)解码方法的迭代解码方法之一应用于LDPC码的解码。

在LDPC码中，校验矩阵的列权重恒定的这种码被称为规则LDPC码，而校验矩阵的列权重不恒定的这种LDPC码被称为不规则LDPC码。

与规则LDPC码相比，不规则LDPC码通常可以达到更高的纠错能力，但是容易导致更大的电路规模。然而，当码率更高时，不规则LDPC码和规则LDPC码之间的纠错能力的差别更小。

此外，近年来，将很久前已知的QC(类循环)码用作LDPC码的方法作为可以降低用于LDPC码的编码器和解码器(图1中的编码器21和解码器34)的电路规模的方法之一正吸引着注意力。

QC码的校验矩阵的规则性非常高，并且期望当将QC码用作LDPC码时，可以通过利用该规则性来降低编码器和解码器的电路规模。

在这里，QC码指的是这样的码，在该码中，从任意码字循环移位了作为某个自然数的周期p(1≤p＜n)而产生的序列是不同于原始码字的码字。p＝1的QC码被称为循环码。

在例如非专利文件2中公开了QC码的细节。可以通过使用p·q个循环矩阵来表示QC码的校验矩阵，其中q是自然数。

通常，将m行和m列(m×m)的循环矩阵定义为从对诸如第一列之类的任意某列的循环移位产生所有列的矩阵。

具体地，如果将m×m循环矩阵C中最左边的第一列向量定义为[x₀x₁…x_m-1]^T(T表示转置运算)，则将C表示为下面的等式(1)。

[公式1]

尽管在等式(1)中，在矩阵的向下方向上循环移位了循环矩阵C的各列，但是可以通过在向上方向上对其循环移位来定义循环矩阵C。循环矩阵的逆矩阵和两个循环矩阵的乘积每个都是循环矩阵。

通常，将由p·q个循环矩阵组成并具有周期p的QC码的校验矩阵H(p，q)定义为下面的等式(2)。

[公式2]

这里，在等式(2)中，D_i，h是m×p矩阵，其第j列是在下面等式(3)的矩阵H′(p，q)中的m×m循环矩阵C_i，j的第h列(0≤h＜m)，其中从H(p，q)中的列的重排产生该矩阵H′(p，q)。

[公式3]

因为等式(3)仅从等式(2)的列的重排产生，所以不论码具有哪个校验矩阵，对具有白噪声的接收信号的解码性能是相同的。因此，在下文中，除非指出特别注意，否则在具有等式(2)形式的校验矩阵与具有等式(3)形式的校验矩阵之间不进行区分。

在这样的QC码校验矩阵中的各个循环矩阵的列权重w_c是等于或大于零的任意整数，并且各个循环矩阵可以具有不同的列权重。然而，通常，作为用于设计校验矩阵的具体方法，目前为止仅用于设计q＝1、w_c≥2且w_c恒定的校验矩阵的方法以及用于设计q≥2且w_c属于{0，1}的校验矩阵的方法是已知的。

在例如由本发明人提出的非专利文件3和非专利文件4中公开了用于设计q＝1且w_c≥2的校验矩阵的具体方法。

而且，在例如非专利文件5中公开了用于设计q≥2且w_c属于{0，1}的校验矩阵的具体方法。

如果使用q≥2且w_c属于{0，1}的校验矩阵，则存在可以相对容易地设计规则LDPC码和不规则LDPC码两者的优势。

另外，如果码长度有点长并且码率低，则采用w_c属于{0，1}的关系还提供了当将该码用作LDPC码时容易获得低误差率的性能的优势，因为在校验矩阵上很难出现短周期。

另一方面，如非专利文件4中还指出的，如果码长度相同，则可以设计在使用q＝1且w_c≥2的校验矩阵时比在使用q≥2且w_c属于{0，1}的校验矩阵时具有更高码率的自正交QC码。通常已知的是，如果码是自正交的，则在其校验矩阵中不存在长度为4的周期，并且当将其用作LDPC码时，可以改善其解码性能。

可以通过使用非常简单的移位寄存器电路来执行QC码的编码。在例如上述的非专利文件2、专利文件1和专利文件2中公开了用于其的方法。

此外，作为通过其可以形成不仅仅用于QC码的简单编码电路的方法之一，还提出了在校验矩阵的一部分中构造下三角形式或双对角线形式的方法，并且在例如非专利文件6中公开了其细节。如果使用该方法，码不需要是QC码。

顺便提及，通常在无线通信设备(图1中的无线通信系统1)中，准备了具有不同码率的多个纠错码，并且在许多情况下，取决于传输路径的条件选择并使用其中之一。

在该情况下，如果对于所有的码提供了不同的编码器和解码器(图1中的编码器21和解码器34)，则通常电路规模变大。因此，期望尽可能地共享这些多个编码器和解码器的电路。被设计为尽可能地由具有不同码率的多个码共享该

电路的码通常被称为速率兼容码(Rate-Compatible code)。

同样对于LDPC码，近年来，正在进行设计速率兼容LDPC(在下文中称为RC-LDPC)码的各种研究。

对于RC-LDPC码，通常是转换或照原样使用某一原始码(母码)的校验矩阵来准备具有其他码率的码的校验矩阵的方案。对于目前为止所报告的RC-LDPC码，在许多情况下其校验矩阵具有等式(2)中的q≥2且w_c属于{0，1}的形式，并且在例如非专利文件7、非专利文件8和专利文件3中公开了其内容。

用于构建RC-LDPC码的许多方法利用在码理论中通常公知的截断(puncturing)和缩短的技术，并且例如非专利文件7的方法也利用了截断。

另一方面，在非专利文件8和专利文件3中提出了如下方法：对每个循环矩阵，通过对具有高码率的母码的校验矩阵中的每行执行分割(分裂，splitting)，来获得具有低码率的码的校验矩阵。

图2是用于说明非专利文件8中公开的在校验矩阵中的一些循环矩阵中执行的行分裂的示意图。

在图2中，通过将0视为零矩阵并将1视为w_c＝1的循环矩阵，表示了在q≥2且w_c属于{0，1}的校验矩阵中将循环矩阵分裂为多级(stage)的方式。而且，尽管在图2中没有示意表示出w_c＝1的循环矩阵具体是什么，但是需将注意力放到如下这点：除了零矩阵之外的分裂之后的所有各循环矩阵都由与分裂之前的循环矩阵相同的循环矩阵形成。

如果将分裂之前的校验矩阵中的行数定义为m₁，则通过将循环矩阵分裂为像图2中那样的两级，分裂之后的校验矩阵中的行数变为2m₁。现在，如果假设校验矩阵是满秩的，也就是校验矩阵中的行数等于奇偶校验位数(parity number)，则具有分裂之前的校验矩阵的码的码率是(n-m₁)/n，而具有从将每行分裂为两级得到的校验矩阵的码的码率是(n-2m₁)/n。

如果通过重复执行这样的循环矩阵分裂来构造多个校验矩阵，则允许共享解码电路，因为这些校验矩阵的基本形式是相同的。

不论奇偶校验位的位置在校验矩阵上的哪里，都能够编码和解码。然而，在实际系统中，因为在系统配置方面的容易性，所以期望奇偶校验位的位置以恒定间隔存在于校验矩阵上，或者全部排列在校验矩阵上的右侧或左侧。

然而，如果通过像图2中那样执行行分裂来构造多个校验矩阵，则对于所有校验矩阵，将奇偶校验位布置在校验矩阵上的期望位置处并不容易。因此，在非专利文件8中，每个校验矩阵具有类似非专利文件7中公开的双对角线形式，以便将奇偶校验位排列在校验矩阵的右侧。从而，对于奇偶校验位部分，不能执行像图2那样的行分裂，打破了其规则性。

与非专利文件8的方法类似，专利文件3的方法也是对每个循环矩阵在行方向上执行分裂的方法。然而，尽管包括奇偶校验位部分在内执行了像图2中示出那样的校验矩阵的行分裂，但是在专利文件3公开的方法中没有示出具体编码方法。例如在专利文件3中公开的码中，奇偶校验位部分不规则地存在于校验矩阵上。

因此，同样在专利文件3中，指出了必须组合诸如双对角线形式之类的形式以便形成实用的编码器的可能性。然而，在该情况下，与非专利文件8的情况类似，打破了奇偶校验位部分的规则性。

专利文件1：美国专利No.3475724

专利文件2：美国专利No.6928602

专利文件3：I.Rakkis，“System and Method for a Turbo Low-densityParity-check Decoder，”美国专利申请公开，US2007/0043998A1，2007年2月。

非专利文件1：R.G.Gallager，“Low Density Parity Check Codes，”MITPress，Canbridge，Mass.，1963年。

非专利文件2：R.Townsend和E.Weldon，Jr.，“Self-OrthogonalQuasi-Cyclic Codes，”IEEE Trans.Info.Theory，IT-13卷，2期，183-195页，1967年4月。

非专利文件3：Y.Kou，S.Lin和M.Fossorier，“Low Density Parity CheckCodes on Finite Geometries：A Rediscovery and New Results，”IEEE Trans.Info.Theory，47卷，7期，2711-2735页，2001年11月。

非专利文件4：M.Noda，“Designing a Self-orthogonal Quasi-cyclic Codewith Extended Minimum Hamming Distance，”Proc.4th InternationalSymposium in Turbo Code and Related Topics，Munich，德国，2006年4月。

非专利文件5：M.Fossorier，“Quasi-cyclic Low-density Parity-check CodesFrom Circulant Permutation matrices，”IEEE Trans.Info.Theory，50卷，8期，1788-1793页，2004年8月。

非专利文件6：T.J.Richardson和R.L.Urbanke，“Efficient Encoding ofLow-density Parity-check Codes，”IEEE Trans.Info.Theory，47卷，2期，638-656页，2001年2月。

非专利文件7：D.Klinc，J.Ha，J.Kim和S.W.McLaughlin，“Rate-compatible Punctured Low-density Parity-check Codes for Ultra WideBand System，”Proc.IEEE(GLOBECOM 2005)，3856-3860页。

非专利文件8：H-G.Joo，D-J shin和S-N.Hong，“New Construction ofRate-compatible Block-type Low-density Parity-check Codes using Splitting，”Proc.IEEE(PIMRC 2006)，2006年9月。

发明内容

技术问题

如上所述，对于目前为止所提出的RC-LDPC码，通常具有不同码率的所有LDPC码的校验矩阵由q≥2且w_c属于{0，1}的循环矩阵组成。

然而，该方法涉及如下问题：如果码长度恒定，则设计可以在高码率时达到良好的BER的码是相对困难的。

此外，对于目前为止所公开的RC-LDPC码，如下方法是普遍的：在校验矩阵的奇偶校验部分中采用下三角形式或双对角线形式，使得对于所有具有不同码率的码，奇偶校验位置可以是校验矩阵上的恒定位置。

因此，存在的问题是，校验矩阵的规则性在奇偶校验部分和信息字部分之间不同。

考虑到这些情况做出本发明，并且本发明使得能够构造如下实用的RC-LDPC码：其包括在比以前更高的码率时具有良好BER性能的码，并且还允许用低码率编码。

技术方案

作为本发明的一个方面的编码方法是用于对LDPC(低密度奇偶校验)码编码的编码设备的编码方法，所述LDPC码具有多个码率，并且其所有奇偶校验矩阵由多个循环矩阵组成。所述编码方法包括步骤：以如下方式执行编码：当将LDPC码中的、码率不是最小值的某个码的校验矩阵中循环矩阵的最大列权重定义为w₀，并将具有比所述某个码的码率低的码率的码的校验矩阵中循环矩阵的最大列权重定义为w₁时，满足1＜w₀且w₁＜w₀。。

能够实现的是，当将奇偶校验行中的循环矩阵的一边定义为m时，基于指示位1在具有高码率的码的奇偶校验矩阵中的某列中的位置的某个行地址是b的假设，利用对于每个循环矩阵恒定并且等于或大于0的整数c，能够将指示位1在具有较低码率的码的奇偶校验矩阵中的列中的位置的行地址表示为b+cm。

能够实现的是，调整b或c的值，使得在码的校验矩阵中的所有奇偶校验位置都在校验矩阵上的右侧、或在校验矩阵上的左侧、或具有恒定间隔。

能够实现的是，具有最高码率的码的奇偶校验矩阵中的循环矩阵的个数在行方向上仅是一个，并且满足2＜w₀。

能够实现的是，具有最低码率的码的奇偶校验矩阵中的循环矩阵的列权重是0或1。

能够实现的是，对于所有码率的码，奇偶校验矩阵的列权重恒定。

能够实现的是，奇偶校验矩阵的列权重是3。

能够实现的是，所有的码是自正交的。

能够实现的是，所有码的最小汉明距离至少是6。

能够实现的是，执行编码包括对通过改变单位矩阵的一边的长度m获得的并且具有不同码长度的码执行编码。

作为本发明一个方面的编码设备是用于对LDPC码编码的编码设备，所述LDPC码具有多个码率，并且其所有奇偶校验矩阵由多个循环矩阵组成。所述编码设备包括：编码装置，用于以如下方式执行编码：当将LDPC码中的、码率不是最小值的某个校验矩阵中循环矩阵的最大列权重定义为w₀，并将具有比该码率低的码率的码的校验矩阵中循环矩阵的最大列权重定义为w₁时，满足1＜w₀且w₁＜w₀。

能够实现的是，当将奇偶校验行中的循环矩阵的一边定义为m时，基于指示位1在具有高码率的码的奇偶校验矩阵中的某列中的位置的某个行地址是b的假设，利用对于每个循环矩阵恒定并且等于或大于0的整数c，能够将指示位1在具有较低码率的码的奇偶校验矩阵中的列中的位置的行地址表示为b+cm。

能够实现的是，调整b或c的值，使得在码的校验矩阵中的所有奇偶校验位置都在校验矩阵上的右侧、或在校验矩阵上的左侧、或具有恒定间隔。

能够实现的是，具有最高码率的码的奇偶校验矩阵中的循环矩阵的个数在行方向上仅是一个，并且满足2＜w₀。

能够实现的是，具有最低码率的码的奇偶校验矩阵中的循环矩阵的列权重是0或1。

能够实现的是，对于所有码率的码，奇偶校验矩阵的列权重恒定。

能够实现的是，奇偶校验矩阵的列权重是3。

能够实现的是，所有的码是自正交的。

能够实现的是，所有的码的最小汉明距离至少是6。

能够实现的是，执行编码，包括对通过改变单位矩阵的一边的长度m获得的并且具有不同码长度的码执行编码。

在本发明的一个方面中，执行编码，使得当将LDPC码中的、码率不是最小值的某个校验矩阵中的循环矩阵的最大列权重定义为w₀、并将具有低于该码率的码率的码的校验矩阵中的循环矩阵的最大列权重定义为w₁时，满足1＜w₀和w₁＜w₀。

有益效果

如上所述，根据本发明的一个方面，对于具有更低码率的码，校验矩阵中循环矩阵的最大列权重被减小到更大范围。这使得能够执行RC-LDPC码的编码，使得对于具有高码率的码和具有低码率的码两者都能够实现良好的BER性能。

而且，根据本发明的一个方面，能够构造包括在高码率下具有良好BER性能的码并且还允许用低码率进行编码的实用RC-LDPC码。

附图说明

[图1]图1是示出传统无线通信系统的配置的框图。

[图2]图2是在非专利文件8中公开的在校验矩阵中的一些循环矩阵中执行行分裂的一个例子。

[图3]图3是示出本发明所应用的无线通信系统的一个实施例的配置的框图。

[图4]图4是本发明的工作例子中的矩阵分裂的方法。

[图5]图5是示出图3中的编码器的详细配置的框图。

[图6]图6是本发明的比较例子中的矩阵分裂的方法。

[图7]图7是本发明的工作例子和比较性例子之间的BER对E_b/N₀的依赖性的比较。

[图8]图8是用于说明编码处理的流程图。

[图9]图9是示出本发明所应用的记录和再现系统的一个实施例的配置的框图。

[图10]图10是用于说明个人计算机的配置的框图。

参考标记说明

101无线通信系统

111发送设备

112接收设备

121编码器

131解码器

151奇偶校验位生成电路

201记录和再现系统

211记录设备

212再现设备

具体实施方式

下面将参考附图描述本发明的实施例。

图3是示出本发明所应用的无线通信系统101的一个实施例的配置的框图。该无线通信系统101由对信息序列编码并发送码序列的发送设备111以及接收码序列并对其解码的接收设备112组成。

在图3中的无线通信系统101中，为与图1中的传统无线通信系统1对应的部分给出了相同的符号，从而省略其描述。具体地，在图3中的无线通信系统101中，除了提供编码器121而不是编码器21之外，发送设备111具有与图1中的发送设备11相同的配置。而且，除了提供解码器131而不是解码器34之外，接收设备112具有与图1中的接收设备12相同的配置。

编码器121基于输入信息序列的LDPC码执行编码处理，并将通过编码获得的码序列提供给发送器22。稍后将描述由编码器121进行的LDPC码的编码的细节。

由发送器22中的发送天线将从编码为LDPC码产生的码序列作为发送信号而发送。而且，在接收设备112中，由接收器31接收该发送信号，并由A/D转换器32将其转换为数字接收信号。随后，由码检测器33将该数字接收信号转换为检测的码序列或关于后验概率的信息的序列，然后输入到解码器131。

随后，解码器131通过使用诸如和-积解码方法或BP解码方法之类的迭代解码方法来将转换的数字接收信号解码为检测的信息字，并将它作为检测的信息序列输出。如上所述，如果在解码器131中使用迭代解码方法，则在一些情况下在码检测器33中使用后验概率检测器。

尽管将在本实施例中描述由发送设备111和接收设备112这两个设备组成的无线通信系统101，但是也能够采用将图3中的发送设备111和接收设备112相互集成在其中的发送和接收设备。

如以上，在图3的编码器121和解码器131中，使用作为有效降低发送信息的BER的纠错码之一的LDPC码。

顺便提及，作为在编码器121中执行的RC-LDPC码，通常，具有高码率的码和具有低码率的码尽可能规则地具有彼此相关的校验矩阵。而且，通常具有这样的规则性的RC-LDPC码的所有校验矩阵由q≥2且w_c属于{0，1}的循环矩阵组成。

然而，如果校验矩阵的列权重和码长度恒定，则当校验矩阵中的循环矩阵的列权重大于1时，可以构造具有更高码率的自正交码。因此，期望当码率更高时，在将校验矩阵中的循环矩阵的最大列权重设置得更大时，可以构造码率在更宽范围中的、具有良好性能的LDPC码。

图4是用于说明如下情况的示意图：在该情况下，由十个列权重为3的循环矩阵组成的q＝1的校验矩阵以循环矩阵的最大列权重减小的方式依次形成q＝2和q＝4的校验矩阵。在图4中，将0、1、2和3分别视为零矩阵、w_c＝1的循环矩阵、w_c＝2的循环矩阵和w_c＝3的循环矩阵。

如图4所示，q＝1的校验矩阵由十个列权重为3的循环矩阵组成。该q＝1的校验矩阵分裂为两级，以变为在两级处具有十个列权重为1或2的循环矩阵的q＝2的校验矩阵。而且，该q＝2的校验矩阵中两级处的每个循环矩阵分裂为两级，以提供在四级处具有十个列权重为0或1的循环矩阵的q＝4的校验矩阵。

由此，由十个列权重为3的循环矩阵组成的q＝1的校验矩阵以循环矩阵的最大权重减小的方式依次形成q＝2和q＝4的校验矩阵。

即，在本实施例中，在对具有多个码率并且其所有校验矩阵由多个循环矩阵组成的LDPC码编码时，编码器121以如下方式执行编码：当将LDPC码中的码率不是最小值的某个码的校验矩阵中的循环矩阵的最大列权重定义为w₀，并将具有码率比该某个码的码率低的码率的码的校验矩阵中循环矩阵的最大列权重定义为w₁时，满足1＜w₀且w₁＜w₀。

然而，在这里，在图4的各个校验矩阵中，各个循环矩阵的顺序可以改变。而且，在本实施例中，充分满足上述关系w₁＜w₀，并且没有特别限制分裂的方式。

然而，在构造类似图4中具有不同码率的码的校验矩阵的情况下，期望尽可能规则地构造这些校验矩阵。下面将描述用于构造这样的规则校验矩阵的具体方法的一个例子。

将作为原型(original)的母码的校验矩阵定义为H⁰(p，q)，并将通过s次行分裂得到的校验矩阵H^S(p，q)定义如下。

[公式4]

这里，y_i，j ^s(属于{0，1})(0≤i＜q·m，0≤j＜p·m)是校验矩阵H^S(p，q)的第i行和第j列中的二进制元素。

现在，当校验矩阵H^S(p，q)的列权重是恒定值w时，将由第j列中位1的行的地址b^S _j，z组成的集合定义为B^S _j＝{b^S _j，0，b^S _j，1，…，b^S _j，w1}。这时，例如，在C程序中，根据下面(5)的算法来获得校验矩阵的第j列中的元素。

[公式5]

$\begin{array}{c}\mathrm{if}(i\∈B_j^s)y_{i,j}^s=1;\\ \mathrm{else}{y}_{i,j}^s=0;\end{array}---\left(5\right)$

而且，基于对于母码的校验矩阵设置q＝1并且由上述等式(2)表示该校验矩阵的形式的假设，将b⁰ _j，z定义如下。

[公式6]

$b_{j,z}^0=(a_{j\mathrm{mod}p,z}+\mathrm{floor}(j/p))\mathrm{mod}m---\left(6\right)$

在等式(6)中，a_j，z(0≤j＜p，0≤z＜w)是表示校验矩阵中p个循环矩阵的第一列中位1的位置的w个行地址。

在这里，如果通过取w＝3、p＝10和m＝72作为一个例子来考虑各个a_j，z，则获得下面的等式。

[公式7]

[a_0，0 a_0，1 a_0，2]＝[18 0 2]

[a_1，0 a_1，1 a_1，2]＝[65 33 68]

[a_2，0 a_2，1 a_2，2]＝[58 37 62]

[a_3，0 a_3，1 a_3，2]＝[56 42 51]

[a_4，0 a_4，1 a_4，2]＝[63 44 50]

[a_5，0 a_5，1 a_5，2]＝[70 43 36]

[a_6，0 a_6，1 a_6，2]＝[49 26 34]

[a_7，0 a_7，1 a_7，2]＝[16 55 27]

[a_8，0 a_8，1 a_8，2]＝[21 9 64]

[a_9，0 a_9，1 a_9，2]＝[71 41 19]     (7)

而且，根据等式(4)至(7)获得母码的校验矩阵H⁰(10，1)。

这时，基于母码的校验矩阵H⁰(10，1)，通过使用由下面的b¹ _j，z组成的B¹ _j，从等式(4)和等式(5)获得从根据图4的行分裂产生的q＝2的校验矩阵H¹(10，2)。

[公式8]

$b_{j,0}^1=b_{j,0}^0$

$b_{j,1}^1=b_{j,1}^0+m$

$b_{j,2}^1=b_{j,2}^0+\left(j\mathrm{mod}2\right)m---\left(8\right)$

类似地，基于母码的校验矩阵H⁰(10，1)，通过使用由下面的b² _j，z组成的B² _j，从等式(4)和等式(5)获得从根据图4的行分裂产生的q＝4的校验矩阵H²(10，4)。

[公式9]

$b_{j,0}^2=b_{j,0}^0+2\mathrm{\δ}(\left(j\mathrm{mod}4\right)=3)m$

$b_{j,1}^2=b_{j,1}^0+(1+2\mathrm{\δ}(\left(j\mathrm{mod}4\right)=2)m$

$b_{j,2}^2=b_{j,2}^0+(2+\left(j\mathrm{mod}2\right))m---\left(9\right)$

在这里，δ(X)是当X为真时是1而当X为假时是0的函数。

具体地，通过使用由等式(4)至(9)定义的三个校验矩阵H⁰(10，1)、H¹(10，2)和H²(10，4)，可以构造具有720位的码长度和9/10、4/5和3/5的码率的各个码。此外，本实施例中的所有码都是自正交码。

此外，如从等式(8)和等式(9)很明显，当将表示具有最高码率的码的校验矩阵H⁰(10，1)的某列中位1的位置的某行地址定义为b时，使用对于每个循环矩阵恒定并且等于或大于0的整数c将表示具有其他码率的码的奇偶校验矩阵H¹(10，2)和H²(10，4)中的列中位1的位置的行地址表示为b+cm。

即，在本实施例中，当将表示具有最高码率的码的奇偶校验矩阵的某列中位1的位置的某行地址定义为b时，使用对于每个循环矩阵恒定并且等于或大于0的整数c来将表示具有另一码率的码的奇偶校验矩阵中的列中位1的位置的行地址表示为b+cm。

另外，作为本发明的编码方法的特性，存在如下特性：从具有高码率的母码构造的具有低码率的码的最小汉明距离(hamming distance)等于或长于母码的最小汉明距离。因此，通过使用最小汉明距离尽可能长的码作为原型的具有高码率的母码，对于所有码率的码可以实现长的最小距离。

作为具有尽可能长的最小汉明距离和高码率的这种码，存在例如最小距离等于或长于(校验矩阵的列权重+2)由本发明人在非专利文件4中描述的那样的码。

基于非专利文件4中公开的技术，还设计了在本发明的工作例子中描述的具有9/10码率的母码，并且校验矩阵的列权重为3，码的最小距离为6。因此，在本发明的工作例子中，具有4/5和3/5码率的每个码的最小距离也等于或长于6。

为了尽可能高地设置母码的码率并保持所有码的最小距离尽可能长，期望将校验矩阵的最小列权重设置为3，并将码的最小距离设置为6或更长，如在本发明的工作例子中所描述的。

在这里，通过使用由第一(nq m)列组成的(nq m)×(q m)矩阵H_A ^s和由剩下的(q m)列组成的(q m)×(q m)矩阵H_B ^s，n×(q m)校验矩阵H^s(p，q)通常可以表示如下。

[公式10]

$H^s(p,q)=\left[\begin{array}{cc}{H}_A^s& H_B^s\end{array}\right]---\left(10\right)$

在本实施例中，以对于所有s满足下面的等式(11)的方式，在等式(7)的相应向量中预先调整相应元素的顺序。

[公式11]

$\mathrm{Det}\left(H_B^s\right)\mathrm{mod}2=1---\left(11\right)$

然而，还可以通过改变等式(8)和等式(9)中m的系数来执行该调整。

此外，从等式(10)和等式(11)可以获得如由下面的等式(12)所示的各个码的生成矩阵G^S。

[公式12]

G^S＝H^S _B ^-1[H^S _A H^S _B]＝[H^S _B ^-1·H^S _AI]    (12)

在等式(12)中，I是(q m)×(q m)单位矩阵(identity matrix)。

在本实施例中，可以构造所有的校验矩阵使得可以将它们变换为等式(12)的格式，因此对于所有的码，可以将奇偶校验位的位置排列在校验矩阵的右侧。

然而，可以将奇偶校验位的位置排列在校验矩阵的左侧，或者可以按相等的间隔规则排列在校验矩阵中。换言之，也可以说，将奇偶校验位布置在校验矩阵上的右侧或左侧，或以恒定间隔布置。

如上所述，以对于所有H^s(p，q)满足等式(11)的方式，通过调整等式(7)至(9)将奇偶校验位规则地排列在所有校验矩阵上。这使得能够通过使用例如上述专利文件2的方法等像一般系统码那样容易地执行编码。在这里，系统码是指信息字是码字的一部分的码。

图5是示出图3的编码器121的详细配置的框图。编码器121被形成为例如系统码的编码电路。

如图5所示，在图3的编码器121中，奇偶校验位生成电路151根据等式(12)将输入信息序列转换为奇偶校验位序列。编码器121向发送器22输出奇偶校验位序列和由信息序列形成的LDPC码的码序列。

奇偶校验位生成电路151可以通过不仅使用根据等式(12)的方法而且使用另一方法将输入信息序列转换为奇偶校验位序列。例如，奇偶校验位生成电路151可以根据专利文件2中公开的方法，将输入信息序列转换为奇偶校验位序列。

如以上，在本实施例中，编码器121具有上述配置。因此，如果对于母码使用q＝1的校验矩阵，则可以比传统的“对于每个循环矩阵执行行分裂的方法”更大地改善其性能。然而，在这里，q＝1的校验矩阵中的循环矩阵的最大列权重需要等于或大于2。

此外，在本实施例中，尽管校验矩阵的列权重是任意的，但是可以通过设置校验矩阵的列权重恒定来简化解码电路(图3中的解码器131)。在该情况下，期望校验矩阵的列权重为3以便获得良好的BER。

此外，在本实施例中，可以采用包括通过改变单位矩阵的一边的长度m获得的并且具有不同码长度的码在内的码作为RC-LDPC码。然而，在该情况下，需要预先设计校验矩阵使得使即使改变m解码性能也不会恶化。

在这里，如果将编码器121执行的编码处理与图1中的传统编码器21执行的编码处理相比较，则获得下面的结果。具体地，图6是在由十个列权重为3的循环矩阵组成的q＝1的校验矩阵经受根据传统的“对于每个循环矩阵执行行分裂的方法”的行分裂的情况下，相比于本实施例(本工作例子)的比较例子。

如图6所示，q＝1的校验矩阵由十个列权重为3的循环矩阵组成。该q＝1的校验矩阵分裂为两级，以变为在两级处具有十个列权重为0或3的循环矩阵的q＝2的校验矩阵。此外，在该q＝2的校验矩阵中的两级处的每个循环矩阵分裂为两级，以提供在四级处具有十个列权重为0或3的循环矩阵的q＝4的校验矩阵。

在本发明的比较例子中，母码的校验矩阵是H⁰(10，1)，这与工作例子中的相同。这时，从图6唯一确定比较例子中用于4/5和3/5码率的两个矩阵。

在这里，工作例子和比较例子之间关系的详细比较如下。具体地，图7是在本发明的工作例子和比较例子之间在BPSK(二进制相移键控)调制中在白噪声下BER对信噪比E_b/N₀(dB)的依赖性的比较。

在图7中，纵坐标表示作为比特误差率的BER，而横坐标表示对信噪比E_b/N₀(dB)的依赖性。此外，在图7的示意图中，白色圈表示码率是9/10且q＝1的工作例子的示意图。白色上三角表示码率是4/5且q＝2的工作例子的示意图。黑色上三角表示码率是4/5且q＝2的比较例子的示意图。另外，白色下三角表示码率是3/5且q＝4的工作例子的示意图。黑色下三角表示码率是3/5且q＝4的比较例子的示意图。具体地，白色标记表示工作例子的示意图，黑色标记表示比较例子的示意图。

如从图7很明显，在BER＝10⁴处，与比较例子相比，在4/5码率和3/5码率时，本发明的工作例子分别具有+0.4dB和+1.5dB的编码增益。行分裂执行得越多，比较例子中BER的恶化变得越大。对于此的原因如下。具体地，如从图6很明显，当母码的校验矩阵是q＝1的校验矩阵时，如果对于每个循环矩阵通过将每行分裂为N行来构造q＝N的校验矩阵，则该校验矩阵等效于其中排列了N个码长度为1/N的码的矩阵。当码长度更长时，码性能趋向于更高。因此，比较例子的方案导致其性能的严重恶化。

另外，如从图7很明显，本发明的工作例子的码对于所有码率没有引入观察到的误码平台(error-floor)，并且呈现出良好的BER性能。

如以上，当循环矩阵的列权重等于或大于2时，与应用传统的“对于每个循环矩阵执行行分裂的方法”的情况相比，本发明可以在低码率时将编码增益设置得更高。

然而，传统上，不存在当循环矩阵的列权重等于或大于2时应用“对于每个循环矩阵执行行分裂的方法”的先例。传统上，仅存在当循环矩阵的列权重是1时应用“对于每个循环矩阵执行行分裂的方法”的先例。

因此，下面的解释同样是可能的。具体地，在本发明所应用的码的情况下，本质上，具有最低码率并且其校验矩阵由列权重为1的循环矩阵组成的码的性能等效于传统的码的性能，并且通过提高循环矩阵的列权重来有效构造具有高码率的码。

传统上，不存在用短达720比特的码长度来构造包括高达9/10码率的RC-LDPC码的先例。

随后，参考图8的流程图，下面将描述由图3中的编码器121执行的编码处理。

在步骤S11中，编码器121获取从例如外部装置输入的信息序列。

在步骤S12中，奇偶校验位生成电路151例如根据等式(12)转换所获取的信息序列以生成奇偶校验位序列。

在步骤S13中，编码器121输出所生成的奇偶校验位序列和由信息序列形成的LDPC码的码序列，使得结束编码处理。

以上述方式，在通过编码器121编码为具有多个码率并且其所有校验矩阵由多个循环矩阵组成的LDPC码的编码中，执行编码使得当LDPC码中的码率不是最小值的某个码的校验矩阵中循环矩阵的最大列权重被定义为w₀，并且具有比该某个码低的码率低的码率的码的校验矩阵中循环矩阵的最大列权重被定义为w₁时，满足1＜w₀且w₁＜w₀。

顺便提及，尽管在本实施例中关于由发送设备11和接收设备112组成的无线通信系统101进行了描述，但是还能够将本发明应用到例如由记录设备和再现设备组成的记录和再现系统。

图9是示出本发明所应用的记录和再现系统201的一个实施例的配置的框图。该记录和再现系统201是例如存储系统的一个例子，并且是由记录设备211和再现设备212组成的系统。

在图9中的记录和再现系统201中，为与图3中的无线通信系统对应的部分给出了相同的符号，并相应地省略其描述。具体地，在图9中的记录设备211中，提供记录器221而不是图3中的发送设备111中的发送器22。此外，除了提供再现器231而不是图3的接收设备112中的接收器31之外，再现设备212具有与图3的情况相同的配置。

在记录设备211中，记录器221通过使用光学拾取器(optical pick-up)、磁头等将与来自编码器121的码序列对应的记录信号记录在记录介质(未在示意图中示出)上。

在再现设备212中，再现器231将通过模拟光学拾取器或磁头记录在记录介质(未在示意图中示出)上的记录信号转换为模拟再现信号，并将它提供给A/D转换器32。

在具有上述配置的记录和再现系统201中，类似于图3中的无线通信系统101，记录设备211将从编码为LDPC码产生的码序列记录在记录介质上。

可以将图9中的记录和再现系统201形成为将记录设备211和再现设备212相互集成在其中的记录和再现设备。

如上所述，本发明使得特别能够构造包括在高码率时具有良好的BER性能的码的实用RC-LDPC码。而且，从具有高码率的码到具有低码率的码的码可以达到良好的BER。

另外，本发明使得能够通过将多个码的校验矩阵中的奇偶校验位的位置设置到期望位置来形成实用的编码器。此外，在该情况下，使得用于保持在奇偶校验位部分和信息字部分两者中校验矩阵恒定的规则性后、对具有不同码率的所有码将奇偶校验位的位置设置到校验矩阵上的期望位置的具体方法变得清楚。

本发明适合用于对码的编码设备中来降低发送信号的误差率，并且用于通过在诸如LAN(局域网)、PAN(个人局域网)、电视广播、便携式电话和以太网(注册商标)之类的各种类型的通信设备中使用单一解码器来解码具有不同码率的多个码。

可以通过硬件执行或者可以通过软件执行上述系列的处理。如果通过软件执行该系列处理，则软件的程序从程序记录介质安装到被并入专用硬件中的计算机中或者例如允许通过在其中安装各种类型的程序来执行各种类型的功能的通用个人计算机中。

图10是示出基于程序执行上述系列处理的个人计算机的配置例子的框图。CPU(中央处理单元)311根据记录在ROM(只读存储器)312或记录单元318中的程序来执行各种类型的处理。要由CPU 311执行的程序、数据等相应地被存储在RAM(随机存取存储器)313中。这些CPU 311、ROM 312和RAM 313经由总线314相互连接。

输入/输出接口315也经由总线314连接到CPU 311。由麦克风等形成的输入单元316和由显示器、扬声器等形成的输出单元317连接到输入/输出接口315。CPU 311响应于经由输入单元316输入的命令来执行各种类型的处理。而且，CPU 311向输出单元317输出处理的结果。

连接到输入/输出接口315的记录单元318由例如硬盘形成，并且要由CPU 311执行的程序和各种类型的数据被记录在其中。通信单元319经由诸如因特网或局域网之类的网络来与外部设备通信。

此外，可以经由通信单元319来获取程序，并将其记录在记录单元318中。

当将诸如磁盘、光盘、磁光盘或半导体存储器之类的可移动介质321装载到与输入/输入接口315连接的驱动器320中时，驱动器320驱动它们来获取记录在其中的程序、数据等。根据需要将所获取的程序和数据传送到记录单元318并记录在其中。

用于存储被安装在计算机中并被设置为可由该计算机执行的状态的程序的程序记录介质如图10所示由如下形成：作为由磁盘(包括软盘)、光盘(包括CD-ROM(紧凑盘-只读存储器)和DVD(数字通用盘))、磁光盘、半导体存储器等形成的包介质的可移动介质321、或者暂时或永久在其中存储程序的ROM 312、用作记录单元318的硬盘等等。根据需要，经由诸如路由器或调制解调器之类的作为接口的通信单元319，通过利用诸如局域网、因特网或数字卫星广播之类的有线或无线通信介质来执行将程序存储在程序存储介质中。

在本说明书中，描述存储在记录介质中的程序的步骤当然包括将以时间序列的方式沿着所描述的顺序来执行的处理，并且还包括不需要以时间序列的方式执行而是将并行执行或单独执行的处理。

而且，在本说明书中，系统是指由多个设备组成的设备的整体。

本发明的实施例不限于上述实施例，而是在不脱离本发明的主旨的情况下，各种改变是可能的。

Claims (20)

1.一种用于对低密度奇偶校验LDPC码编码的编码设备的编码方法，所述LDPC码具有多个码率，并且所述LDPC码的所有奇偶校验矩阵由多个循环矩阵组成，所述编码方法包括步骤：

以如下方式执行编码：当将LDPC码中的、码率不是最小值的某个码的校验矩阵中循环矩阵的最大列权重定义为w₀，并将具有比所述某个码的码率低的码率的码的校验矩阵中循环矩阵的最大列权重定义为w₁时，满足1＜w₀且w₁＜w₀，其中w₀和w₁是整数。

2.根据权利要求1所述的编码方法，其中

当将奇偶校验行中的循环矩阵的一边定义为m时，基于指示出位1在具有高码率的码的奇偶校验矩阵中的某列中的位置的某个行地址是b的假设，利用对于每个循环矩阵恒定并且等于或大于0的整数c，能够将指示出位1在具有较低码率的码的奇偶校验矩阵中的列中的位置的行地址表示为b+cm。

3.根据权利要求2所述的编码方法，其中

调整b或c的值，使得在码的校验矩阵中的所有奇偶校验位置都在校验矩阵上的右侧、或在校验矩阵上的左侧、或具有恒定间隔。

4.根据权利要求3所述的编码方法，其中

具有最高码率的码的奇偶校验矩阵中的循环矩阵的数量在行方向上仅是一个，并且满足2＜w₀。

5.根据权利要求4所述的编码方法，其中

具有最低码率的码的奇偶校验矩阵中的循环矩阵的列权重是0或1。

6.根据权利要求5所述的编码方法，其中

对于所有码率的码，奇偶校验矩阵的列权重恒定。

7.根据权利要求6所述的编码方法，其中

奇偶校验矩阵的列权重是3。

8.根据权利要求7所述的编码方法，其中

所有的码是自正交的。

9.根据权利要求8所述的编码方法，其中

所有码的最小汉明距离至少是6。

10.根据权利要求4所述的编码方法，其中

执行编码包括对通过改变单位矩阵的一边的长度m获得的并且具有不同码长度的码执行编码。

11.一种用于对LDPC码编码的编码设备，所述LDPC码具有多个码率，并且所述LDPC码的所有奇偶校验矩阵由多个循环矩阵组成，所述编码设备包括：

编码装置，用于以如下方式执行编码：当将LDPC码中的、码率不是最小值的某个校验矩阵中循环矩阵的最大列权重定义为w₀，并将具有比该码率低的码率的码的校验矩阵中循环矩阵的最大列权重定义为w₁时，满足1＜w₀且w₁＜w₀，其中w₀和w₁是整数。

12.根据权利要求11所述的编码设备，其中

当将奇偶校验行中的循环矩阵的一边定义为m时，基于指示出位1在具有高码率的码的奇偶校验矩阵中的某列中的位置的某个行地址是b的假设，利用对于每个循环矩阵恒定并且等于或大于0的整数c，能够将指示出位1在具有较低码率的码的奇偶校验矩阵中的列中的位置的行地址表示为b+cm。

13.根据权利要求12所述的编码设备，其中

调整b或c的值，使得在码的校验矩阵中的所有奇偶校验位置都在校验矩阵上的右侧、或都在校验矩阵上的左侧、或具有恒定间隔。

14.根据权利要求13所述的编码设备，其中

具有最高码率的码的奇偶校验矩阵中的循环矩阵的数量在行方向上仅是一个，并且满足2＜w₀。

15.根据权利要求14所述的编码设备，其中

具有最低码率的码的奇偶校验矩阵中的循环矩阵的列权重是0或1。

16.根据权利要求15所述的编码设备，其中

对于所有码率的码，奇偶校验矩阵的列权重恒定。

17.根据权利要求16所述的编码设备，其中

奇偶校验矩阵的列权重是3。

18.根据权利要求17所述的编码设备，其中

所有的码是自正交的。

19.根据权利要求18所述的编码设备，其中

所有码的最小汉明距离至少是6。

20.根据权利要求14所述的编码设备，其中

执行编码包括对通过改变单位矩阵的一边的长度m获得的并且具有不同码长度的码执行编码。

Images