CN108234069B - 低码率数据发送方法和装置 - Google Patents

低码率数据发送方法和装置 Download PDF

Info

Publication number
CN108234069B
CN108234069B CN201611160040.8A CN201611160040A CN108234069B CN 108234069 B CN108234069 B CN 108234069B CN 201611160040 A CN201611160040 A CN 201611160040A CN 108234069 B CN108234069 B CN 108234069B
Authority
CN
China
Prior art keywords
information bit
nodes
decoding
information
bits
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201611160040.8A
Other languages
English (en)
Other versions
CN108234069A (zh
Inventor
郑辰
冯绍鹏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Potevio Information Technology Co Ltd
Original Assignee
Potevio Information Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Potevio Information Technology Co Ltd filed Critical Potevio Information Technology Co Ltd
Priority to CN201611160040.8A priority Critical patent/CN108234069B/zh
Publication of CN108234069A publication Critical patent/CN108234069A/zh
Application granted granted Critical
Publication of CN108234069B publication Critical patent/CN108234069B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/0001—Systems modifying transmission characteristics according to link quality, e.g. power backoff
    • H04L1/0006—Systems modifying transmission characteristics according to link quality, e.g. power backoff by adapting the transmission format
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0056—Systems characterized by the type of code used
    • H04L1/0061—Error detection codes

Abstract

本申请公开了一种低码率数据发送方法和装置，其中方法包括：发送端根据当前配置的信噪比SNR和预设的输入序列，通过低密度奇偶校验码(LDPC)准循环校验矩阵Hb进行LDPC迭代译码；计算迭代译码后的所述矩阵Hb中各信息位列节点的译码输出值；按照优先选择低译码输出值的信息位列节点进行填充零比特的原则，将当前需要传输的信息比特和预设数量L的零比特，放置于所述信息位列节点中，对所述信息位列节点进行LDPC编码；将所述编码结果发送给接收端。采用本发明，可以增加低码率数据传输的译码可靠性。

Description

低码率数据发送方法和装置
技术领域
本发明涉及移动通信技术，特别是涉及一种低码率数据发送方法和装置。
背景技术
伴随着通信技术的飞速发展以及各种传输方式对可靠性要求的不断提高，信道编码技术作为抗干扰技术的一种重要手段，在数字通信技术领域和数字传输系统中显示出愈来愈重要的作用。低密度奇偶校验码(Low-Density Parity-Check Codes，LDPC)是一种性能优越的信道编码方式，LDPC码的校验矩阵是一稀疏矩阵，即矩阵中除了很少一部分元素非零以外，其他大部分元素都是零。正是由于这种特性，使得对它的描述方便，译码简单且可并行操作，适合硬件实现。
LDPC码构造的奇偶校验矩阵中，矩阵的一个列代表码字中的一个比特，矩阵的一个行代表一个校验方程。每一列有j个1(即列重量为j)，每一行有k个1(即行重量为k)，而其他元素都是零。当码字中某一比特(即某一列)，包含在某一校验方程(即某一行)中时，矩阵中的相交点为“1”。对于矩阵中的每一列或每一行，与之相关的“1”的数目称为这个列或行的密度。从列的密度的角度看，与其相关联的行的校验方程越多，它从校验方程可以得到更多的信息，从而更容易判断出正确值。
LDPC码具有非常好的性能，为了降低计算复杂度，节省硬件存储空间，便于硬件实现，目前主流的编码架构设计是基于准循环的形式。准循环LDPC码的校验矩阵是一个大小为(mb×z)×(nb×z)的矩阵，用H来表示。校验矩阵由许多大小为z×z的循环特征矩阵和全零阵构成，形式如下式所示：
Figure BDA0001181428180000011
如果整数
Figure BDA0001181428180000012
那么定义
Figure BDA0001181428180000013
如果整数
Figure BDA0001181428180000014
那么定义
Figure BDA0001181428180000015
其中，
Figure BDA0001181428180000016
是循环移位的次数。P是一个大小为z×z的特征矩阵的移位矩阵，其形式如下：
Figure BDA0001181428180000021
校验矩阵H的大小为M×N,其中N＝nb×z,M＝mb×z。
校验矩阵H通过Hb矩阵来表示，Hb是大小为mb×nb的矩阵，其形式如下：
Figure BDA0001181428180000022
Hb矩阵中，每一列包含码字中z比特的信息位或校验位，每一行包含z比特的校验方程。由于Hb矩阵的一行与一列的相交点对应一个z×z的循环特征矩阵或者全零矩阵，因此该列(包含z比特)和该行(包含z比特)相当于具有统一特征属性的节点。在设计LDPC编码结构中，不需要基于每一比特进行设计，只需要Hb矩阵中的列节点和行节点进行设计。
图1为16×32的Hb矩阵实例，对应大小为(16×z)×(32×z)的LDPC码校验矩阵H。图1中的矩阵中，“0”和“1”代表z×z循环特征子矩阵，其中，“1”为循环特征矩阵，“0”为全零矩阵。Hb矩阵的列对应LDPC码的编码码字，其中，左半部分为码字中的信息位节点V(0)…V(15),定义为信息位列节点；右半部分为码字中的校验位节点V(16)…V(31),定义为校验位列节点。Hb矩阵的行对应LDPC码的校验方程，即校验节点C(0)…C(15),定义为校验方程行节点。
LDPC码的速率匹配在实际的分组数据通信中有着极其重要的作用。速率匹配对应速率兼容码，其主要优点就是只需一对编、译码器即可完成各个码率的编码和译码工作。此外，速率兼容码的各种码长和码率的特点为混合自动重发请求(Hybrid Automatic RepeatRequest,HARQ)提供了有效框架。速率兼容的LDPC码的实现可以通过在码字中的校验位进行打孔方式实现更高码率，可以通过在码字中的信息位进行扩展或填零的方式实现更低的码率。
现有的LDPC码的低码率速率匹配技术主要采用：增加扩展矩阵、信息位填充零比特等方法。现有的LDPC码的填充零比特方法是以在信息位起始位置开始按顺序添加一定数量的“0”比特位之后才放置信息比特位来进行的。添零比特与信息比特一起编码，编码后删除添零比特，只发送信息比特和编码后产生的校验比特，可以满足低码率的要求。接收端在接收码字的开头部分增加添零比特数量的可信度最大的译码输入值，因为这些比特位是0比特，是已知的，故可以直接添加。
由于信息位在迭代译码过程中，依赖于其与校验矩阵中的校验方程的关联，这种关联性对译码性能有很大影响。而上述现有的LDPC码的低码率速率匹配方案中，在进行填充零比特时，只是在信息位之前按照顺序添零，未考虑这种关联性，因此，进行填充零比特后将会破坏信息位与校验矩阵中的校验方程的关联，如此，将不能合理地发挥添零位在译码环节中确保译码准确度的作用。尤其是为了更低码率的要求，添零位的数量需要增加，如码率很低但要保证信息位长度不变的场合，这种情况下，按顺序添零的位数较多，即使接收码字中添零位拥有可信度最大的译码输入值，但由于其未遵循编码结构的实际情况，无法保证译码性能的提升。
由此可见，现有的数据传输方案中所采用的LDPC信道编码方式，将存在无法确保译码可靠性的问题。
发明内容
有鉴于此，本发明的主要目的在于提供一种低码率数据发送方法和装置，可以增加低码率数据传输的译码可靠性。
为了达到上述目的，本发明提出的技术方案为：
一种低码率数据发送方法，包括：
a、发送端根据当前配置的信噪比SNR和预设的输入序列，通过低密度奇偶校验码LDPC准循环校验矩阵Hb进行LDPC迭代译码；
b、计算迭代译码后的所述矩阵Hb中各信息位列节点的译码输出值；
c、按照优先选择低译码输出值的信息位列节点进行填充零比特的原则，将当前需要传输的信息比特和预设数量L的零比特，放置于所述信息位列节点中，对所述信息位列节点进行LDPC编码；将所述编码结果发送给接收端。
一种低码率数据发送装置，包括：
译码单元，用于根据当前配置的信噪比SNR和预设的输入序列，通过低密度奇偶校验码LDPC准循环校验矩阵Hb进行LDPC迭代译码；
译码输出值计算单元，用于计算迭代译码后的所述矩阵Hb中各信息位列节点的译码输出值；
编码发送单元，按照优先选择低译码输出值的信息位列节点进行填充零比特的原则，将当前需要传输的信息比特和预设数量L的零比特，放置于所述信息位列节点中，对所述信息位列节点进行LDPC编码；将所述编码结果发送给接收端。
综上所述，本发明提出的低码率数据发送方法和装置，通过按照优先选择低译码输出值的信息位列节点进行填充零比特的原则，将当前需要传输的信息比特和预设数量L的零比特，放置于所述信息位列节点中，使得用于承载待传输信息比特的信息位列节点的纠错能力相对较高，从而可以提升整个码字的译码性能，确保低码率数据传输的译码可靠性。
附图说明
图1为LDPC码Hb矩阵实例示意图；
图2为本发明实施例的方法流程示意图；
图3为本发明实施例的装置结构示意图。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚，下面将结合附图及具体实施例对本发明作进一步地详细描述。
本发明的核心思想是：选择LDPC码准循环校验矩阵Hb中纠错能力低的信息位列节点进行添充零比特，在纠错能力高的信息位列节点中放置信息比特，如此，可以提升整个码字的译码性能。
图2为本发明实施例的方法流程示意图，如图2所示，该实施例实现的低码率数据发送方法主要包括：
步骤201、发送端根据当前配置的信噪比(SNR)和预设的输入序列，通过低密度奇偶校验码(LDPC)准循环校验矩阵Hb进行LDPC迭代译码。
本步骤，用于进行LDPC迭代译码，以便在后续步骤中进一步根据译码结果，获知Hb中各信息位列节点的纠错能力。本步骤的具体实现方法为本领域技术人员所掌握，在此不再赘述。
较佳地，所述输入序列可以为预设的全零或全1序列。
步骤202、计算迭代译码后的所述矩阵Hb中各信息位列节点的译码输出值。
较佳地，本步骤中具体可以采用下述方法计算各信息位列节点的译码输出值。
对于每个所述信息位列节点，将该信息位列节点包含的所有信息比特的译码输出值的绝对值累加，得到该信息位列节点的译码输出值。
步骤203、按照优先选择低译码输出值的信息位列节点进行填充零比特的原则，将当前需要传输的信息比特和预设数量L的零比特，放置于所述信息位列节点中，对所述信息位列节点进行LDPC编码；将所述编码结果发送给接收端。
这里需要说明的是，在实际应用中，信息位列节点的译码输出值较小，则说明信息位列节点的纠错能力相对较低，反之，译码输出值较大，则说明信息位列节点的纠错能力相对较高。本步骤中，优先选择低译码输出值的信息位列节点进行填充零比特，而利用其他的译码输出值较高的信息位列节点放置当前需要传输的信息比特，如此，可以通过纠错能力高的信息位列节点确保信息比特传输的可靠性，从而可以提升整个码字的译码性能。。
具体地，本步骤中，可以采用下述方法将当前需要传输的信息比特和预设数量L的零比特，放置于所述信息位列节点中：
步骤x1、选择所述译码输出值最小的前l个信息位列节点进行填充零比特；其中，
Figure BDA0001181428180000051
z为每个信息位列节点包含的比特数。
步骤x2、利用除所述前l个信息位列节点之外的其他所有所述信息位列节点，放置当前需要传输的信息比特。
图3为与上述方法相对应的一种低码率数据发送装置的结构示意图，如图3所示，该装置包括：
译码单元，用于根据当前配置的信噪比SNR和预设的输入序列，通过低密度奇偶校验码LDPC准循环校验矩阵Hb进行LDPC迭代译码；
译码输出值计算单元，用于计算迭代译码后的所述矩阵Hb中各信息位列节点的译码输出值；
编码发送单元，按照优先选择低译码输出值的信息位列节点进行填充零比特的原则，将当前需要传输的信息比特和预设数量L的零比特，放置于所述信息位列节点中，对所述信息位列节点进行LDPC编码；将所述编码结果发送给接收端。
较佳地，所述译码输出值计算单元，用于对于每个所述信息位列节点，将该信息位列节点包含的所有信息比特的译码输出值的绝对值累加，得到该信息位列节点的译码输出值。
较佳地，所述编码发送单元，用于选择所述译码输出值最小的前l个信息位列节点进行填充零比特；其中，
Figure BDA0001181428180000052
z为每个信息位列节点包含的比特数；利用除所述前l个信息位列节点之外的其他所有所述信息位列节点，放置当前需要传输的信息比特。
较佳地，所述输入序列为预设的全零或全1序列。
综上所述，以上仅为本发明的较佳实施例而已，并非用于限定本发明的保护范围。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (8)

1.一种低码率数据发送方法，其特征在于，包括：
a、发送端根据当前配置的信噪比SNR和预设的输入序列，通过低密度奇偶校验码LDPC准循环校验矩阵Hb进行LDPC迭代译码；
b、计算迭代译码后的所述矩阵Hb中各信息位列节点的译码输出值；
c、按照优先选择低译码输出值的信息位列节点进行填充零比特的原则，将当前需要传输的信息比特和预设数量L的零比特，放置于所述信息位列节点中，对所述信息位列节点进行LDPC编码；将编码结果发送给接收端。
2.根据权利要求1所述的方法，其特征在于，所述步骤b包括：
对于每个所述信息位列节点，将该信息位列节点包含的所有信息比特的译码输出值的绝对值累加，得到该信息位列节点的译码输出值。
3.根据权利要求1所述的方法，其特征在于，所述放置于所述信息位列节点中包括：
选择所述译码输出值最小的前l个信息位列节点进行填充零比特；其中，
Figure FDA0002556920610000011
z为每个信息位列节点包含的比特数；
利用除所述前l个信息位列节点之外的其他所有所述信息位列节点，放置当前需要传输的信息比特。
4.根据权利要求1所述的方法，其特征在于，所述输入序列为预设的全零或全1序列。
5.一种低码率数据发送装置，其特征在于，包括：
译码单元，用于根据当前配置的信噪比SNR和预设的输入序列，通过低密度奇偶校验码LDPC准循环校验矩阵Hb进行LDPC迭代译码；
译码输出值计算单元，用于计算迭代译码后的所述矩阵Hb中各信息位列节点的译码输出值；
编码发送单元，按照优先选择低译码输出值的信息位列节点进行填充零比特的原则，将当前需要传输的信息比特和预设数量L的零比特，放置于所述信息位列节点中，对所述信息位列节点进行LDPC编码；将编码结果发送给接收端。
6.根据权利要求5所述的装置，其特征在于，所述译码输出值计算单元，用于对于每个所述信息位列节点，将该信息位列节点包含的所有信息比特的译码输出值的绝对值累加，得到该信息位列节点的译码输出值。
7.根据权利要求5所述的装置，其特征在于，所述编码发送单元，用于选择所述译码输出值最小的前l个信息位列节点进行填充零比特；其中，
Figure FDA0002556920610000021
z为每个信息位列节点包含的比特数；利用除所述前l个信息位列节点之外的其他所有所述信息位列节点，放置当前需要传输的信息比特。
8.根据权利要求5所述的装置，其特征在于，所述输入序列为预设的全零或全1序列。
CN201611160040.8A 2016-12-15 2016-12-15 低码率数据发送方法和装置 Expired - Fee Related CN108234069B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201611160040.8A CN108234069B (zh) 2016-12-15 2016-12-15 低码率数据发送方法和装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201611160040.8A CN108234069B (zh) 2016-12-15 2016-12-15 低码率数据发送方法和装置

Publications (2)

Publication Number Publication Date
CN108234069A CN108234069A (zh) 2018-06-29
CN108234069B true CN108234069B (zh) 2020-10-13

Family

ID=62651404

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201611160040.8A Expired - Fee Related CN108234069B (zh) 2016-12-15 2016-12-15 低码率数据发送方法和装置

Country Status (1)

Country Link
CN (1) CN108234069B (zh)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101026436A (zh) * 2006-02-22 2007-08-29 华为技术有限公司 一种低密度奇偶校验码译码方法
CN101764682A (zh) * 2008-12-25 2010-06-30 普天信息技术研究院有限公司 一种调制编码配置的选择方法和装置
CN104579576A (zh) * 2015-01-27 2015-04-29 清华大学 编码调制方法及系统

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10396822B2 (en) * 2013-09-26 2019-08-27 Samsung Electronics Co., Ltd. Transmitting apparatus and signal processing method thereof

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101026436A (zh) * 2006-02-22 2007-08-29 华为技术有限公司 一种低密度奇偶校验码译码方法
CN101764682A (zh) * 2008-12-25 2010-06-30 普天信息技术研究院有限公司 一种调制编码配置的选择方法和装置
CN104579576A (zh) * 2015-01-27 2015-04-29 清华大学 编码调制方法及系统

Also Published As

Publication number Publication date
CN108234069A (zh) 2018-06-29

Similar Documents

Publication Publication Date Title
US10673462B2 (en) Coding method and coding device
US10536171B2 (en) Encoding/decoding method, device, and system
US11616514B2 (en) Method and apparatus for channel encoding and decoding in a communication system using a low-density parity check code
EP3510699B1 (en) Method and apparatus for encoding data using a polar code
CN103888148B (zh) 一种动态阈值比特翻转的ldpc码硬判决译码方法
KR100984289B1 (ko) 통신 시스템에서 가변 부호화율을 지원하는 신호 송수신장치 및 방법
JP5875713B2 (ja) 送信機および受信機、並びに符号化率可変方法
KR101445080B1 (ko) 하이브리드 자동 반복 요구 방식을 사용하는 통신 시스템에서 신호 송신 방법 및 장치
CN101141133B (zh) 一种结构化低密度校验码的编码方法
KR100929079B1 (ko) 저밀도 패리티 검사 부호를 사용하는 통신 시스템의 복호 장치 및 방법
RU2369008C2 (ru) Устройство и способ кодирования-декодирования блочного кода проверки на четность с низкой плотностью с переменной длиной блока
EP2228909A1 (en) Coding method, coding device, decoding method and decoding device for low density generator matrix code
US20100325511A1 (en) Method of generating parity-check matrix, encoding/decoding method for low density parity-check code with variable information length and variable code rate and apparatus using the same
US8281209B2 (en) Encoding method and device for low density generator matrix codes
CN108282259B (zh) 一种编码方法及装置
WO2017121334A1 (zh) 一种数据处理的方法和装置
KR20130052506A (ko) 멀티미디어 통신 시스템에서 준순환 저밀도 패리티 검사 부호 송/수신 장치 및 방법
CN104917536A (zh) 一种支持低码率编码的方法及装置
KR102064227B1 (ko) 극 부호의 복호를 위한 방법 및 장치
CN108206722B (zh) 高码率数据发送方法和装置
US20100031116A1 (en) Method for encoding low density parity check codes using result of checking previously specified parity bits
CN109787641B (zh) staircase码的解码方法、装置及存储介质
JP2008501278A (ja) 拡張コンボルーションコード
KR101772008B1 (ko) 통신 및 방송시스템에서 송수신 방법 및 장치
RU2461963C2 (ru) Способ и устройство для декодирования кода с генераторной матрицей низкой плотности

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20201013

Termination date: 20211215

CF01 Termination of patent right due to non-payment of annual fee