JP6103859B2 - 光電変換装置 - Google Patents

Description

本発明は、スチルカメラ、ビデオカメラ等の撮影装置、あるいは種々の観察装置などに用いられる焦点検出装置に関し、特にそれらに用いられる固体撮像素子に関するものである。

光電変換素子を用いた固体撮像素子は様々な分野に利用されている。例えば、カメラの自動焦点検出方式として、位相差検出方式というものが一般的に良く知られている。位相差検出方式では、撮影レンズの異なる射出瞳領域を通過した被写体からの光束を、固体撮像素子上に結像させる。固体撮像素子は、一対のラインセンサで構成される。焦点検出装置の制御手段は、光電変換して得られた一対の被写体像の相対位置を演算し（位相差演算）、デフォーカス量を検出する。

光電変換素子は、蓄積時間（光電変換時間）が長くなると暗電流ノイズが発生するため、低輝度下での焦点検出精度が悪くなるという欠点がある。この光電変換素子で発生する暗電流ノイズを補正する技術も提案されている。

例えば、特許文献１では、ラインセンサの一部に光があたらないような暗電流検出部を設けて、予めラインセンサの各画素で発生する暗電流成分と暗電流検出部で発生する暗電流成分の比を記憶しておく。そして、各画素の出力に記憶しておいた係数を掛けることによって各画素の暗電流成分を求め、暗電流補正を行う。

また、光電変換素子は、蓄積可能な電圧（以下飽和電圧という）に制限がある。この飽和電圧を超えた場合、溢れた電荷が近接する別の光電変換素子へ洩れてしまう。そこで、特許文献２では、光電変換素子にオーバーフロードレインスイッチを接続し、溢れた電荷をこのスイッチを介して回路側へ流すことで電荷の流出を防ぐことができる。また、飽和電圧は素子ごとに製造ばらつきがあるため、オーバーフロードレインスイッチのゲート電圧を個体毎に調整する機能を持たせている。

特開平３−１０４７３号公報 特開２０００−１２８２０号公報

しかしながら、特許文献１に開示された技術では、光電変換素子で発生する平均暗電流は除去できるが、ランダム成分である暗電流ショットノイズは補正することができない。暗電流ショットノイズの軽減については、発生する暗電流量の絶対値を小さくすることが有効である。

また、図２０は、特許文献２に開示された技術の説明図である。フォトダイオード１の空乏化電圧を超えないように、かつ十分飽和電圧が高くなるように転送スイッチ２のゲートオフ電圧を個体毎に調整している。しかしながら、飽和電圧を大きくした場合、オーバーフロードレインスイッチである転送スイッチ２のゲート電圧とフォトダイオード１のカソード電圧差（ゲート−ソース間電圧Ｖｇｓ）が大きくなってしまう。図２１に、転送スイッチ２で発生する暗電流ＩｄｋとＶｇｓの関係を示す。Ｖｇｓが大きくなる程、発生する暗電流Ｉｄｋが指数的に増大する。つまり、飽和電圧が大きくなるように転送スイッチ２のゲートオフ電圧を設定した場合、低輝度下で暗電流ノイズが大きくなり、光電変換素子で得られる信号のＳＮが悪化してしまう。

本発明は、上述した課題に鑑みてなされたものであり、その目的は、より幅広い輝度環境においても良好な焦点調節および撮影画像を得ることができる固体撮像素子を提供することである。

本発明に係わる光電変換装置は、被写体からの光を光電変換するフォトダイオードと、前記フォトダイオードと接続され、該フォトダイオードをリセット電圧にリセットするリセットスイッチであるオーバーフロードレイン部とを備えるセンサと、前記被写体の輝度に基づいて前記フォトダイオードの飽和電圧を変更するように前記オーバーフロードレイン部を制御する制御手段と、前記リセット電圧を生成するリセット電圧生成手段と、前記オーバーフロードレイン部のゲート電圧を生成するゲート電圧生成手段と、を備え、前記制御手段は、前記リセット電圧あるいは前記ゲート電圧を制御することで前記飽和電圧を変更することを特徴とする。
また、本発明に係わる光電変換装置は、被写体からの光を光電変換するフォトダイオードであって、複数の異なる感度に切り替え可能なフォトダイオードと、前記フォトダイオードと接続されるオーバーフロードレイン部とを備えるセンサと、前記フォトダイオードの感度に基づいて前記フォトダイオードの飽和電圧を変更するように前記オーバーフロードレイン部を制御する制御手段と、を備えることを特徴とする。
また、本発明に係わる光電変換装置は、被写体からの光を光電変換するフォトダイオードと、前記フォトダイオードと接続され、該フォトダイオードをリセット電圧にリセットするリセットスイッチであるオーバーフロードレイン部とを備えるセンサと、前記センサにおける電荷の蓄積時間に基づいて前記フォトダイオードの飽和電圧を変更するように前記オーバーフロードレイン部を制御する制御手段と、前記リセット電圧を生成するリセット電圧生成手段と、前記オーバーフロードレイン部のゲート電圧を生成するゲート電圧生成手段と、を備え、前記制御手段は、前記リセット電圧あるいは前記ゲート電圧を制御することで前記飽和電圧を変更することを特徴とする。

本発明によれば、より幅広い輝度環境においても良好な焦点調節および撮影画像を得ることができる固体撮像素子を提供することが可能となる。

本発明の第１の実施形態のカメラの構成を示す図。 本発明の第１の実施形態のカメラの光学構成を示す図。 本発明の第１の実施形態のＡＦセンサの構成ブロック図。 本発明の第１の実施形態のＡＦセンサの画素回路を示す図。 本発明の第１の実施形態のＡＦセンサの動作タイミングチャート。 本発明の第１の実施形態の焦点調節動作を示すフローチャート。 本発明の第１の実施形態の撮影動作を示すフローチャート。 ＡＦセンサにおける信号ＰＯＵＴを示す図。 本発明の第２の実施形態の焦点調節動作を示すフローチャート。 被写体コントラストを示す図。 本発明の第３の実施形態のＡＦセンサの構成ブロック図。 本発明の第３の実施形態のＡＦセンサの画素回路を示す図。 本発明の第３の実施形態のＡＦセンサの動作タイミングチャート。 本発明の第３の実施形態の焦点調節動作を示すフローチャート。 本発明の第４の実施形態のＡＦセンサの画素回路を示す図。 本発明の第４の実施形態における信号ＰＯＵＴと電圧ＶＢＲの関係を示す図。 本発明の第５の実施形態のエリアセンサの回路図。 本発明の第５の実施形態の画素ユニットを示す図。 本発明の第５の実施形態のエリアセンサの動作タイミングチャート。 先行技術の説明図。 暗電流ノイズの特性図。

以下、本発明の実施形態について、添付図面を参照して詳細に説明する。

（第１の実施形態）
図１は、本発明の第１の実施形態に係わる撮像装置としてのデジタルカメラの構成を示すブロック図である。カメラ用ＣＰＵ２００には、カメラの各種操作用のスイッチ群２１４を検知するための信号入力回路２０４、撮像センサ（撮像素子）２０６、ＡＥセンサ２０７が接続されている。また、シャッタマグネット２１８ａ、２１８ｂを制御するためのシャッタ制御回路２０８、ＡＦセンサ１０１も接続されている。また、撮影レンズ３００（図２参照）とはレンズ通信回路２０５を介して信号２１５の伝送がなされ、焦点位置や絞りの制御を行う。

スイッチ群２１４は、カメラの電源をオン・オフするための電源スイッチ、レリーズボタン、各種撮影モードを選択するための設定ボタンなど、カメラを操作するための操作部材が設けられた操作部である。これらのスイッチやボタンを操作すると、その操作に応じた信号が信号入力回路２０４に入力される。

なお、レリーズボタンには、撮影者により操作されるレリーズボタンの第１ストローク操作（半押し操作）によりＯＮするＳＷ１と、レリーズボタンの第２ストローク操作（全押し操作）によりＯＮするＳＷ２とが接続されている。

ＡＦセンサ１０１は、ラインセンサを備えており、カメラ用ＣＰＵ２００によりＡＦセンサ１０１を制御することで、ラインセンサで得られた被写体のコントラスト分布から、デフォーカス量を検出し、撮影レンズ３００（図２参照）の焦点位置を制御する。

カメラ用ＣＰＵ２００はＡＥセンサ２０７を制御することで、被写体の輝度を検出し、不図示の撮影レンズの絞り値やシャッタスピードを決定する。そして、レンズ通信回路２０５を介して絞り値を制御し、またシャッタ制御回路２０８を介してマグネット２１８ａ，２１８ｂの通電時間を調節することでシャッタスピードを制御し、さらに撮像センサ２０６を制御することで撮影動作を行う。

カメラ用ＣＰＵ２００内には、カメラ動作を制御するためのプログラムを格納したＲＯＭ、変数を記憶するためのＲＡＭ、種々のパラメータを記憶するためのＥＥＰＲＯＭ（電気的消去、書き込み可能メモリ）などの記憶回路２０９が内蔵されている。さらに、時間を計測するためのカウンタ２１０も内蔵されている。

次に、図２を参照して、カメラの光学構成について説明する。撮影レンズ３００を介して入射した被写体からの光束の大部分はクイックリターンミラー３０５で上方に反射され、ファインダスクリーン３０３上に被写体像として結像される。カメラのユーザーはこの像をペンタプリズム３０１、接眼レンズ３０２を介して観察することができる。撮影光束の一部はクイックリターンミラー３０５を透過し、後方のサブミラー３０６で下方へ曲げられて、視野マスク３０７、フィールドレンズ３１１、絞り３０８、二次結像レンズ３０９を経てＡＦセンサ１０１上に結像される。ＡＦセンサは一対のラインセンサを備え、このラインセンサで光電変換して得られる像信号の位相差を演算することで、撮影レンズ３００の焦点状態を検出することができる。撮影に際しては、クイックリターンミラー３０５が跳ね上がり、全光束は撮像センサ２０６上に結像され、被写体像の露光が行われる。

本実施形態における焦点検出装置（図２において、視野マスク３０７から二次結像レンズ３０９までの光学系およびＡＦセンサ１０１から構成される）での焦点検出方式は周知の位相差検出方式である。

次に、ＡＦセンサ１０１の詳細について図３乃至図５を用いて説明する。

図３はＡＦセンサ１０１のブロック図である。図３において、ＡＦセンサ１０１は、ＡＦ用ＣＰＵ１００を有し、ＡＦ用ＣＰＵ１００は信号φＢ＿ＲＥＳ、φＰＣＨ、φＰＨにより、ラインセンサの蓄積動作および像信号の読み出し動作を制御する。ラインセンサは、位相差検出のための複数の光電変換画素を有し、例えば、約３０〜８０の画素の出力から第１像、第２像をそれぞれ検出する。

ラインセンサは、センサ画素回路１０２、ピーク検出回路１０３、シフトレジスタ１０４で構成されている。センサ画素回路１０２は、光電変換された信号電荷を画素毎に蓄積し、蓄積した信号を一時的に記憶する回路に相当する。

ピーク検出回路１０３は、各画素で蓄積した信号のうち、一番大きい信号ＰＯＵＴを検出する。ピークコンパレータ１０５は、ピーク検出回路１０３で検出した信号ＰＯＵＴとＶＲＥＦ（蓄積停止電圧）を比較し、ＰＯＵＴ≧ＶＲＥＦになったら信号φＳＳをＬｏからＨｉへ制御する。

シフトレジスタ１０４は、ＡＦ用ＣＰＵ１００からのクロック信号φＰＨ信号に同期して１画素目の信号から順次読み出す画素を選択する。出力アンプ１０６は、シフトレジスタ１０４で選択された画素信号Ｓｎ（ｎ番目の画素信号）を所定ゲインで増幅し、出力する。

飽和制御回路１０７は、ピークコンパレータ１０５の停止電圧ＶＲＥＦ、センサ画素回路１０２のリセット電圧ＶＲＥＳ、リセットスイッチのゲートオフ電圧ＶＢＲを生成するための回路（リセット電圧生成回路、ゲート電圧生成回路）である。

また、ＡＦ用ＣＰＵ１００は、外部（ここでは、カメラ用ＣＰＵ２００）とのインターフェイス端子を備えている。入力信号φＣＳ、φＳＣＬＫ、φＭＯＳＩによりＡＦ用ＣＰＵ１００と通信することで、カメラ用ＣＰＵ２００から蓄積開始タイミング、画素信号読出しタイミング、飽和量を制御することができる。また、蓄積動作中であっても、強制的に蓄積停止を指示することができる。

一方、出力信号φＡＦＨはＶｏｕｔから出力される画素出力の同期信号であり、このタイミングに従って、画素出力をカメラ用ＣＰＵ２００内のＡ／Ｄ変換器（不図示）でＡＤ変換する。ＡＦ用ＣＰＵ１００は、蓄積動作中はφＢ＿ＴＥをＨｉ、蓄積停止中はφＢ＿ＴＥをＬｏに制御する。カメラ用ＣＰＵ２００は、信号φＢ＿ＴＥをモニターすることで、蓄積中か否を判断することができる。

センサ画素回路１０２の具体的な回路図を図４に示す。センサ画素回路１０２はフォトダイオードＰＤ、容量ＣＦＤ、ＣＳ、電流源１、電流源２、ＭＯＳトランジスタＭ１，Ｍ２，Ｍ３，Ｍ４，Ｍ５、スイッチＭＯＳトランジスタＳＷＲＥＳ、ＳＷＣＨで構成される。スイッチＭＯＳトランジスタＳＷＲＥＳ（オーバーフロードレイン素子）は、オン時はフォトダイオードと容量ＣＦＤをリセット電圧ＶＲＥＳにリセットする。一方、オフ時はオーバーフロードレインスイッチとして動作し、フォトダイオードＰＤ（アノード側）の電位が同スイッチのゲートオフ電圧（電圧ＶＢＲ）を超えないようにしている。電圧ＶＢＲ、ＶＲＥＳは飽和制御回路１０７で生成され、飽和電圧や飽和量を制御することができる。ここで、飽和電圧＝ＶＢＲ、飽和量＝ＶＢＲ−ＶＲＥＳとする。

この例では、カメラ用ＣＰＵ２００からの通信により、飽和量としてＨとＬの２種類が設定可能である。飽和量はＨ＞Ｌとする。飽和制御回路１０７は、飽和量Ｈの時はＶＢＲ＿Ｈを生成し、飽和量Ｌの時はＶＢＲ＿Ｌを生成する。ＶＢＲ＿Ｈ＞ＶＢＲ＿Ｌとする。

スイッチＭＯＳトランジスタＳＷＣＨは、メモリ容量ＣＳへ画素信号を記憶するためのスイッチであり、オフ時にそれまで蓄積した画素信号を記憶する。スイッチＭＯＳトランジスタＳＷＲＥＳ、ＳＷＣＨはそれぞれ信号φＢ＿ＲＥＳ、φＰＣＨでそれぞれオン／オフ制御される。容量ＣＦＤは、フォトダイオード、ＭＯＳトランジスタ、スイッチ、配線等で生ずる寄生容量である。

上記回路の動作について図５のタイミングチャートを用いて説明する。

まず、ＡＦ用ＣＰＵ１００は、時刻Ｔ０でＢ＿ＲＥＳをＬｏ、ＰＣＨをＨｉにすることで、ＳＷＲＥＳ、ＳＷＣＨを共にオンする。時刻Ｔ０からＴ１期間でフォトダイオードＰＤと容量ＣＦＤ、容量ＣＳをリセットする。時刻Ｔ１で、Ｂ＿ＲＥＳをＨｉにすることで、ＳＷＲＥＳをオフする。この時から、フォトダイオードで光電変換された電荷は、容量ＣＦＤで蓄積され、電圧変換される。電圧変換された信号（信号電圧）は、Ｍ１〜Ｍ４およびＭ５で構成されたバッファアンプを通して画素出力Ｓｎから出力される。蓄積中、ＡＦ用ＣＰＵ１００はφＢ＿ＴＥをＨｉにする。

各画素出力Ｓｎは、ピーク検出回路１０３とシフトレジスタ１０４に接続されている。ピーク検出回路１０３では、各画素出力Ｓｎのうち一番大きな信号ＰＯＵＴを出力する。信号ＰＯＵＴは、電圧ＶＲＥＳレベルから被写体輝度ＢＶ（輝度情報）に応じた傾きで成長する。この例では、時刻Ｔ２で信号ＰＯＵＴの電圧ＶＯＵＴが電圧ＶＲＥＦに達する。ピークコンパレータ１０５からの信号φＳＳがＬｏからＨｉに制御される。ＡＦ用ＣＰＵ１００は、信号φＳＳをモニターし、Ｈｉになった時点で信号φＰＣＨをＬｏにすることで、ＳＷＣＨをオフし、画素信号を容量ＣＳへ記憶する。同時に、φＢ＿ＴＥをＬｏにする。

ここで、電圧ＶＲＥＦは蓄積停止判定レベルであり、飽和制御回路１０７は、電圧ＶＲＥＦを飽和電圧である電圧ＶＢＲよりも低い電圧に設定する。

第１の実施形態のカメラにおける焦点調節動作を、図６のフローチャートを用いて説明する。

図６は、ＳＷ１が押された以降の動作を示したフローチャートである。

Ｓ１０１では、カメラ用ＣＰＵ２００は、ＡＥセンサ２０７からの出力から被写体輝度ＢＶを算出する。Ｓ１０２では、カメラ用ＣＰＵ２００は、Ｓ１０１で算出した被写体輝度ＢＶが飽和切替え輝度より低いか否かを判定する。被写体輝度ＢＶが飽和切替え輝度よりも低い場合は、Ｓ１０３でカメラ用ＣＰＵ２００は、信号φＣＳ、φＳＣＬＫ、φＭＯＳＩによりＡＦ用ＣＰＵ１００と通信し、ＡＦセンサ１０１の飽和量をＬ（第２の値）に設定する。

一方、被写体輝度ＢＶが飽和切替え輝度以上（所定値以上）の場合は、Ｓ１０４で、カメラ用ＣＰＵ２００は、ＡＦセンサ１０１の飽和量をＨ（第１の値、Ｈ＞Ｌ）に設定する。

Ｓ１０５では、カメラ用ＣＰＵ２００は、信号φＣＳ、φＳＣＬＫ、φＭＯＳＩによりＡＦ用ＣＰＵ１００と通信し、ＡＦセンサ１０１の蓄積を開始する。ＡＦ用ＣＰＵ１００は、Ｓ１０３あるいはＳ１０４で設定された飽和量に従って、飽和制御回路１０７で各種電圧設定して蓄積動作を開始する。また、カメラ用ＣＰＵ２００は、カウンタ２１０を一旦リセットした後、カウントアップを開始する。

Ｓ１０６では、カメラ用ＣＰＵ２００は、信号φＢ＿ＴＥの状態を判定し、ＡＦセンサ１０１の蓄積状態を判定する。Ｂ＿ＴＥがＬｏの場合は、ＡＦセンサ１０１の蓄積が終了していると判定し、Ｓ１０９に進む。一方、Ｂ＿ＴＥがＨｉの場合は、ＡＦセンサ１０１の蓄積動作が継続していると判定し、Ｓ１０７に進む。

Ｓ１０７では、カメラ用ＣＰＵ２００は、カウンタの値がｔ２以上か否かを判定する。内部カウンタ値がｔ２以上の場合は、Ｓ１０８で、カメラ用ＣＰＵ２００は、信号φＣＳ、φＳＣＬＫ、φＭＯＳＩによりＡＦ用ＣＰＵ１００と通信し、ＡＦセンサ１０１の蓄積動作を強制終了する。ｔ２は強制終了時間であり、暗闇状態でＡＦセンサ１０１の蓄積動作がピークコンパレータの判定で終了しない場合や、蓄積動作中の被写体ブレによりＡＦ性能が悪化するのを防ぐため、予め設定された時間で強制的に蓄積動作を終了させる。一方、ｔ２未満の場合は、Ｓ１０６のＢ＿ＴＥの判定動作に戻る。

Ｓ１０９では、カメラ用ＣＰＵ２００は、信号φＣＳ、φＳＣＬＫ、φＭＯＳＩによりＡＦ用ＣＰＵ１００と通信し、画素信号の読出し動作を行う。ＡＦセンサ１０１からの出力信号φＡＨＦに同期して、ＶＯＵＴ端子から出力される画素信号をＡＤ変換する。

Ｓ１１０では、算出手段としてのカメラ用ＣＰＵ２００は、Ｓ１０９で得たＡＦセンサ１０１の画素信号から、公知の技術である相関演算によるデフォーカス量を算出する。

Ｓ１１１では、カメラ用ＣＰＵ２００は、Ｓ１１０で算出したデフォーカス量から焦点状態を判定する。このデフォーカス量が所望の範囲内、例えば（１／４）Ｆδ以内（Ｆ：レンズの絞り値、δ：定数：２０μｍ、したがってＦ２．０のレンズの開放絞りでは１０μｍ）であるならば合焦と判断し、Ｓ１１３へ進む。

一方、デフォーカス量が所望の範囲（例えば（１／４）Ｆδ）より大きいならば、Ｓ１１２でレンズ駆動手段としてのカメラ用ＣＰＵ２００は、Ｓ１１０で算出したデフォーカス量に対応する量のレンズ駆動をレンズ通信回路２０４を介して撮像レンズに指示する。そして、カメラ用ＣＰＵ１００は処理をＳ１０１に戻し、合焦状態と判定されるまで前述の動作を繰り返す。

Ｓ１１３では、カメラ用ＣＰＵ２００はスイッチＳＷ２の状態を検出し、ＯＮの場合は、Ｓ２０１からの撮像動作（Ａ）を開始する。一方、スイッチＳＷ２がＯＦＦの場合、カメラ用ＣＰＵ２００はＳ１１４でスイッチＳＷ１の状態を検出する。Ｓ１１４でＳＷ１が依然としてＯＮであればカメラ用ＣＰＵ２００はＳ１０１からの処理を繰り返し、ＳＷ１がＯＦＦになっていれば、ＡＦ動作を終了する。

次に、Ｓ２０１からの撮像動作（Ａ）について図７のフローチャートを用いて説明する。

Ｓ２０１で、カメラ用ＣＰＵ２００はＳ１０１で算出した被写体輝度ＢＶと設定されたＩＳＯ感度ＳＶを加算して露出値ＥＶを求める。そして、カメラ用ＣＰＵ２００は、例えば予め定められたプログラム線図を用いるなど公知の方法で、露出値ＥＶに対応する絞り値ＡＶおよびシャッタ速度ＴＶを決定する。

Ｓ２０２でカメラ用ＣＰＵ２００は、クイックリターンミラー３０５を撮像光路から退避させると同時に、レンズ通信回路２０４を通じて撮像レンズ３００に対し、絞りをＳ３０１で決定した絞り値ＡＶに対応する開口とするように指示する。

その後、クイックリターンミラー３０５が撮像光路から完全に退避するとＳ２０３でカメラ用ＣＰＵ２００はシャッタ制御回路２０８を介して電磁石２１８ａ、２１８ｂの通電時間よりシャッタスピードを制御し、撮像センサ２０６を露光する。

Ｓ２０４でカメラ用ＣＰＵ２００は、クイックリターンミラー３０５を撮像光路中の位置に戻し、撮像動作を終了する。

ここで、図６のＳ１０２〜Ｓ１０４の飽和量の設定動作について説明する。

図８（ａ）は、高輝度時の蓄積信号ＰＯＵＴを示した図である。被写体が高輝度の場合は、ＡＦセンサ１０１の飽和量を飽和量Ｈに設定している。飽和量Ｈは、フォトダイオードの空乏化電圧やＭ１，Ｍ２，Ｍ３，Ｍ４，Ｍ５で構成されるバッファアンプのＤレンジを考慮したできるだけ大きな飽和量を設定する。また、電圧ＶＲＥＦ＿Ｈは電圧ＶＢＲ＿Ｈよりも所定量、低い電圧を設定する。被写体輝度が十分明るい場合は、強制終了時間ｔ２前の時間ｔ１でＰＯＵＴは電圧ＶＲＥＦ＿Ｈに達する。

一方、図８（ｂ）は、低輝度時の蓄積信号ＰＯＵＴを示した図である。被写体が低輝度の場合は、信号ＰＯＵＴが電圧ＶＲＥＦ＿Ｈに達する前に、蓄積時間が強制終了時間ｔ２に達する。低輝度になる程、得られる信号量が減少するため大きな飽和量は必要ない。そこで、飽和量Ｌは飽和量Ｈよりも低く設定することで、暗電流ノイズを抑制しＳＮを改善する。電圧ＶＲＥＦ＿Ｌは電圧ＶＢＲ＿Ｌよりも所定量、低い電圧を設定する。なお、時間ｔ２で信号ＰＯＵＴが電圧ＶＲＥＦ＿Ｌになる被写体輝度を予め測定し、飽和量切替え輝度として記憶する。

以上説明したように、飽和制御回路１０７は電圧ＶＢＲを変えることでＡＦセンサ１０１の飽和量を制御することできる。また、被写体輝度ＢＶに応じて飽和量を切替える（Ｓ１０２〜Ｓ１０４）ことで、適切な飽和量で蓄積制御することができ、低輝度下では暗電流ノイズを抑制することで精度良く焦点調節することができる。更に、飽和量に対応して、電圧ＶＲＥＦを切替えることで、設定した飽和量に達する前に蓄積動作を停止することができる。

なお、第１の実施形態では電圧ＶＢＲを変えることで飽和量を制御しているが、電圧ＶＲＥＳを変えても同様の効果が得られる。

（第２の実施形態）
第１の実施形態では、ＡＥセンサ２０７の出力から被写体輝度ＢＶを算出し、そのＢＶ値に基づいてＡＦセンサ１０１の飽和量を切替えている。これに対して第２の実施形態では、ＡＦセンサ１０１の出力信号に基づいてＡＦセンサ１０１の飽和量を切替える方法について説明する。カメラやＡＦセンサの構成は第１の実施形態と同じであり、説明は省略する。

第２の実施形態のカメラにおける焦点調節動作を、図９のフローチャートを用いて説明する。図９は、ＳＷ１が押された以降の動作を示したフローチャートである。

Ｓ３０１では、カメラ用ＣＰＵ２００は、ＳＷ１が押されてからＡＦ動作が２回目以降か否かを判定する。ＡＦ動作が２回目以降の場合は、Ｓ３０２へ進みカメラ用ＣＰＵ２００内に記憶されている画素信号とその時の蓄積時間から被写体輝度ＢＶを算出する。一方、ＡＦ動作が１回目の場合は、Ｓ３０５へ進み、カメラ用ＣＰＵ２００は、ＡＦセンサ１０１の飽和量をＨに設定する。

Ｓ３０２では、カメラ用ＣＰＵ２００は、記憶した前回のＡＦセンサ１０１の情報から被写体輝度ＢＶを算出する。図８（ａ）、（ｂ）は、高輝度時と低輝度時の信号ＰＯＵＴを示している。信号ＰＯＵＴは、被写体輝度ＢＶに対応した割合で成長している。したがって、輝度ＢＶに対応した（信号ＰＯＵＴ−電圧ＶＲＥＳ）／蓄積時間ｔを予め測定し、記憶しておく。前回のＡＦセンサ１０１からの画素信号の最大値（ＰＯＵＴに相当）と蓄積時間ｔから被写体輝度ＢＶを算出する。

更に、画素信号からコントラストＰＢを算出する。コントラストＰＢは、画素信号の最も低い電圧（信号ＢＯＵＴ）と最も高い電圧（信号ＰＯＵＴ）の差である。

Ｓ３０３では、カメラ用ＣＰＵ２００は、Ｓ３０２で算出したコントラストＰＢを判定する。ＰＢがＰＢ１以上（所定値以上）ある場合は、被写体コントラストが十分大きく、暗電流ノイズの影響が少ないと判断し、Ｓ３０６へ進み、ＡＦセンサ１０１の飽和量をＨに設定する。ＰＢ判定について図１０を用いて説明する。

図１０（ａ）は、被写体コントラストが高い場合の画素信号を示している。コントラストＰＢは、画素信号の最も低い電圧（信号ＢＯＵＴ）と最も高い電圧（信号ＰＯＵＴ）の差であり、この例では、コントラストＰＢをＰＢ１とする。一方、図１０（ｂ）は、被写体コントラストが低い場合の画素信号を示しており、コントラストＰＢはＰＢ２とする。

図１０（ａ）と図１０（ｂ）の信号ＰＯＵＴは同じであるため、被写体輝度ＢＶは同じであるが、ＰＢ１＞ＰＢ２のため、相関演算によるデフォーカス量を算出する際、ＰＢ１の方がより暗電流などのノイズ影響を受けにくい。

一方、ＰＢが所定値（ＰＢ１）より小さい場合は、Ｓ３０４以降の被写体輝度ＢＶによる飽和量の切替え判定に進む。

Ｓ３０４では、カメラ用ＣＰＵ２００は、Ｓ３０２で算出した被写体輝度ＢＶを判定する。被写体輝度ＢＶが飽和切替え輝度よりも低い場合は、Ｓ３０４でカメラ用ＣＰＵ２００は、信号φＣＳ、φＳＣＬＫ、φＭＯＳＩによりＡＦ用ＣＰＵ１００と通信し、ＡＦセンサ１０１の飽和量をＬに設定する。一方、輝度ＢＶが飽和切替え輝度以上の場合は、Ｓ３０６で、カメラ用ＣＰＵ２００は、ＡＦセンサ１０１の飽和量をＨ（Ｈ＞Ｌ）に設定する。

Ｓ３０７では、カメラ用ＣＰＵ２００は、信号φＣＳ、φＳＣＬＫ、φＭＯＳＩによりＡＦ用ＣＰＵ１００と通信し、ＡＦセンサ１０１の蓄積を開始する。ＡＦ用ＣＰＵ１００は、Ｓ３０５あるいはＳ３０６で設定された飽和量に従って、飽和制御回路１０７で各種電圧設定して蓄積動作を開始する。また、カメラ用ＣＰＵ２００は、カウンタ２１０を一旦リセットした後、カウントアップを開始する。

Ｓ３０８では、カメラ用ＣＰＵ２００は、信号φＢ＿ＴＥの状態を判定し、ＡＦセンサ１０１の蓄積状態を判定する。Ｂ＿ＴＥがＬｏの場合は、ＡＦセンサ１０１の蓄積が終了していると判定し、Ｓ３１１に進む。一方、Ｂ＿ＴＥがＨｉの場合は、ＡＦセンサ１０１の蓄積動作が継続していると判定し、Ｓ３０９に進む。

Ｓ３０９では、カメラ用ＣＰＵ２００は、カウンタがｔ２以上か否かを判定する。カウンタがｔ２以上の場合は、Ｓ３１０で、信号φＣＳ、φＳＣＬＫ、φＭＯＳＩによりＡＦ用ＣＰＵ１００と通信し、ＡＦセンサ１０１の蓄積動作を強制終了する。更に、カメラ用ＣＰＵ２００は、カウンタ２１０を停止する。一方、ｔ２未満の場合は、Ｓ３０８のＢ＿ＴＥの判定に戻る。

Ｓ３１１では、カメラ用ＣＰＵ２００は、信号φＣＳ、φＳＣＬＫ、φＭＯＳＩによりＡＦ用ＣＰＵ１００と通信し、画素信号の読出し動作を行う。ＡＦセンサ１０１からの出力信号φＡＨＦに同期して、ＶＯＵＴ端子から出力される画素信号をＡＤ変換する。

Ｓ３１２では、カメラ用ＣＰＵ２００は、Ｓ３１０で読出した画素信号とカウンタで測定した蓄積時間を記憶する。

Ｓ３１３では、算出手段としてのカメラ用ＣＰＵ２００は、Ｓ３１１で得たＡＦセンサ１０１の画素信号から、公知の技術である相関演算によるデフォーカス量を算出する。

Ｓ３１４では、カメラ用ＣＰＵ２００は、Ｓ３１３で算出したデフォーカス量から焦点状態を判断する。このデフォーカス量が所望の範囲内、例えば（１／４）Ｆδ以内であるならば合焦と判断し、Ｓ３１６へ進む。

一方、デフォーカス量が所望の範囲（例えば（１／４）Ｆδ）より大きいならば、Ｓ３１５でレンズ駆動手段としてのカメラ用ＣＰＵ２００は、Ｓ３１３で算出したデフォーカス量に対応する量のレンズ駆動量をレンズ通信回路２０４を介して撮像レンズに指示する。そして、カメラ用ＣＰＵ２００は処理をＳ３０１に戻し、合焦状態と判断されるまで前述の動作を繰り返す。

Ｓ３１６では、カメラ用ＣＰＵ２００はスイッチＳＷ２の状態を検出し、ＯＮの場合は、Ｓ２０１からの撮像動作を開始する。一方、スイッチＳＷ２がＯＦＦの場合、カメラ用ＣＰＵ２００はＳ３１７でスイッチＳＷ１の状態を検出する。Ｓ３１７でＳＷ１が依然としてＯＮであればカメラ用ＣＰＵ２００はＳ３０１からの処理を繰り返し、ＳＷ１がＯＦＦになっていれば、ＡＦ動作を終了する。

Ｓ２０１からの撮影動作については、第１の実施形態と同じであり、説明を省略する。

以上説明したように、第２の実施形態によれば、ＡＦセンサ１０１からの情報を基に飽和量を設定しているので、より正確な飽和量を設定することができる。

（第３の実施形態）
第３の実施形態では、第１の実施形態のＡＦセンサ１０１に感度切替え機能が追加されたＡＦセンサ３０１で構成されている。

図１１は、ＡＦセンサ３０１のブロック図である。ＡＦセンサ３０１は、ＡＦ用ＣＰＵ３００を有し、ＡＦ用ＣＰＵ３００は信号φＢ＿ＲＥＳ、φＢ＿ＳＥＮ、φＰＣＨ、φＰＨにより、ラインセンサの感度、および蓄積動作、像信号の読み出し動作を制御する。センサ画素回路３０２は、感度切替え機能があり、光電変換された信号電荷を画素毎に蓄積し、蓄積した信号を一時的に記憶する回路に相当する。他の構成は、図３と同様の構成である。

図１２は、センサ画素回路３０２の具体的な回路図である。図１２は、図４のセンサ画素回路１０２に低感度用の容量ＣＬとその容量ＣＬを選択する感度切替えスイッチのスイッチＭＯＳトランジスタＳＷＳＥＮＳが追加されている。スイッチＭＯＳトランジスタＳＷＳＥＮＳは、高感度時にオフし、オーバーフロードレインスイッチとして動作し、フォトダイオードＰＤの電位が同スイッチのゲートオフ電圧（電圧ＶＢＲ）を超えないように制御される。

上記回路の動作について図１３のタイミングチャートを用いて説明する。

低感度モードの動作を図１３（ａ）に示す。まず、ＡＦ用ＣＰＵ３００は、時刻Ｔ０でＢ＿ＲＥＳとＢ＿ＳＥＮＳをＬｏ、ＰＣＨをＨｉにすることで、ＳＷＲＥＳ、ＳＷＳＥＮＳ、ＳＷＣＨを共にオンする。時刻Ｔ０からＴ１期間でフォトダイオードＰＤと容量ＣＦＤ、容量ＣＬ、容量ＣＳをリセットする。時刻Ｔ１で、Ｂ＿ＲＥＳをＨｉにすることで、ＳＷＲＥＳをオフする。この時から、フォトダイオードで光電変換された電荷は、容量ＣＦＤとそれと並列に接続された容量ＣＬで積分され、電圧変換される。電圧変換された信号は、Ｍ１〜Ｍ４およびＭ５で構成さえたバッファアンプを通して画素出力Ｓｎから出力される。蓄積中、ＡＦ用ＣＰＵはφＢ＿ＴＥをＨｉにする。

各画素出力Ｓｎは、ピーク検出回路１０３とシフトレジスタ１０４に接続されている。ピーク検出回路１０３では、各画素出力Ｓｎのうち一番大きな信号ＰＯＵＴを出力する。信号ＰＯＵＴは、電圧ＶＲＥＳレベルから被写体輝度に応じた傾きで成長する。時刻Ｔ２で信号ＰＯＵＴが電圧ＶＲＥＦ＿Ｈに達すると、ピークコンパレータ１０５からの信号φＳＳがＬｏからＨｉに制御される。ＡＦ用ＣＰＵ３００は、信号φＳＳをモニターし、Ｈｉになった時点で信号φＰＣＨをＬｏにすることで、ＳＷＣＨをオフし、画素信号は容量ＣＳへ記憶される。同時に、φＢ＿ＴＥをＬｏにする。低感度モードでは飽和量Ｈとし、図８（ａ）と同様の電圧設定を行うものとする。

一方、高感度モードの動作を図１３（ｂ）に示す。まず、ＡＦ用ＣＰＵ３００は、時刻Ｔ０でＢ＿ＲＥＳとＢ＿ＳＥＮＳをＬｏ、ＰＣＨをＨｉにすることで、ＳＷＲＥＳ、ＳＷＳＥＮＳ、ＳＷＣＨを共にオンする。Ｔ０からＴ１期間でフォトダイオードＰＤと容量ＣＦＤ、容量ＣＬ、容量ＣＳをリセットする。時刻Ｔ１でＢ＿ＲＥＳとＢ＿ＳＥＮＳをＨｉにすることで、ＳＷＲＥＳとＳＷＳＥＮＳをオフする。この時から、フォトダイオードで光電変換された電荷は、容量ＣＦＤのみで蓄積され、電圧変換される。高感度時は積分容量が小さくなるため電荷変換係数が大きくなる。この図１３（ｂ）は、（ａ）に比べて輝度が十分低い場合であり、信号ＰＯＵＴは低感度モードよりも小さな傾きで成長している。時刻Ｔ２で信号ＰＯＵＴが電圧ＶＲＥＦ＿Ｌに達するとピークコンパレータ１０５からの信号φＳＳがＬｏからＨｉに制御される。ＡＦ用ＣＰＵ３００は、信号φＳＳをモニターし、Ｈｉになった時点で信号φＰＣＨをＬｏにすることで、ＳＷＣＨをオフし、画素信号は容量ＣＳへ記憶される。同時に、φＢ＿ＴＥをＬｏにする。高感度モードでは飽和量Ｌとし、図８（ｂ）と同様の電圧設定を行うものとする。

感度切替えについては、撮影者によるスイッチ群２１４（図１）の設定で行うものとする。撮影者は、野外など明るい場所での撮影は低感度モードに設定する。一方、室内や夜間などの低輝度下で撮影は、高感度モードに設定する。

第３の実施形態のカメラにおける焦点調節動作を、図１４のフローチャートを用いて説明する。

図１４は、ＳＷ１が押された以降の動作を示したフローチャートである。

Ｓ４０１では、カメラ用ＣＰＵ２００は、スイッチ群２１４の設定を検出し、感度モードを判定する。低感度モードの場合、Ｓ４０２でカメラ用ＣＰＵ２００は、信号φＣＳ、φＳＣＬＫ、φＭＯＳＩによりＡＦ用ＣＰＵ３００と通信し、ＡＦセンサ３０１の飽和量をＨに設定する。

一方、高感度モードの場合は、Ｓ４０３で、カメラ用ＣＰＵ２００は、ＡＦセンサ３０１の飽和量をＬ（Ｈ＞Ｌ）に設定する。飽和量ＨとＬでの電圧ＶＢＲおよび電圧ＶＲＥＦの設定については、第１の実施形態と同じように設定する。Ｓ４０４からＳ４１３の動作については、第１の実施形態の図６と同じである。

以上説明したように、本実施形態では、設定された感度に応じて飽和量を切替えている（Ｓ４０１〜Ｓ４０３）。低輝度下の撮影時も暗電流ノイズを抑制することで精度良く焦点調節することができる。また、ＡＦセンサ３００の感度を切替える手段として、出力アンプ１０６のゲインを変えても同様の効果が得られる。

（第４の実施形態）
第４の実施形態は、信号ＰＯＵＴに追従して飽和量を制御するＡＦセンサ４０１で構成される。

図１５は、ＡＦセンサ４０１のブロック図である。図１５において、ＡＦセンサ４０１は、ＡＦ用ＣＰＵ４００を有し、ＡＦ用ＣＰＵ４００は信号φＢ＿ＲＥＳ、φＰＣＨ、φＰＨにより、ラインセンサの蓄積動作および像信号の読み出し動作を制御する。

ラインセンサは、センサ画素回路４０２、ピーク検出回路４０３、シフトレジスタ４０４で構成されている。センサ画素回路４０２は、光電変換された信号電荷を画素毎に蓄積し、蓄積した信号を一時的に記憶する回路に相当する。

ピーク検出回路４０３は、各画素で蓄積した信号のうち、一番大きい値ＰＯＵＴを検出し、ＡＦ用ＣＰＵ４００とピークコンパレータ４０５へ出力する。ピークコンパレータ４０５は、ピーク検出回路４０３で検出したＰＯＵＴとＶＲＥＦ（蓄積停止電圧）を比較し、ＰＯＵＴ≧ＶＲＥＦになったら信号φＳＳをＬｏからＨｉへ制御する。

シフトレジスタ４０４は、ＡＦ用ＣＰＵ４００からのクロック信号φＰＨ信号に同期して１画素目の信号から順次読み出す画素を選択する。出力アンプ４０６は、シフトレジスタ４０４で選択された画素信号Ｓｎ（ｎ番目の画素信号）を所定ゲインで増幅し、出力する。飽和制御回路４０７は、ピークコンパレータ４０５の比較電圧ＶＲＥＦ、センサ画素回路４０２のリセット電圧ＶＲＥＳ、リセットスイッチのゲートオフ電圧ＶＢＲを生成するための回路である。

電圧ＶＢＲと電圧ＰＯＵＴについて図１６を用いて説明する。図１６では、信号ＰＯＵＴは、電圧ＶＲＥＳから被写体輝度ＢＶに対応した割合で成長する。ＡＦ用ＣＰＵ４００は信号ＰＯＵＴに対して所定余裕量をオフセットした電圧ＶＢＲを生成するように飽和制御回路４０７を制御する。つまり、電圧ＶＢＲは電圧ＶＢＲ＿Ｓから信号ＰＯＵＴと同じ傾きとなる。ｔ３で信号ＰＯＵＴがＶＲＥＦ＿Ｈに達して蓄積停止する。以降、電圧ＶＢＲは電圧ＶＢＲ＿Ｈで最大値になる。

以上説明したように、信号ＰＯＵＴに応じて電圧ＶＢＲを追従させることで、いかなる輝度でも飽和量を最適に設定することができる。

（第５の実施形態）
第５の実施形態では、２次元配列されたイメージャ―タイプの固体撮像素子である撮像センサ２０６の動作について説明する。

図１７は、第５の実施形態における撮像センサ２０６の概略的回路構成図を示したもので、特開平０９−０４６５９６号報等に開示された技術を用いて製造される。同図は２次元Ｃ−ＭＯＳエリアセンサの２列×４行画素の範囲を示したものであるが、撮像素子として利用する場合は、当図に示した画素を多数配置し、高解像度画像の取得を可能としている。

図１７において、１はＭＯＳトランジスタゲートとゲート下の空乏層からなる光電変換素子の光電変換部、２はフォトゲート、３は転送スイッチＭＯＳトランジスタ、４はリセット用ＭＯＳトランジスタ、５はソースフォロワアンプＭＯＳトランジスタである。また、６は水平選択スイッチＭＯＳトランジスタ、７はソースフォロワの負荷ＭＯＳトランジスタ、８は暗出力転送ＭＯＳトランジスタ、９は明出力転送ＭＯＳトランジスタである。さらに、１０は暗出力蓄積容量ＣTN、１１は明出力蓄積容量ＣTS、１２は水平転送ＭＯＳトランジスタ、１３は水平出力線リセットＭＯＳトランジスタ、１４は差動出力アンプ、１５は水平走査回路、１６は垂直走査回路である。

図１８に画素部の断面図を示す。図１８において、１７はＰ型ウェル、１８はゲート酸化膜、１９は一層目ポリＳｉ、２０は二層目ポリＳｉ、２１はｎ+ フローティングディフュージョン部（ＦＤ）である。ＦＤ２１は別の転送ＭＯＳトランジスタを介して別の光電変換部と接続される。図１８において、２つの転送ＭＯＳトランジスタ３のドレインとＦＤ部２１を共通化して微細化とＦＤ部２１の容量低減による感度向上を図っているが、Ａｌ配線でＦＤ部２１を接続しても良い。また、転送ＭＯＳトランジスタ３はオフ時にオーバーフロードレインＭＯＳとして動作する。

次に、図１９のタイミングチャートを用いて動作を説明する。このタイミングチャートは全画素独立出力の場合である。

まず垂直走査回路１６からのタイミング出力によって、制御パルスφＬをＨｉとして垂直出力線をリセットする。また制御パルスφＲ0,φＰＧ00,φＰＧe0をＨｉとし、リセット用ＭＯＳトランジスタ４をオンとし、フォトゲート２の一層目ポリＳｉ１９をＨｉとしておく。時刻Ｔ0において、制御パルスφＳ0をＨｉとし、選択スイッチＭＯＳトランジスタ６をオンさせ、第１，第２ラインの画素部を選択する。次に制御パルスφＲ0をＬｏとし、ＦＤ部２１のリセットを止め、ＦＤ部２１をフローティング状態とし、ソースフォロワアンプＭＯＳトランジスタ５のゲート・ソース間をスルーとした後、時刻Ｔ1において制御パルスφＴNをＨｉとし、ＦＤ部２１の暗電圧をソースフォロワ動作で蓄積容量ＣTN１０に出力させる。

次に、第１ラインの画素の光電変換出力を行うため、第１ラインの制御パルスφＴＸ00をＨｉとして転送スイッチＭＯＳトランジスタ３を導通した後、時刻Ｔ2 において制御パルスφＰＧ00をＬｏとして下げる。この時フォトゲート２の下に拡がっていたポテンシャル井戸を上げて、光発生キャリアをＦＤ部２１に完全転送させるような電圧関係が好ましい。

時刻Ｔ2 でフォトダイオードの光電変換部１からの電荷がＦＤ部２１に転送されることにより、ＦＤ部２１の電位が光に応じて変化することになる。この時ソースフォロワアンプＭＯＳトランジスタ５がフローティング状態であるので、ＦＤ部２１の電位を時刻Ｔ3 において制御パルスφＴs をＨｉとして蓄積容量ＣTS１１に出力する。この時点で第１ラインの画素の暗出力と光出力はそれぞれ蓄積容量ＣTN１０とＣTS１１に蓄積されおり、時刻Ｔ4 の制御パルスφＨＣを一時Ｈｉとして水平出力線リセットＭＯＳトランジスタ１３を導通して水平出力線をリセットし、水平転送期間において水平走査回路１５の走査タイミング信号により水平出力線に画素の暗出力と光出力を出力させる。この時、蓄積容量ＣTN１０とＣTS１１の差動増幅器１４によって、差動出力ＶOUTを取れば、画素のランダムノイズ、固定パターンノイズを除去したＳ／Ｎの良い信号が得られる。また画素３０−１２、３０−２２の光電荷は画素３０−１１、３０−２１と同時に夫々の蓄積容量ＣTN１０とＣTS１１に蓄積されるが、その読み出しは水平走査回路１５からのタイミングパルスを１画素分遅らして水平出力線に読み出して差動増幅器１４から出力させる。

蓄積容量ＣTS１１に明出力を出力した後、制御パルスφＲ0をＨｉとしてリセット用ＭＯＳトランジスタ４を導通しＦＤ部２１を電源ＶDDにリセットする。第１ラインの水平転送が終了した後、第２ラインの読み出しを行う。第２ラインの読み出しは、制御パルスφＴＸe0，制御パルスφＰＧe0を同様に駆動させ、制御パルスφＴN、φＴSに夫々Ｈｉパルスを供給して、蓄積容量ＣTN１０とＣTS１１に夫々光電荷を蓄積し、暗出力及び明出力を取り出す。以上の駆動により、第１，第２ラインの読み出しが夫々独立に行える。この後、垂直走査回路を走査させ、同様に第２ｎ＋１，第２ｎ＋２（ｎ＝１，２，…）の読み出しを行えば全画素独立出力が行える。即ち、ｎ＝１の場合は、まず制御パルスφＳ1をハイとし、次にφＲ1をＬｏとし、続いて制御パルスφＴN、φＴＸ01をＨｉとし、制御パルスφＰＧ01をＬｏ、制御パルスφＴSをＨｉ、制御パルスφＨＣを一時Ｈｉとして画素３０−３１，３０−３２の画素信号を読み出す。続いて、制御パルスφＴＸe1，φＰＧe1及び上記と同様に制御パルスを印加して、画素３０−４１，３０−４２の画素信号を読み出す。

制御パルスφＰＧのＨｉ電圧と、φＰＧのＴＸのＬｏ電圧（オフ電圧）の差により飽和量を制御することができる。完全転送タイプの撮像素子は、光電変換された電荷は画素部のポテンシャル井戸で積分されるため、蓄積中に信号ＰＯＵＴはモニターできない。しかし、第１の実施形態と同様、ＡＥセンサから被写体輝度を判定することで飽和量を切替える。あるいは、第２の実施形態と同様、前回の撮像センサ２０６の画像信号からの出力信号により、飽和量を切替える。これにより、よりＳＮの良い画像信号を得ることができる。

Claims (11)

1. 被写体からの光を光電変換するフォトダイオードと、前記フォトダイオードと接続され、該フォトダイオードをリセット電圧にリセットするリセットスイッチであるオーバーフロードレイン部とを備えるセンサと、
   前記被写体の輝度に基づいて前記フォトダイオードの飽和電圧を変更するように前記オーバーフロードレイン部を制御する制御手段と、
   前記リセット電圧を生成するリセット電圧生成手段と、
   前記オーバーフロードレイン部のゲート電圧を生成するゲート電圧生成手段と、を備え、
   前記制御手段は、前記リセット電圧あるいは前記ゲート電圧を制御することで前記飽和電圧を変更することを特徴とする光電変換装置。
2. 前記フォトダイオードで生成された電荷の蓄積中に、前記センサから出力される信号電圧が停止電圧に達したときに電荷の蓄積を停止する蓄積制御手段をさらに備え、
   前記停止電圧は、前記飽和電圧よりも小さくなるように設定されることを特徴とする請求項１に記載の光電変換装置。
3. 前記制御手段は、前記被写体の輝度が第１の所定値以上の場合は、前記飽和電圧を第１の値に設定し、前記被写体の輝度が前記第１の所定値より低い場合は、前記飽和電圧を前記第１の値よりも小さい第２の値に設定することを特徴とする請求項１又は２に記載の光電変換装置。
4. 前記制御手段は、前記被写体のコントラストが第２の所定値以上の場合は、前記飽和電圧を前記第１の値に設定することを特徴とする請求項３に記載の光電変換装置。
5. 前記被写体の輝度は、前記センサにおける電荷の蓄積時間に基づいて判定されることを特徴とする請求項１乃至４のいずれか１項に記載の光電変換装置。
6. 前記被写体のコントラストは、前記センサから出力される信号に基づいて判定されることを特徴とする請求項４に記載の光電変換装置。
7. 被写体からの光を光電変換するフォトダイオードであって、複数の異なる感度に切り替え可能なフォトダイオードと、前記フォトダイオードと接続されるオーバーフロードレイン部とを備えるセンサと、
   前記フォトダイオードの感度に基づいて前記フォトダイオードの飽和電圧を変更するように前記オーバーフロードレイン部を制御する制御手段と、
   を備えることを特徴とする光電変換装置。
8. 前記オーバーフロードレイン部は、前記フォトダイオードをリセット電圧にリセットするリセットスイッチであって、
   前記リセット電圧を生成するリセット電圧生成手段と、
   前記オーバーフロードレイン部のゲート電圧を生成するゲート電圧生成手段とをさらに備え、
   前記制御手段は、前記リセット電圧あるいは前記ゲート電圧を制御することで前記飽和電圧を変更することを特徴とする請求項７に記載の光電変換装置。
9. 前記フォトダイオードで生成された電荷の蓄積中に、前記センサから出力される信号電圧が停止電圧に達したときに電荷の蓄積を停止する蓄積制御手段をさらに備え、
   前記停止電圧は、前記飽和電圧よりも小さくなるように設定されることを特徴とする請求項７又は８に記載の光電変換装置。
10. 前記制御手段は、前記フォトダイオードの感度が第１の感度の場合は、前記飽和電圧を第１の値に設定し、前記フォトダイオードの感度が前記第１の感度よりも高い第２の感度の場合は、前記飽和電圧を前記第１の値よりも小さい第２の値に設定することを特徴とする請求項７乃至９のいずれか１項に記載の光電変換装置。
11. 被写体からの光を光電変換するフォトダイオードと、前記フォトダイオードと接続され、該フォトダイオードをリセット電圧にリセットするリセットスイッチであるオーバーフロードレイン部とを備えるセンサと、
    前記センサにおける電荷の蓄積時間に基づいて前記フォトダイオードの飽和電圧を変更するように前記オーバーフロードレイン部を制御する制御手段と、
    前記リセット電圧を生成するリセット電圧生成手段と、
    前記オーバーフロードレイン部のゲート電圧を生成するゲート電圧生成手段と、を備え、
    前記制御手段は、前記リセット電圧あるいは前記ゲート電圧を制御することで前記飽和電圧を変更することを特徴とする光電変換装置。

Images