JP6452241B2 - イメージセンサ - Google Patents

イメージセンサ Download PDF

Info

Publication number
JP6452241B2
JP6452241B2 JP2015026779A JP2015026779A JP6452241B2 JP 6452241 B2 JP6452241 B2 JP 6452241B2 JP 2015026779 A JP2015026779 A JP 2015026779A JP 2015026779 A JP2015026779 A JP 2015026779A JP 6452241 B2 JP6452241 B2 JP 6452241B2
Authority
JP
Japan
Prior art keywords
circuit
output
switch
pixel
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2015026779A
Other languages
English (en)
Other versions
JP2016149713A (ja
Inventor
俊 小島
俊 小島
武雄 植草
武雄 植草
早月 芳賀
早月 芳賀
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko NPC Corp
Original Assignee
Seiko NPC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko NPC Corp filed Critical Seiko NPC Corp
Priority to JP2015026779A priority Critical patent/JP6452241B2/ja
Publication of JP2016149713A publication Critical patent/JP2016149713A/ja
Application granted granted Critical
Publication of JP6452241B2 publication Critical patent/JP6452241B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Transforming Light Signals Into Electric Signals (AREA)

Description

本発明は、いずれか一つの画素の出力電圧が所定の値を超えたときに自動的に露光が終了する自動露光終了回路を有し、光電流を蓄積して出力するイメージセンサに関するものである。
従来のイメージセンサは、画素内のフォトダイオードなどの光電変換素子(受光部)で光を受光し、電荷に変換して蓄積する。蓄積された電荷は、画素内の増幅器で電圧に変換して増幅される。増幅された電圧は、画素選択スイッチのオンオフにより信号線に転送される。そして、画素間にばらつきのあるノイズを除去し、一時的に保管する。保管された電圧は、外部に出力される。
このようなイメージセンサは、複数画素を有し、光電流を蓄積して出力する形式であり、いずれか一つの画素出力が飽和したときに自動的に露光を終了する機能を有し、この機能は、フォトダイオードなどの光電変換素子の電流をスイッチで切断するという形で実現され、例えば、特許文献2に記載されている。
また、従来のイメージセンサとしては、個々の画素から初段増幅回路までのオフセットばらつきをキャンセルするオフセットキャンセル回路及びオフセットキャンセル回路の出力を個々にサンプリングし、出力走査までホールドしておくサンプルホールド回路が備えられているものがある。
特許文献1には、このようなイメージセンサにおいて、高コントラスト被写体を撮影した場合でも、明るい部分の白飛び現象を防止し、階調性を保持することができる技術が開示されている。この技術は、複数の画素内電荷を共通にリセットさせる共通電源を有し、蓄積動作中で且つ、露光されている間、複数の画素から前記共通電源に流れる電流をモニタすることで、いずれかの画素が飽和していることを検出する手段(カレントミラー回路)を有する。更に、いずれかの画素が飽和していることを検出したら、露光を停止させる、又は電荷蓄積動作を停止させることで、飽和画素が極めて少ない画像を得ることができる。
図3は、イメージセンサの1従来例である。その構成は、受光量に応じた電荷を生成し(PD)、これを電圧レベルとして出力する画素部及び前記電圧レベルを増幅する増幅回路を有する画素構成部101と、前記増幅回路の出力部に設けられて前記画素部から前記増幅回路までのオフセットばらつきをキャンセルするオフセットキャンセル回路102と、前記オフセットキャンセル回路102の出力電圧をサンプリングするサンプルホールド回路103と、前記オフセットキャンセル回路102の出力電圧を共通の基準値と比較する比較器104とを有するものである。画素構成部101は、フォトダイオード(PD)などの光電変換素子101a、増幅器101b、両者間に接続されたスイッチ(SW)101cからなる。
図4は、図3に示すイメージセンサの動作を説明する内部タイミングであり、特に、露光時の各スイッチを制御する信号を示している。信号AJC、PDC、CHC、HLD、SMPの各波形は、入力信号STを基に図示しない制御回路(タイミング信号発生器)によって生成されるタイミング信号を示しており、各信号がHレベルの時にその信号が与えられるスイッチはオンし、Lレベルの時にはオフする構成である。尚、記号vajc、po1は図3に示した回路の各節点における電圧レベルを示しており、それらは同一の縦軸で電圧レベルの大小比較ができるよう記載している。露光は、先ずスイッチ101cを短絡(オン)すると共に、スイッチSW101を一時的に短絡(オン)にする(信号PDCをHレベル)にすることで増幅器101bをリセットしたのち開始する。露光開始時にはスイッチSW103が開放(オフ)信号に設定され(信号SMPがLレベル)、増幅器101bの出力とサンプルホールド回路103の入力とは電気的に分離される。その後、スイッチSW104を短絡(信号CHCをHレベル)、スイッチSW105を短絡(信号HLDをHレベル)とし、続いて、露光開始から所定時間が経過したのち又は比較器104により光電変換素子101aの飽和を検出した時に、サンプルホールド回路3のサンプリング動作が行われる。サンプリング動作は信号スイッチSW103が短絡(オン)の期間(信号SMPがHレベル)である。
特開2009−5285号公報 特開2005−322996号公報
図3に示す従来技術では、光電変換素子101aのカソード側にスイッチ101cを設けており、露光終了の際にそのスイッチ101cをオフさせるが、オフ時の電荷再配分(光電変換素子、容量素子、ゲート容量)による出力誤差が大きいという問題がある。また、リアルタイムに露光終了制御するためにはサンプルホールド以前の信号をモニタしなければならない。このような信号を用いるにはオフセットキャンセル回路の出力をモニタするのがベストであるが、オフセットキャンセル回路とサンプルホールド回路にはそれぞれ容量が使われており、サンプリング時とホールド時とでモニタ信号が異なる。すなわち、サンプリング動作のために、スイッチSW103をオンさせてオフセットキャンセル回路とサンプルホールド回路を接続(オフセットキャンセル回路の容量素子を接続サンプルホールド回路の容量素子に電気的に直列接続)した場合、接続前のオフセットキャンセル回路の容量素子の電荷は、容量比倍されて節点vajcの電位は減衰する。(図4の領域B参照)露光終了制御のためのモニタ信号の検出中に上記減衰が発生すると、露光終了タイミングにおける誤判定の原因となる。
本発明は、このような事情によりなされたものであり、光電変換素子部でのスイッチがオフすることに起因した電荷再配分による出力誤差をなくし、オフセットキャンセル回路により画素間の飽和出力ばらつきを軽減させるとともに、オフセットキャンセル回路の出力電圧をモニタ信号としたときの該モニタ信号の減衰に起因する露光終了タイミングの誤判定を防止したイメージセンサを提供する。
本発明のイメージセンサは、受光量に応じた電荷を生成し電圧レベルとして出力する画素部と前記電圧レベルを増幅する増幅回路と、前記増幅回路の出力部に設けられて前記画素部から前記増幅回路までのオフセットばらつきをキャンセルするオフセットキャンセル回路と、前記オフセットキャンセル回路の出力電圧をサンプリングするサンプルホールド回路と、前記オフセットキャンセル回路の出力電圧を所定の基準電圧の値と比較する比較器とを有する画素ブロックが複数配列され、複数の前記画素ブロックに含まれる各々の前記画素部が受光量に応じた電荷を生成しているときに各々の前記複数のサンプルホールド回路はサンプリング動作を開始し、前記サンプリング動作開始から所定時間が経過したとき又は前記所定時間が経過する前に複数の前記画素ブロックの各々に含まれる前記比較器の出力の少なくとも1つが前記基準電圧の値より前記オフセットキャンセル回路の出力電圧が大きくなったことを示したときに前記サンプリング動作を終了させる制御回路とを有すること特徴とする。
前記サンプルホールド回路の各々は2つのサンプルホールド手段から構成され、サンプリングとホールドを相補的に動作させるようにしても良い。オフセットキャンセル回路出力と出力飽和電圧とをコンパレータで比較し、出力飽和する画素が現れたタイミングでサンプリング動作からホールド動作に移行するようにしても良い。
本発明のイメージセンサは、光電変換素子部でのスイッチがオフすることに起因した電荷再配分による出力誤差をなくし、オフセットキャンセル回路により画素間の飽和出力ばらつきを軽減させるとともに、オフセットキャンセル回路の出力電圧をモニタ信号としたときの該モニタ信号の減衰に起因する露光終了タイミングの誤判定を防止することができる。2つのサンプルホールド手段から1つのサンプルホールド回路を構成し、サンプリングとホールドを相補的に動作させることにより、リセット〜出力のサイクルを短縮することができる。
実施例1に係るイメージセンサの回路ブロック図。 図1に係るイメージセンサの動作を説明する内部タイミング図。 従来のイメージセンサの回路ブロック図。 図3に示すイメージセンサの動作を説明する内部タイミング図。
本発明のイメージセンサは、サンプルホールド回路の前段にオフセットキャンセル回路を有する形態において、光電変換素子の露光とサンプルホールド回路のサンプリング動作を同時に行い、オフセットキャンセル回路の出力電圧と所定の基準電圧の値とを比較器で比較し、前記出力電圧が前記所定の基準電圧の値を超えた画素が現れたタイミングで、サンプルホールド回路をサンプリング動作からホールド動作に移行することを特徴としている。
以下、実施例を参照して発明の実施の形態を説明する。
図1及び図2を参照して実施例1を説明する。
図1に示されているように、この実施例のイメージセンサは、シリコンなどの半導体基板に形成され、例えば、第1の画素ブロック10a及び第2の画素ブロック10bを含む画素群10を有して構成されており、同様の画素ブロックが複数アレイ状に配列されている。そして、各々の画素ブロックは同様の回路素子から構成されており、図1に示すように、例えば、第1の画素ブロック10aの画素は、フォトダイオードPDなどの光電変換素子1aを用いて受光量に応じた電荷を生成し、電圧レベルとして出力する画素部及び前記電圧レベルを増幅する増幅回路1b(インバータアンプ)を有する画素構成部1と、前記増幅回路1bの出力部の各々に設けられて前記画素部から前記増幅回路1bまでのオフセットばらつきをキャンセルするオフセットキャンセル回路(オフセット補正)2と、前記オフセットキャンセル回路2の出力電圧をサンプリングするサンプルホールド回路3と、前記オフセットキャンセル回路2の出力電圧を比較電位AEC(所定の基準電圧の値)と比較する比較器4aとを有している。サンプルホールド回路3は、並列接続されて相補的に動作する第1の回路3a及び第2の回路3bからなり、制御回路6によって生成されるタイミング信号によって動作制御される。前記画素部が受光量に応じた電荷を生成するときに前記サンプルホールド回路3の一方(第1の回路3aまたは第2の回路3b)はサンプリング動作を開始し、前記サンプリング動作開始から所定時間が経過したとき又は前記所定時間が経過する前に、共通接続された前記比較器4aの出力の少なくとも1つが前記比較電位AECより前記オフセットキャンセル回路2の出力電圧が大きくなったことを示したときに前記サンプリング動作は終了する。(サンプリング動作からホールド動作に移行する。)制御回路6は、画素群10に含まれる各スイッチをオンオフするタイミング信号も生成する。
比較器4aは、その出力をゲートに入力するNMOSトランジスタ4bと共に飽和検出回路4を構成する。そして、サンプリング動作開始から所定時間が経過する前に、飽和検出回路4の出力により、前記比較電位AECよりオフセットキャンセル回路2の出力電圧が大きくなった画素ブロックを検出した場合には、サンプリング動作していたサンプルホールド回路3の一方(第1の回路3a又は第2の回路3b)は、そのタイミングでサンプリング動作からホールド動作に移行する。
画素構成部1は、フォトダイオード(PD)1a及びインバータアンプ1bから構成され、両者の間には従来のようなスイッチ(図3に示すスイッチ101c)は設けられていない。インバータアンプ1bは、一端がフォトダイオード1aに接続され、他端が電流源に接続された容量CF1と、容量CF1に並列接続されたリセットスイッチSW1と、ゲートにフォトダイオード1a及び容量CF1の一端が接続され、ソースが接地され、他方が電流源に接続されたNMOSトランジスタT1とから構成されている。インバータアンプ1bの出力は、フォトダイオード1aからインバータアンプ1bまでのオフセットばらつきの補正を行うオフセットキャンセル回路2に入力する。
オフセットキャンセル回路2は、一端がインバータアンプ1bの出力に接続され、他端がサンプルホールド回路3の入力に接続される容量CF2と、一端が前記容量CF2の他端に接続され、他端が基準電位に接続されたスイッチSW2とから構成されている。オフセットキャンセル回路2の出力は、サンプルホールド回路3に入力する。
サンプルホールド回路3は、第1の回路3a及び第2の回路3bから構成されている。第1の回路3aは、容量CH1と5個のスイッチから構成されている。容量CH1は、一端がスイッチSW3に接続され、他端がスイッチSW7に接続され、スイッチSW4が並列接続され、前記一端と基準間にスイッチSW5が接続され、前記他端と基準間にスイッチSW6が接続されている。スイッチSW3は、オフセットキャンセル回路2の出力にも接続され、オフセットキャンセル回路2の出力と容量CH1の入力間の導通・非導通を制御する。スイッチSW7は、他端が画素ブロック10aの出力端に接続され、出力信号は、出力アンプ5を介して出力端子(OUT)から出力される。
第2の回路3bは、容量CH2と5個のスイッチから構成されている。容量CH2は、一端がスイッチSW8に接続され、他端がスイッチSW12に接続され、スイッチSW9が並列接続され、前記一端と基準電位間にスイッチSW10が接続され、前記他端と基準電位間にスイッチSW11が接続されている。スイッチSW8は、オフセットキャンセル回路2の出力にも接続され、オフセットキャンセル回路2の出力と容量CH2の入力間の導通・非導通を制御する。スイッチSW12は、他端が画素ブロック10bの出力端に接続され、出力信号は、出力アンプ5を介して出力端子(OUT)から出力される。
出力アンプ5は、画素ブロック10a、10bを含む複数の画素ブロック(画素群10)の出力信号が入力する。オフセットキャンセル回路2の出力は、飽和検出回路4にも入力する。
飽和検出回路4は、比較器4a及び比較器4aの出力にゲートが接続されたNMOSトランジスタ4bとから構成される。比較器4aは、第1の入力端子である比較電圧入力端子と、第2の入力端子である比較電位AECが入力される基準電圧入力端子と、出力端子とを有する。飽和検出回路4の出力は制御回路6に入力されて、サンプリング動作開始から所定時間が経過する前に、共通接続された比較器4aの出力の少なくとも1つが比較電位AECよりオフセットキャンセル回路2の出力電圧が大きくなったことを検出したときに、サンプルホールド回路3のサンプリング動作は停止する(サンプリング動作からホールド動作に移行する。)前記比較電位AECは、画素部を構成する光電変換素子への露光による画素ブロックの飽和状態を検出するために任意に設定した基準電圧の値である。従って、その値をどの程度にするかは当該システムの使用者によるが、画素ブロックのダイナミックレンジぎりぎりの値、即ち飽和電圧に合わせて設定することが望ましい。
サンプルホールド回路3は、オフセットキャンセル回路2の出力信号の蓄積・出力を相補的に行い、出力アンプ5を介してイメージセンサの出力端子(OUT)から出力される。
イメージセンサは、インバータアンプ1bのリセットスイッチSW1及びSW2を開放(オフ)にしてフォトダイオード(PD)1aを露光状態にすると共に、スイッチSW3及びSW6、又は、スイッチSW8及びSW11を短絡(オン)して、サンプルホールド回路3(第1の回路3a又は第2の回路3b)をサンプリング動作状態にする。露光終了後にサンプルホールド回路3のホールド状態から出力信号を外部に出力する(VIDEO出力)には、第1の回路3aから出力するときにはスイッチSW5及びSW7を短絡(オン)させ、第2の回路3bから出力するときには、スイッチSW10及びSW12を短絡(オン)する。 リセットスイッチSW1の短絡(オン)によって、増幅回路1bはリセットされる。また、スイッチSW2、SW4,SW6の短絡(オン)によってオフセットキャンセル回路2及び第1の回路3aはリセットされ、スイッチSW2、SW9,SW11の短絡(オン)によってオフセットキャンセル回路2及び第2の回路3bはリセットされる。
この実施例では、フォトダイオード1aが受光量に応じた電荷を生成している時(即ち、露光時間)に各画素のサンプルホールド回路3(第1の回路3a又は第2の回路3b)は、サンプリング動作を開始する。そして、このサンプリング動作開始時から所定時間が経過した時又は所定時間が経過する前にイメージセンサに組み込まれた比較器4aの出力の少なくとも1つが比較電位AEC(基準電圧の値)よりオフセットキャンセル回路2の出力電圧が大きくなったことを示したときにサンプリング動作を終了させるように構成されている。
サンプルホールド回路3は、第1の回路3a及び第2の回路3bからなり、オフセットキャンセル回路2からの出力信号は、これら第1の回路3a及び第2の回路3bに相補的に出力される。
次に図2を参照して詳細な動作タイミングを説明する。図2は、図1に係るイメージセンサの動作を説明する内部タイミング図である。
信号AJCからSTX2の各波形は、入力信号STに基づき制御回路(タイミング信号発生器)6によって生成されるタイミング信号を示しており、各信号がHレベルの時にその信号が与えられるスイッチはオンし、Lレベルの時にはオフする構成である。そして、信号AJCはスイッチSW2に、信号PDCはスイッチSW1に、信号CHC1はスイッチSW4に、信号HLD1はスイッチSW6に、信号SMP1はスイッチSW3に、信号STX1はスイッチSW5及びSW7に、信号CHC2はスイッチSW9に、信号HLD2はスイッチSW11に、信号SMP2はスイッチSW8に、信号STX2はスイッチSW10及びSW12に、各々与えられオンオフが制御される。尚、記号AECは基準電圧レベル(比較器4aの基準値)、記号vajc、po1は図1に示した回路の各節点における電圧レベルを示しており、それらは同一縦軸で電圧レベルの大小比較ができるよう記載している。
図2において、最初のリセット(1)−露光時間(サンプリング動作)(1)のサイクルは、第1の回路3aにおいて行われ、2回目のリセット(2)−露光時間(サンプリング動作)(2)のサイクルは、第2の回路3bにおいて行われ、3回目のリセット(1)−露光時間(サンプリング動作)(1)のサイクルは、第1の回路3aに戻る。
前記1回目のサイクルは、フォトダイオード1aが受光量に応じた電荷を生成する時(露光時間)に節点vajcの電位が比較電位AECに達していない場合(画素ブロックが飽和していない場合)である。飽和検出回路4を構成する比較器4aが検出信号を出力することは無い。この場合、スイッチSW2を短絡(オン)する(信号AJCがHレベル)と共にリセットスイッチSW1を短絡(オン)して(信号PDCがHレベル)インバータアンプ1bをリセット後、スイッチSW4を短絡(オン)し(信号CHC1がHレベル)、スイッチSW6を短絡(オン)して(信号HLD1がHレベル)からスイッチSW3を短絡(オン)して(信号SMP1がHレベル)サンプリング動作と所期の値に設定した時間までの露光とを同時に行う。この1回目のサイクルでは、露光時間が終了後サンプリング動作も終了し、露光によって生成された出力電圧は、スイッチSW3を介して第1の回路3aに送られてここで蓄えられ、その後、スイッチSW3及びSW6のオフでホールド動作に移行し、スイッチSW5及びSW7を短絡(オン)する(信号STX1がHレベル)ことによって、これを出力アンプ5を介して外部に出力端子(OUT)から出力する(VIDEO出力(1))。
リセットスイッチSW1及びスイッチSW2が短絡(オン)すると容量CF2のインバータアンプ側の節点po1の電位は所定のバイアス電位になり、スイッチSW3側の節点vajcの電位は基準電位になり、インバータアンプ側の節点po1の電位は、リセットスイッチSW1が開放(オフ)してから時間と共に増えてくる。スイッチSW3側の節点vajcの電位は、スイッチSW2が開放(オフ)してから時間と共に増えてくる。
次に、2回目のリセット(2)−露光時間(サンプリング動作)(2)のサイクルは、第2の回路3bにおいて行われる。
このサイクルは、フォトダイオード(光電変換素子)1aが受光量に応じた電荷を生成する時(露光時間)に節点vajcの電位が比較電位AECに達している(画素ブロックが飽和している場合)である。
この場合、スイッチSW2を短絡(オン)する(信号AJCがHレベル)と共にリセットスイッチSW1を短絡(オン)して(信号PDCがHレベル)インバータアンプ1bをリセット後、スイッチSW9を短絡(オン)し(信号CHC2がHレベル)、スイッチSW11を短絡(オン)して(信号HLD2がHレベル)からスイッチSW8を短絡(オン)して(信号SMP2がHレベル)サンプリング動作と露光とを同時に行う。露光によって生成された出力電圧は、スイッチSW8を介して第2の回路3bに送られてここで蓄えられ、その後、スイッチSW8及びSW11のオフでホールド動作に移行し、スイッチSW10及びSW12を短絡(オン)する(信号STX2がHレベル))ことによって、これを出力アンプ5を介して外部に出力端子OUTから出力する(VIDEO出力(2))。
リセットスイッチSW1及びスイッチSW2が短絡(オン)すると容量CF2のインバータアンプ側の節点po1の電位は所定のバイアス電位になり、スイッチSW8側の節点vajcの電位は基準電位になり、インバータアンプ側の節点po1の電位は、リセットスイッチSW1が開放(オフ)してから時間と共に増えてくる。スイッチSW8側の節点vajcの電位は、スイッチSW2が開放(オフ)してから時間と共に増えてくる。
このサイクルではフォトダイオード1aが飽和し、スイッチSW8側の節点vajcの電圧は、比較器4aの比較電位AEC(基準電圧の値)に達している。比較電位AECは、フォトダイオード1aの飽和電圧に設定してあるので、飽和検出回路4は飽和を検出した信号を制御回路6に入力し、これにより、制御回路6は信号HLD2、信号SMP2がLレベルの信号を生成し、その時点でサンプリング動作を終了させる。このときの露光時間は1回目のサイクル時の所期の値より短くなっている。その後、リセットスイッチSW1及びSW2が一時短絡(オン)状態となり、3回目のサイクルに入る。
3回目のリセット(1)−露光時間(サンプリング動作)(1)のサイクルは、第1の回路3aにおいて行われる。このサイクルは、2回目のサイクルと同様、節点vajcの電位が比較電位AECに達しているので、飽和検出回路4は飽和を検出した信号を制御回路6に出力し、これにより、制御回路6は信号HLD1及び信号SMP1がLレベルの信号を生成し、その時点でサンプリング動作を終了する。
以上、この実施例のイメージセンサは、フォトダイオードの一端にスイッチを設けないことにより、スイッチに起因するフォトダイオード部での誤差(スイッチオフ時の電荷再配分による出力誤差)の発生をなくすことが出来る。また、オフセットキャンセル回路により画素間の飽和出力ばらつきを軽減させるとともに、オフセットキャンセル回路の出力電圧をモニタ信号としたときの該モニタ信号の減衰に起因する露光終了タイミングの誤判定を防止することができる。
また、サンプルホールド回路は、2つのサンプルホールド手段(第1の回路及び第2の回路)から構成されているので、一方の外部出力中に他方を使うことにより次の露光が可能である。また、1対のサンプルホールド回路を1つのサンプルホールド回路として用い、サンプリングとホールドを相補的に動作させることにより、リセット〜出力のサイクルを短縮することができる。
1・・・画素構成部
1a・・・フォトダイオード(PD)
1b・・・インバータアンプ
2・・・オフセットキャンセル回路
3・・・サンプルホールド回路
3a・・・第1の回路
3b・・・第2の回路
4・・・飽和検出回路
4a・・・比較器
4b・・・MOSトランジスタ
5・・・出力アンプ
6・・・制御回路
10・・・画素群
10a、10b・・・画素ブロック

Claims (3)

  1. 受光量に応じた電荷を生成し電圧レベルとして出力する画素部と前記電圧レベルを増幅する増幅回路と、前記増幅回路の出力部に設けられて前記画素部から前記増幅回路までのオフセットばらつきをキャンセルするオフセットキャンセル回路と、前記オフセットキャンセル回路の出力電圧をサンプリングするサンプルホールド回路と、前記オフセットキャンセル回路の出力電圧を所定の基準電圧の値と比較する比較器とを有する画素ブロックが複数配列され、複数の前記画素ブロックに含まれる各々の前記画素部が受光量に応じた電荷を生成しているときに各々の前記サンプルホールド回路はサンプリング動作を開始し、前記サンプリング動作開始から所定時間が経過したとき又は前記所定時間が経過する前に複数の前記画素ブロックの各々に含まれる前記比較器の出力の少なくとも1つが前記基準電圧の値より前記オフセットキャンセル回路の出力電圧が大きくなったことを示したときに前記サンプリング動作を終了させる制御回路とを有すること特徴とするイメージセンサ。
  2. 前記サンプルホールド回路の各々は2つのサンプルホールド手段から構成され、サンプリングとホールドを相補的に動作させることを特徴とする請求項1に記載のイメージセンサ。
  3. 前記オフセットキャンセル回路の出力と出力飽和電圧とを前記複数の比較器で比較し、出力飽和する画素が現れたタイミングでサンプリング動作からホールド動作に移行することを特徴とする請求項1又は請求項2のいずれかに記載のイメージセンサ。





JP2015026779A 2015-02-13 2015-02-13 イメージセンサ Active JP6452241B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2015026779A JP6452241B2 (ja) 2015-02-13 2015-02-13 イメージセンサ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2015026779A JP6452241B2 (ja) 2015-02-13 2015-02-13 イメージセンサ

Publications (2)

Publication Number Publication Date
JP2016149713A JP2016149713A (ja) 2016-08-18
JP6452241B2 true JP6452241B2 (ja) 2019-01-16

Family

ID=56691360

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015026779A Active JP6452241B2 (ja) 2015-02-13 2015-02-13 イメージセンサ

Country Status (1)

Country Link
JP (1) JP6452241B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113763870B (zh) * 2020-06-03 2024-06-04 原相科技股份有限公司 像素电路及像素阵列

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4184315B2 (ja) * 2004-05-06 2008-11-19 株式会社キーエンス イメージセンサ及びイメージセンサを用いた光学式変位計
JP4613620B2 (ja) * 2005-01-14 2011-01-19 ソニー株式会社 固体撮像装置
JP4931231B2 (ja) * 2007-06-25 2012-05-16 キヤノン株式会社 撮像装置及びその制御方法
JP6103859B2 (ja) * 2012-09-05 2017-03-29 キヤノン株式会社 光電変換装置
JP6380882B2 (ja) * 2013-06-17 2018-08-29 セイコーNpc株式会社 信号検出回路

Also Published As

Publication number Publication date
JP2016149713A (ja) 2016-08-18

Similar Documents

Publication Publication Date Title
US9438841B2 (en) Solid-state imaging apparatus and imaging system
US9781278B2 (en) Solid-state image sensor and image reading apparatus
US8159582B2 (en) Solid-state imaging apparatus and method of driving the same
US20130088292A1 (en) Solid-state imaging apparatus
US20150122975A1 (en) Solid-state imaging apparatus
KR101448151B1 (ko) 상호연관 이중 샘플링 회로
JP2007074447A (ja) Cmosセンサ
US10652498B2 (en) Photoelectric conversion device, image capturing device, and photoelectric conversion method
JP2009527192A (ja) 傾斜付き転送ゲート・クロックを使用するa/dコンバータ
US20140063308A1 (en) Method for driving imaging apparatus, method for driving imaging system, imaging apparatus, and imaging system
JP6385126B2 (ja) 固体撮像装置
CN108605106B (zh) 固体摄像装置以及摄像装置
KR20090083538A (ko) 기생 캐패시턴스의 영향을 줄일 수 있는 cds 회로 및이를 포함하는 이미지 센서
US9807329B2 (en) Imaging device and imaging system
JP6452241B2 (ja) イメージセンサ
US9838631B2 (en) Solid state imaging device and method of driving solid state imaging device
JP6237726B2 (ja) 撮像素子及び撮像装置
US20160006917A1 (en) Imaging device and method of driving imaging device
WO2020086287A1 (en) Ultra-high dynamic range cmos sensor
JP2011091724A (ja) 固体撮像素子
US10834353B2 (en) Image sensor and control method therefor, and image capturing apparatus
JP5786762B2 (ja) A/d変換回路、及び固体撮像装置
JP6579178B2 (ja) 撮像素子及び撮像装置
JP7243765B2 (ja) 撮像素子及び撮像装置
JP2007134890A (ja) 固体撮像装置の検査方法及び検査装置

Legal Events

Date Code Title Description
RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20170707

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20171211

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20181024

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20181113

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20181210

R150 Certificate of patent or registration of utility model

Ref document number: 6452241

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250