JP6099085B2 - 窒化物半導体素子の製造方法 - Google Patents

窒化物半導体素子の製造方法 Download PDF

Info

Publication number
JP6099085B2
JP6099085B2 JP2013010755A JP2013010755A JP6099085B2 JP 6099085 B2 JP6099085 B2 JP 6099085B2 JP 2013010755 A JP2013010755 A JP 2013010755A JP 2013010755 A JP2013010755 A JP 2013010755A JP 6099085 B2 JP6099085 B2 JP 6099085B2
Authority
JP
Japan
Prior art keywords
nitride semiconductor
layer
semiconductor device
sealed
interface
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2013010755A
Other languages
English (en)
Other versions
JP2014143292A (ja
Inventor
芳宏 色川
芳宏 色川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
National Institute for Materials Science
Original Assignee
National Institute for Materials Science
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by National Institute for Materials Science filed Critical National Institute for Materials Science
Priority to JP2013010755A priority Critical patent/JP6099085B2/ja
Publication of JP2014143292A publication Critical patent/JP2014143292A/ja
Application granted granted Critical
Publication of JP6099085B2 publication Critical patent/JP6099085B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Junction Field-Effect Transistors (AREA)

Description

本発明は、密封型窒化物半導体素子及びその製造方法に関するものである。
MOSFET(Metal−Oxide−Semiconductor Field−Effect Transistor)型の半導体素子において半導体−絶縁膜の界面準位を低減させると界面における電子移動度を向上させることができるために、素子抵抗を減少できることが知られている。そのため、半導体−絶縁膜の界面準位を低減させる試みが積極的になされている。
一般に、絶縁膜−半導体界面準位の低減手法は、絶縁膜−半導体材料の組み合わせに依存して異なることが知られている。
例えば、Si−SiO界面の場合、水素雰囲気中で300℃以上の熱処理を行うことがSi−SiO界面での界面トラップレベル密度(interface state Density、界面準位密度:以下、Ditという。)を低減させる有効な手段であることが報告されている(非特許文献1)。
また、SiC−SiO界面では、NO雰囲気下の熱処理が界面準位の低減手法として有効であることが報告されている(非特許文献2)。
一方、GaN−SiO界面では、窒素中の800℃、30minアニールが、界面準位の低減手法として有効であることが報告されており、例えば、Ec−Et=0.4eVにおける界面準位密度を1×1011cm−2eV−1に低減できることが報告されている(非特許文献3)。ここで、Ecは伝導帯(conduction band)のエネルギー準位であり、Etはトラップ帯(trap band)のエネルギー準位である。
しかし、上記手法では窒化物半導体−絶縁膜界面の界面準位の低減は不十分であり、有効な手法はこれまで報告されていない。
E.H.Nicollian and J.R.Brews,MOS physics and technology,Wiley,New Jersey(2003),782. T.Kimoto et al.,Jpn.J.Appl.Phys.44,1213(2005). Y.Niiyama et al.,Solid−State Electron.56,73(2011). Y.Irokawa et al.,Phys.Status Solidi RRL 3,266(2009). Y.Irokawa,ECSCRM2012、MoP−79. Y.Irokawa,J.Appl.Phys.113,026104(2013).
本発明は、窒化物半導体−絶縁膜界面の界面準位の大幅な低減手法を明らかにし、Ec−Et=0.4eVにおける界面準位の密度を1010cm−2eV−1程度に低減化した窒化物半導体素子の製造方法を提供することを課題とする。
本発明者らは、窒化物半導体MI(O)S(金属−絶縁体(酸化物)−半導体)ダイオードをH含有ガス雰囲気に保持することによって、室温で窒化物半導体と二酸化珪素間の界面準位を低減できることを明らかにして、本発明を完成した。
本発明は、以下の構成を有する。
(1)内部に密封可能な格納部を有する格納容器と、前記格納部に格納され、密封保持された窒化物半導体素子及び電極、を有する密封型窒化物半導体素子であって、前記窒化物半導体素子が窒化物半導体層と絶縁体層との積層構造を有し、前記格納部内がH含有ガス雰囲気とされていることを特徴とする密封型窒化物半導体素子。
(2)前記H含有ガス雰囲気が、Nガスに対してHガスを100ppm以上含有させたH含有Nガスを前記格納部内に充填して、前記格納部内圧力を10kPa以上とした雰囲気であることを特徴とする(1)に記載の密封型窒化物半導体素子。
(3)前記窒化物半導体層がGaN層又はGaN層とAlGaN層であることを特徴とする(1)又は(2)に記載の密封型窒化物半導体素子。
(4)前記絶縁体層がSiO層であることを特徴とする(1)〜(3)のいずれかに記載の密封型窒化物半導体素子。
(5)前記窒化物半導体素子において、前記窒化物半導体層上に第1の電極層が形成され、前記絶縁体層上に第2の電極層が形成されており、前記第1の電極層が前記格納容器に設けられた第3の電極部に接続され、前記第2の電極層が前記格納容器に設けられた第4の電極部に接続されていることを特徴とする(1)〜(4)のいずれかに記載の密封型窒化物半導体素子。
(6)前記格納容器がステンレス製であることを特徴とする(1)〜(5)のいずれかに記載の密封型窒化物半導体素子。
(7)前記格納容器に、前記格納部と外部とを連通する配管部が設けられており、前記配管部に前記格納部を密封可能なバルブが設けられていることを特徴とする(1)〜(6)のいずれかに記載の密封型窒化物半導体素子。
(8)窒化物半導体層と絶縁体層との積層構造を有する窒化物半導体素子を作成する工程と、前記窒化物半導体素子を、内部に密封可能な格納部と、前記格納部と外部とを連通する配管部と、前記配管部に設けられ、前記格納部を密封可能なバルブと、を具備した格納容器の前記格納部内に格納する工程と、前記配管部を介して、Nガスに対してHガスを100ppm以上含有させたH含有Nガスを前記格納部内に充填して、前記格納部内を、前記格納部内圧力を10kPa以上としたH含有ガス雰囲気とする工程と、前記バルブを閉じて前記格納部内を密封する工程と、を有することを特徴とする密封型窒化物半導体素子の製造方法。
(9)窒化物半導体層と絶縁体層と金属膜層が順次積層された窒化物半導体素子の製造方法において、前記窒化物半導体層はGaN層又はGaN層とAlGaN層からなり、前記絶縁体層はSiO 膜からなり、前記金属膜層がPt又はPdからなり、前記窒化物半導体層上に前記絶縁体層と前記金属膜層が積層された状態で、H ガスを100ppm以上含有させた圧力10kPa以上のH 含有N ガス処理を30分以上行い、前記窒化物半導体層と前記絶縁体層の界面の界面準位を低減させたことを特徴とする窒化物半導体素子の製造方法。
(10)前記絶縁体層の膜厚が1nm以上100nm以下であることを特徴とする(9)記載の窒化物半導体素子の製造方法。
(11)前記金属膜層の膜厚が10nm以上50nm以下であることを特徴とする(9)又は(10)記載の窒化物半導体素子の製造方法。
(12)前記H 含有N ガス処理を密封型容器を用いて行うことを特徴とする(9)から(11)のいずれか1記載の窒化物半導体素子の製造方法。
本発明の密封型窒化物半導体素子は、内部に密封可能な格納部を有する格納容器と、前記格納部に格納され、密封保持された窒化物半導体素子と、を有する密封型窒化物半導体素子であって、前記窒化物半導体素子が窒化物半導体層と絶縁体層との積層構造及び電極を有し、前記格納部内がH含有ガス雰囲気とされている構成なので、窒化物半導体−絶縁膜界面の界面準位の低減手法を明らかにでき、Ec−Et=0.4eVにおける界面準位の密度を1010cm−2eV−1程度に低減化することができる。
本発明の密封型窒化物半導体素子の製造方法は、窒化物半導体層と絶縁体層との積層構造及び電極を有する窒化物半導体素子を作成する工程と、前記窒化物半導体素子を、内部に密封可能な格納部と、前記格納部と外部とを連通する配管部と、前記配管部に設けられ、前記格納部を密封可能なバルブ、を具備した格納容器の前記格納部内に格納する工程と、前記配管部を介して、Nガスに対してHガスを100ppm以上含有させたH含有Nガスを前記格納部内に充填して、前記格納部内を、前記格納部内圧力を10kPa以上としたH含有ガス雰囲気とする工程と、前記バルブを閉じて前記格納部内を密封する工程と、を有する構成なので、窒化物半導体−絶縁膜界面の界面準位の低減手法を明らかにし、Ec−Et=0.4eVにおける界面準位の密度を1010cm−2eV−1程度に低減化した密封型窒化物半導体素子を容易に製造することができる。
本発明の実施形態である密封型窒化物半導体素子の一例を示す概略図であって、(a)は平面図であり、(b)は(a)のA−A’線における断面図である。 窒化物半導体素子の一例を示す概略図であって、(a)は平面図であり、(b)は(a)のB−B’線における断面図である。 本発明の実施形態である密封型窒化物半導体素子の製造方法の一例を示すフローチャート図である。 本発明の実施形態である密封型窒化物半導体素子の特性測定方法の一例を示す回路図である。 実施例1の金属−絶縁膜−半導体(MIS)ダイオードの構造図である。 実施例1のMISダイオードの特性評価の回路構成図である。 実施例1のMISダイオードのC−V特性を示すグラフである。 実施例1のMISダイオードのC−V特性から得られた容量から、ターマン法を用いて直接導出した界面準位密度Ditを示すグラフである。 実施例1のMISダイオードのC−V特性から得られた容量から、固定電荷の影響を除外後、ターマン法を用いて導出した界面準位密度Ditを示すグラフである。
(本発明の実施形態)
以下、添付図面を参照しながら、本発明の実施形態である密封型窒化物半導体素子及びその製造方法について説明する。
<密封型窒化物半導体素子>
まず、本発明の実施形態である密封型窒化物半導体素子について説明する。
図1は、本発明の実施形態である密封型窒化物半導体素子の一例を示す概略図であって、(a)は平面図であり、(b)は(a)のA−A’線における断面図である。
図1に示すように、密封型窒化物半導体素子1は、内部に密封可能な格納部12cを有する格納容器12と、格納部12cに格納され、密封保持された窒化物半導体素子11と、を有して概略構成されている。
(格納容器)
図1(a)に示すように、格納容器12は、平面視略矩形状とされている。その外部上面部12aに平面視円弧状の第3の電極部16A、16Bと、平面視円状の第4の電極部16Cが同中心となるように設けられている。
なお、外部上面部12aは取り外すことができ、格納部12c内に窒化物半導体素子11を格納することができる構成とされている。
格納容器はステンレス製とすることが好ましい。これにより、内部に所定圧力でガスを充填させても、容器を破壊させることがなく、内部に、窒化物半導体素子11を安定して格納することができる。H含有ガス雰囲気を安定して保持できる。
第3の電極部16A、16B及び第4の電極部16Cとして、Au・W等の耐腐食性に優れた高融点金属を用いることができる。
格納容器と第3の電極部16A、16Bとの間及び格納容器と第4の電極部16Cとの間にはそれぞれ絶縁部が設けられている(図示略)。
図1(b)に示すように、格納容器12内には、格納部12cが設けられており、格納部12c内には、窒化物半導体素子11が配置されている。また、格納容器12には、格納部12cと外部と連通する配管部13A及び13Bが設けられており、配管部13A及び13Bにはそれぞれバルブ14A及び14Bが設けられている。以上の構成により、バルブ14A及び14Bを開けて、格納部12c内をH含有ガス雰囲気としてから、バルブ14A及び14Bを閉じて、窒化物半導体素子11を格納部12c内に密封保持することにより、窒化物半導体素子11をH含有ガス雰囲気中に保持可能とされている。
前記H含有ガス雰囲気は、水素ガスを含むガスが前記格納部内に充填された雰囲気である。水素ガス濃度および容器内圧力は幅広い値を取ることが可能である。
前記H含有ガス雰囲気は、Nガスに対してHガスを100ppm以上含有させたH含有Nガスを前記格納部内に充填して、前記格納部内圧力を10kPa以上とした雰囲気であることが好ましい。この雰囲気で、30分以上放置することが好ましい。これにより、界面準位を低減できる(非特許文献4)。
このように、水素ガス濃度・容器内圧力・界面準位低減までに要する時間の3点は相関があるので、この相関を考慮して、H含有ガス雰囲気の条件を設定することが望ましい。
窒化物半導体素子11において、前記窒化物半導体層23上に第1の電極層24が形成され、前記絶縁体層25上に第2の電極層26が形成されており、前記第1の電極層24が格納容器12に設けられた第3の電極部16A、16Bに接続され、前記第2の電極層26が前記格納容器に設けられた第4の電極部16Cに接続されている。
第3の電極部16A、16Bが平面視円弧状としたことにより窒化物半導体素子11の上面へのガスの流入路を形成することができ、配管部13Aから格納部12c内にガスを流入させ、配管部13Bからガスを排出させたときに、窒化物半導体素子11の上面を短時間でガスに曝すことができる。
格納容器の大きさは、製品への搭載を考慮して小さい方が好ましいが、特に限定されない。実施例では、チャンバーを用いて特性を評価した。
他の半導体素子を搭載した基板ごと、格納容器内に配置する構成としてもよい。
格納容器の大きさを、窒化物半導体素子レベルまで小さくする場合には、バルブで閉じる構成ではなく、配管部13A、13Bをつぶす構成としてもよい。
(窒化物半導体素子)
図2は、窒化物半導体素子の一例を示す概略図であって、(a)は平面図であり、(b)は(a)のB−B’線における断面図である。
図2(a)に示すように、窒化物半導体素子11は平面視略矩形状の窒化物半導体層23と、平面視略環状の第1の電極部24と、平面視略環状の絶縁体層25と、平面視略円状の第2の電極部26とが同中心となるように設けられている。
例えば、第2の電極部26の直径rは50μm〜1mm程度とし、第1の電極部24の内径rはr+40μm程度とすることが好ましい。
図2(b)に示すように、窒化物半導体素子11は、基板21の一面にバッファー層22が形成され、バッファー層22の一面に窒化物半導体層23が形成され、窒化物半導体層23の一面に第1の電極部24が形成され、第1の電極部24の中心側部分と、第3の電極部24の環内の窒化物半導体層23の一面部分を覆うように、絶縁体層25が形成され、絶縁体層25の一面に第2の電極部26が形成されている。
以上の構成に示すように、窒化物半導体素子11は窒化物半導体層23と絶縁体層25との積層構造を有する。
基板21として、サファイア基板を挙げることができる。この場合、基板21の一面としてはサファイア基板のc面を用いる。これにより、この面に成長させる窒化物の結晶性を向上させることができる。サファイア基板の厚さは0.1mm以上1mm以下とすることが好ましい。
バッファー層22として、アンドープGaNを挙げることができる。バッファー層22の層厚tは500nm以上2μm以下とすることが好ましい。
窒化物半導体層23として、添加物ドープGaNを挙げることができる。もしくは窒化物半導体層23上にAlGaNを加えてもよい。AlGaNは、AlNとGaNの混晶であり、この系でもGaNと同様に、水素添加が界面準位を低減する効果を奏する。添加物としてはSiを挙げることができる。SiドープGaNは、n−GaNとして用いることができる。窒化物半導体層23の層厚tは1μm以上とすることが好ましい。
絶縁体層25として、SiOを挙げることができる。絶縁体層25の層厚tは1nm以上100nm以下とすることが好ましい。
第1の電極部24として、金属多層膜層を用いることができる。例えば、基板側からTi(20nm)/Al(100nm)/Pt(40nm)/Au(100nm)を積層し窒素雰囲気中750℃で30秒間の熱処理を行うことによって作製する。第1の電極部24の層厚tは100nm以上300nm以下とすることが好ましい。
第2の電極部26として、Pt金属層を用いることができる。Pt金属層を用いることにより、Pt金属層を介して原子状水素を窒化物半導体−絶縁膜の界面に導入することができる。Pt以外にPdも同様の機能を持つ。
第2の電極部26の層厚tは10nm以上50nm以下とすることが好ましい。
第3の電極部16A、16Bと第1の電極部24との間及び第4の電極部16Cと第2の電極部26との間は、それぞれ電気的に接合されている。
<密封型窒化物半導体素子の製造方法>
次に、本発明の実施形態である密封型窒化物半導体素子の製造方法について、図1〜3を参照して、説明する。なお、図3は、本発明の実施形態である密封型窒化物半導体素子の製造方法の一例を示すフローチャート図である。
図3に示すように、本発明の実施形態である密封型窒化物半導体素子の製造方法は、窒化物半導体素子作成工程S1と、窒化物半導体素子格納工程S2と、格納部内をH含有ガス雰囲気とする工程S3と、格納部内密封工程S4と、を有する。
(窒化物半導体素子作成工程S1)
この工程では、バッファー層22、窒化物半導体層23と絶縁体層25との積層構造及び電極を有する窒化物半導体素子11を作成する。
(窒化物半導体素子格納工程S2)
この工程では、窒化物半導体素子11を、内部に密封可能な格納部12cと、格納部12cと外部とを連通する配管部13A及び13Bと、配管部13A、13Bにそれぞれ設けられ、格納部12cを密封可能なバルブ14A及び14Bと、を具備した格納容器12の格納部12c内に格納する。
(格納部内をH含有ガス雰囲気とする工程S3)
この工程では、配管部13Aを介して、Nガスに対してHガスを100ppm以上含有させたH含有Nガスを格納部12c内に充填して、格納部12c内を、格納部12c内圧力を10kPa以上としたH含有ガス雰囲気とする。
(格納部内密封工程S4)
この工程では、バルブ14A及び14Bを閉じて格納部12c内を密封する。
以上の工程により、本発明の実施形態である密封型窒化物半導体素子1を製造できる。
<密封型窒化物半導体素子の特性評価方法>
次に、本発明の実施形態である密封型窒化物半導体素子の特性評価方法について、図1〜4を参照して、説明する。図4は、本発明の実施形態である密封型窒化物半導体素子の特性測定方法の一例を示す回路図である。
図4に示すように、密封型窒化物半導体素子1の第3の電極部16Aに配線32Aの一端を接続し、配線32Aの他端を測定器31に接続する。また、密封型窒化物半導体素子1の第4の電極部16Cに配線32Bの一端を接続し、配線32Bの他端を測定器31に接続する。
測定器31には、PCが接続されており(図示略)、PCを制御することにより、窒化物半導体素子に電界を印加できるとともに、窒化物半導体そしのC−V(静電容量−電圧)特性を測定できる構成とされている。窒化物半導体素子のC−V特性から、窒化物半導体素子11の窒化物半導体層23と絶縁体層25との積層構造の界面準位の密度を算出することができる。
界面準位密度Ditについては、窒化物半導体素子のC−V特性で得られたデータからターマン法を用いて算出できる。これについては、既に報告した(非特許文献5、6)。
本発明の実施形態である密封型窒化物半導体素子では、窒化物半導体素子11はH含有ガス雰囲気中に配置されている。これにより、窒化物半導体素子11の窒化物半導体層23と絶縁体層25との界面にPt金属層26を介して原子状水素を導入できる。
これにより、窒化物半導体層23と絶縁体層25との間の界面準位を低減できる。
これにより、その界面での抵抗を減少でき、結果として界面での電子移動度を向上でき、窒化物半導体のトランジスタ素子のチャネル移動度を向上させることができ、より高性能なトランジスタ素子を作製できる。
なお、背景技術に記載した様々な従来法を省みると、水素雰囲気中において熱処理する手法が、同様の効果、すなわち、GaN−SiO界面の準位を低減でき、その界面での抵抗を減少でき、その界面での電子移動度を向上できると期待できる。
そのため、本願発明の製造工程において、熱処理工程を加えてもよい。
本発明の実施形態である密封型窒化物半導体素子1は、内部に密封可能な格納部12cを有する格納容器12と、格納部12cに格納され、密封保持された窒化物半導体素子11と、を有する密封型窒化物半導体素子であって、窒化物半導体素子11が窒化物半導体層23と絶縁体層25との積層構造を有し、格納部12c内がH含有ガス雰囲気とされている構成なので、窒化物半導体−絶縁膜界面の界面準位の低減手法を明らかにでき、Ec−Et=0.4eVにおける界面準位の密度を1010cm−2eV−1程度に低減化することができる。
本発明の実施形態である密封型窒化物半導体素子1は、前記H含有ガス雰囲気が、Nガスに対してHガスを100ppm以上含有させたH含有Nガスを前記格納部内に充填して、前記格納部内圧力を10kPa以上とした雰囲気である構成なので、窒化物半導体層23と絶縁体層25との界面にPt金属層26を介して原子状水素を導入でき、窒化物半導体−絶縁膜界面の界面準位の低減手法を明らかにでき、Ec−Et=0.4eVにおける界面準位の密度を1010cm−2eV−1程度に低減化することができる。
本発明の実施形態である密封型窒化物半導体素子1は、窒化物半導体層23がGaN層又はGaN層とAlGaN層である構成なので、窒化物半導体層23と絶縁体層25との界面にPt金属層26を介して原子状水素を導入できる。
本発明の実施形態である密封型窒化物半導体素子1は、絶縁体層25がSiO層である構成なので、窒化物半導体層23と絶縁体層25との界面にPt金属層26を介して原子状水素を導入できる。
本発明の実施形態である密封型窒化物半導体素子1は、窒化物半導体素子11において、窒化物半導体層23上に第1の電極層24が形成され、絶縁体層25上に第2の電極層26が形成されており、第1の電極層24が格納容器12に設けられた第3の電極部16A、16Bに接続され、第2の電極層26が格納容器12に設けられた第4の電極部16Cに接続されている構成なので、外部から窒化物半導体素子に効率的に電界を印加できる。
本発明の実施形態である密封型窒化物半導体素子1は、格納容器12がステンレス製である構成なので、窒化物半導体素子を配置するH含有ガス雰囲気を安定して保持することができる。
本発明の実施形態である密封型窒化物半導体素子1は、格納容器12に、格納部12cと外部とを連通する配管部13A及び13Bが設けられており、配管部13A及び13Bに格納部12cを密封可能なバルブ14A及び14Bが設けられている構成なので、窒化物半導体素子を配置するH含有ガス雰囲気を所望の状態に容易に設定することができる。
本発明の実施形態である密封型窒化物半導体素子1の製造方法は、窒化物半導体層と絶縁体層との積層構造を有する窒化物半導体素子を作成する工程S1と、前記窒化物半導体素子を、内部に密封可能な格納部と、前記格納部と外部とを連通する配管部と、前記配管部に設けられ、前記格納部を密封可能なバルブと、を具備した格納容器の前記格納部内に格納する工程S2と、前記配管部を介して、Nガスに対してHガスを100ppm以上含有させたH含有Nガスを前記格納部内に充填して、前記格納部内を、前記格納部内圧力を10kPa以上としたH含有ガス雰囲気とする工程S3と、前記バルブを閉じて前記格納部内を密封する工程S4と、を有する構成なので、窒化物半導体−絶縁膜界面の界面準位の低減手法を明らかにし、Ec−Et=0.4eVにおける界面準位の密度を1010cm−2eV−1程度に低減化した密封型窒化物半導体素子を容易に製造することができる。
本発明の実施形態である密封型窒化物半導体素子及びその製造方法は、上記実施形態に限定されるものではなく、本発明の技術的思想の範囲内で、種々変更して実施することができる。本実施形態の具体例を以下の実施例で示す。しかし、本発明はこれらの実施例に限定されるものではない。
(実施例1)
<MISダイオードの作製>
まず、厚さ0.50mmのサファイア基板を用意した。
次に、MOCVD法により、前記サファイア基板の一面(c面)に、アンドープGaN(図5では、un−doped GaNと記載する。)を膜厚1.0μmで成膜した。
次に、前記アンドープGaNの一面に、ドーパントとしてSiをキャリア濃度が約5×1017cm−3で添加して、SiドープGaN(図5では、n−GaNと記載する。)を膜厚2.0μmで成膜した。
次に、フォトリソグラフィー法及びEB蒸着装置を用いて、前記n−GaNの一面に前記一面側からTi(20nm)/Al(100nm)/Pt(40nm)/Au(100nm)からなる多層金属膜層を形成した。この多層金属膜層は、前記n−GaNの一面上で、環の内径が340μmの平面視環状(平面視リング状)に加工されている。
次に、これらに対して、窒素雰囲気中で750℃、30秒の電極シンター処理を行い、オーミックコンタクト部(オーミック電極)を形成した。
次に、RFスパッタ装置を用いて、アルゴンを8sccm、酸素を2sccm流し、チャンバーの圧力を3mTorrに保ち、プラズマのパワーを100Wにして、12分間の蒸着を行い、半導体材料上に膜厚10nmのSiOを形成した。
なお、この際、フォトリソグラフィー法によって前記のオーミックコンタクト部の外延側を部分的に覆うマスクを用いた。これにより、n−GaNの前記のオーミックコンタクト部を離間する部分を覆うとともに、前記のオーミックコンタクト部の中心側を部分的に覆うようにSiOが成膜された。
次に、フォトリソグラフィー法及びEB蒸着装置を用いて、前記SiOの一面に(オーミックコンタクトリング中心になるように)Pt(25nm)を直径300μmの平面視円状に作製して、ショットキーコンタクト部(ゲート電極)を形成した。これらのゲート電極とオーミック電極との距離は20μmとされた。
以上の工程により、図5に示す構造の実施例1の金属−絶縁膜−半導体(MIS)ダイオードを作製した。これは、金属−酸化物−半導体(MOS)ダイオードでもある。
<MISダイオードの特性評価>
MISダイオードの特性評価を行った。
図6は、実施例1のMISダイオードの特性評価の回路構成図である。
まず、ステンレスチャンバー内にMISダイオードを配置した。
ステンレスチャンバーには、2本のガス管を接続した(図示略)。1本のガス管は、ガス貯蔵タンクに接続し、もう1本のガス管はバリアン社ドライスクロールポンプSH110に接続した。
次に、測定器(Solartron1296)に一端側を接続した2本の同軸ケーブルの他端側をそれぞれMISダイオードのオーミックコンタクト部及びショットキーコンタクト部に電気的に接続した。なお、インピーダンス測定器はSolartron1296とSolartron1255Bから成る。
また、インピーダンス測定器にPCを接続し、装置をPC制御可能とした。
次に、室温において、バリアン社ドライスクロールポンプSH110で排気して、窒素希釈の1%水素ガスをステンレスチャンバー内に100ml/minの流量で流通させ、ステンレスチャンバー内を10.0kPaの圧力とした。
この状態で、約30分間、Solartron 1255Bおよび1296を用いてインピーダンス測定を行い、界面準位を測定した。
具体的には、1MHz〜1kHzの周波数を振幅100mVで発生させて、バイアス電圧を+4Vから−3Vまで変化させた時の実施例1のMISダイオードの静電容量をインピーダンス測定装置によって計測した。
図7は、実施例1のMISダイオードの室温のC−V特性を示すグラフである。N(白丸)中及び1%H含有N(黒丸)中の10kHzのC−V特性を比較した。
図7に示す実施例1のMISダイオードのC−V特性から、ターマン法を用いて界面準位の直接導出を行った。
図8は、実施例1のMISダイオードのC−V特性から、ターマン法を用いて直接導出した界面準位密度Ditを示すグラフである。
次に、図7に示す実施例1のMISダイオードのC−V特性から、固定電荷の影響を除外後に、ターマン法を用いて界面準位の導出を行った。
図9は、実施例1のMISダイオードのC−V特性から、固定電荷の影響を除外後に、ターマン法を用いて導出した界面準位密度Ditを示すグラフである。N(白丸)中及びH(黒丸)中の界面準位密度Ditの水素誘起変化を示している。
図9から分かるように、水素処理によって、Ec−Et=0.4eVにおける界面準位密度を1010cm−2eV−1程度に低減化することに成功した。
本発明の密封型窒化物半導体素子及びその製造方法は、水素導入によって、窒化物半導体−絶縁膜(二酸化珪素)界面の界面準位の低減手法を明らかにして、Ec−Et=0.4eVにおける界面準位の密度を1010cm−2eV−1程度に低減化した窒化物半導体素子及びその製造方法に関するものであり、半導体製造産業、特に窒化物半導体製造産業において利用可能性がある。
1…密封型窒化物半導体素子、11…窒化物半導体素子、12…格納容器、12a…外部上面部、12c…格納部、13A、13B…配管部、14A、14B…バルブ、16A、16B…第3の電極部、16C…第4の電極部、21…基板、22…バッファー層、23…窒化物半導体層、24…第1の電極部、25…絶縁体層、26…第2の電極部、31…測定器、32A、32B…配線。

Claims (4)

  1. 窒化物半導体層と絶縁体層と金属膜層が順次積層された窒化物半導体素子の製造方法において、
    前記窒化物半導体層はGaN層又はGaN層とAlGaN層からなり、
    前記絶縁体層はSiO 膜からなり、
    前記金属膜層がPt又はPdからなり、
    前記窒化物半導体層上に前記絶縁体層と前記金属膜層が積層された状態で、H ガスを100ppm以上含有させた圧力10kPa以上のH 含有N ガス処理を30分以上行い、
    前記窒化物半導体層と前記絶縁体層の界面の界面準位を低減させたことを特徴とする窒化物半導体素子の製造方法。
  2. 前記絶縁体層の膜厚が1nm以上100nm以下であることを特徴とする請求項1記載の窒化物半導体素子の製造方法。
  3. 前記金属膜層の膜厚が10nm以上50nm以下であることを特徴とする請求項1又は2記載の窒化物半導体素子の製造方法。
  4. 前記H 含有N ガス処理を密封型容器を用いて行うことを特徴とする請求項1から3のいずれか1記載の窒化物半導体素子の製造方法。
JP2013010755A 2013-01-24 2013-01-24 窒化物半導体素子の製造方法 Expired - Fee Related JP6099085B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2013010755A JP6099085B2 (ja) 2013-01-24 2013-01-24 窒化物半導体素子の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013010755A JP6099085B2 (ja) 2013-01-24 2013-01-24 窒化物半導体素子の製造方法

Publications (2)

Publication Number Publication Date
JP2014143292A JP2014143292A (ja) 2014-08-07
JP6099085B2 true JP6099085B2 (ja) 2017-03-22

Family

ID=51424372

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013010755A Expired - Fee Related JP6099085B2 (ja) 2013-01-24 2013-01-24 窒化物半導体素子の製造方法

Country Status (1)

Country Link
JP (1) JP6099085B2 (ja)

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4560826A (en) * 1983-12-29 1985-12-24 Amp Incorporated Hermetically sealed chip carrier
JPH0245963A (ja) * 1988-08-06 1990-02-15 Mitsubishi Electric Corp 半導体装置
JPH06350083A (ja) * 1993-06-11 1994-12-22 Natl Space Dev Agency Japan<Nasda> セラミックス封止型半導体装置
JP2003152122A (ja) * 2001-11-15 2003-05-23 Yaskawa Electric Corp パワーモジュール
JP2006253224A (ja) * 2005-03-08 2006-09-21 Toyota Central Res & Dev Lab Inc 半導体装置とその製造方法
EP2390910A4 (en) * 2009-01-22 2015-04-22 Kyocera Corp COMPONENT MOUNTING CARD, AND COMPONENT MAINTAINING BOX USING THE SAME

Also Published As

Publication number Publication date
JP2014143292A (ja) 2014-08-07

Similar Documents

Publication Publication Date Title
US8247796B2 (en) Semiconductor device
US10607840B2 (en) Semiconductor device with p-type AlxInyGal-x-yN and ohmic electrode thereof
JP5487615B2 (ja) 電界効果半導体装置及びその製造方法
JP5609055B2 (ja) 化合物半導体装置及びその製造方法
US8748274B2 (en) Method for fabricating semiconductor device
JP2011198837A (ja) 半導体装置およびその製造方法
US10727312B2 (en) Nitride semiconductor device and method for manufacturing the same
TW201103077A (en) Dopant diffusion modulation in GaN buffer layers
TW201417280A (zh) 化合物半導體裝置及其製造方法
JP2012124442A (ja) 半導体装置及び半導体装置の製造方法
US9396927B2 (en) Method for fabricating semiconductor device
JP2013168433A (ja) 窒化物半導体装置および窒化物半導体装置の製造方法
JPWO2014010405A1 (ja) トランジスタの製造方法
KR100969608B1 (ko) 질화물 반도체 소자의 누설전류 감소 방법
JP2017228685A (ja) 半導体装置及び半導体装置の製造方法
JP7367440B2 (ja) 高電子移動度トランジスタの製造方法及び高電子移動度トランジスタ
Liu et al. In situ Surface Passivation of Gallium Nitride for Metal–Organic Chemical Vapor Deposition of High-Permittivity Gate Dielectric
JP6255508B2 (ja) 窒化物半導体装置
JP6099085B2 (ja) 窒化物半導体素子の製造方法
TWI546958B (zh) Gold and oxygen semi - high electron mobility transistor
JP2018113286A (ja) 半導体装置
CN110875381B (zh) 一种半导体器件及其制造方法
JP2017098448A (ja) 窒化物半導体装置の製造方法
CN110875379A (zh) 一种半导体器件及其制造方法
JP2013106019A (ja) 半導体装置とその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20151228

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20161117

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20161122

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170113

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170214

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170215

R150 Certificate of patent or registration of utility model

Ref document number: 6099085

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees