JP6094290B2 - 半導体装置及びその製造方法 - Google Patents

Description

本発明は、半導体装置及びその製造方法に関する。

電子回路を搭載した半導体チップを製品に実装するために、半導体チップに電解メッキ法あるいは無電解メッキ法によって銅などの配線を形成し、この配線に、無電解メッキ法によって、ニッケル／金、あるいは、ニッケル／パラジウム／金などのメッキ層を、これらの順で施すことが知られている。

下記の特許文献１には、回路基板に開口部を形成するための打ち抜き加工によって生じる白化領域の発生を防止するために、開口部の円弧部周辺に、銅配線の形成と同時に銅のダミーパターンを形成することが記載されている。また、この特許文献１には、これらの銅配線とダミーパターンとに、電気メッキによってニッケル／金メッキを施すことが記載されている。

特開２００８−１５３３９１号公報

しかしながら、例えば電解メッキ法あるいは無電解メッキ法によって形成された銅配線に無電解メッキ法によってニッケルメッキを形成すると、特に銅配線の端部において、ニッケルメッキが局所的に薄くなり、ニッケルメッキに段差ができてしまうことがある。この段差が発生する原因は、ニッケルメッキを形成する際のメッキ液の液流にあると考えられる。そして、ニッケルメッキの段差の影響により、ニッケルメッキの上に形成される金あるいはパラジウム／金などのメッキ層の表面にも段差ができてしまい、実装に必要なボンディング・パッドの面積を確保できないことがある。

本発明は、以上のような技術的課題に鑑みてなされたものである。本発明の幾つかの態様は、半導体装置の配線に形成されるメッキ層に、段差が形成されることを抑制することに関連している。

本発明の幾つかの態様において、半導体装置は、第１の面を有する半導体基板と、半導体基板に位置し、第１の面に電極を有する電子回路と、第１の面の上に位置し、電極の上に開口を有する絶縁層と、絶縁層の上の第１領域及び開口内にまたがって位置し、電極と電気的に接続された配線層と、絶縁層の上の第２領域に、配線層の外周の少なくとも一部に沿って位置する導電層と、配線層の上に位置する第１メッキ層及び導電層の上に位置する第２メッキ層と、を含む。
この態様によれば、配線層の外周の少なくとも一部に沿って導電層が位置し、第１メッキ層を形成する際のメッキ液の液流を導電層が緩和するので、配線層の上に位置する第１メッキ層に段差が形成されることを抑制することができる。

上述の態様において、第２メッキ層のうちの第１の位置における膜厚が、第１の位置よりも配線層に近い第２の位置における膜厚よりも小さくてもよい。
このように、導電層の上に位置する第２メッキ層の膜厚にばらつきがある場合でも、第１メッキ層を形成する際のメッキ液の液流を導電層が緩和するので、第１メッキ層の膜厚のばらつきを低減でき、第１メッキ層に段差が形成されることを抑制することができる。

上述の態様において、配線層の外周は平面視で多角形であり、導電層は、配線層の外周を構成する多角形の複数の辺に沿って位置することが望ましい。
これによれば、導電層が配線層の外周を構成する多角形の複数の辺に沿って位置し、第１メッキ層を形成する際のメッキ液の液流を導電層が緩和するので、配線層の上に位置する第１メッキ層に段差が形成されることを複数の辺に沿って抑制することができる。

上述の態様において、導電層は、配線層の外周の全周に沿って位置することが望ましい。
これによれば、配線層の上に位置する第１メッキ層に段差が形成されることを配線層の外周の全周に沿って抑制することができる。

上述の態様において、導電層は、配線層の外周の全周に沿って連続した形状を有することが望ましい。
これによれば、配線層の上に位置する第１メッキ層に段差が形成されることを配線層の外周の全周にわたって抑制することができる。

上述の態様において、導電層の内周と、配線層の外周との距離が、配線層の外周の全周にわたってほぼ等しいことが望ましい。

上述の態様において、配線層の外周は平面視で方形であり、導電層の内周は平面視で配線層の外周を囲む方形であり、配線層の外周を構成する方形の第１の頂点から、導電層の内周を構成する方形の第１の頂点に対向する第２の頂点までの距離ａが、配線層の外周を構成する方形の第１の辺から、導電層の内周を構成する方形の第１の辺に対向する第２の辺までの距離ｂより大きくてもよい。

上述の態様において、電子回路、絶縁層、配線層、導電層、第１メッキ層及び第２メッキ層は、半導体ウエハーから分離された複数のチップのうちの１つに含まれていることが望ましい。

上述の態様において、第１メッキ層及び第２メッキ層は、いずれもニッケル（Ｎｉ）を含むことが望ましい。

上述の態様において、第１メッキ層及び第２メッキ層は、いずれも無電解メッキ法によって形成されていることが望ましい。

本発明の他の態様において、半導体装置の製造方法は、半導体基板に、半導体基板の第１の面に電極が位置する電子回路を形成する工程（ａ）と、第１の面の上に、電極の上に開口を有する絶縁層を形成する工程（ｂ）と、絶縁層の上の第１領域及び開口内に、電極と電気的に接続された配線層を形成するとともに、絶縁層の上の第２領域に、配線層の外周の少なくとも一部に沿って位置する導電層を形成する工程（ｃ）と、配線層の上に位置する第１メッキ層及び導電層の上に位置する第２メッキ層を形成する工程（ｄ）と、を含み、工程（ｄ）は、導電層の位置が配線層の位置よりもメッキ液流の上流側となるように、半導体基板をメッキ液流に浸すことを含む。
この態様によれば、配線層の外周の少なくとも一部に沿って導電層が位置し、かつ、導電層の位置が配線層の位置よりもメッキ液流の上流側となるので、配線層の上に位置する第１メッキ層を形成する際のメッキ液の液流を導電層が緩和し、第１メッキ層に段差が形成されることを抑制することができる。

本発明の他の態様において、半導体装置の製造方法は、半導体基板に、半導体基板の第１の面に電極が位置する電子回路を形成する工程（ａ）と、第１の面の上に、電極の上に開口を有する絶縁層を形成する工程（ｂ）と、絶縁層の上の第１領域及び開口内に、電極と電気的に接続された配線層を形成するとともに、絶縁層の上の第２領域に、配線層の外周の少なくとも一部に沿って位置する導電層を形成する工程（ｃ）と、配線層の上に位置する第１メッキ層及び導電層の上に位置する第２メッキ層を無電解メッキ法によって形成する工程（ｄ）と、を含む。
この態様によれば、配線層の外周の少なくとも一部に沿って導電層が位置するので、配線層の上に位置する第１メッキ層を形成する際のメッキ液の液流を導電層が緩和し、第１メッキ層に段差が形成されることを抑制することができる。

本発明の実施形態に係る半導体装置を示す図。 上記半導体装置の導電層の形状に関する変形例を示す平面図。 上記半導体装置の配線層及び導電層の配置に関する変形例を示す平面図。 上記半導体装置を製造する方法の１つの例を示す断面図。 上記半導体装置を製造する方法の１つの例を示す断面図。 参考例に係る半導体装置の断面図。

以下、本発明の実施形態について詳細に説明する。なお、以下に説明する本実施形態は、特許請求の範囲に記載された本発明の内容を不当に限定するものではない。また本実施形態で説明される構成の全てが本発明の解決手段として必須であるとは限らない。また同一の構成要素には同一の参照符号を付して説明を省略する。

＜１．実施形態の構成＞
図１は、本発明の実施形態に係る半導体装置を示す図である。図１（Ａ）は半導体ウエハーの平面図であり、図１（Ｂ）は図１（Ａ）に示される半導体ウエハーから分離された１つの半導体チップの平面図であり、図１（Ｃ）は図１（Ｂ）に示される半導体チップのＩＣ−ＩＣ線における拡大断面図である。

図１（Ａ）に示される半導体ウエハー１には、複数の半導体チップ１０となる領域が配置されている。図１（Ｂ）に示される半導体チップ１０には、配線層４０と、導電層５０と、電子回路（図示せず）とが配置されている。半導体チップ１０は、本発明の実施形態に係る半導体装置に相当する。図１（Ｃ）に示されるように、半導体チップ１０は、半導体基板２０と、絶縁層３０とを備えている。

半導体基板２０は、例えばシリコン（Ｓｉ）によって構成され、半導体基板２０には、第１導電型の不純物が導入された領域（図示せず）と、第２導電型の不純物が導入された領域（図示せず）と、電極２２とを含む電子回路（図示せず）が位置している。電極２２は、例えばアルミニウム（Ａｌ）によって構成される。電極２２の少なくとも一部は、半導体基板２０の第１の面２１に位置している。

絶縁層３０は、例えばポリイミドなどの樹脂によって構成され、半導体基板２０の第１の面２１と接して、第１の面２１の上に位置している。なお、「上」とは、半導体基板２０の第１の面２１と反対側の面２３からみて、第１の面２１に向かう方向とする。絶縁層３０は、電極２２の上に、開口３１を有している。絶縁層３０は、ボンディングワイヤー８０（後述）を第１メッキ層６０に固定するときの応力を緩和する機能を有する。

配線層４０は、例えば銅（Ｃｕ）によって構成され、絶縁層３０の上の一部領域と、開口３１内とにまたがって位置している。そして、配線層４０は、絶縁層３０の上面の一部と、絶縁層３０の開口３１の内面と、電極２２の上面とに接しており、電極２２と電気的に接続されている。
図１（Ｂ）に示されるように、配線層４０の外周は、平面視で方形（長方形又は正方形）となっている

導電層５０は、例えば銅（Ｃｕ）によって構成され、絶縁層３０の上の配線層４０とは別の領域に位置し、絶縁層３０の上面の一部に接している。導電層５０は、いわばダミーパターンであり、配線層４０や電極２２とは電気的に接続されていない。
図１（Ｂ）に示されるように、導電層５０は、配線層４０の外周の全周に沿って位置している。導電層５０は、配線層４０の外周の全周に沿って連続した形状を有するのが望ましい。導電層５０は、配線層４０とほぼ同じ厚さでもよいし、配線層４０より厚くてもよい。

図１（Ｃ）に示されるように、配線層４０の上及び側方を覆うように第１メッキ層６０が位置し、導電層５０の上及び側方を覆うように第２メッキ層７０が位置している。第１メッキ層６０は配線層４０の上面及び側面に接しており、第２メッキ層７０は導電層５０の上面及び側面に接している。第１メッキ層６０及び第２メッキ層７０は、図１（Ｂ）において図示を省略されている。第１メッキ層６０は、ニッケル（Ｎｉ）層６１と、パラジウム（Ｐｄ）層６２と、金（Ａｕ）層６３とを、これらの順で積層した構造を有している。第２メッキ層７０も、ニッケル層７１と、パラジウム層７２と、金層７３とを、これらの順で積層した構造を有している。

第２メッキ層７０は、導電層５０の上の配線層４０から遠い第１の位置に、第１の位置に比べて配線層４０に近い第２の位置よりもニッケル層７１が薄い領域であるエッジだれ７４を含んでいる。これに対し、第１メッキ層６０は、配線層４０の上の全領域においてほぼ一定の厚みを有している。

図６は、参考例に係る半導体装置の断面図である。図６（Ａ）は参考例に係る半導体装置においてニッケル層を形成する工程を示している。図６（Ｂ）は参考例に係る半導体装置の図１（Ｃ）に相当する部分を示している。図６において、図１に示された各構成と対応する部分には、図１に示された符号の先頭に「１」を付加した符号を示して、詳細な説明を省略する。

図６に示される参考例は、図１に示された導電層５０及び第２メッキ層７０を備えていない点で、図１に示された実施形態と異なる。図６（Ａ）に示されるように、配線層１４０の外周に沿った導電層を備えていない状態でニッケル層１６１を形成しようとすると、配線層１４０の上の一部領域に、ニッケル層１６１が薄い領域であるエッジだれ１６４が形成される場合がある。このようなエッジだれ１６４が発生する要因としては、ニッケルメッキ液の液流Ｆが配線層１４０の外周部に当たり、メッキ成長を阻害していることが考えられる。

このようなニッケル層１６１が形成されると、ニッケル層１６１の上に形成されるパラジウム層１６２や金層１６３の表面にも段差ができてしまい、実装に必要なボンディング・パッドの面積を確保できないことがある。
図１に示された実施形態によれば、配線層４０の外周に沿って導電層５０を形成しておくことにより、配線層４０の上の第１メッキ層６０の厚みがほぼ一定で、第１メッキ層６０の上面が平坦となるため、電極２２と電気的に接続するためのボンディングワイヤー８０を第１メッキ層６０に固定するための面積を第１メッキ層６０の上面に確保することができる。
また、ニッケル層６１及びこれを含む第１メッキ層６０の厚みがほぼ一定となるため、ニッケル層６１又は第１メッキ層６０の形成後の外観検査工程において、異常品として検出される可能性が低減され、製品製造を円滑化することができる。

上述のように、本発明の実施形態においては、配線層４０の外周に沿って導電層５０を形成しておくことにより、配線層４０の外周付近の端部に、ニッケル層が薄い領域であるエッジだれが発生することを抑制しているが、配線層４０の外周と導電層５０の内周との距離が離れすぎていると、エッジだれ発生の抑制効果が小さくなる場合がある。エッジだれ発生の抑制効果をより良く得るためには、配線層４０の外周と導電層５０の内周との距離ｄが１００μｍ以下にすることが特に望ましい。

図１（Ｂ）に示されるように、導電層５０は、ほぼ方形であるが、厳密な意味で４隅に角がある必要はなく、円弧状の部分を有していてもよい。これにより、配線層４０の外周から導電層５０の内周までの距離ｄが、配線層４０の外周の全周にわたってほぼ等しくなっていてもよい。

＜２．導電層の形状に関する変形例＞
図２は、本発明の実施形態に係る半導体装置の導電層の形状に関する変形例を示す平面図である。本発明においては、導電層５０（図１参照）が図１に示される形状である場合に限定されず、以下に述べるように他の形状であってもよい。

図２（Ａ）に示される例では、導電層５０ａの４隅が円弧状ではなく角状となっている。この場合には、配線層４０の外周を構成する方形の１つの頂点４１から、導電層５０ａの内周を構成する方形の、頂点４１に対向する頂点５１までの距離ａが、配線層４０の外周を構成する方形の１つの辺４２から、導電層５０ａの内周を構成する方形の、辺４２に対向する辺５２までの距離ｂより大きくなっている。

このような場合には、配線層４０の頂点４１付近の端部に、ニッケル層６１が薄い領域であるエッジだれ４３が発生することもあり得る。しかしながら、導電層５０ａの辺５２が配線層４０の外周に沿って位置することによって、配線層４０の辺４２に沿ったエッジだれが抑制され、実装に必要なボンディング・パッドの面積を確保することができる。

図２（Ｂ）に示される例では、導電層５０ｂが配線層４０の外周のほぼ全周に沿って位置しているが、導電層５０ｂの一部が途切れて隙間５３が形成されている。隙間５３は、１つの配線層４０を囲む導電層５０ｂに１つ形成されていてもよいし、複数形成されていてもよい。この場合でも、導電層５０ｂが配線層４０の外周に沿って位置することによって、配線層４０の辺４２に沿ったエッジだれが抑制され、実装に必要なボンディング・パッドの面積を確保することができる。

図２（Ｃ）に示される例では、導電層５０ｃが配線層４０の外周の全周に沿って位置しているわけではなく、配線層４０の外周の一部に沿って位置している。この場合でも、導電層５０ｃが配線層４０の外周の一部に沿って位置することによって、配線層４０の少なくとも１つの辺４２に沿ったエッジだれが抑制され、実装に必要なボンディング・パッドの面積を確保することができる。なお、配線層４０の外周が多角形である場合に、導電層５０ｃは、この多角形の複数の辺に沿って位置していることが望ましい。

＜３．配線層及び導電層の配置に関する変形例＞
図３は、本発明の実施形態に係る半導体装置の配線層及び導電層の配置に関する変形例を示す平面図である。本発明においては、導電層５０（図１参照）が１つ１つの配線層４０を個別に囲んでいる場合に限定されず、以下に述べるように他の配置であってもよい。

図３（Ａ）に示される例では、９つの配線層４０が、１つの配線層４０の１つの辺４４と、別の１つの配線層４０の１つの辺４４とが隣り合うように、１つの半導体チップ１０に配置されている。このような場合には、隣り合う配線層４０の辺４４付近の端部におけるエッジだれの発生が抑制される。そこで、導電層５０ｄは、隣り合う配線層４０の辺４４の間には配置されなくてもよく、複数の配線層４０の全体を囲む形状であってもよい。１つの配線層４０の辺４４と、隣り合うもう１つの配線層４０の辺４４との間隔ｃが１００μｍ以下であるのが、特に望ましい。

図３（Ｂ）に示される例では、７つの配線層４０が１つの半導体チップ１０に配置されており、これらの７つの配線層４０は、１つの配線層４０の１つの辺４４と、別の１つの配線層４０の１つの辺４４とが隣り合っており、ほぼ「Ｈ」字状の配置となっている。このような場合には、導電層５０ｅは、隣り合う配線層４０の辺４４の間には配置されなくてもよい。そこで、導電層５０ｅは、複数の配線層４０の全体を囲む形状となっている。但し、近くに配線層が配置されていない辺４２を保護するため、導電層５０ｅは「Ｈ」字状の配置の外周に沿った形状となっている。１つの配線層４０の辺４４と、隣り合うもう１つの配線層４０の辺４４との間隔ｃが１００μｍ以下であるのが、特に望ましい。

図３（Ｃ）に示される例では、６つの配線層４０が１つの半導体チップ１０に配置されており、これらの６つの配線層４０は、半導体チップ１０の一端側に３つ、半導体チップ１０の別の一端側に３つ、それぞれ配置されている。このような場合には、導電層は、隣り合う配線層４０の辺４４の間に配置されなくてもよい。そこで、導電層としては、半導体チップ１０の一端側に配置された３つの配線層４０を囲む導電層５０ｆと、半導体チップ１０の別の一端側に配置された別の３つの配線層４０を囲む導電層５０ｇとが配置されている。１つの配線層４０の辺４４と、隣り合うもう１つの配線層４０の辺４４との間隔ｃが１００μｍ以下であるのが、特に望ましい。

図３（Ｄ）に示される例では、５つの配線層４０が１つの半導体チップ１０に配置されている。しかしながら、これらの配線層４０においては、１つの配線層４０の辺４２と、別の１つの配線層４０の辺４２とが隣り合っていない。そこで、５つの配線層４０をそれぞれ囲む導電層５０ｈが配置されている。

＜４．製造方法＞
図４及び図５は、本発明の実施形態に係る半導体装置を製造する方法の１つの例を示す断面図である。まず、図４（Ａ）に示されるように、半導体基板２０に、半導体基板２０の第１の面２１に電極２２が位置するように、電子回路（図示せず）を形成する。

次に、図４（Ｂ）に示されるように、半導体基板２０の第１の面２１の上に、電極２２の上に開口３１を有する絶縁層３０を形成する。

次に、図４（Ｃ）に示されるように、絶縁層３０の上の一部領域及び開口３１内に、電極２２と電気的に接続された配線層４０を形成するとともに、絶縁層３０の上の配線層４０とは別の領域に、配線層４０の外周の少なくとも一部に沿って位置する導電層５０を形成する。配線層４０及び導電層５０は、電解メッキ法あるいは無電解メッキ法によって形成される。導電層５０を配線層４０より厚くする場合には、配線層４０の形成と同時に導電層５０の厚さの一部を形成した後、導電層５０の残りの厚さ部分を形成する。

配線層４０及び導電層５０を形成した後、配線層４０及び導電層５０の表面の濡れ性向上のためのクリーニング、配線層４０及び導電層５０の表面の酸化膜を除去するためのエッチング、副生成物を除去するための酸洗を行う。さらに、配線層４０及び導電層５０の表面の水を除去するための希硫酸によるプレディップ、配線層４０及び導電層５０の表面に触媒を付与する処理、配線層４０及び導電層５０の表面以外に付着した触媒を不活性にするためのポストディップ等を行う。

次に、図５（Ｄ）に示されるように、配線層４０の上に位置するニッケル層６１及び導電層５０の上に位置するニッケル層７１を、無電解メッキ法によって形成する。これらのニッケル層の形成工程において、ニッケルメッキ液の液流Ｆが、特定の方向に支配的である場合には、導電層５０の位置が配線層４０の位置よりも液流Ｆの上流側となるように、半導体ウエハーを液流Ｆに浸すことが望ましい。ニッケルメッキ液の液流が、特定の方向に偏っておらず、不特定の方向となっている場合には、導電層５０は、配線層４０の外周の全周に沿って位置することが望ましい。半導体ウエハーを浸すメッキ液は、例えばｐＨ＝４〜６程度の酸性とするが、ｐＨ＝８〜１１程度のアルカリ性でもよい。また、処理温度は８０℃〜９０℃程度の高温タイプとするが、３０℃〜６０℃程度の低温タイプでもよい。

次に、図５（Ｅ）に示されるように、無電解メッキ法によって、ニッケル層６１及びニッケル層７１の上に、それぞれパラジウム層６２及びパラジウム層７２を形成し、さらにそれらの上に、それぞれ金層６３及び金層７３を形成する。
本実施形態によれば、ニッケル層６１の厚みがほぼ一定であるため、パラジウム層６２及び金層６３の厚みもほぼ一定に形成され、第１メッキ層６０全体の厚みもほぼ一定となる。従って、ボンディングワイヤー８０（図１参照）を第１メッキ層６０に固定するための面積を第１メッキ層６０の上面に確保することができる。
以上の工程により、半導体装置を製造することができる。

１…半導体ウエハー、１０…半導体チップ（半導体装置）、２０…半導体基板、２１…第１の面、２２…電極、２３…反対側の面、３０…絶縁層、３１…開口、４０…配線層、４１…頂点、４２…辺、４３…エッジだれ、４４…辺、５０、５０ａ、５０ｂ、５０ｃ、５０ｄ、５０ｅ、５０ｆ、５０ｇ、５０ｈ…導電層、５１…頂点、５２…辺、５３…隙間、６０…第１メッキ層、６１…ニッケル層、６２…パラジウム層、６３…金層、７０…第２メッキ層、７１…ニッケル層、７２…パラジウム層、７３…金層、７４…エッジだれ、８０…ボンディングワイヤー、１４０…配線層、１６１…ニッケル層、１６２…パラジウム層、１６３…金層、１６４…エッジだれ、ａ…距離、ｂ…距離、ｃ…間隔、ｄ…距離、Ｆ…ニッケルメッキ液の液流。

Claims (12)

1. 第１の面を有する半導体基板と、
   前記半導体基板に位置し、前記第１の面に電極を有する電子回路と、
   前記第１の面の上に位置し、前記電極の上に開口を有する樹脂と、
   前記樹脂の上の第１領域及び前記開口内にまたがって位置し、前記電極と電気的に接続された配線層と、
   前記樹脂の上の第２領域に、前記配線層の外周の少なくとも一部に沿って位置する導電層と、
   前記配線層の上に位置する第１メッキ層及び前記導電層の上に位置する第２メッキ層と、
   前記第１メッキ層に固定されたボンディングワイヤーと、
   を含む半導体装置。
2. 第１の面を有する半導体基板と、
   前記半導体基板に位置し、前記第１の面に電極を有する電子回路と、
   前記第１の面の上に位置し、前記電極の上に開口を有する絶縁層と、
   前記絶縁層の上の第１領域及び前記開口内にまたがって位置し、前記電極と電気的に接続された配線層と、
   前記絶縁層の上の第２領域に、前記配線層の外周の少なくとも一部に沿って位置する導電層と、
   前記配線層の上に位置する第１メッキ層及び前記導電層の上に位置する第２メッキ層と、
   を含み、
   前記第２メッキ層は、第１の位置における膜厚が、前記第１の位置よりも前記配線層に近い第２の位置における膜厚よりも小さい半導体装置。
3. 前記配線層の外周は平面視で多角形であり、
   前記導電層は、前記配線層の外周を構成する多角形の複数の辺に沿って位置する、
   請求項１又は請求項２記載の半導体装置。
4. 前記導電層は、前記配線層の外周の全周に沿って位置する、
   請求項１乃至請求項３のいずれか一項記載の半導体装置。
5. 前記導電層は、前記配線層の外周の全周に沿って連続した形状を有する、
   請求項１乃至請求項３のいずれか一項記載の半導体装置。
6. 前記導電層の内周と、前記配線層の外周との距離が、前記配線層の外周の全周にわたってほぼ等しい、請求項４又は請求項５記載の半導体装置。
7. 前記配線層の外周は平面視で方形であり、
   前記導電層の内周は平面視で前記配線層の外周を囲む方形であり、
   前記配線層の外周を構成する方形の第１の頂点から、前記導電層の内周を構成する方形の前記第１の頂点に対向する第２の頂点までの距離ａが、前記配線層の外周を構成する方形の第１の辺から、前記導電層の内周を構成する方形の前記第１の辺に対向する第２の辺までの距離ｂより大きい、
   請求項４又は請求項５記載の半導体装置。
8. 前記電子回路、前記絶縁層、前記配線層、前記導電層、前記第１メッキ層及び前記第２メッキ層は、半導体ウエハーから分離された複数のチップのうちの１つに含まれている、
   請求項２記載の半導体装置。
9. 前記第１メッキ層及び前記第２メッキ層は、いずれもニッケル（Ｎｉ）を含む、
   請求項１乃至請求項８のいずれか一項記載の半導体装置。
10. 前記第１メッキ層及び前記第２メッキ層は、いずれも無電解メッキ法によって形成されている、
    請求項１乃至請求項９のいずれか一項記載の半導体装置。
11. 半導体基板に、前記半導体基板の第１の面に電極が位置する電子回路を形成する工程（ａ）と、
    前記第１の面の上に、前記電極の上に開口を有する絶縁層を形成する工程（ｂ）と、
    前記絶縁層の上の第１領域及び前記開口内に、前記電極と電気的に接続された配線層を形成するとともに、前記絶縁層の上の第２領域に、前記配線層の外周の少なくとも一部に沿って位置する導電層を形成する工程（ｃ）と、
    前記配線層の上に位置する第１メッキ層及び前記導電層の上に位置する第２メッキ層を形成する工程（ｄ）と、
    を含み、
    前記工程（ｄ）は、前記導電層の位置が前記配線層の位置よりもメッキ液流の上流側となるように、前記半導体基板を前記メッキ液流に浸すことを含み、
    前記第２メッキ層は、第１の位置における膜厚が、前記第１の位置よりも前記配線層に近い第２の位置における膜厚よりも小さい、
    半導体装置の製造方法。
12. 半導体基板に、前記半導体基板の第１の面に電極が位置する電子回路を形成する工程（ａ）と、
    前記第１の面の上に、前記電極の上に開口を有する絶縁層を形成する工程（ｂ）と、
    前記絶縁層の上の第１領域及び前記開口内に、前記電極と電気的に接続された配線層を形成するとともに、前記絶縁層の上の第２領域に、前記配線層の外周の少なくとも一部に沿って位置する導電層を形成する工程（ｃ）と、
    前記配線層の上に位置する第１メッキ層及び前記導電層の上に位置する第２メッキ層を無電解メッキ法によって形成する工程（ｄ）と、
    を含み、
    前記第２メッキ層は、第１の位置における膜厚が、前記第１の位置よりも前記配線層に近い第２の位置における膜厚よりも小さい、
    半導体装置の製造方法。

Images