JP6088627B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP6088627B2
JP6088627B2 JP2015230184A JP2015230184A JP6088627B2 JP 6088627 B2 JP6088627 B2 JP 6088627B2 JP 2015230184 A JP2015230184 A JP 2015230184A JP 2015230184 A JP2015230184 A JP 2015230184A JP 6088627 B2 JP6088627 B2 JP 6088627B2
Authority
JP
Japan
Prior art keywords
transistor
tag
terminal
circuit unit
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2015230184A
Other languages
English (en)
Other versions
JP2016040738A (ja
Inventor
加藤　清
清 加藤
麻美 田所
麻美 田所
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP2015230184A priority Critical patent/JP6088627B2/ja
Publication of JP2016040738A publication Critical patent/JP2016040738A/ja
Application granted granted Critical
Publication of JP6088627B2 publication Critical patent/JP6088627B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
    • H02H9/00—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection
    • H02H9/02—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess current
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/0701—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips at least one of the integrated circuit chips comprising an arrangement for power management
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/0701—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips at least one of the integrated circuit chips comprising an arrangement for power management
    • G06K19/0715—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips at least one of the integrated circuit chips comprising an arrangement for power management the arrangement including means to regulate power transfer to the integrated circuit
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/0723—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips the record carrier comprising an arrangement for non-contact communication, e.g. wireless communication circuits on transponder cards, non-contact smart cards or RFIDs
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/073—Special arrangements for circuits, e.g. for protecting identification code in memory
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q1/00—Details of, or arrangements associated with, antennas
    • H01Q1/12—Supports; Mounting means
    • H01Q1/22—Supports; Mounting means by structural association with other equipment or articles
    • H01Q1/2208—Supports; Mounting means by structural association with other equipment or articles associated with components used in interrogation type services, i.e. in systems for information exchange between an interrogator/reader and a tag/transponder, e.g. in Radio Frequency Identification [RFID] systems
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q1/00—Details of, or arrangements associated with, antennas
    • H01Q1/12—Supports; Mounting means
    • H01Q1/22—Supports; Mounting means by structural association with other equipment or articles
    • H01Q1/2283—Supports; Mounting means by structural association with other equipment or articles mounted in or on the surface of a semiconductor substrate as a chip-type antenna or integrated with other components into an IC package

Description

本発明は無線通信によりデータの交信（受信、送信）を行うＲＦタグに関する。本発明
は、特に無線通信において大電力を受信した場合にＲＦタグのチップ本体の素子の劣化や
破壊を防止する保護回路を具備するＲＦタグに関する。
近年、無線通信を利用した個体識別技術（以下、無線通信システムという）が注目を集
めている。特に、無線通信によりデータの交信を行うデータキャリアとして、ＲＦＩＤ（
Ｒａｄｉｏ Ｆｒｅｑｕｅｎｃｙ Ｉｄｅｎｔｉｆｉｃａｔｉｏｎ）技術を利用したＲＦ
タグ（以下、本明細書においてはカード型、チップ型等の形状を問わず総称してＲＦタグ
という）による個体識別技術が注目を集めている。ＲＦタグは、ＩＣ（Ｉｎｔｅｇｒａｔ
ｅｄ Ｃｉｒｃｕｉｔ）タグ、ＩＣチップ、ＲＦＩＤタグ、無線タグ、電子タグとも呼ば
れる。無線チップを用いた個体識別技術は、個々の対象物の生産、管理等に役立てられ始
めており、個人認証への応用も進められている。
ここでいう無線通信システムとは、リーダ／ライタ等の電力供給源兼送受信器と、ＲＦタ
グ等の送受信器との間を無線でデータのやりとりをする通信システムである。
無線通信システムでは、リーダ／ライタとＲＦタグとが物理的に接続されている必要がな
い。つまり、リーダ／ライタが指定する領域にＲＦタグが存在しさえすれば、リーダ／ラ
イタはＲＦタグと通信し、ＲＦタグとデータのやりとりをおこなうことができる。
リーダ／ライタとＲＦタグ間においては、通信距離を伸ばすためにリーダ／ライタからＲ
Ｆタグへの電力供給効率を高める研究開発が盛んである（例えば特許文献１を参照）。
特開２００６−５６５１号公報
一方、無線通信システムにおいては、リーダ／ライタにより複数のＲＦタグを同時に読み
取る場合、リーダ／ライタとそれぞれのＲＦタグとの間の距離（以下、通信距離と記す）
は全く同じではない。また、ＲＦタグが貼り付けられた商品をカートンに詰めてフォーク
リフトでリーダ／ライタの前を通過するなど、通信距離は時々刻々と変化する場合もあり
得る。
一般に電力は、電力が放射される点から電力が測定点までの距離の二乗に比例して減衰す
る。つまり、通信距離によってリーダ／ライタからＲＦタグへ供給される電力は異なる。
そのため、特にリーダ／ライタとＲＦタグが接触しているときなど通信距離が極端に短い
場合には、ＲＦタグに大電力が供給されてしまう。大電力がＲＦタグに供給されてしまっ
た場合、ＲＦタグはリーダ／ライタからの信号を正確に復調できずに誤動作し、ＲＦタグ
の内部素子が劣化する。また最悪の場合には、ＲＦタグ自体が破壊されたりする可能性が
ある。
本発明は、以上のような問題を鑑みてなされたものであり、通信距離が極端に短い場合で
もＲＦタグが正常に動作し、かつ、信頼性の高いＲＦタグを提供することを課題とする。
本発明は、上記の問題を鑑みなされたものである。本発明は、無線通信によりデータの
交信を行うＲＦタグにおいて、外部より供給される電力と基準となる電力との比較を行う
比較回路と、前記比較回路において前記外部より供給される電力が前記基準となる電力に
対し高い場合に動作する保護回路部と、を有することを特徴とする。
本発明のＲＦタグの一は、外部より供給される電力と、基準となる電力との比較を行う比
較回路と、比較回路において外部より供給される電力が基準となる電力に対し高い場合に
動作する保護回路部と、を有することを特徴とする。
また別の本発明のＲＦタグの一は、データを処理するロジック回路部に電力を供給する電
源回路部に外部より供給される電力と、基準となる電力との比較を行う比較回路と、比較
回路において外部より供給される電力が基準となる電力に対し高い場合に動作する保護回
路部と、を有することを特徴とする。
また別の本発明のＲＦタグの一は、外部より供給される電力と、基準となる電力との比較
を行う比較回路と、スイッチおよび負荷を有する保護回路部とを有し、比較回路において
外部より供給される電力が基準となる電力に対し高い場合に、スイッチをオンにすること
で保護回路部を動作させることを特徴とする。
また別の本発明のＲＦタグの一は、データを処理するロジック回路部に電力を供給する電
源回路部に外部より供給される電力と、基準となる電力との比較を行う比較回路と、スイ
ッチおよび負荷を有する保護回路部とを有し、比較回路において外部より供給される電力
が基準となる電力に対し高い場合に、スイッチをオンにすることで保護回路部を動作させ
ることを特徴とする。
なお本発明におけるＲＦタグは、アンテナを有し、外部から供給される電力は、アンテナ
より供給されるものであってもよい。
なお本発明におけるＲＦタグはアンテナ、入力回路部、ロジック回路部を有し、比較回路
及び保護回路部は、入力回路部に設けられていてもよい。
なお本発明におけるＲＦタグはバッテリーを有し、バッテリーを充電するために外部より
供給される電力と、基準となる電力との比較を行う充電用比較回路と、充電用比較回路に
おいて外部より供給される電力が基準となる電力に対し高い場合に動作する充電用保護回
路部と、を有する構成でもよい。
なお本発明におけるＲＦタグはバッテリーを有し、バッテリーを充電するために外部より
供給される電力と、基準となる電力との比較を行う充電用比較回路と、スイッチと、負荷
を有する充電用保護回路部とを有し、充電用比較回路において外部より供給される電力が
基準となる電力に対し高い場合に、充電用保護回路部におけるスイッチをオンにすること
で充電用保護回路部を動作させる構成でもよい。
なお、本明細書において接続されているとは、電気的に接続されているものとする。
本発明を用いることで、ＲＦタグを構成するアンテナとチップ本体とのインピーダンス整
合を意図的にずらすことができる。そのため、ＲＦタグとリーダ／ライタとの通信距離が
極端に短い状況等においてＲＦタグが大電力を受信することによって生じる不具合を防ぐ
ことができ、ＲＦタグの信頼性の向上を図ることができる。すなわち、ＲＦタグ内部の素
子を劣化させたり、ＲＦタグ自体を破壊することなく、ＲＦタグを正常に動作させること
ができる。
本発明の第１実施形態の一構成例を示すブロック図である。 本発明の第１実施例を示すブロック図である。 本発明の第１実施例に係る入力回路部の一構成例を示す図である。 本発明の第３実施例に係る入力回路部の変形例を示す図である。 本発明の第５実施例に係る入力回路部の変形例を示す図である。 本発明の第６実施例を示すブロック図である。 本発明の第６実施例を示すブロック図である。 本発明の第７実施例に係る入力回路部の一構成例を示す図である。 本発明の第６実施例を適用したＲＦタグの入力インピーダンス測定環境を示すブロック図である。 本発明の第６実施例を適用したＲＦタグの入力インピーダンス測定結果の図である。 本発明の第１実施形態の一構成例を示すブロック図である。 本発明の第１０実施例の記載を説明するための図である。 本発明の第８実施例の記載を説明するための図である。 本発明の第８実施例の記載を説明するための図である。 本発明の第８実施例の記載を説明するための図である。 本発明の第８実施例の記載を説明するための図である。 本発明の第９実施例の記載を説明するための図である。 本発明の第９実施例の記載を説明するための図である。 本発明の第８実施例の記載を説明するための図である。
以下に、本発明の実施の形態及び実施例を図面に基づいて説明する。但し、本発明は多
くの異なる態様で実施することが可能であり、本発明の趣旨及びその範囲から逸脱するこ
となくその形態及び詳細を様々に変更し得ることは当業者であれば容易に理解される。従
って、実施の形態及び実施例の記載内容に限定して解釈されるものではない。なお、実施
の形態及び実施例を説明するための全図において、同一部分又は同様な機能を有する部分
には同一の符号を付し、その繰り返しの説明は省略する。
（実施の形態１）
本発明の第１実施形態について図１を用いて説明する。
本発明のＲＦタグは図１に示すとおり、回路部１１と、整流回路１５と、入力電圧ＶＩＮ
と基準電圧Ｖ＿ＢＩＡＳを比較するための手段である比較回路１２と、保護回路部１０を
有する。保護回路部１０は、入力電圧ＶＩＮと基準電圧Ｖ＿ＢＩＡＳと比較した結果をう
けてオン又はオフするようなスイッチ１３と、負荷１４を有する。
図１の保護回路部１０において、スイッチ１３と＋Ｖ端子の間に入力インピーダンスを変
化させるような負荷１４を有している。なお保護回路部１０において、負荷１４はスイッ
チ１３と−Ｖ端子の間に配置しても良い。さらに保護回路部１０において、スイッチ１３
自体の負荷を利用できる場合は、負荷１４はなくても構わない。
図１の比較回路１２は、入力電圧ＶＩＮと基準電圧Ｖ＿ＢＩＡＳの電位を比較し、＋Ｖ端
子から入力された電圧がＶ＿ＢＩＡＳより小さいときは、スイッチ１３をオフのままにし
、＋Ｖ端子から入力された電圧がＶ＿ＢＩＡＳより大きいときは、スイッチ１３をオンに
する。
すなわち、図１の保護回路部１０以外のインピーダンスがＺ１であったとすると、スイッ
チ１３がオンの時、保護回路部１０のインピーダンスはＺ２であり、入力インピーダンス
はＺ１とＺ２の並列接続であらわされ、（（１／Ｚ１＋１／Ｚ２）−１）となる。一方、
保護回路部１０におけるスイッチ１３がオフの時、保護回路部１０のインピーダンスＺ２
は実質無限大であり、入力インピーダンスはＺ１となる。
なお、入力電圧ＶＩＮと基準電圧Ｖ＿ＢＩＡＳとを必ずしも直接比較する必要はない。具
体的には、図１１（ａ）、図１１（ｂ）を用いて説明する。
図１１（ａ）に示すように、入力電圧ＶＩＮが非常に大きい場合、＋Ｖ端子とーＶ端子と
の間に抵抗器Ｒ１および抵抗器Ｒ２を直列に接続し、抵抗器Ｒ１と抵抗器Ｒ２の接続地点
の電位を入力電圧ＶＩＮ２とする。入力電圧ＶＩＮ２と基準電圧Ｖ＿ＢＩＡＳを比較回路
１２において比較する方法をとっても良い。
また図１１（ｂ）に示すように、入力電圧ＶＩＮと比較回路１２との間に抵抗器Ｒ１を介
すなどして、電流Ｉ２を検出し、検出された電流Ｉ２と基準電流Ｉ１を電流比較回路１６
において比較することも可能である。
たとえば、アンテナとＩＣチップを有するＲＦタグでは、アンテナで受信した電力を用い
て内部回路を動作させる。
図１において＋Ｖと記した端子にアンテナの＋端子が接続され、−Ｖと記した端子にアン
テナの−端子が接続される。アンテナで受信した電力は、チップ本体内部へ伝達され、内
部回路が動作する。このとき、リーダ／ライタとＲＦタグとの間の距離（以下、通信距離
と記す）が極端に短く、アンテナで受信した電力が大きすぎた場合、すなわち、入力電圧
ＶＩＮが非常に大きい場合は、スイッチ１３をオンにし、保護回路部１０のインピーダン
スがＺ２となる。このとき、チップ本体の入力インピーダンスはＺ１とＺ２の並列接続で
あらわされ、（（１／Ｚ１＋１／Ｚ２）−１）となる。図１の構成とすることで、アンテ
ナとチップ本体とのインピーダンス整合がずれ、アンテナが大電力を受け取ったとしても
ＲＦタグ内部へはあまり伝達されないようにすることができる。したがって、ＲＦタグ内
部の素子を劣化させたり、ＲＦタグ自体を破壊することなく、ＲＦタグを正常に動作させ
ることができる。
そのため本発明を用いることで、ＲＦタグに大電力が供給されてしまった場合には、ＲＦ
タグを構成するアンテナとチップ本体とのインピーダンス整合を意図的にずらし、アンテ
ナが大電力を受け取ったとしてもＲＦタグ内部へはあまり伝達されないようにすることが
できる。したがって、ＲＦタグ内部の素子を劣化させたり、ＲＦタグ自体を破壊すること
なく、ＲＦタグを正常に動作させることができる。
本発明の第１実施例について図２を用いて説明する。
本発明のＲＦタグ１００は、リーダ／ライタからの電力およびデータを受信するためのア
ンテナ１１２と、入力回路部１２１およびロジック回路部１２２からなるチップ本体１２
０と、を有する。なお、アンテナ１１２は、チップ本体１２０とは別に作製し、別の工程
にて接続してＲＦタグを形成することができる。より良くは、アンテナ１１２とチップ本
体１２０は同じ工程で形成されることが好ましい。
ＲＦタグ１００の入力回路部１２１は、アンテナ１１２から受信した電力を交流から直流
へ変換するための整流回路部１０３と、安定した電圧を内部回路へ供給するための定電圧
電源回路部１０４と、アンテナ１１２から受信した電力が過剰であった場合、内部回路を
保護するための保護回路部１０１（リミッタ回路部ともいう）と、保護回路部１０１を動
作させるかどうかを制御するための保護回路制御回路部１０２と、内部回路へ供給するク
ロック信号を生成するためのクロック生成回路部１０５と、アンテナ１１２から受信した
データをデジタル信号へ復調するための復調回路部１０６と、符号化されたデータを変調
するための変調回路部１１１と、を有する。なお、図２の保護回路制御回路部１０２は、
図１の比較回路１２に相当する。
また、ＲＦタグ１００のロジック回路部１２２は、復調回路部で復調されたデータを解析
する命令解析部と復調されたデータが正常に受信できたかどうかを判定するための判定回
路部１０７と、記憶装置１０８（以下、メモリと記す）と、メモリを制御するためのコン
トローラ回路部１０９と、データを符号化するための符号化回路部１１０と、を有する。
本発明の第１実施例に係る入力回路部の構成について図３を用いて詳細に説明する。
図３において、＋Ｖと記した端子はアンテナ１１２の＋端子に接続し、−Ｖと記した端子
はアンテナ１１２の−端子に接続されている。変調回路部１１１は、符号化回路部１１０
において符号化された信号を入力され、負荷変調をおこなう。復調回路部１０６は、＋Ｖ
端子から入力された電波を復調し、復調後の信号を出力する。復調後の信号はロジック回
路部１２２内の符号化回路部へ入力される。定電圧電源回路部１０４は、整流回路部１０
３において整流された電圧ＶＩＮと−Ｖ端子の電圧が入力され、定電圧化された電源電圧
ＶＤＤと基準電圧Ｖ＿ＢＩＡＳを出力する。ＶＤＤ端子はクロック生成回路部１０５やロ
ジック回路部１２２へ接続され、各回路へ電源を供給している。Ｖ＿ＢＩＡＳ端子は保護
回路制御回路部１０２へ接続され、ノードｑの電位を決定するための基準電圧となる。ク
ロック生成回路部１０５は、電源電圧ＶＤＤと−Ｖ端子の電圧が入力され、基準クロック
信号を出力する。クロック生成回路部１０５の出力端子はロジック回路部１２２へ接続さ
れており、ロジック回路部１２２内部の各回路へクロック信号を供給している。
整流回路部１０３は、＋Ｖ端子より入力された交流電源を直流電源へ変換（整流）し、容
量３０２を充電するためのダイオード３０１と、−Ｖ端子より入力された交流電源を直流
電源へ変換（整流）し、容量３０４を充電するためのダイオード３０３と、ダイオード３
０１において整流された直流電源電圧を保持するための容量３０２と、＋Ｖ端子より入力
された電波を検波し、ダイオード３０３において整流された電荷を保持するための容量３
０４と、を有する。また、ＲＦタグでは、リセット（非動作）時にチップ本体１２０内部
に蓄積された電荷を放電するための抵抗３０５を備えることが好ましい。
ダイオード３０１の出力端子は容量３０２に接続され、入力端子は容量３０４に接続され
ている。容量３０２の一端はダイオード３０１に接続され、他端は−Ｖ端子に接続されて
いる。ダイオード３０３の出力端子は容量３０４に接続され、入力端子は−Ｖ端子に接続
されている。容量３０４の一端は＋Ｖ端子に接続され、他端はダイオード３０３に接続さ
れている。本明細書において、整流回路部１０３の出力端子をＶＩＮ端子と呼ぶ。
また、ＲＦタグでは、リセット（非動作）時にチップ本体１２０内部に蓄積された電荷を
放電するための抵抗３０５を備える場合には、抵抗３０５の一端はＶＩＮ端子に接続され
、他端は−Ｖ端子に接続される。
また本実施例において、整流回路部１０３は半波２倍圧整流回路と呼ばれる回路構成を採
用した場合について説明したが、これに限らず半波４倍圧整流回路や半波６倍圧整流回路
や全波整流回路などを用いてもよい。
以下に図３に示した保護回路部１０１および保護回路制御回路部１０２について詳しく説
明する。
保護回路制御回路部１０２は、定電圧電源回路部１０４で生成された基準電圧（Ｖ＿ＢＩ
ＡＳ）によって駆動されるトランジスタ２０４と、位相補償容量２０５と、ノードｐの電
位を決定するためのダイオード２０７と、抵抗２０６と、ノードｐの電位の変化を受け取
って、ノードｑの電位を変化させるためのトランジスタ２０３と、を有する。
保護回路部１０１は、負荷２０１へ電流を流すかどうかを決定するためのトランジスタ２
０２と、トランジスタ２０２がオンしたときに電流が流れ、チップ本体１２０の入力イン
ピーダンスを変化させるための負荷２０１と、を有する。
負荷２０１は、保護回路制御回路部１０２の出力（ノードｑの電位）に基づいてチップ本
体１２０の入力インピーダンスの変化量を制御する。たとえば、負荷２０１は、容量素子
、抵抗、インダクタ等で構成される。
抵抗２０６の一端はＶＩＮ端子に接続されており、他端はダイオード２０７と直列に接続
されている。ダイオード２０７の一端は抵抗２０６に接続されており、他端は−Ｖ端子に
接続されている。図３において抵抗２０６とダイオード２０７の接続点をノードｐとする
。トランジスタ２０３は、ゲート電極をノードｐに接続され、ソース電極を＋Ｖ端子に接
続され、ドレイン電極をトランジスタ２０４と接続されている。トランジスタ２０４は、
ゲート電極を定電圧電源回路部１０４の基準電圧（Ｖ＿ＢＩＡＳ）出力端子に接続され、
ソース電極を−Ｖ端子に接続され、ドレイン電極をトランジスタ２０３と接続されている
。図３においてトランジスタ２０４とトランジスタ２０３の接続点をノードｑとする。ト
ランジスタ２０４のソース端子とドレイン端子の間には容量２０５が接続されている。ま
た、トランジスタ２０４のドレイン電極は、トランジスタ２０２のゲート電極に接続され
ている。トランジスタ２０２は、ゲート電極をトランジスタ２０４のドレイン電極と接続
され、ソース電極を−Ｖ端子に接続され、ドレイン電極を負荷２０１と接続されている。
負荷２０１は、一端をトランジスタ２０２のドレイン電極と接続され、他端を＋Ｖ端子に
接続されている。
図３において、ダイオード２０７を４つ直列接続する例を示したが、ダイオードの数はこ
れに限らず、通常動作時（保護回路部１０１を動作させたくないとき）にノードｐをトラ
ンジスタ２０３がオンしないような電位に保つことができれば良い。
なお、ダイオード２０７およびダイオード３０１、ダイオード３０３は、必ずしもダイオ
ード素子を用いる必要はなく、ＭＯＳトランジスタのゲート電極とドレイン電極を導通さ
せて用いても良い。
図３において、通信距離が適切であり、ＲＦタグが正常動作している場合、定電圧電源回
路部１０４の機能により、トランジスタ２０４のゲート電極に印加される電圧（Ｖ＿ＢＩ
ＡＳ）は一定であり、トランジスタ２０４は定電流源として機能する。
また、ノードｐの電位がダイオード２０７のしきい値電圧より低い場合は、トランジスタ
２０３はオフであり、ノードｑの電位は−Ｖ端子の電位よりトランジスタ２０４のしきい
値電圧分だけ高い電位のまま一定である。
トランジスタ２０４のドレイン電極はトランジスタ２０２のゲート電極に接続されており
、トランジスタ２０２はオフしている。よって、負荷２０１に電流はほとんど流れずチッ
プ本体１２０の入力インピーダンスは変化しない。したがって、ＲＦタグ１００は通常動
作する。
通信距離が極端に短く、ＲＦタグへ大電力が供給されてしまった場合、ノードｐの電位が
ダイオード２０７のしきい値電圧より高くなるとダイオード２０７に電流が流れるため、
ノードｐの電位は下がる。これにともない、トランジスタ２０３はオンする。
トランジスタ２０３がオンしてノードｑに電流が流れ込むと、ノードｑの電位はあがる。
ノードｑの電位がトランジスタ２０２のしきい値電圧以上になるとトランジスタ２０２が
オンして、負荷２０１に電流が流れる。
負荷２０１に電流が流れると、チップ本体１２０のインピーダンスが変化する。
チップ本体１２０の入力インピーダンスが変化するということは、アンテナ１１２とチッ
プ本体１２０とのインピーダンス整合がずれるということを意味する。言い換えれば、反
射係数が大きくなるということである。
一般に、電力を供給する側の出力インピーダンスと電力を受け取る側の入力インピーダン
スの整合がずれると電力の反射が起こり、電力の伝達効率が悪くなる。つまり、アンテナ
１１２が受け取った電力をチップ本体１２０へ効率良く伝達するためには、アンテナ１１
２とチップ本体１２０とのインピーダンス整合を合わせる必要がある。
本実施例においてもこの性質を利用する。通信距離が極端に短くＲＦタグに大電力が供給
されてしまった場合には、負荷２０１に電流を流してチップ本体１２０のインピーダンス
を変化させ、アンテナ１１２とのインピーダンス整合を意図的にずらす。このため、アン
テナ１１２が大電力を受け取ったとしてもチップ本体１２０内部へはあまり伝達されない
ので、ＲＦタグの内部素子が劣化し、ＲＦタグ自体が破壊されたりすることなく動作させ
ることができる。
以下に、本実施例で説明したＲＦタグの入力インピーダンス測定結果を示す。
本実施例を適用したＲＦタグの入力インピーダンス測定環境を図９に示す。
本測定は、ネットワークアナライザ９０１（Ａｇｉｌｅｎｔ Ｔｅｃｈｎｏｌｏｇｉｅｓ
社製 Ｎ５２３０Ａ）と、アンプ９０２（Ｒ＆Ｋ社製 ＲＫ−Ａ２５０Ｌ−ＳＭＡ）と、
サーキュレータ９０３（ＮＯＶＡ ＭＩＣＲＯＷＡＶＥ社製 ０１００ＣＡＳ）と、をそ
れぞれ同軸ケーブル９０４で接続し、電波シールドボックス９０５内に設置されたマニュ
アルプローバに高周波測定用プローブ９０６（ＣＡＳＣＡＤＥ ＭＩＣＲＯＴＥＣＨ社製
ＡＣＰ４０−ＬＷ−ＧＳＧ−２００）を設置しておこなった。
なお、サーキュレータ９０３は３つの端子を有し、それぞれの端子を端子１，端子２，端
子３とすると、端子１から入力された信号は端子２にのみ出力され、端子２から入力され
た信号は端子３にのみ出力され、端子３から入力された信号は端子１にのみ出力される。
本測定では、端子３を５０Ω終端し、端子１に入力された信号が端子２から出力されるだ
けのアイソレータとして用いた。また、測定サンプル９００の入力インピーダンスによっ
ては、測定サンプル９００へ入力されるはずの電力が反射されてしまうことがある。この
ような場合に備え、アンプ９０２を保護する目的でアッテネータ９０７（ヒロセ電機社製
ＡＴ−１００３）を介して接続した。
本実施例を適用したＲＦタグの入力インピーダンス測定結果を示すグラフを図１０（ａ）
乃至図１０（ｄ）に示す。
図１０（ａ）は負荷として容量素子を配置したＲＦタグに関して、周波数９１５ＭＨｚの
とき入力電力を−２ｄＢｍから１８ｄＢｍまで高くしていったときの、ＲＦタグの入力イ
ンピーダンスを５０Ωで規格化したスミスチャートである。また、図１０（ｂ）は負荷と
して抵抗素子を配置したＲＦタグに関して、周波数９１５ＭＨｚのとき入力電力を−２ｄ
Ｂｍから１８ｄＢｍまで高くしていったときの、ＲＦタグの入力インピーダンスを５０Ω
で規格化したスミスチャートである。
いずれも、入力電力が大きくなっていくにつれて、ＲＦタグの入力インピーダンスが５０
Ωに近づいていった。
図１０（ｃ）は負荷として容量素子を配置したＲＦタグに関して、周波数９１５ＭＨｚの
とき入力電力を−２ｄＢｍから１８ｄＢｍまで高くしていったときの、入力電力に対する
Ｓ１１をプロットしたグラフである。また、図１０（ｄ）は負荷として抵抗素子を配置し
たＲＦタグに関して、周波数９１５ＭＨｚのとき入力電力を−２ｄＢｍから１８ｄＢｍま
で高くしていったときの、入力電力に対するＳ１１をプロットしたグラフである。
入力電力が１３ｄＢｍまでは、入力電力が大きくなっていくにつれて、Ｓ１１が徐々に減
少した。入力電力が１４ｄＢｍ程度のとき、Ｓ１１は急激に変化した。入力電力が１５ｄ
Ｂｍ以上になると、Ｓ１１は、また徐々に減少した。以上より、入力電力１４ｄＢｍ以上
のとき、トランジスタ２０２がオンしてＲＦタグの入力インピーダンスは大きく変化した
ことがわかる。
ＲＦタグの入力インピーダンスが大きく変化するときの入力電力値を調整したい場合には
、ノードｐを所望の電位になるように設計すればよい。また、ＲＦタグの入力インピーダ
ンスの変化量を調整したい場合には、トランジスタ２０２に流れる電流量や負荷２０１の
大きさを所望の値になるように設計すればよい。
本実施例を適用したＲＦタグを構成するチップとアンテナとの整合度を示すグラフを図１
０（ｅ）、図１０（ｆ）に示す。
なお、本明細書において整合度とは、デバイスへある電力が供給されたときの供給された
電力Ｐ１と実質的にデバイス内部へ伝達された電力Ｐ２の比を表す。Ｐ２は該デバイスの
入力インピーダンスを測定して得られた反射係数を考慮して算出することができる。
図１０（ｅ）は負荷として容量素子を、図１０（ｆ）は負荷として抵抗素子をそれぞれ配
置したＲＦタグの供給電力に対する整合度を表すグラフである。
入力電力が６ｄＢｍのときを基準とし、このときの整合度を０ｄＢとした。入力電力が１
３ｄＢｍまでは、入力電力が大きくなるにつれて、整合度は徐々に小さくなっていった。
入力電力が１４ｄＢｍ程度のとき、整合度は急激に悪くなった。入力電力が１６ｄＢｍ以
上になると、整合度は−９ｄＢ以下となった。以上より、入力電力が１４ｄＢｍ以上のと
き、アンテナで受信した電力は反射されＲＦタグ内部には伝達されない割合が徐々に高く
なり、入力電力が１６ｄＢｍ以上になると、アンテナで受信した電力はほぼ全て反射され
ＲＦタグ内部にはほとんど伝達されないことがわかる。
一般に、アンテナのインピーダンスは入力電力にあまり依存しない。つまり、図１０（ｅ
）、図１０（ｆ）に示したグラフは、ＲＦタグが正常動作するのに必要な最低動作電力を
印加したときのＲＦタグの入力インピーダンスとアンテナのインピーダンスとが１００％
整合（マッチング）するように設計した場合、入力電力を変化させることで、ＲＦタグと
アンテナのインピーダンス整合がどのくらい変化するのかを表している。
前記測定により、本実施例において説明した回路構成を有するＲＦタグにおいて、入力電
力に対するチップ本体の入力インピーダンスの変化を実際に観察することができた。チッ
プ本体１２０のインピーダンスを変化させ、アンテナ１１２とのインピーダンス整合を意
図的にずらすことができたため、アンテナ１１２が大電力を受け取ったとしてもチップ本
体１２０内部へはあまり伝達されず、ＲＦタグの内部素子が劣化し、ＲＦタグ自体が破壊
されたりすることなく動作させることができた。
以上説明したように本発明を用いることで、ＲＦタグを構成するアンテナとチップ本体と
のインピーダンス整合を意図的にずらすことができる。そのため、ＲＦタグとリーダ／ラ
イタとの通信距離が極端に短い状況等においてＲＦタグが大電力を受信することによって
生じる不具合を防ぐことができ、ＲＦタグの信頼性の向上を図ることができる。すなわち
、ＲＦタグ内部の素子を劣化させたり、ＲＦタグ自体を破壊することなく、ＲＦタグを正
常に動作させることができる。
本発明の第１実施例に係る入力回路部の変形例として、図３の負荷２０１をなくすことも
できる。
負荷２０１をなくしたときでも、トランジスタ２０２がオンするかオフするかつまり、ト
ランジスタ２０２に電流が流れるか流れないかによってチップ本体１２０のインピーダン
スは変化する。チップ本体１２０のインピーダンスを変化させたい度合いによってトラン
ジスタ２０２に流すべき電流量を見積もることができる。よって、トランジスタ２０２の
サイズはチップ本体１２０のインピーダンスが充分変化するような電流量を流すことがで
きるように設計すればよい。
よって、負荷２０１がない場合でも、トランジスタ２０２に電流を流すことでチップ本体
１２０のインピーダンスを変化させ、アンテナ１１２とのインピーダンス整合を意図的に
ずらすことができる。このため、アンテナ１１２が大電力を受け取ったとしてもチップ本
体１２０内部へはあまり伝達されないので、ＲＦタグの内部素子が劣化し、ＲＦタグ自体
が破壊されたりすることなく動作させることができる。
また、本実施例は、他の実施の形態及び実施例の技術的要素と組み合わせて実施すること
ができる。すなわち本発明を用いることで、ＲＦタグを構成するアンテナとチップ本体と
のインピーダンス整合を意図的にずらすことができる。そのため、ＲＦタグとリーダ／ラ
イタとの通信距離が極端に短い状況等においてＲＦタグが大電力を受信することによって
生じる不具合を防ぐことができ、ＲＦタグの信頼性の向上を図ることができる。すなわち
、ＲＦタグ内部の素子を劣化させたり、ＲＦタグ自体を破壊することなく、ＲＦタグを正
常に動作させることができる。
本発明の第１実施例に係る入力回路部の別の変形例として、整流回路部３００の容量３０
４とダイオード３０１の間に保護回路部を配置してもよい。
本発明の第３実施例に係る入力回路部について図４を用いて説明する。
図４において、＋Ｖと記した端子はアンテナ１１２の＋端子に接続し、−Ｖと記した端子
はアンテナ１１２の−端子に接続されている。変調回路部１１１は、符号化回路部１１０
において符号化された信号を入力され、負荷変調をおこなう。復調回路部１０６は、＋Ｖ
端子から入力された電波を復調し、復調後の信号を出力する。復調後の信号はロジック回
路部１２２内の符号化回路部へ入力される。定電圧電源回路部１０４は、整流回路部３０
０において整流された電圧ＶＩＮと−Ｖ端子の電圧が入力され、定電圧化した電源電圧Ｖ
ＤＤと基準電圧Ｖ＿ＢＩＡＳを出力する。ＶＤＤ端子はクロック生成回路部１０５やロジ
ック回路部１２２へ接続され、各回路へ電源を供給している。Ｖ＿ＢＩＡＳ端子は保護回
路制御回路部１０２へ接続され、ノードｑの電位を決定するための基準電圧となる。クロ
ック生成回路部１０５は、電源電圧ＶＤＤと−Ｖ端子の電圧が入力され、基準クロック信
号を出力する。クロック生成回路部１０５の出力端子はロジック回路部１２２へ接続され
ており、ロジック回路部１２２内部の各回路へクロック信号を供給している。
整流回路部３００は、＋Ｖ端子より入力された交流電源を直流電源へ変換（整流）し、容
量３０２を充電するためのダイオード３０１と、−Ｖ端子より入力された交流電源を直流
電源へ変換（整流）し、容量３０４を充電するためのダイオード３０３と、ダイオード３
０１において整流された直流電源電圧を保持するための容量３０２と、＋Ｖ端子より入力
された電波を検波し、ダイオード３０３において整流された電荷を保持するための容量３
０４と、を有する。また、ＲＦタグでは、リセット（非動作）時にチップ本体１２０内部
に蓄積された電荷を放電するための抵抗３０５を備えることが好ましい。
ダイオード３０１の出力端子は容量３０２に接続され、入力端子は容量３０４に接続され
ている。容量３０２の一端はダイオード３０１に接続され、他端は−Ｖ端子に接続されて
いる。ダイオード３０３の出力端子は容量３０４に接続され、入力端子は−Ｖ端子に接続
されている。容量３０４の一端は＋Ｖ端子に接続され、他端はダイオード３０３に接続さ
れている。本明細書において、整流回路部３００の出力端子をＶＩＮ端子と呼ぶ。
また、ＲＦタグでは、リセット（非動作）時にチップ本体１２０内部に蓄積された電荷を
放電するための抵抗３０５を備える場合には、抵抗３０５の一端はＶＩＮ端子に接続され
、他端は−Ｖ端子に接続される。
以下、図４に示す保護回路部１０１および保護回路制御回路部１０２の構成について詳し
く説明する。
保護回路制御回路部１０２は、定電圧電源回路部１０４で生成された基準電圧（Ｖ＿ＢＩ
ＡＳ）によって駆動されるトランジスタ２０４と、位相補償容量２０５と、ノードｐの電
位を決定するためのダイオード２０７と、抵抗２０６と、ノードｐの電位が変化を受け取
って、ノードｑの電位を変化させるためのトランジスタ２０３と、を有する。
保護回路部１０１は、負荷２０１へ電流を流すかどうかを決定するためのトランジスタ２
０２と、トランジスタ２０２がオンしたときに電流が流れ、チップ本体１２０の入力イン
ピーダンスを変化させるための負荷２０１と、を有する。
抵抗２０６の一端はＶＩＮ端子に接続されており、他端はダイオード２０７と直列に接続
されている。ダイオード２０７の一端は抵抗２０６に接続されており、他端は−Ｖ端子に
接続されている。図４において抵抗２０６とダイオード２０７の接続点をノードｐとする
。トランジスタ２０３は、ゲート電極をノードｐに接続され、ソース電極を＋Ｖ端子に接
続され、ドレイン電極をトランジスタ２０４と接続されている。トランジスタ２０４は、
ゲート電極を定電圧電源回路部１０４の基準電圧（Ｖ＿ＢＩＡＳ）出力端子に接続され、
ソース電極を−Ｖ端子に接続され、ドレイン電極をトランジスタ２０３と接続されている
。図４においてトランジスタ２０４とトランジスタ２０３の接続点をノードｑとする。ト
ランジスタ２０４のソース端子とドレイン端子の間には容量２０５が接続されている。ま
た、トランジスタ２０４のドレイン電極は、トランジスタ２０２のゲート電極に接続され
ている。トランジスタ２０２は、ゲート電極をトランジスタ２０４のドレイン電極と接続
され、ソース電極を−Ｖ端子に接続され、ドレイン電極を負荷２０１と接続されている。
負荷２０１は、一端はトランジスタ２０２のドレイン電極と接続され、他端は＋Ｖ端子に
接続されている。
図４において、ダイオード２０７を４つ直列接続する例を示したが、ダイオードの数はこ
れに限らず、通常動作時（保護回路部１０１を動作させたくないとき）にノードｐをトラ
ンジスタ２０３がオンしないような電位に保つことができれば良い。
なお、ダイオード２０７およびダイオード３０１、ダイオード３０３は、必ずしもダイオ
ード素子を用いる必要はなく、ＭＯＳトランジスタのゲート電極とドレイン電極を導通さ
せて用いても良い。
図４において通信距離が適切であり、ＲＦタグが正常動作している場合、定電圧電源回路
部１０４の機能により、トランジスタ２０４のゲート電極に印加される電圧（Ｖ＿ＢＩＡ
Ｓ）は一定であり、トランジスタ２０４は定電流源として機能する。
また、ノードｐの電位がダイオード２０７のしきい値電圧より低い場合は、トランジスタ
２０３はオフであり、ノードｑの電位は−Ｖ端子の電位よりトランジスタ２０４のしきい
値電圧分だけ高い電位のまま一定である。
トランジスタ２０４のドレイン電極はトランジスタ２０２のゲート電極に接続されており
、トランジスタ２０２はオフしている。よって、負荷２０１に電流はほとんど流れずチッ
プ本体１２０の入力インピーダンスは変化しない。したがって、ＲＦタグ１００は通常動
作する。
通信距離が極端に短く、ＲＦタグへ大電力が供給されてしまった場合、ノードｐの電位が
ダイオード２０７のしきい値電圧より高くなるとダイオード２０７に電流が流れるため、
ノードｐの電位は下がる。これにともない、トランジスタ２０３はオンする。
トランジスタ２０３がオンしてノードｑに電流が流れ込むと、ノードｑの電位はあがる。
ノードｑの電位がトランジスタ２０２のしきい値電圧以上になるとトランジスタ２０２が
オンして、負荷２０１に電流が流れる。
負荷２０１に電流が流れると、チップ本体１２０のインピーダンスが変化する。
チップ本体１２０の入力インピーダンスが変化するということは、アンテナ１１２とチッ
プ本体１２０とのインピーダンス整合がずれるということを意味する。言い換えれば、反
射係数が大きくなるということである。
一般に、電力を供給する側の出力インピーダンスと電力を受け取る側の入力インピーダン
スの整合がずれると電力の反射が起こり、電力の伝達効率が悪くなる。つまり、アンテナ
１１２が受け取った電力をチップ本体１２０へ効率良く伝達するためには、アンテナ１１
２とチップ本体１２０とのインピーダンス整合を合わせる必要がある。
本実施例においてもこの性質を利用する。通信距離が極端に短くＲＦタグに大電力が供給
されてしまった場合には、負荷２０１に電流を流してチップ本体１２０のインピーダンス
を変化させ、アンテナ１１２とのインピーダンス整合を意図的にずらす。このため、アン
テナ１１２が大電力を受け取ったとしてもチップ本体１２０内部へはあまり伝達されない
ので、ＲＦタグの内部素子が劣化し、ＲＦタグ自体が破壊されたりすることなく動作させ
ることができる。
また、本実施例は、他の実施の形態及び実施例の技術的要素と組み合わせて実施すること
ができる。すなわち本発明を用いることで、ＲＦタグを構成するアンテナとチップ本体と
のインピーダンス整合を意図的にずらすことができる。そのため、ＲＦタグとリーダ／ラ
イタとの通信距離が極端に短い状況等においてＲＦタグが大電力を受信することによって
生じる不具合を防ぐことができ、ＲＦタグの信頼性の向上を図ることができる。すなわち
、ＲＦタグ内部の素子を劣化させたり、ＲＦタグ自体を破壊することなく、ＲＦタグを正
常に動作させることができる。
本発明の第３実施例に係る入力回路部の変形例として、図４の負荷２０１はなくすことも
できる。
負荷２０１がないときでも、トランジスタ２０２がオンするかオフするかつまり、トラン
ジスタ２０２に電流が流れるか流れないかによってチップ本体１２０のインピーダンスは
変化する。チップ本体１２０のインピーダンスを変化させたい度合いによってトランジス
タ２０２に流すべき電流量を見積もることができる。よって、トランジスタ２０２のサイ
ズはチップ本体１２０のインピーダンスが充分変化するような電流量を流すことができる
ように設計すればよい。
よって、負荷２０１がない場合でも、トランジスタ２０２に電流を流すことでチップ本体
１２０のインピーダンスを変化させ、アンテナ１１２とのインピーダンス整合を意図的に
ずらすことができる。このため、アンテナ１１２が大電力を受け取ったとしてもチップ本
体１２０内部へはあまり伝達されないので、ＲＦタグの内部素子が劣化し、ＲＦタグ自体
が破壊されたりすることなく動作させることができる。
また、本実施例は、他の実施の形態及び実施例の技術的要素と組み合わせて実施すること
ができる。すなわち本発明を用いることで、ＲＦタグを構成するアンテナとチップ本体と
のインピーダンス整合を意図的にずらすことができる。そのため、ＲＦタグとリーダ／ラ
イタとの通信距離が極端に短い状況等においてＲＦタグが大電力を受信することによって
生じる不具合を防ぐことができ、ＲＦタグの信頼性の向上を図ることができる。すなわち
、ＲＦタグ内部の素子を劣化させたり、ＲＦタグ自体を破壊することなく、ＲＦタグを正
常に動作させることができる。
本発明の第５実施例に係る入力回路部について図５を用いて説明する。
図５において、＋Ｖと記した端子はアンテナ１１２の＋端子に接続し、−Ｖと記した端子
はアンテナ１１２の−端子に接続されている。変調回路部１１１は、符号化回路部１１０
において符号化された信号を入力され、負荷変調をおこなう。復調回路部１０６は、＋Ｖ
端子から入力された電波を復調し、復調後の信号を出力する。復調後の信号はロジック回
路部１２２内部の符号化回路へ入力される。定電圧電源回路部１０４は、整流回路部５０
０において整流された電圧ＶＩＮと−Ｖ端子の電圧が入力され、定電圧化した電源電圧Ｖ
ＤＤと基準電圧Ｖ＿ＢＩＡＳを出力する。ＶＤＤ端子はクロック生成回路部１０５やロジ
ック回路部１２２へ接続され、各回路へ電源を供給している。Ｖ＿ＢＩＡＳ端子は保護回
路制御回路部１０２へ接続され、ノードｑの電位を決定するための基準電圧となる。クロ
ック生成回路部１０５は、電源電圧ＶＤＤと−Ｖ端子の電圧が入力され、基準クロック信
号を出力する。クロック生成回路部１０５の出力端子はロジック回路部１２２へ接続され
ており、ロジック回路部１２２内部の各回路へクロック信号を供給している。
以下、図５に示す保護回路部１０１および保護回路制御回路部１０２の構成について詳し
く説明する。
保護回路制御回路部１０２は、定電圧電源回路部１０４で生成された基準電圧（Ｖ＿ＢＩ
ＡＳ）によって駆動されるトランジスタ２０４と、位相補償容量２０５と、ノードｐの電
位を決定するためのダイオード２０７と、抵抗２０６と、ノードｐの電位が変化を受け取
って、ノードｑの電位を変化させるためのトランジスタ２０３と、を有する。保護回路部
１０１は、ノードｑの電位が変化することで制御され、＋Ｖ端子より−Ｖ端子の方が高電
位のとき、容量５０４へ電荷を供給するためのトランジスタ２０８を有する。
整流回路部５００は、＋Ｖ端子より入力された交流電源を直流電源へ変換（整流）し、容
量５０２を充電するためのダイオード５０１と、ダイオード５０１において整流された直
流電源電圧を保持するための容量５０２と、＋Ｖ端子より入力された電波を検波し、トラ
ンジスタ２０８から供給される電荷を保持するための容量５０４と、を有する。また、Ｒ
Ｆタグでは、リセット（非動作）時にチップ本体１２０内部に蓄積された電荷を放電する
ための抵抗５０５を備えることが好ましい。
ダイオード５０１の出力端子は容量５０２に接続され、入力端子は容量５０４に接続され
ている。容量５０２の一端はダイオード５０１に接続され、他端は−Ｖ端子に接続されて
いる。容量５０４の一端は＋Ｖ端子に接続され、他端はトランジスタ２０８に接続されて
いる。本明細書において、整流回路部５００の出力端子をＶＩＮ２端子と呼ぶ。
また、ＲＦタグでは、リセット（非動作）時にチップ本体１２０内部に蓄積された電荷を
放電するための抵抗５０５を備える場合には、抵抗５０５の一端はＶＩＮ２端子に接続さ
れ、他端は−Ｖ端子に接続される。
ダイオード２０７およびダイオード５０１は、必ずしもダイオード素子を用いる必要はな
く、ＭＯＳトランジスタのゲート電極とドレイン電極を導通させて用いても良い。
抵抗２０６の一端はＶＩＮ２端子に接続されており、他端はダイオード２０７と直列に接
続されている。ダイオード２０７の一端は抵抗２０６に接続されており、他端は−Ｖ端子
に接続されている。図５において抵抗２０６とダイオード２０７の接続点をノードｐとす
る。トランジスタ２０３は、ゲート電極をノードｐに接続され、ソース電極を＋Ｖ端子に
接続され、ドレイン電極をトランジスタ２０４と接続されている。トランジスタ２０４は
、ゲート電極を定電圧電源回路部１０４の基準電圧（Ｖ＿ＢＩＡＳ）出力端子に接続され
、ソース電極を−Ｖ端子に接続され、ドレイン電極をトランジスタ２０３と接続されてい
る。図５においてトランジスタ２０４とトランジスタ２０３の接続点をノードｑとする。
トランジスタ２０４のソース端子とドレイン端子の間には容量２０５が接続されている。
また、トランジスタ２０４のドレイン電極は、トランジスタ２０８のゲート電極に接続さ
れている。トランジスタ２０８は、ゲート電極をトランジスタ２０４のドレイン電極と接
続され、図５においてｓと表記した電極を−Ｖ端子に接続され、図５においてｄと表記し
た電極を整流回路部５００の容量５０４の一端と接続されている。
図５において、ダイオード２０７を４つ直列接続する例を示したが、ダイオードの数はこ
れに限らず、通常動作時（保護回路部１０１を動作させたくないとき）にノードｐをトラ
ンジスタ２０３がオンしないような電位に保つことができれば良い。
通信距離が適切であり、ＲＦタグが正常動作している場合、定電圧電源回路部１０４の機
能により、トランジスタ２０４のゲート電極に印加される電圧（Ｖ＿ＢＩＡＳ）は一定で
あり、トランジスタ２０４は定電流源として機能する。
また、ノードｐの電位がダイオード２０７のしきい値電圧より低い場合は、トランジスタ
２０３はオフであり、ノードｑの電位は−Ｖ端子の電位よりトランジスタ２０４のしきい
値電圧分だけ高い電位のまま一定である。
トランジスタ２０４のドレイン電極はトランジスタ２０８のゲート電極に接続されており
、トランジスタ２０８はオフしている。よって、チップ本体１２０の入力インピーダンス
は変化せず、ＲＦタグ１００は通常動作する。
通信距離が極端に短く、ＲＦタグへ大電力が供給されてしまった場合、ノードｐの電位が
ダイオード２０７のしきい値電圧より高くなるとダイオード２０７に電流が流れるため、
ノードｐの電位は下がる。これにともない、トランジスタ２０３はオンする。
トランジスタ２０３がオンしてノードｑに電流が流れ込むと、ノードｑの電位はあがる。
ノードｑの電位がトランジスタ２０８のしきい値電圧以上になるとトランジスタ２０８が
オンする。このとき、トランジスタ２０８のソース電極とドレイン電極との間に流れる電
流の向きは入力電力によって反転する。ドレイン電極の電位がソース電極の電位より低い
とき電流はｓからｄの方向へ流れるので、容量５０２が充電される。また、ドレイン電極
の電位がソース電極電位より高いとき電流はｄからｓの方向へ流れるので、ダイオード５
０１に流れる電流量が少なくなる。
また、図５においてトランジスタ２０８のｓからｄの方向へ電流が流れると、電流が流れ
ていないときに比べてチップ本体１２０のインピーダンスが変化する。
チップ本体１２０の入力インピーダンスが変化するということは、アンテナ１１２とチッ
プ本体１２０とのインピーダンス整合がずれるということを意味する。言い換えれば、反
射係数が大きくなるということである。
一般に、電力と供給する側の出力インピーダンスと電力を受け取る側の入力インピーダン
スの整合がずれると電力の反射が起こり、電力の伝達効率が悪くなる。つまり、アンテナ
１１２が受け取った電力をチップ本体１２０へ効率良く伝達するためには、アンテナ１１
２とチップ本体１２０とのインピーダンス整合を合わせる必要がある。
本実施例においてもこの性質を利用する。通信距離が極端に短くＲＦタグに大電力が供給
されてしまった場合には、トランジスタ２０８のソース端子からドレイン端子の方向へ電
流を流してチップ本体１２０のインピーダンスを変化させ、アンテナ１１２とのインピー
ダンス整合を意図的にずらす。このため、アンテナ１１２が大電力を受け取ったとしても
チップ本体１２０内部へはあまり伝達されないので、ＲＦタグの内部素子が劣化し、ＲＦ
タグ自体が破壊されたりすることなく動作させることができる。
また、本実施例は、他の実施の形態及び実施例の技術的要素と組み合わせて実施すること
ができる。すなわち本発明を用いることで、ＲＦタグを構成するアンテナとチップ本体と
のインピーダンス整合を意図的にずらすことができる。そのため、ＲＦタグとリーダ／ラ
イタとの通信距離が極端に短い状況等においてＲＦタグが大電力を受信することによって
生じる不具合を防ぐことができ、ＲＦタグの信頼性の向上を図ることができる。すなわち
、ＲＦタグ内部の素子を劣化させたり、ＲＦタグ自体を破壊することなく、ＲＦタグを正
常に動作させることができる。
本発明の第６実施例について図６を用いて説明する。
本発明のＲＦタグ４００は、リーダ／ライタからの電力およびデータを受信するためのア
ンテナ１１３と、バッテリー４０１と、バッテリー４０１の充放電を制御するための充電
回路部１２３と、を有する。
充電回路部１２３は、整流回路部６００において整流された電源電圧をモニタし、バッテ
リー４０１の充電状況を管理するための充電機構制御回路部４１０と、アンテナ１１３か
ら受信した電力を交流から直流へ変換するための整流回路部６００と、アンテナ１１３か
ら受信した電力が大過剰であった場合、内部回路を保護するための充電用保護回路部１０
１ｂと、充電用保護回路部１０１ｂを動作させるかどうかを制御するための充電用保護回
路制御回路部１０２ｂ（充電用比較回路ともいう）と、を有する。
なお、アンテナ１１３と充電回路部１２３およびバッテリー４０１とは別に作製し、別の
工程にて接続してＲＦタグを形成することができる。より良くは、アンテナ１１３と充電
回路部１２３およびバッテリー４０１とが同じ工程で形成されることが好ましい。
本明細書においてバッテリーとは、充電することで連続使用時間を回復することができる
電池のことをいう。
バッテリーは、たとえば、リチウム電池、より好ましくはゲル状電解物質を用いるリチウ
ムポリマー電池やリチウムイオン電池のようなシート状に形成されたものが好ましい。シ
ート状に形成された電池を用いることで、小型化（薄型化）が可能である。もちろん、充
電可能な電池であればこれらに限定されるものではなく、ニッケル水素電池、ニカド電池
などの充電放電可能な電池であっても良いし、また、大容量のコンデンサなどを用いても
良い。
本発明の第６実施例に係る充電回路部の構成について図７を用いて説明する。
図７において、＋Ｖ２と記した端子はアンテナ１１３の＋端子に接続し、−Ｖ２と記した
端子はアンテナ１１３の−端子に接続されている。充電機構制御回路部４１０は、整流回
路部６００において整流された電源ＶＩＮ２が入力され、定電圧化した電源電圧ＶＤＤ２
と基準電圧Ｖ２＿ＢＩＡＳを出力する。定電圧化した電源電圧ＶＤＤ２はバッテリー４０
１へ供給される。基準電圧Ｖ２＿ＢＩＡＳは充電用保護回路制御回路部１０２ｂへ供給さ
れる。
整流回路部６００は、＋Ｖ２端子より入力された交流電源を直流電源へ変換（整流）し、
容量６０２を充電するためのダイオード６０１と、−Ｖ２端子より入力された交流電源を
直流電源へ変換（整流）し、容量６０４を充電するためのダイオード６０３と、ダイオー
ド６０１において整流された直流電源電圧を保持するための容量６０２と、＋Ｖ２端子よ
り入力された電波を検波し、ダイオード６０３において整流された電荷を保持するための
容量６０４と、を有する。
ダイオード６０１の出力端子は容量６０２に接続され、入力端子は容量６０４に接続され
ている。容量６０２の一端はダイオード６０１に接続され、他端は−Ｖ２端子に接続され
ている。ダイオード６０３の出力端子は容量６０４に接続され、入力端子は−Ｖ２端子に
接続されている。容量６０４の一端は＋Ｖ２端子に接続され、他端はダイオード６０３に
接続されている。本明細書において、整流回路部６００の出力端子をＶＩＮ３端子と呼ぶ
。
以下に充電用保護回路部１０１ｂおよび充電用保護回路制御回路部１０２ｂについて詳し
く説明する。
充電用保護回路制御回路部１０２ｂは、充電機構制御回路部４１０で生成された基準電圧
（Ｖ２＿ＢＩＡＳ）によって駆動するトランジスタ２０４と、位相補償容量２０５と、ノ
ードｐの電位を決定するためのダイオード２０７と、抵抗２０６と、ノードｐの電位が変
化を受け取って、ノードｑの電位を変化させるためのトランジスタ２０３と、を有する。
充電用保護回路部１０１ｂは、負荷２０１へ電流を流すかどうかを決定するためのトラン
ジスタ２０２と、トランジスタ２０２がオンしたときに電流が流れ、チップ本体１２０の
入力インピーダンスを変化させるための負荷２０１と、を有する。
負荷２０１は、充電用保護回路制御回路部１０２ｂの出力（ノードｑの電位）に基づいて
チップ本体１２０の入力インピーダンスの変化量を制御する。たとえば、容量素子や抵抗
やインダクタなどである。
抵抗２０６の一端はＶＩＮ３端子に接続されており、他端はダイオード２０７と直列に接
続されている。ダイオード２０７の一端は抵抗２０６に接続されており、他端は−Ｖ２端
子に接続されている。図７において抵抗２０６とダイオード２０７の接続点をノードｐと
する。トランジスタ２０３は、ゲート電極をノードｐに接続され、ソース電極をＶＩＮ２
端子に接続され、ドレイン電極をトランジスタ２０４と接続されている。トランジスタ２
０４は、ゲート電極を充電機構制御回路部４１０の基準電圧（Ｖ２＿ＢＩＡＳ）出力端子
に接続され、ソース電極を−Ｖ２端子に接続され、ドレイン電極をトランジスタ２０３と
接続されている。図７においてトランジスタ２０４とトランジスタ２０３の接続点をノー
ドｑとする。トランジスタ２０４のソース端子とドレイン端子の間には容量２０５が接続
されている。また、トランジスタ２０４のドレイン電極は、トランジスタ２０２のゲート
電極に接続されている。トランジスタ２０２は、ゲート電極をトランジスタ２０４のドレ
イン電極と接続され、ソース電極を−Ｖ２端子に接続され、ドレイン電極を負荷２０１と
接続されている。負荷２０１は、一端をトランジスタ２０２のドレイン電極と接続され、
他端を＋Ｖ２端子に接続されている。
図７において、ダイオード２０７を４つ直列接続する例を示したが、ダイオードの数はこ
れに限らず、通常動作時（充電用保護回路部１０１ｂを動作させたくないとき）にノード
ｐをトランジスタ２０３がオンしないような電位に保つことができれば良い。
なお、ダイオード２０７およびダイオード６０１、ダイオード６０３は、必ずしもダイオ
ード素子を用いる必要はなく、ＭＯＳトランジスタのゲート電極とドレイン電極を導通さ
せて用いても良い。
通信距離が適切であり、ＲＦタグが正常動作している場合、充電機構制御回路部４１０の
機能により、トランジスタ２０４のゲート電極に印加される電圧（Ｖ２＿ＢＩＡＳ）は一
定であり、トランジスタ２０４は定電流源として機能する。
また、ノードｐの電位がダイオード２０７のしきい値電圧より低い場合は、トランジスタ
２０３はオフであり、ノードｑの電位は−Ｖ２端子の電位よりトランジスタ２０４のしき
い値電圧分だけ高い電位のまま一定である。
トランジスタ２０４のドレイン電極はトランジスタ２０２のゲート電極に接続されており
、トランジスタ２０２はオフしている。よって、チップ本体１２０の入力インピーダンス
は変化せず、ＲＦタグ４００は通常動作する。
通信距離が極端に短く、ＲＦタグへ大電力が供給されてしまった場合、ノードｐの電位が
ダイオード２０７のしきい値電圧より高くなるとダイオード２０７に電流が流れるため、
ノードｐの電位は下がる。これにともない、トランジスタ２０３はオンする。
トランジスタ２０３がオンしてノードｑに電流が流れ込むと、ノードｑの電位はあがる。
ノードｑの電位がトランジスタ２０２のしきい値電圧以上になるとトランジスタ２０２が
オンして、負荷２０１に電流が流れる。
負荷２０１に電流が流れると、チップ本体１２０のインピーダンスが変化する。
アンテナ１１３側からみた充電回路部１２３の入力インピーダンスが変化するということ
は、アンテナ１１３と充電回路部１２３とのインピーダンス整合がずれるということを意
味する。言い換えれば、反射係数が大きくなるということである。
一般に、電力と供給する側の出力インピーダンスと電力を受け取る側の入力インピーダン
スの整合がずれると反射が起こり、電力の伝達効率が悪くなる。つまり、アンテナ１１３
が受け取った電力を充電回路部１２３へ効率良く伝達するためには、アンテナ１１３と充
電回路部１２３とのインピーダンス整合を合わせる必要がある。
本実施例においてもこの性質を利用する。通信距離が極端に短くＲＦタグに大電力が供給
されてしまった場合には、負荷２０１に電流を流して充電回路部１２３のインピーダンス
を変化させ、アンテナ１１３とのインピーダンス整合を意図的にずらす。このため、アン
テナ１１３が大電力を受け取ったとしても充電回路部１２３内部へはあまり伝達されない
ので、ＲＦタグの内部素子が劣化し、ＲＦタグ自体が破壊されたりすることなくバッテリ
ー４０１を充電することができる。
また、本実施例は、他の実施の形態及び実施例の技術的要素と組み合わせて実施すること
ができる。すなわち本発明を用いることで、ＲＦタグを構成するアンテナとチップ本体と
のインピーダンス整合を意図的にずらすことができる。そのため、ＲＦタグとリーダ／ラ
イタとの通信距離が極端に短い状況等においてＲＦタグが大電力を受信することによって
生じる不具合を防ぐことができ、ＲＦタグの信頼性の向上を図ることができる。すなわち
、ＲＦタグ内部の素子を劣化させたり、ＲＦタグ自体を破壊することなく、ＲＦタグを正
常に動作させることができる。
本発明の第７実施例について図８を用いて説明する。
本発明のＲＦタグ７００は、リーダ／ライタからの電力およびデータを受信するためのア
ンテナ１１２と、バッテリー４０１を充電するのに必要な電波を受信するためのアンテナ
１１３と、入力回路部１２１およびロジック回路部１２２および充電回路部１２３からな
るチップ本体１２０と、を有する。なお、アンテナ１１２は、チップ本体１２０とは別に
作製し、後工程にてアンテナとチップ本体を一体形成することができる。より良くは、ア
ンテナ１１２とチップ本体１２０は一体形成されることが好ましい。
ＲＦタグ７００の入力回路部１２１は、アンテナ１１２から受信した電力を交流から直流
へ変換するための整流回路部１０３と、安定した電圧を内部回路へ供給するための定電圧
電源回路部１０４と、アンテナ１１２から受信した電力が大過剰であった場合、内部回路
を保護するための保護回路部１０１と、保護回路部１０１を動作させるかどうかを制御す
るための保護回路制御回路部１０２と、内部回路へ供給するクロック信号を生成するため
のクロック生成回路部１０５と、アンテナ１１２から受信したデータをデジタル信号へ復
調するための復調回路部１０６と、符号化されたデータを変調するための変調回路部１１
１と、を有する。
また、ＲＦタグ７００のロジック回路部１２２は、復調回路部１０６で復調されたデータ
を解析する命令解析部と復調されたデータが正常に受信できたかどうかを判定するための
判定回路部１０７と、記憶装置（以下、メモリと記す）１０８と、メモリを制御するため
のコントローラ回路部１０９と、データを符号化するための符号化回路部１１０と、を有
する。
本実施例の入力回路部１２１には、前記第１実施例乃至第５実施例いずれの構成例におい
ても併用することができる。また、入力回路部１２１にて用いた保護回路部１０１および
保護回路制御回路部１０２は接続せず、以下に説明する充電回路部１２３のみを接続して
も良い。以下に、第１実施例の入力回路部１２１を用いた場合について図３を用いて説明
する。
図３において、＋Ｖと記した端子はアンテナ１１２の＋端子に接続し、−Ｖと記した端子
はアンテナ１１２の−端子に接続されている。変調回路部１１１は、符号化回路部１１０
において符号化された信号を入力され、負荷変調を行う。復調回路部１０６は、＋Ｖ端子
から入力された電波を復調し、復調後の信号を出力する。復調後の信号はロジック回路部
１２２内部の符号化回路へ接続されている。
定電圧電源回路部１０４は、整流回路部１０３において整流された電圧ＶＩＮと−Ｖ端子
の電圧が入力され、定電圧化した電源電圧ＶＤＤと基準電圧Ｖ＿ＢＩＡＳを出力する。Ｖ
ＤＤ端子はクロック生成回路部１０５やロジック回路部１２２へ接続され、各回路へ電源
を供給している。Ｖ＿ＢＩＡＳ端子は保護回路制御回路部１０２へ接続され、ノードｑの
電位を決定するための基準電圧となる。クロック生成回路部１０５は、電源電圧ＶＤＤと
−Ｖ端子の電圧が入力され、基準クロック信号を出力する。クロック生成回路部１０５の
出力端子はロジック回路部１２２へ接続されており、ロジック回路部１２２内部の各回路
へクロック信号を供給している。
整流回路部１０３は、＋Ｖ端子より入力された交流電源を直流電源へ変換（整流）し、容
量３０２を充電するためのダイオード３０１と、−Ｖ端子より入力された交流電源を直流
電源へ変換（整流）し、容量３０４を充電するためのダイオード３０３と、ダイオード３
０１において整流された直流電源電圧を保持するための容量３０２と、＋Ｖ端子より入力
された電波を検波し、ダイオード３０３において整流された電荷を保持するための容量３
０４と、を有する。また、ＲＦタグでは、リセット（非動作）時にチップ本体１２０内部
に蓄積された電荷を放電するための抵抗３０５を備えることが好ましい。
ダイオード３０１の出力端子は容量３０２に接続され、入力端子は容量３０４に接続され
ている。容量３０２の一端はダイオード３０１に接続され、他端は−Ｖ端子に接続されて
いる。ダイオード３０３の出力端子は容量３０４に接続され、入力端子は−Ｖ端子に接続
されている。容量３０４の一端は＋Ｖ端子に接続され、他端はダイオード３０３に接続さ
れている。本明細書において、整流回路部１０３の出力端子をＶＩＮ端子と呼ぶ。
また、ＲＦタグでは、リセット（非動作）時にチップ本体１２０内部に蓄積された電荷を
放電するための抵抗３０５を備える場合には、抵抗３０５の一端はＶＩＮ端子に接続され
、他端は−Ｖ端子に接続される。
以下に保護回路部１０１および保護回路制御回路部１０２について詳しく説明する。
保護回路制御回路部１０２は、定電圧電源回路部１０４で生成された基準電圧（Ｖ＿ＢＩ
ＡＳ）によって駆動されるトランジスタ２０４と、位相補償容量２０５と、ノードｐの電
位を決定するためのダイオード２０７と、抵抗２０６と、ノードｐの電位が変化を受け取
って、ノードｑの電位を変化させるためのトランジスタ２０３と、を有する。
保護回路部１０１は、負荷２０１へ電流を流すかどうかを決定するためのトランジスタ２
０２と、トランジスタ２０２がオンしたときに電流が流れ、チップ本体１２０の入力イン
ピーダンスを変化させるための負荷２０１と、を有する。
負荷２０１は、保護回路制御回路部１０２の出力（ノードｑの電位）に基づいてチップ本
体１２０の入力インピーダンスの変化量を制御する。たとえば、容量素子や抵抗やインダ
クタなどである。
抵抗２０６の一端はＶＩＮ端子に接続されており、他端はダイオード２０７と直列に接続
されている。ダイオード２０７の一端は抵抗２０６に接続されており、他端は−Ｖ端子に
接続されている。図３において抵抗２０６とダイオード２０７の接続点をノードｐとする
。トランジスタ２０３は、ゲート電極をノードｐに接続され、ソース電極をＶＩＮ端子に
接続され、ドレイン電極をトランジスタ２０４と接続されている。トランジスタ２０４は
、ゲート電極を定電圧電源回路部１０４の基準電圧（Ｖ＿ＢＩＡＳ）出力端子に接続され
、ソース電極を−Ｖ端子に接続され、ドレイン電極をトランジスタ２０３と接続されてい
る。図３においてトランジスタ２０４とトランジスタ２０３の接続点をノードｑとする。
トランジスタ２０４のソース端子とドレイン端子の間に容量２０５が接続されている。ま
た、トランジスタ２０４のドレイン電極は、トランジスタ２０２のゲート電極に接続され
ている。トランジスタ２０２は、ゲート電極をトランジスタ２０４のドレイン電極と接続
され、ソース電極を−Ｖ端子に接続され、ドレイン電極を負荷２０１と接続されている。
負荷２０１は、一端をトランジスタ２０２のドレイン電極と接続され、他端を＋Ｖ端子に
接続されている。
図３において、ダイオード２０７を４つ直列接続する例を示したが、ダイオードの数はこ
れに限らず、通常動作時（保護回路部１０１を動作させたくないとき）にノードｐをトラ
ンジスタ２０３がオンしないような電位に保つことができれば良い。
なお、ダイオード２０７およびダイオード３０１、ダイオード３０３は、必ずしもダイオ
ード素子を用いる必要はなく、ＭＯＳトランジスタのゲート電極とドレイン電極を導通さ
せて用いても良い。
また、本実施例の充電回路部１２３は前記第６実施例の構成を用いた場合について図７を
用いて説明する。
充電回路部１２３は、バッテリー４０１と、整流回路部６００において整流された電源電
圧をモニタし、バッテリー４０１の充電状況を管理するための充電機構制御回路部４１０
と、アンテナ１１３から受信した電力を交流から直流へ変換するための整流回路部６００
と、アンテナ１１３から受信した電力が大過剰であった場合、内部回路を保護するための
充電用保護回路部１０１ｂと、充電用保護回路部１０１ｂを動作させるかどうかを制御す
るための充電用保護回路制御回路部１０２ｂ（充電用比較回路ともいう）と、を有する。
本明細書においてバッテリーとは、充電することで連続使用時間を回復することができる
電池のことをいう。
バッテリーは、たとえば、リチウム電池、より好ましくはゲル状電解物質を用いるリチウ
ムポリマー電池やリチウムイオン電池のようなシート状に形成されたものが好ましい。シ
ート状に形成された電池を用いることで、小型化（薄型化）が可能である。もちろん、充
電可能な電池であればこれらに限定されるものではなく、ニッケル水素電池、ニカド電池
などの充電放電可能な電池であっても良いし、また、大容量のコンデンサなどを用いても
良い。
通信距離が適切であり、ＲＦタグが正常動作している場合、充電機構制御回路部４１０の
機能により、トランジスタ２０４のゲート電極に印加される電圧（Ｖ２＿ＢＩＡＳ）は一
定であり、トランジスタ２０４は定電流源として機能する。
また、ノードｐの電位がダイオード２０７のしきい値電圧より低い場合は、トランジスタ
２０３はオフであり、トランジスタ２０４のドレイン電圧は−Ｖ２端子と同電位のまま一
定である。
トランジスタ２０４のドレイン電極はトランジスタ２０２のゲート電極に接続されており
、トランジスタ２０２は常にオフしている。よって、負荷２０１に電流は流れずチップ本
体１２０の入力インピーダンスは変化しない。したがって、ＲＦタグ７００は通常動作す
る。
通信距離が極端に短く、ＲＦタグへ大電力が供給されてしまった場合、ノードｐの電位が
ダイオード２０７のしきい値電圧より高くなるとダイオード２０７に電流が流れるため、
ノードｐの電位は下がる。これにともない、トランジスタ２０３はオンする。
トランジスタ２０３がオンしてノードｑに電流が流れ込むと、ノードｑの電位はあがる。
ノードｑの電位がトランジスタ２０２のしきい値電圧以上になるとトランジスタ２０２が
オンして、負荷２０１に電流が流れる。
負荷２０１に電流が流れると、チップ本体１２０のインピーダンスは変化する。
チップ本体１２０の入力インピーダンスが変化するということは、アンテナ１１２および
アンテナ１１３とチップ本体１２０とのインピーダンス整合がずれるということを意味す
る。言い換えれば、反射係数が大きくなるということである。
一般に、電力と供給する側の出力インピーダンスと電力を受け取る側の入力インピーダン
スの整合がずれると電力の反射が起こり、電力の伝達効率が悪くなる。つまり、アンテナ
１１２およびアンテナ１１３が受け取った電力をチップ本体１２０へ効率良く伝達するた
めには、アンテナ１１２およびアンテナ１１３とチップ本体１２０とのインピーダンス整
合を合わせる必要がある。
本実施例においてもこの性質を利用する。通信距離が極端に短くＲＦタグに大電力が供給
されてしまった場合には、負荷２０１に電流を流してチップ本体１２０のインピーダンス
を変化させ、アンテナ１１２およびアンテナ１１３とのインピーダンス整合を意図的にず
らす。このため、アンテナ１１２およびアンテナ１１３が大電力を受け取ったとしてもチ
ップ本体１２０内部へはあまり伝達されないので、ＲＦタグの内部素子が劣化し、ＲＦタ
グ自体が破壊されたりすることなく動作させることができる。
また、本実施例を用いることで、通信距離が遠く、リーダ／ライタからの受信電波のみで
はＲＦタグの内部回路を動作させるのに必要な電力が得られない場合にも、バッテリーに
充電された電源を利用してリーダ／ライタとの通信をすることができる。
また、バッテリーの充電容量が充分大きければ、ＲＦタグ７００の記憶装置として、たと
えば、ＤＲＡＭ（Ｄｙｎａｍｉｃ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）やＳＲ
ＡＭ（Ｓｔａｔｉｃ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）などの揮発性メモリ
を搭載させることも可能になる。
また、本実施例ではアンテナ１１２およびアンテナ１１３を２種類使用している場合を示
した。２種類のアンテナをそれぞれ異なる共振周波数を持つように設計することで、リー
ダ／ライタとの通信時以外にバッテリーを充電することができるようになる。
また、本発明の第６実施例に係る入力回路部の変形例として、アンテナ１１２とアンテナ
１１３を同一のものとすることも可能である。
同一のアンテナをリーダ／ライタとの通信とバッテリー充電両方の用途で使用できるので
、ＲＦタグのサイズを小型化することができる。
また、本実施例は、他の実施の形態及び実施例の技術的要素と組み合わせて実施すること
ができる。すなわち本発明を用いることで、ＲＦタグを構成するアンテナとチップ本体と
のインピーダンス整合を意図的にずらすことができる。そのため、ＲＦタグとリーダ／ラ
イタとの通信距離が極端に短い状況等においてＲＦタグが大電力を受信することによって
生じる不具合を防ぐことができ、ＲＦタグの信頼性の向上を図ることができる。すなわち
、ＲＦタグ内部の素子を劣化させたり、ＲＦタグ自体を破壊することなく、ＲＦタグを正
常に動作させることができる。
本実施例ではＲＦタグを構成するアンテナ及びトランジスタの作製例について述べる。
なお、本明細書において述べる無線通信によりデータの交信を行うＲＦタグは、半導体特
性を利用することで機能しうる素子であるトランジスタ等を有する装置でもある。そのた
め、本明細書では、ＲＦタグを半導体装置と呼ぶこともある。
まず図１９に本発明のＲＦタグを構成する半導体素子のレイアウト図について示す。図１
９に示すレイアウト図は、図３に示した回路図における保護回路部１０１及び保護回路制
御回路部１０２に対応する箇所について示したものである。図１９には、一例として、抵
抗素子で構成された負荷２０１、トランジスタ２０２、トランジスタ２０３。トランジス
タ２０４、容量２０５、抵抗２０６、ダイオード２０７の各素子が配線によって接続され
たレイアウト図について示している。図１９に示す、トランジスタ２０２、トランジスタ
２０３、トランジスタ２０４の作製例について、以下、図１３乃至図１６を用いて詳細に
説明し、当該トランジスタ上にアンテナを設ける例について説明する。また、特に本実施
例で説明するトランジスタとしては、以下、絶縁基板上に形成された半導体膜によりトラ
ンジスタを作製する形態について説明する。
基板１６０１の一表面に剥離層１６０２を形成し、続けて下地となる絶縁膜１６０３お
よび非晶質半導体膜１６０４（例えば非晶質珪素を含む膜）を形成する（図１３（Ａ））
。剥離層１６０２、絶縁膜１６０３および非晶質半導体膜１６０４は、連続して形成する
ことができる。連続して形成することにより、大気に曝されないため不純物の混入を防ぐ
ことができる。
基板１６０１は、ガラス基板、石英基板、金属基板やステンレス基板、本工程の処理温
度に耐えうる耐熱性があるプラスチック基板等を用いるとよい。このような基板であれば
、その面積や形状に大きな制限はないため、例えば、１辺が１メートル以上であって、矩
形状のものを用いれば、生産性を格段に向上させることができる。このような利点は、円
形のシリコン基板を用いる場合と比較すると、大きな優位点である。従って、シリコン基
板と比較して集積回路部やアンテナを大きく形成した場合であっても、低コスト化を実現
することができる。
なお、本工程では、剥離層１６０２を基板１６０１の全面に設けているが、必要に応じ
て、基板１６０１の全面に剥離層を設けた後に、フォトリソグラフィ法により剥離層１６
０２を選択的に設けてもよい。また、基板１６０１に接するように剥離層１６０２を形成
しているが、必要に応じて、基板１６０１に接するように酸化珪素（ＳｉＯｘ）膜、酸化
窒化珪素（ＳｉＯｘＮｙ）（ｘ＞ｙ）膜、窒化珪素（ＳｉＮｘ）膜、窒化酸化珪素（Ｓｉ
ＮｘＯｙ）（ｘ＞ｙ）膜等の絶縁膜を形成し、当該絶縁膜に接するように剥離層１６０２
を形成してもよい。
剥離層１６０２は、金属膜や金属膜と金属酸化膜の積層構造等を用いることができる。
金属膜としては、タングステン（Ｗ）、モリブデン（Ｍｏ）、チタン（Ｔｉ）、タンタル
（Ｔａ）、ニオブ（Ｎｂ）、ニッケル（Ｎｉ）、コバルト（Ｃｏ）、ジルコニウム（Ｚｒ
）、亜鉛（Ｚｎ）、ルテニウム（Ｒｕ）、ロジウム（Ｒｈ）、パラジウム（Ｐｄ）、オス
ミウム（Ｏｓ）、イリジウム（Ｉｒ）から選択された元素または前記元素を主成分とする
合金材料若しくは化合物材料からなる膜を単層又は積層して形成する。また、これらの材
料は、スパッタリング法やプラズマＣＶＤ法等の各種ＣＶＤ法等を用いて形成することが
できる。金属膜と金属酸化膜の積層構造としては、上述した金属膜を形成した後に、酸素
雰囲気化またはＮ２Ｏ雰囲気下におけるプラズマ処理、酸素雰囲気化またはＮ２Ｏ雰囲気
下における加熱処理を行うことによって、金属膜表面に当該金属膜の酸化物または酸化窒
化物を設けることができる。また、金属膜を形成した後に、オゾン水等の酸化力の強い溶
液で表面を処理することにより、金属膜表面に当該金属膜の酸化物又は酸化窒化物を設け
ることができる。
絶縁膜１６０３は、スパッタリング法やプラズマＣＶＤ法等により、珪素の酸化物また
は珪素の窒化物を含む膜を、単層又は積層で形成する。下地となる絶縁膜が２層構造の場
合、例えば、１層目として窒化酸化珪素膜を形成し、２層目として酸化窒化珪素膜を形成
するとよい。下地となる絶縁膜が３層構造の場合、１層目の絶縁膜として酸化珪素膜を形
成し、２層目の絶縁膜として窒化酸化珪素膜を形成し、３層目の絶縁膜として酸化窒化珪
素膜を形成するとよい。または、１層目の絶縁膜として酸化窒化珪素膜を形成し、２層目
の絶縁膜として窒化酸化珪素膜を形成し、３層目の絶縁膜として酸化窒化珪素膜を形成す
るとよい。下地となる絶縁膜は、基板１６０１からの不純物の侵入を防止するブロッキン
グ膜として機能する。
半導体膜１６０４は、スパッタリング法、ＬＰＣＶＤ法、プラズマＣＶＤ法等により、
２５〜２００ｎｍ（好ましくは３０〜１５０ｎｍ）の厚さで形成する。半導体膜１６０４
としては、例えば、非晶質珪素膜を形成すればよい。
次に、非晶質の半導体膜１６０４にレーザー光を照射して結晶化を行う。なお、レーザ
ー光の照射と、ＲＴＡ又はファーネスアニール炉を用いる熱結晶化法、結晶化を助長する
金属元素を用いる熱結晶化法とを組み合わせた方法等により非晶質の半導体膜１６０４の
結晶化を行ってもよい。その後、得られた結晶質半導体膜を所望の形状にエッチングして
、半導体膜１６０４ａ〜１６０４ｄを形成し、当該半導体膜１６０４ａ〜１６０４ｄを覆
うようにゲート絶縁膜１６０５を形成する（図１３（Ｂ））。
半導体膜１６０４ａ〜１６０４ｄの作製工程の一例を以下に簡単に説明すると、まず、
プラズマＣＶＤ法を用いて、膜厚５０〜６０ｎｍの非晶質半導体膜（例えば、非晶質珪素
膜）を形成する。次に、結晶化を助長する金属元素であるニッケルを含む溶液を非晶質半
導体膜上に保持させた後、非晶質半導体膜に脱水素化の処理（５００℃、１時間）と、熱
結晶化の処理（５５０℃、４時間）を行って結晶質半導体膜を形成する。その後、レーザ
ー発振器からレーザー光を照射し、フォトリソグラフィ法を用いることよって半導体膜１
６０４ａ〜１６０４ｄを形成する。なお、結晶化を助長する金属元素を用いる熱結晶化を
行わずに、レーザー光の照射だけで非晶質半導体膜の結晶化を行ってもよい。
レーザー発振器としては、連続発振型のレーザービーム（ＣＷレーザービーム）やパル
ス発振型のレーザービーム（パルスレーザービーム）を用いることができる。ここで用い
ることができるレーザービームは、Ａｒレーザー、Ｋｒレーザー、エキシマレーザーなど
の気体レーザー、単結晶のＹＡＧ、ＹＶＯ４、フォルステライト（Ｍｇ２ＳｉＯ４）、Ｙ
ＡｌＯ３、ＧｄＶＯ４、若しくは多結晶（セラミック）のＹＡＧ、Ｙ２Ｏ３、ＹＶＯ４、
ＹＡｌＯ３、ＧｄＶＯ４に、ドーパントとしてＮｄ、Ｙｂ、Ｃｒ、Ｔｉ、Ｈｏ、Ｅｒ、Ｔ
ｍ、Ｔａのうち１種または複数種添加されているものを媒質とするレーザー、ガラスレー
ザー、ルビーレーザー、アレキサンドライトレーザー、Ｔｉ：サファイアレーザー、銅蒸
気レーザーまたは金蒸気レーザーのうち一種または複数種から発振されるものを用いるこ
とができる。このようなレーザービームの基本波、及びこれらの基本波の第２高調波から
第４高調波のレーザービームを照射することで、大粒径の結晶を得ることができる。例え
ば、Ｎｄ：ＹＶＯ４レーザー（基本波１０６４ｎｍ）の第２高調波（５３２ｎｍ）や第３
高調波（３５５ｎｍ）を用いることができる。このときレーザーのパワー密度は０．０１
〜１００ＭＷ／ｃｍ２程度（好ましくは０．１〜１０ＭＷ／ｃｍ２）が必要である。そし
て、走査速度を１０〜２０００ｃｍ／ｓｅｃ程度として照射する。なお、単結晶のＹＡＧ
、ＹＶＯ４、フォルステライト（Ｍｇ２ＳｉＯ４）、ＹＡｌＯ３、ＧｄＶＯ４、若しくは
多結晶（セラミック）のＹＡＧ、Ｙ２Ｏ３、ＹＶＯ４、ＹＡｌＯ３、ＧｄＶＯ４に、ドー
パントとしてＮｄ、Ｙｂ、Ｃｒ、Ｔｉ、Ｈｏ、Ｅｒ、Ｔｍ、Ｔａのうち１種または複数種
添加されているものを媒質とするレーザー、Ａｒイオンレーザー、またはＴｉ：サファイ
アレーザーは、連続発振をさせることが可能であり、Ｑスイッチ動作やモード同期などを
行うことによって１０ＭＨｚ以上の発振周波数でパルス発振をさせることも可能である。
１０ＭＨｚ以上の発振周波数でレーザービームを発振させると、半導体膜がレーザーによ
って溶融してから固化するまでの間に、次のパルスが半導体膜に照射される。従って、発
振周波数が低いパルスレーザーを用いる場合と異なり、半導体膜中において固液界面を連
続的に移動させることができるため、走査方向に向かって連続的に成長した結晶粒を得る
ことができる。
次に、半導体膜１６０４ａ〜半導体膜１６０４ｄを覆うゲート絶縁膜１６０５を形成す
る。ゲート絶縁膜１６０５は、ＣＶＤ法やスパッタリング法等により、珪素の酸化物又は
珪素の窒化物を含む膜を、単層又は積層して形成する。具体的には、酸化珪素膜、酸化窒
化珪素膜、窒化酸化珪素膜を、単層又は積層して形成する。
また、ゲート絶縁膜１６０５は、非晶質の半導体膜１６０４ａ〜半導体膜１６０４ｄに
対し高密度プラズマ処理を行い、表面を酸化又は窒化することで形成しても良い。例えば
、Ｈｅ、Ａｒ、Ｋｒ、Ｘｅなどの希ガスと、酸素、酸化窒素（ＮＯ２）、アンモニア、窒
素、水素などの混合ガスを導入したプラズマ処理で形成する。この場合のプラズマの励起
は、マイクロ波の導入により行うと、低電子温度で高密度のプラズマを生成することがで
きる。この高密度プラズマで生成された酸素ラジカル（ＯＨラジカルを含む場合もある）
や窒素ラジカル（ＮＨラジカルを含む場合もある）によって、半導体膜の表面を酸化又は
窒化することができる。
このような高密度プラズマを用いた処理により、１〜２０ｎｍ、代表的には５〜１０ｎ
ｍの絶縁膜が半導体膜に形成される。この場合の反応は、固相反応であるため、当該絶縁
膜と半導体膜との界面準位密度はきわめて低くすることができる。このような、高密度プ
ラズマ処理は、半導体膜（結晶性シリコン、或いは多結晶シリコン）を直接酸化（若しく
は窒化）するため、形成される絶縁膜の厚さは理想的には、ばらつきをきわめて小さくす
ることができる。加えて、結晶性シリコンの結晶粒界でも酸化が強くされることがないた
め、非常に好ましい状態となる。すなわち、ここで示す高密度プラズマ処理で半導体膜の
表面を固相酸化することにより、結晶粒界において異常に酸化反応をさせることなく、均
一性が良く、界面準位密度が低い絶縁膜を形成することができる。
ゲート絶縁膜１６０５は、高密度プラズマ処理によって形成される絶縁膜のみを用いて
も良いし、それに加えてプラズマや熱反応を利用したＣＶＤ法で酸化シリコン、酸窒化シ
リコン、窒化シリコンなどの絶縁膜を堆積し、積層させても良い。いずれにしても、高密
度プラズマで形成した絶縁膜をゲート絶縁膜の一部又は全部に含んで形成されるトランジ
スタは、特性のばらつきを小さくすることができる。
また、半導体膜に対し、連続発振レーザー光若しくは１０ＭＨｚ以上の周波数で発振す
るレーザー光を照射しながら一方向に走査して結晶化させて得られた半導体膜１６０４ａ
〜１６０４ｄは、そのレーザー光の走査方向に結晶が成長する特性がある。その走査方向
をチャネル長方向（チャネル形成領域が形成されたときにキャリアが流れる方向）に合わ
せてトランジスタを配置し、上記ゲート絶縁膜を組み合わせることで、特性ばらつきが小
さく、しかも電界効果移動度が高い薄膜トランジスタ（ＴＦＴ）を得ることができる。
次に、ゲート絶縁膜１６０５上に、第１の導電膜と第２の導電膜とを積層して形成する
。ここでは、第１の導電膜は、プラズマＣＶＤ法やスパッタ法等により、２０〜１００ｎ
ｍの厚さで形成する。第２の導電膜は、１００〜４００ｎｍの厚さで形成する。第１の導
電膜と第２の導電膜は、タンタル（Ｔａ）、タングステン（Ｗ）、チタン（Ｔｉ）、モリ
ブデン（Ｍｏ）、アルミニウム（Ａｌ）、銅（Ｃｕ）、クロム（Ｃｒ）、ニオブ（Ｎｂ）
等から選択された元素又はこれらの元素を主成分とする合金材料若しくは化合物材料で形
成する。または、リン等の不純物元素をドーピングした多結晶珪素に代表される半導体材
料により形成する。第１の導電膜と第２の導電膜の組み合わせの例を挙げると、窒化タン
タル膜とタングステン膜、窒化タングステン膜とタングステン膜、窒化モリブデン膜とモ
リブデン膜等が挙げられる。タングステンや窒化タンタルは、耐熱性が高いため、第１の
導電膜と第２の導電膜を形成した後に、熱活性化を目的とした加熱処理を行うことができ
る。また、２層構造ではなく、３層構造の場合は、モリブデン膜とアルミニウム膜とモリ
ブデン膜の積層構造を採用するとよい。
次に、フォトリソグラフィ法を用いてレジストからなるマスクを形成し、ゲート電極と
ゲート配線を形成するためのエッチング処理を行って、半導体膜１６０４ａ〜１６０４ｄ
の上方にゲート電極１６０７を形成する。
次に、フォトリソグラフィ法により、レジストからなるマスクを形成して、半導体膜１
６０４ａ〜１６０４ｄに、イオンドープ法またはイオン注入法により、ｎ型を付与する不
純物元素を低濃度に添加する。ｎ型を付与する不純物元素は、１５族に属する元素を用い
れば良く、例えばリン（Ｐ）、砒素（Ａｓ）を用いる。
次に、ゲート絶縁膜１６０５とゲート電極１６０７を覆うように、絶縁膜を形成する。
絶縁膜は、プラズマＣＶＤ法やスパッタ法等により、珪素、珪素の酸化物又は珪素の窒化
物の無機材料を含む膜や、有機樹脂などの有機材料を含む膜を、単層又は積層して形成す
る。次に、絶縁膜を、垂直方向を主体とした異方性エッチングにより選択的にエッチング
して、ゲート電極１６０７の側面に接する絶縁膜１６０８（サイドウォールともよばれる
）を形成する。絶縁膜１６０８は、後にＬＤＤ（Ｌｉｇｈｔｌｙ Ｄｏｐｅｄ ｄｒａｉ
ｎ）領域を形成する際のドーピング用のマスクとして用いる。
次に、フォトリソグラフィ法により形成したレジストからなるマスクと、ゲート電極１
６０７および絶縁膜１６０８をマスクとして用いて、半導体膜１６０４ａ〜１６０４ｄに
ｎ型を付与する不純物元素を添加して、チャネル形成領域１６０６ａと、第１の不純物領
域１６０６ｂと、第２の不純物領域１６０６ｃを形成する（図１３（Ｃ））。第１の不純
物領域１６０６ｂは薄膜トランジスタのソース領域又はドレイン領域として機能し、第２
の不純物領域１６０６ｃはＬＤＤ領域として機能する。第２の不純物領域１６０６ｃが含
む不純物元素の濃度は、第１の不純物領域１６０６ｂが含む不純物元素の濃度よりも低い
。
続いて、ゲート電極１６０７、絶縁膜１６０８等を覆うように、絶縁膜を単層または積
層して形成し、当該絶縁膜上に薄膜トランジスタのソース電極又はドレイン電極として機
能する導電膜１６３１を形成する（図１３（Ｄ））。
絶縁膜は、ＣＶＤ法、スパッタリング法、ＳＯＧ法、液滴吐出法、スクリーン印刷法等
により、珪素の酸化物や珪素の窒化物等の無機材料、ポリイミド、ポリアミド、ベンゾシ
クロブテン、アクリル、エポキシ等の有機材料やシロキサン材料等により、単層または積
層で形成する。ここでは、絶縁膜を２層で設けた例を示しており、１層目の絶縁膜１６０
９として窒化酸化珪素膜で形成し、２層目の絶縁膜１６１０として酸化窒化珪素膜で形成
することができる。
なお、絶縁膜１６０９、１６１０を形成する前、または絶縁膜１６０９、１６１０のう
ちの一方又は両方を形成した後に、半導体膜１６０４ａ〜１６０４ｄの結晶性の回復や半
導体膜に添加された不純物元素の活性化、半導体膜の水素化を目的とした加熱処理を行う
とよい。加熱処理には、熱アニール、レーザーアニール法またはＲＴＡ法などを適用する
とよい。
導電膜１６３１は、フォトリソグラフィ法により絶縁膜１６０９、１６１０等をエッチ
ングして、第１の不純物領域１６０６ｂを露出させるコンタクトホールを形成した後、コ
ンタクトホールを充填するように導電膜を形成し、当該導電膜を選択的にエッチングして
形成する。なお、導電膜を形成する前に、コンタクトホールにおいて露出した半導体膜１
６０４ａ〜１６０４ｄの表面にシリサイドを形成してもよい。
また、導電膜１６３１は、ＣＶＤ法やスパッタリング法等により、アルミニウム（Ａｌ
）、タングステン（Ｗ）、チタン（Ｔｉ）、タンタル（Ｔａ）、モリブデン（Ｍｏ）、ニ
ッケル（Ｎｉ）、白金（Ｐｔ）、銅（Ｃｕ）、金（Ａｕ）、銀（Ａｇ）、マンガン（Ｍｎ
）、ネオジウム（Ｎｄ）、炭素（Ｃ）、シリコン（Ｓｉ）から選択された元素、又はこれ
らの元素を主成分とする合金材料若しくは化合物材料で、単層又は積層で形成する。アル
ミニウムを主成分とする合金材料とは、例えば、アルミニウムを主成分としニッケルを含
む材料、又は、アルミニウムを主成分とし、ニッケルと、炭素と珪素の一方又は両方とを
含む合金材料に相当する。導電膜１６３１は、例えば、バリア膜とアルミニウムシリコン
膜とバリア膜の積層構造、バリア膜とアルミニウムシリコン膜と窒化チタン膜とバリア膜
の積層構造を採用するとよい。なお、バリア膜とは、チタン、チタンの窒化物、モリブデ
ン、又はモリブデンの窒化物からなる薄膜に相当する。アルミニウムやアルミニウムシリ
コンは抵抗値が低く、安価であるため、導電膜１６３１を形成する材料として最適である
。また、上層と下層のバリア層を設けると、アルミニウムやアルミニウムシリコンのヒロ
ックの発生を防止することができる。また、還元性の高い元素であるチタンからなるバリ
ア膜を形成すると、結晶質半導体膜上に薄い自然酸化膜ができていたとしても、この自然
酸化膜を還元し、結晶質半導体膜と良好なコンタクトをとることができる。
次に、導電膜１６３１を覆うように、絶縁膜１６１１を形成する（図１４（Ａ））。絶
縁膜１６１１は、ＣＶＤ法、スパッタリング法、ＳＯＧ法、液滴吐出法またはスクリーン
印刷法等を用いて、無機材料又は有機材料により、単層又は積層で形成する。また、絶縁
膜１６１１は、好適には、０．７５μｍ〜３μｍの厚さで形成する。
次に、絶縁膜１６１１の表面にアンテナとして機能する導電膜１６１２を選択的に形成
する（図１４（Ｂ））。
導電膜１６１２は、フォトリソグラフィ法により絶縁膜１６１１をエッチングして、導
電膜１６３１を露出させるコンタクトホールを形成した後、コンタクトホールを充填する
ように導電膜を形成し、当該導電膜を選択的にエッチングして形成する。
また導電膜１６１２は、ＣＶＤ法、スパッタリング法、スクリーン印刷やグラビア印刷
等の印刷法、メッキ処理等を用いて、導電性材料により形成すればよい。導電性材料は、
アルミニウム（Ａｌ）、チタン（Ｔｉ）、銀（Ａｇ）、銅（Ｃｕ）、金（Ａｕ）、白金（
Ｐｔ）ニッケル（Ｎｉ）、パラジウム（Ｐｄ）、タンタル（Ｔａ）、モリブデン（Ｍｏ）
から選択された元素、又はこれらの元素を主成分とする合金材料若しくは化合物材料で、
単層構造又は積層構造で形成する。
例えば、スクリーン印刷法を用いてアンテナとして機能する導電膜１６１２を形成する
場合には、粒径が数ｎｍから数十μｍの導電体粒子を有機樹脂に溶解または分散させた導
電性のペーストを選択的に印刷することによって設けることができる。導電体粒子として
は、銀（Ａｇ）、金（Ａｕ）、銅（Ｃｕ）、ニッケル（Ｎｉ）、白金（Ｐｔ）、パラジウ
ム（Ｐｄ）、タンタル（Ｔａ）、モリブデン（Ｍｏ）およびチタン（Ｔｉ）等のいずれか
一つ以上の金属粒子やハロゲン化銀の微粒子、または分散性ナノ粒子を用いることができ
る。スクリーン印刷法を用いて形成することにより、工程の簡略化が可能となり低コスト
化を図ることができる。
次に、アンテナとして機能する導電膜１６１２を覆うように絶縁膜１６１３を形成する
（図１５（Ａ））。
絶縁膜１６１３は、ＣＶＤ法、スパッタリング法、ＳＯＧ法、液滴吐出法、スクリーン
印刷法等により、シリコンの酸化物やシリコンの窒化物等の無機材料（例えば、酸化珪素
膜、酸化窒化珪素膜、窒化珪素膜、窒化酸化珪素膜等）、ポリイミド、ポリアミド、ベン
ゾシクロブテン、アクリル、エポキシ等の有機材料やシロキサン材料等により、単層また
は積層で形成する。
次に、薄膜トランジスタ１６３０ａ〜１６３０ｄやアンテナとして機能する導電膜１６
１２を含む素子形成層を基板１６０１から剥離する。
まず、レーザー光を照射することにより開口部１６１８を形成する（図１５（Ｂ））。
続いて、素子形成層の一方の面（ここでは、絶縁膜１６１３の表面）を第１のシート材１
６２０に貼り合わせた後、物理的な力を用いて基板１６０１から素子形成層を剥離する（
図１６（Ａ））。第１のシート材１６２０としては、ホットメルトフィルム等を用いるこ
とができる。また、後に第１のシート材１６２０を剥離する場合には、熱を加えることに
より粘着力が弱まる熱剥離テープを用いることができる。
なお、剥離する際に水やオゾン水等の水溶液で剥離する面を濡らしながら行うことによ
って、薄膜トランジスタ１６３０ａ〜薄膜トランジスタ１６３０ｄ等の素子が静電気等に
よって破壊されることを防止できる。また、素子形成層が剥離された基板１６０１を再利
用することによって、低コスト化を実現することができる。
次に、素子形成層の他方の面（基板１６０１から剥離により露出した面）に、第２のシ
ート材１６２１を設ける（図１６（Ｂ））。第２のシート材１６２１は、ホットメルトフ
ィルム等を用い、加熱処理と加圧処理の一方又は両方を行うことにより素子形成層の他方
の面に貼り合わせることができる。また、第１のシート材１６２０として熱剥離テープを
用いた場合には、第２のシート材１６２１を貼り合わせる際に加えた熱を利用して剥離す
ることができる。
次に、第２のシート材１６２１上に設けられた素子形成層をダイシング、スクライビン
グ又はレーザーカット法等により選択的に分断することによって、複数のＲＦタグを得る
ことができる。第２のシート材１６２１として、プラスチック等の可撓性を有する基板を
用いることによって可撓性を有するＲＦタグを作製することができる。
なお、本実施例では、基板１６０１上に薄膜トランジスタやアンテナ等の素子を形成し
た後、当該基板１６０１から剥離することによって可撓性を有するＲＦタグを作製する場
合について示したが、これに限られない。例えば、基板１６０１上に剥離層１６０２を設
けずに図１３（Ａ）（Ｂ）、図１４（Ａ）（Ｂ）、図１５（Ａ）の工程を適用することに
より、基板１６０１上に薄膜トランジスタやアンテナ等の素子が設けられたＲＦタグを作
製することができる。
なお本実施例では、アンテナとトランジスタと同じ基板上に形成する例について説明し
たが、この構成に限定されない。トランジスタを形成した後、別途形成したアンテナを、
集積回路と電気的に接続するようにしても良い。この場合、アンテナと集積回路との電気
的な接続は、異方導電性フィルム（ＡＣＦ（Ａｎｉｓｏｔｒｏｐｉｃ Ｃｏｎｄｕｃｔｉ
ｖｅ Ｆｉｌｍ））や異方導電性ペースト（ＡＣＰ（Ａｎｉｓｏｔｒｏｐｉｃ Ｃｏｎｄ
ｕｃｔｉｖｅ Ｐａｓｔｅ））等で圧着させることにより電気的に接続することが出来る
。また、他にも、銀ペースト、銅ペーストまたはカーボンペースト等の導電性接着剤や半
田接合等を用いて接続を行うことも可能である。
また、本実施例は、他の実施の形態及び実施例の技術的要素と組み合わせて実施すること
ができる。すなわち本発明を用いることで、ＲＦタグを構成するアンテナとチップ本体と
のインピーダンス整合を意図的にずらすことができる。そのため、ＲＦタグとリーダ／ラ
イタとの通信距離が極端に短い状況等においてＲＦタグが大電力を受信することによって
生じる不具合を防ぐことができ、ＲＦタグの信頼性の向上を図ることができる。すなわち
、ＲＦタグ内部の素子を劣化させたり、ＲＦタグ自体を破壊することなく、ＲＦタグを正
常に動作させることができる。
本実施例では、単結晶シリコン基板を用いてＲＦタグを構成するトランジスタを作製する
例について図１７、図１８を用いて説明する。
まず、図１７（Ａ）を用いて、トランジスタの作製工程について説明する。単結晶シリ
コンからなるシリコン基板１９０１を用意する。そして、ｎ型の導電性が付与されたシリ
コン基板の主面（素子形成面または回路形成面）の素子形成領域にｐ型ウェル１９０２を
選択的に形成する。また、シリコン基板の裏面を研磨する等の手法によって薄くすること
も可能である。予め、シリコン基板を薄膜化することによって、軽量で薄型なＲＦタグを
作製することができる。
次いで、第１の素子形成領域と第２の素子形成領域とを区画するための素子分離領域と
なるフィールド酸化膜１９０３を形成する。フィールド酸化膜１９０３は厚い熱酸化膜で
あり、公知のＬＯＣＯＳ法を用いて形成すればよい。なお、素子分離法は、ＬＯＣＯＳ法
に限定されず、例えば素子分離領域はトレンチ分離法を用いてトレンチ構造を有していて
もよいし、ＬＯＣＯＳ構造とトレンチ構造の組み合わせであってもよい。
次いで、シリコン基板の表面を、例えば熱酸化させることによってゲート絶縁膜１９０
４を形成する。ゲート絶縁膜１９０４は、ＣＶＤ法を用いて形成してもよく、酸化窒化珪
素膜や酸化珪素膜や窒化珪素膜やそれらの積層膜を用いることができる。
次いで、ポリシリコン層１９０５ａとシリサイド層１９０５ｂとの積層膜を全面に形成
し、リソグラフィ技術およびドライエッチング技術に基づき積層膜を形成することによっ
てゲート絶縁膜上にポリサイド構造を有するゲート電極１９０５を形成する。ポリシリコ
ン層１９０５ａは低抵抗化するために予め、１０２１／ｃｍ３程度の濃度でリン（Ｐ）を
ドープしておいても良いし、ポリシリコン層を形成した後で濃いｎ型不純物を拡散させて
も良い。また、シリサイド層１９０５ｂを形成する材料はモリブデンシリサイド、タング
ステンシリサイド、タンタルシリサイド、チタンシリサイドなどを適用することが可能で
あり、公知の方法に従い形成すれば良い。
なおゲート電極の側壁にサイドウォールを形成してもよい。例えば、酸化珪素からなる
絶縁材料層を全面にＣＶＤ法にて堆積させ、かかる絶縁材料層をエッチバックすることに
よってサイドウォールを形成すればよい。エッチバックの際に自己整合的にゲート絶縁膜
を選択的に除去してもよい。
次いで、ソース領域およびドレイン領域を形成するために、露出したシリコン基板にイ
オン注入を行う。ｐチャネル型トランジスタを形成すべき素子形成領域をレジスト材料で
被覆し、ｎ型不純物であるヒ素（Ａｓ）やリン（Ｐ）をシリコン基板に注入してソース領
域１９１３及びドレイン領域１９１４を形成する。また、ｎチャネル型トランジスタを形
成すべき素子形成領域をレジスト材料で被覆し、ｐ型不純物であるボロン（Ｂ）をシリコ
ン基板に注入してソース領域１９１５及びドレイン領域１９１６を形成する。
次いで、イオン注入された不純物の活性化および、イオン注入によって発生したシリコ
ン基板における結晶欠陥を回復するために、活性化処理を行う。
そして、活性化後に層間絶縁膜や、ソース電極またはドレイン電極となるメタル配線等
を形成する。層間絶縁膜１９１７は、プラズマＣＶＤ法や減圧ＣＶＤ法を用いて酸化シリ
コン膜や酸化窒化シリコン膜などを形成する。なお、さらにその上にリンシリケートガラ
ス（ＰＳＧ）、あるいはボロンシリケートガラス（ＢＳＧ）、もしくはリンボロンシリケ
ートガラス（ＰＢＳＧ）の層間絶縁膜が形成してもよい。
メタル電極１９１９、メタル電極１９２１、メタル電極１９２０、メタル電極１９２２
は、層間絶縁膜１９１７にそれぞれのトランジスタのソース領域及びドレイン領域に達す
るコンタクトホールを形成した後に形成するもので、低抵抗材料として通常良く用いられ
るアルミニウムを用いると良い。また、アルミニウムとチタンの積層構造としても良い。
なお、コンタクト穴は、電子線直接描画技術によって形成してもよい。電子線直接描画
は、ポジ型の電子線描画用レジストを層間絶縁膜１９１７上の全面に形成し、電子線が照
射された部分を現像液によって溶解させる。そして、コンタクト穴が形成される箇所のレ
ジストに穴が空き、レジストをマスクとしてドライエッチングを行なうことにより、所定
の位置の層間絶縁膜１９１７がエッチングされてコンタクト穴を形成することができる。
以上のようにして、ｐチャネル型トランジスタ１９５１、ｎチャネル型トランジスタ１９
５２を、単結晶基板を用いて作製することが出来る（図１７（Ａ））。
次に図１７（Ｂ）に示すように層間膜１９２４を形成する。そして層間膜１９２４をエ
ッチングしコンタクトホールを形成し、メタル電極１９２２の一部を露出させる。層間膜
１９２４は樹脂には限定せず、ＣＶＤ酸化膜など他の膜であっても良いが、平坦性の観点
から樹脂であることが望ましい。また、感光性樹脂を用いて、エッチングを用いずにコン
タクトホールを形成しても良い。次に層間膜１９２４上に、コンタクトホールを介してメ
タル電極１９２２と接する配線１９２５を形成する。
次にアンテナとして機能する導電膜１９２６を、配線１９２５と接するように形成する
。導電膜１９２６は、銀（Ａｇ）、金（Ａｕ）、銅（Ｃｕ）、パラジウム（Ｐｄ）、クロ
ム（Ｃｒ）、白金（Ｐｔ）、モリブデン（Ｍｏ）、チタン（Ｔｉ）、タンタル（Ｔａ）、
タングステン（Ｗ）、アルミニウム（Ａｌ）、鉄（Ｆｅ）、コバルト（Ｃｏ）、亜鉛（Ｚ
ｎ）、錫（Ｓｎ）、ニッケル（Ｎｉ）などの金属を用いて形成することが出来る。導電膜
１９２６は、上記金属で形成された膜の他に、上記金属を主成分とする合金で形成された
膜、或いは上記金属を含む化合物を用いて形成された膜を用いても良い。導電膜１９２６
は、上述した膜を単層で用いても良いし、上述した複数の膜を積層して用いても良い。
導電膜１９２６は、ＣＶＤ法、スパッタリング法、スクリーン印刷やグラビア印刷等の
印刷法、液滴吐出法、ディスペンサ法、めっき法、フォトリソグラフィ法、蒸着法等を用
いて形成することが出来る。
なお本実施例では、アンテナをトランジスタ上に形成する例について説明したが、この
構成に限定されない。トランジスタを形成した後、別途形成したアンテナを、集積回路と
電気的に接続するようにしても良い。この場合、アンテナと集積回路との電気的な接続は
、異方導電性フィルム（ＡＣＦ（Ａｎｉｓｏｔｒｏｐｉｃ Ｃｏｎｄｕｃｔｉｖｅ Ｆｉ
ｌｍ））や異方導電性ペースト（ＡＣＰ（Ａｎｉｓｏｔｒｏｐｉｃ Ｃｏｎｄｕｃｔｉｖ
ｅ Ｐａｓｔｅ））等で圧着させることにより電気的に接続することが出来る。また、他
にも、銀ペースト、銅ペーストまたはカーボンペースト等の導電性接着剤や半田接合等を
用いて接続を行うことも可能である。
次に図１８に示すように、アンテナとして機能する導電膜１９２６を覆うように保護膜
１９２７を形成する。保護膜１９２７は、窒化シリコン膜、または酸化シリコン膜、ある
いは窒化酸化シリコン膜で形成されている。また、窒化シリコン膜等の代わりに有機樹脂
膜、若しくは保護膜の上に有機樹脂膜を積層してもよい。有機樹脂材料として、ポリイミ
ド、ポリアミド、アクリル、ベンゾシクロブテン（ＢＣＢ）などを用いることができる。
有機樹脂膜を用いる利点は、膜の形成方法が簡単である点や、比誘電率が低いので寄生容
量を低減できる点、平坦化するのに適している点などがある。勿論、上述した以外の有機
樹脂膜を用いても良い。
そして、図１８に示すように、フィルム１９２８によって覆い、ＲＦタグを完成させるこ
とができる。フィルム１９２８の表面には、水分や酸素等の侵入を防ぐために、保護膜を
形成しても良い。保護膜は、珪素を有する酸化物、又は珪素を有する窒化物によって形成
することができる。また、フィルムにはＲＦタグのブースターアンテナとなるパターンが
形成されていてもよい。
このように単結晶基板を用いて形成されたＲＦタグは、軽量でより小型化された製品を提
供することができる。
また、本実施例は、他の実施の形態及び実施例の技術的要素と組み合わせて実施すること
ができる。すなわち本発明を用いることで、ＲＦタグを構成するアンテナとチップ本体と
のインピーダンス整合を意図的にずらすことができる。そのため、ＲＦタグとリーダ／ラ
イタとの通信距離が極端に短い状況等においてＲＦタグが大電力を受信することによって
生じる不具合を防ぐことができ、ＲＦタグの信頼性の向上を図ることができる。すなわち
、ＲＦタグ内部の素子を劣化させたり、ＲＦタグ自体を破壊することなく、ＲＦタグを正
常に動作させることができる。
本実施例では、本発明の無線通信によりデータの交信を行うＲＦタグ及びそれを用いた
通信システムの用途について説明する。本発明のＲＦタグは、例えば、紙幣、硬貨、有価
証券、無記名債券類、証書類（運転免許証や住民票等）、包装用容器類（包装紙やボトル
等）、ＤＶＤ（Ｄｉｇｉｔａｌ Ｖｅｒｓａｔｉｌｅ Ｄｉｓｃ）ソフトやＣＤ（コンパ
クトディスク）に設けて使用することができる。また、ビデオテープ等の記録媒体、車や
バイクや自転車等の乗物類、鞄や眼鏡等の身の回り品、食品類、衣類、生活用品類、電子
機器等に設けて使用することができる。電子機器とは、液晶表示装置、ＥＬ（エレクトロ
ルミネッセンス）表示装置、テレビジョン装置（単にテレビまたはテレビ受像器とも呼ぶ
）および携帯電話機等を指す。
本発明のＲＦタグは、物品の表面に貼り付けたり、物品に埋め込んだりして物品に固定
することができる。例えば、本なら紙に埋め込んだり、有機樹脂からなるパッケージなら
当該有機樹脂に埋め込んだりするとよい。紙幣、硬貨、有価証券類、無記名債券類、証書
類等にＲＦタグを設けることにより、偽造を防止することができる。また、包装用容器類
、記録媒体、身の回り品、食品類、衣類、生活用品類、電子機器等にＲＦタグを設けるこ
とにより、検品システムやレンタル店のシステムなどの効率化を図ることができる。また
乗物類にＲＦタグを設けることにより、偽造や盗難を防止することができる。また、動物
等の生き物に埋め込むことによって、個々の生き物の識別を容易に行うことができる。例
えば、家畜等の生き物に無線タグを埋め込むことによって、生まれた年や性別または種類
等を容易に識別することが可能となる。
以上のように、本発明のＲＦタグは物品（生き物を含む）であればどのようなものにで
も設けて使用することができる。
次に、ＲＦタグを用いたシステムの一形態について、図１２（Ａ）を用いて説明する。
表示部９５２１を含む端末９５２０には、アンテナ及び当該アンテナに接続されたリーダ
／ライタが設けられている。物品Ａ９５３２には本発明のＲＦタグ９５３１が設けられ、
物品Ｂ９５２２には本発明のＲＦタグ９５２３が設けられている。図１２（Ａ）では、物
品Ａや物品Ｂの一例として内服薬を示した。物品Ａ９５３２が含むＲＦタグ９５３１に端
末９５２０のアンテナをかざすと、表示部９５２１に物品Ａ９５３２の原材料や原産地、
生産工程ごとの検査結果や流通過程の履歴、商品の説明等の商品に関する情報が表示され
る。物品Ｂ９５２２が含むＲＦタグ９５２３に端末９５２０のアンテナをかざすと、表示
部９５２１に物品Ｂ９５２２の原材料や原産地、生産工程ごとの検査結果や流通過程の履
歴、商品の説明等の商品に関する情報が表示される。
図１２（Ａ）に示すシステムを利用したビジネスモデルの一例を示す。説明には図１２
（Ｂ）のフローチャートを用いる。端末９５２０において、アレルギーの情報を入力して
おく（第１のステップ９００１）。アレルギーの情報とは、所定の人物がアレルギー反応
を起こす医薬品またはその成分等の情報である。端末９５２０に設けられたアンテナによ
って、前述のとおり物品Ａ９５３２である内服薬Ａの情報を取得する（第２のステップ９
００２）。内服薬Ａの情報には内服薬Ａの成分等の情報が含まれる。アレルギーの情報と
取得した内服薬Ａの成分等の情報とを比較し、一致するか否かを判断する（第３のステッ
プ９００３）。一致する場合、所定の人物は内服薬Ａに対してアレルギー反応を起こす危
険性があるとし、端末９５２０の使用者に注意を呼びかける（第４のステップ９００４）
。一致しない場合、所定の人物は内服薬Ａに対してアレルギー反応を起こす危険性が少な
いとし、端末９５２０の使用者にその旨（安全である旨）を知らせる（第５のステップ９
００５）。第４のステップや第５のステップにおいて、端末９５２０の使用者に情報を知
らせる方法は、端末９５２０の表示部９５２１に表示を行う方法であっても良いし、端末
９５２０のアラーム等を鳴らす方法であっても良い。
また、別のビジネスモデルの例を図１２（Ｃ）に示す。端末９５２０に、同時に服用す
ると危険な内服薬または同時に服用すると危険な内服薬の成分の組み合わせの情報（以下
、組み合わせの情報という）を入力しておく（第１のステップ９１０１）。端末９５２０
に設けられたアンテナによって、前述のとおり物品Ａ９５３２である内服薬Ａの情報を取
得する（第２のステップ９１０２）。内服薬Ａの情報には内服薬Ａの成分等の情報が含ま
れる。次いで、端末９５２０に設けられたアンテナによって、前述のとおり物品Ｂ９５２
２である内服薬Ｂの情報を取得する（第３のステップ９１０３）。内服薬Ｂの情報には内
服薬Ｂの成分等の情報が含まれる。こうして、複数の内服薬の情報を取得する。組み合わ
せの情報と取得した複数の内服薬の情報とを比較し、一致するか否か、即ち、同時に使用
すると危険な内服薬の成分の組み合わせが有るか否かを判断する（第４のステップ９１０
４）。一致する場合、端末９５２０の使用者に注意を呼びかける（第５のステップ９１０
５）。一致しない場合、端末９５２０の使用者にその旨（安全である旨）を知らせる（第
６のステップ９１０６）。第５のステップ９１０５や第６のステップ９１０６において、
端末９５２０の使用者に情報を知らせる方法は、端末９５２０の表示部９５２１に表示を
行う方法であっても良いし、端末のアラーム等を鳴らす方法であっても良い。
また、本実施例は、他の実施の形態及び実施例の技術的要素と組み合わせて実施すること
ができる。すなわち本発明を用いることで、ＲＦタグを構成するアンテナとチップ本体と
のインピーダンス整合を意図的にずらすことができる。そのため、ＲＦタグとリーダ／ラ
イタとの通信距離が極端に短い状況等においてＲＦタグが大電力を受信することによって
生じる不具合を防ぐことができ、ＲＦタグの信頼性の向上を図ることができる。すなわち
、ＲＦタグ内部の素子を劣化させたり、ＲＦタグ自体を破壊することなく、ＲＦタグを正
常に動作させることができる。
１０ 保護回路部
１１ 回路部
１２ 比較回路
１３ スイッチ
１４ 負荷
１５ 整流回路
１６ 電流比較回路
１００ ＲＦタグ
１０１ 保護回路部
１０２ 保護回路制御回路部
１０３ 整流回路部
１０４ 定電圧電源回路部
１０５ クロック生成回路部
１０６ 復調回路部
１０７ 判定回路部
１０８ 記憶装置
１０９ コントローラ回路部
１１０ 符号化回路部
１１１ 変調回路部
１１２ アンテナ
１１３ アンテナ
１２０ チップ本体
１２１ 入力回路部
１２２ ロジック回路部
１２３ 充電回路部
２０１ 負荷
２０２ トランジスタ
２０３ トランジスタ
２０４ トランジスタ
２０５ 容量
２０６ 抵抗
２０７ ダイオード
２０８ トランジスタ
３００ 整流回路部
３０１ ダイオード
３０２ 容量
３０３ ダイオード
３０４ 容量
３０５ 抵抗
４００ ＲＦタグ
４０１ バッテリー
４１０ 充電機構制御回路部
４２０ 整流回路部
５００ 整流回路部
５０１ ダイオード
５０２ 容量
５０４ 容量
５０５ 抵抗
６００ 整流回路部
６０１ ダイオード
６０２ 容量
６０３ ダイオード
６０４ 容量
７００ ＲＦタグ
９００ 測定サンプル
９０１ ネットワークアナライザ
９０２ アンプ
９０３ サーキュレータ
９０４ 同軸ケーブル
９０５ 電波シールドボックス
９０６ 高周波測定用プローブ
９０７ アッテネータ
１０１ｂ 充電用保護回路部
１０２ｂ 充電用保護回路制御回路部
９００１ ステップ
９００２ ステップ
９００３ ステップ
９００４ ステップ
９００５ ステップ
９１０１ ステップ
９１０２ ステップ
９１０３ ステップ
９１０４ ステップ
９１０５ ステップ
９１０６ ステップ
９５２０ 端末
９５２１ 表示部
９５２２ 物品Ｂ
９５２３ ＲＦタグ
９５３１ ＲＦタグ
９５３２ 物品Ａ
１６０１ 基板
１６０２ 剥離層
１６０３ 絶縁膜
１６０４ 半導体膜
１６０５ ゲート絶縁膜
１６０７ ゲート電極
１６０８ 絶縁膜
１６０９ 絶縁膜
１６１０ 絶縁膜
１６１１ 絶縁膜
１６１２ 導電膜
１６１３ 絶縁膜
１６１７ 絶縁膜
１６１８ 開口部
１６２０ シート材
１６２１ シート材
１６３１ 導電膜
１９０１ シリコン基板
１９０２ ｐ型ウェル
１９０３ フィールド酸化膜
１９０４ ゲート絶縁膜
１９０５ ゲート電極
１９１３ ソース領域
１９１４ ドレイン領域
１９１５ ソース領域
１９１６ ドレイン領域
１９１７ 層間絶縁膜
１９１８ 導電膜
１９１９ メタル電極
１９２０ メタル電極
１９２１ メタル電極
１９２２ メタル電極
１９２４ 層間膜
１９５１ ｐチャネル型トランジスタ
１９２５ 配線
１９５２ ｎチャネル型トランジスタ
１９２６ 導電膜
１９２７ 保護膜
１９２８ フィルム
１６０４ａ 半導体膜
１６０４ｂ 半導体膜
１６０４ｃ 半導体膜
１６０４ｄ 半導体膜
１６０６ａ チャネル形成領域
１６０６ｂ 不純物領域
１６０６ｃ 不純物領域
１６３０ａ 薄膜トランジスタ
１６３０ｂ 薄膜トランジスタ
１６３０ｃ 薄膜トランジスタ
１６３０ｄ 薄膜トランジスタ
１６３０ａ 薄膜トランジスタ
１９０５ａ ポリシリコン層
１９０５ｂ シリサイド層

Claims (3)

  1. アンテナと、
    第１の容量と、
    抵抗と、
    第１のトランジスタと、
    第２のトランジスタと、
    第３のトランジスタと、
    直列接続した複数のダイオードと、を有し、
    前記アンテナは、第１の端子を有し、
    前記第１の端子は、前記第１の容量の第１の端子と電気的に接続され、
    前記第１の容量の第２の端子は、前記抵抗の一端と電気的に接続され、
    前記第１の容量の第２の端子は、前記第１のトランジスタのソース又はドレインの一方と電気的に接続され、
    前記抵抗の他端は、直列接続した複数の前記ダイオードの陽極と電気的に接続され、
    前記抵抗の他端は、前記第１のトランジスタのゲートと電気的に接続され、
    前記第１のトランジスタのソース又はドレインの他方は、前記第２のトランジスタのゲートと電気的に接続され、
    直列接続した複数の前記ダイオードの陰極は、前記第２のトランジスタのソース又はドレインの一方と電気的に接続され、
    前記第２のトランジスタのソース又はドレインの他方は、前記第１の端子と電気的に接続され、
    前記第３のトランジスタのソース又はドレインの一方は、前記第１のトランジスタのソース又はドレインの他方と電気的に接続され、
    前記第３のトランジスタのソース又はドレインの他方は、直列接続した複数の前記ダイオードの陰極と電気的に接続され、
    前記第３のトランジスタのゲートには、基準電圧が供給されることを特徴とする半導体装置。
  2. アンテナと、
    第１の容量と、
    第２の容量と、
    抵抗と、
    第１のトランジスタと、
    第２のトランジスタと、
    第３のトランジスタと、
    直列接続した複数のダイオードと、を有し、
    前記アンテナは、第１の端子を有し、
    前記第１の端子は、前記第１の容量の第１の端子と電気的に接続され、
    前記第１の容量の第２の端子は、前記抵抗の一端と電気的に接続され、
    前記第１の容量の第２の端子は、前記第１のトランジスタのソース又はドレインの一方と電気的に接続され、
    前記抵抗の他端は、直列接続した複数の前記ダイオードの陽極と電気的に接続され、
    前記抵抗の他端は、前記第１のトランジスタのゲートと電気的に接続され、
    前記第１のトランジスタのソース又はドレインの他方は、前記第２のトランジスタのゲートと電気的に接続され、
    直列接続した複数の前記ダイオードの陰極は、前記第２のトランジスタのソース又はドレインの一方と電気的に接続され、
    前記第２のトランジスタのソース又はドレインの他方は、前記第１の端子と電気的に接続され、
    前記第３のトランジスタのソース又はドレインの一方は、前記第１のトランジスタのソース又はドレインの他方と電気的に接続され、
    前記第３のトランジスタのソース又はドレインの他方は、直列接続した複数の前記ダイオードの陰極と電気的に接続され、
    前記第３のトランジスタのゲートには、基準電圧が供給され、
    直列接続した複数の前記ダイオードの陰極は、前記第２の容量の第１の端子と電気的に接続され、
    前記第１のトランジスタのソース又はドレインの他方は、前記第２の容量の第２の端子と電気的に接続されることを特徴とする半導体装置。
  3. 請求項１または請求項２において、
    複数の前記ダイオードは、それぞれ、トランジスタのゲートとドレインとを導通させたものであることを特徴とする半導体装置。
JP2015230184A 2006-10-18 2015-11-26 半導体装置 Active JP6088627B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2015230184A JP6088627B2 (ja) 2006-10-18 2015-11-26 半導体装置

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2006283935 2006-10-18
JP2006283935 2006-10-18
JP2015230184A JP6088627B2 (ja) 2006-10-18 2015-11-26 半導体装置

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2014126238A Division JP5848406B2 (ja) 2006-10-18 2014-06-19 半導体装置

Publications (2)

Publication Number Publication Date
JP2016040738A JP2016040738A (ja) 2016-03-24
JP6088627B2 true JP6088627B2 (ja) 2017-03-01

Family

ID=38786935

Family Applications (3)

Application Number Title Priority Date Filing Date
JP2013066082A Expired - Fee Related JP5799049B2 (ja) 2006-10-18 2013-03-27 半導体装置
JP2014126238A Expired - Fee Related JP5848406B2 (ja) 2006-10-18 2014-06-19 半導体装置
JP2015230184A Active JP6088627B2 (ja) 2006-10-18 2015-11-26 半導体装置

Family Applications Before (2)

Application Number Title Priority Date Filing Date
JP2013066082A Expired - Fee Related JP5799049B2 (ja) 2006-10-18 2013-03-27 半導体装置
JP2014126238A Expired - Fee Related JP5848406B2 (ja) 2006-10-18 2014-06-19 半導体装置

Country Status (7)

Country Link
US (3) US7907902B2 (ja)
EP (1) EP1914669B1 (ja)
JP (3) JP5799049B2 (ja)
KR (1) KR101402293B1 (ja)
CN (1) CN101165712B (ja)
DE (1) DE602007013986D1 (ja)
TW (1) TWI423139B (ja)

Families Citing this family (48)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE602007013986D1 (de) * 2006-10-18 2011-06-01 Semiconductor Energy Lab ID-Funktransponder
JP5325415B2 (ja) * 2006-12-18 2013-10-23 株式会社半導体エネルギー研究所 半導体装置
JP5388632B2 (ja) 2008-03-14 2014-01-15 株式会社半導体エネルギー研究所 半導体装置
US8115160B2 (en) * 2008-03-14 2012-02-14 Semiconductor Energy Laboratory Co., Ltd. Protection circuit and photoelectric conversion device
JP4838827B2 (ja) * 2008-07-02 2011-12-14 シャープ株式会社 太陽電池モジュールおよびその製造方法
US8432070B2 (en) * 2008-08-25 2013-04-30 Qualcomm Incorporated Passive receivers for wireless power transmission
US8947041B2 (en) 2008-09-02 2015-02-03 Qualcomm Incorporated Bidirectional wireless power transmission
US8532724B2 (en) 2008-09-17 2013-09-10 Qualcomm Incorporated Transmitters for wireless power transmission
WO2010032603A1 (en) 2008-09-19 2010-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and wireless tag using the same
US8224277B2 (en) * 2008-09-26 2012-07-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR20110063668A (ko) 2008-09-30 2011-06-13 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치
WO2010038581A1 (en) 2008-10-02 2010-04-08 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR101595755B1 (ko) * 2008-10-03 2016-02-19 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
JP5319469B2 (ja) * 2008-10-03 2013-10-16 株式会社半導体エネルギー研究所 Ｒｆｉｄタグ
FR2939580A1 (fr) * 2008-12-09 2010-06-11 Commissariat Energie Atomique Objet portatif couple inductivement a une station fixe et comportant des moyens de controle du gain
WO2010067698A1 (en) * 2008-12-11 2010-06-17 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor and display device
US8890660B2 (en) * 2009-03-24 2014-11-18 Nxp B.V. Power saving method
US8328105B2 (en) * 2009-03-31 2012-12-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR101922849B1 (ko) 2009-11-20 2018-11-27 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR20120120330A (ko) * 2010-01-29 2012-11-01 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
US8130008B2 (en) 2010-03-01 2012-03-06 Infineon Technologies Ag Integrated circuit with a radiation-sensitive thyristor structure
US9092710B2 (en) * 2010-03-25 2015-07-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US9391476B2 (en) 2010-09-09 2016-07-12 Semiconductor Energy Laboratory Co., Ltd. Power feeding device, wireless power feeding system using the same and wireless power feeding method
JP5815337B2 (ja) * 2010-09-13 2015-11-17 株式会社半導体エネルギー研究所 半導体装置
US9065302B2 (en) 2010-12-24 2015-06-23 Semiconductor Energy Laboratory Co., Ltd. Wireless power feeding system
KR20120084659A (ko) 2011-01-20 2012-07-30 가부시키가이샤 한도오따이 에네루기 켄큐쇼 급전 장치 및 비접촉 급전 시스템
US9325205B2 (en) 2011-03-04 2016-04-26 Semiconductor Energy Laboratory Co., Ltd. Method for driving power supply system
US8659015B2 (en) 2011-03-04 2014-02-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR101822491B1 (ko) 2011-04-01 2018-01-26 삼성전자주식회사 전압 조정 회로 및 이의 동작 방법
DE102011100095B4 (de) * 2011-04-29 2014-12-24 Gottfried Wilhelm Leibniz Universität Hannover Transpondereinheit
CN103858358B (zh) * 2011-10-10 2017-04-12 罗斯蒂斯莱夫·沃洛迪米洛维奇·博森科 发射装置和接收装置间无线传输数据流的方法及具有发射装置和接收装置的无线传输系统
JP6169376B2 (ja) 2012-03-28 2017-07-26 株式会社半導体エネルギー研究所 電池管理ユニット、保護回路、蓄電装置
TWI553825B (zh) * 2013-01-11 2016-10-11 日月光半導體製造股份有限公司 堆疊式封裝模組與其製造方法
JP6128986B2 (ja) * 2013-06-24 2017-05-17 任天堂株式会社 通信システム、通信端末装置、通信プログラム、および通信方法
US9361564B2 (en) 2013-12-02 2016-06-07 Qualcomm Technologies International, Ltd. Protection of an NFC or RFID radio in the presence of strong electromagnetic fields
EP3136287A3 (en) * 2015-08-24 2017-09-06 Ruizhang Technology Limited Company Increasing backscatter level for rfid chip
CN106485290B (zh) 2015-08-24 2019-08-13 瑞章科技有限公司 增强标签反向散射能量的装置及方法
KR102443842B1 (ko) 2015-09-14 2022-09-16 삼성전자주식회사 Nfc 장치의 태그 감지기, nfc 장치 및 이를 포함하는 모바일 장치
WO2017143098A1 (en) 2016-02-16 2017-08-24 Above the Fold, LLC Systems for tracking medications
JP6906978B2 (ja) 2016-02-25 2021-07-21 株式会社半導体エネルギー研究所 半導体装置、半導体ウェハ、および電子機器
GB2562638B (en) 2016-02-26 2020-10-07 Cirrus Logic Int Semiconductor Ltd Clamping audio signal paths
CN105929317B (zh) * 2016-04-12 2019-03-08 中国科学院微电子研究所 一种高速信号隔离装置
CN107301443A (zh) * 2016-04-15 2017-10-27 中兴通讯股份有限公司 电子标签、电子标签的电源管理方法及装置
CN106209178A (zh) * 2016-08-25 2016-12-07 成都优购科技有限公司 一种过压保护蓝牙装置
US10043124B2 (en) * 2016-12-15 2018-08-07 Em Microelectronic-Marin Sa Voltage regulation circuit for an RFID circuit
JP6855989B2 (ja) * 2017-09-14 2021-04-07 オムロン株式会社 Ｒｆタグ回路
JP6844478B2 (ja) * 2017-09-14 2021-03-17 オムロン株式会社 Ｒｆタグ
CN110752756B (zh) * 2019-10-28 2021-10-08 北方工业大学 一种高增益变换电路及其控制方法

Family Cites Families (43)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3898522A (en) * 1973-12-03 1975-08-05 Gte Sylvania Inc Television receiver power supply system and protective circuitry therefor
US4717996A (en) * 1987-01-14 1988-01-05 Best Power Technology, Inc. Gated parallel power switching devices protection circuit
KR100271690B1 (ko) * 1992-01-31 2000-11-15 스즈키 진이치로 보호회로를 구비하는 반도체 장치 및 전자시스템
JPH0962808A (ja) * 1995-08-25 1997-03-07 Mitsubishi Electric Corp 非接触ｉｃカード及び非接触ｉｃカードシステム
US7215248B2 (en) * 1995-08-31 2007-05-08 Intermec Ip Corp. Diode receiver for radio frequency transponder
JP3755675B2 (ja) 1995-11-20 2006-03-15 ソニー株式会社 クランプ回路、ｃｍｏｓチツプｉｃ及び非接触型情報カード
US6097292A (en) * 1997-04-01 2000-08-01 Cubic Corporation Contactless proximity automated data collection system and method
SG54559A1 (en) * 1996-09-13 1998-11-16 Hitachi Ltd Power transmission system ic card and information communication system using ic card
JP3392016B2 (ja) 1996-09-13 2003-03-31 株式会社日立製作所 電力伝送システム並びに電力伝送および情報通信システム
JPH10307898A (ja) * 1997-05-09 1998-11-17 Toppan Printing Co Ltd 充電式非接触ｉｃカードシステム
US6879809B1 (en) * 1998-04-16 2005-04-12 Motorola, Inc. Wireless electrostatic charging and communicating system
US6069782A (en) * 1998-08-26 2000-05-30 Integrated Device Technology, Inc. ESD damage protection using a clamp circuit
US6198646B1 (en) * 1999-01-08 2001-03-06 Quantum Manufacturing Technologies, Inc. Commutation circuit for arresting and dissipating energy reflected from a magnetic pulse compression network
FR2801745B1 (fr) * 1999-11-30 2007-05-25 St Microelectronics Sa Transpondeur electromagnetique a desaccord en frequence
JP2002176141A (ja) 2000-12-07 2002-06-21 Hitachi Ltd 半導体集積回路装置及びｉｃタグ
JP4662003B2 (ja) * 2001-02-09 2011-03-30 ミツミ電機株式会社 Ａｃアダプタ出力端子ショートによる保護回路
US7589944B2 (en) * 2001-03-16 2009-09-15 Sofics Bvba Electrostatic discharge protection structures for high speed technologies with mixed and ultra-low voltage supplies
JP2002368647A (ja) 2001-06-06 2002-12-20 Matsushita Electric Ind Co Ltd データキャリア
JP2003085506A (ja) * 2001-09-12 2003-03-20 Yoshikawa Rf System Kk データキャリアにおける過電圧防止回路
US20030107424A1 (en) * 2001-12-11 2003-06-12 Chien-Chang Huang ESD protection circuit
WO2004013806A1 (en) * 2002-07-30 2004-02-12 Koninklijke Philips Electronics N.V. Transponder with a controllable power-on-reset circuit
US7102862B1 (en) * 2002-10-29 2006-09-05 Integrated Device Technology, Inc. Electrostatic discharge protection circuit
SI21392A (sl) * 2002-12-24 2004-06-30 Vinko Kunc Postopek za avtomatsko nastavitev ojačenja izpraševalnikovega sprejemnika v brezkontaktnem identifikacijskem sistemu
DE10356259B4 (de) * 2003-12-03 2010-07-22 Atmel Automotive Gmbh Verfahren und Schaltungsanordnung zum Vergrößern einer Funktionsreichweite bei einer aus einem elektromagnetischen Feld mit Energie versorgten Vorrichtung
JP4536496B2 (ja) * 2003-12-19 2010-09-01 株式会社半導体エネルギー研究所 半導体装置及び半導体装置の駆動方法
US7471188B2 (en) * 2003-12-19 2008-12-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and driving method thereof
JP2005202721A (ja) * 2004-01-16 2005-07-28 Matsushita Electric Ind Co Ltd 非接触データキャリア
JP2005242989A (ja) * 2004-01-28 2005-09-08 Toshiba Microelectronics Corp 非接触ｉｃカードのリーダライタ端末装置、通信システム及び非接触データキャリア
DE102004013177B4 (de) * 2004-03-17 2006-05-18 Infineon Technologies Ag Datenübertragungseinheit mit einer Datenübertragungsschnittstelle und ein Verfahren zum Betreiben der Datenübertragungseinheit
JP4519713B2 (ja) 2004-06-17 2010-08-04 株式会社東芝 整流回路とこれを用いた無線通信装置
JP4265487B2 (ja) * 2004-06-17 2009-05-20 富士通株式会社 リーダー装置、その装置の送信方法及びタグ
US7424266B2 (en) 2004-11-09 2008-09-09 Kabushiki Kaisha Toshiba Rectifier circuit and RFID tag
JP2006155045A (ja) * 2004-11-26 2006-06-15 Sony Corp 電子価値情報伝送システム及び電子価値情報伝送方法
DE102005013687B3 (de) * 2005-03-18 2005-12-01 Atmel Germany Gmbh ESD-Schutzschaltung für niedrige Spannungen
KR100554889B1 (ko) 2005-03-21 2006-03-03 주식회사 한림포스텍 무접점 충전 시스템
US7605056B2 (en) * 2005-05-31 2009-10-20 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device including separation by physical force
KR100688555B1 (ko) * 2005-06-30 2007-03-02 삼성전자주식회사 Ｍｏｓ트랜지스터를 구비하는 반도체 소자 및 그 제조 방법
EP1909384A3 (en) * 2006-10-06 2015-11-25 Semiconductor Energy Laboratory Co., Ltd. Rectifier circuit with variable capacitor, semiconductor device using the circuit, and driving method therefor
DE602007013986D1 (de) * 2006-10-18 2011-06-01 Semiconductor Energy Lab ID-Funktransponder
US20080133850A1 (en) * 2006-12-05 2008-06-05 Inventec Corporation Computer device with function of selectively redeploying one of memory modules as hard disc
JP5325415B2 (ja) * 2006-12-18 2013-10-23 株式会社半導体エネルギー研究所 半導体装置
US8358202B2 (en) * 2006-12-26 2013-01-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
TWM319464U (en) 2007-04-10 2007-09-21 Coretronic Corp Electronic device

Also Published As

Publication number Publication date
JP2016040738A (ja) 2016-03-24
EP1914669A3 (en) 2009-04-15
TW200834429A (en) 2008-08-16
JP5799049B2 (ja) 2015-10-21
EP1914669A2 (en) 2008-04-23
US20150188311A1 (en) 2015-07-02
CN101165712A (zh) 2008-04-23
EP1914669B1 (en) 2011-04-20
DE602007013986D1 (de) 2011-06-01
CN101165712B (zh) 2013-07-10
US9391449B2 (en) 2016-07-12
US8977203B2 (en) 2015-03-10
US7907902B2 (en) 2011-03-15
JP5848406B2 (ja) 2016-01-27
JP2013137830A (ja) 2013-07-11
KR101402293B1 (ko) 2014-06-02
JP2014194826A (ja) 2014-10-09
US20110163613A1 (en) 2011-07-07
TWI423139B (zh) 2014-01-11
KR20080035455A (ko) 2008-04-23
US20080094180A1 (en) 2008-04-24

Similar Documents

Publication Publication Date Title
JP6088627B2 (ja) 半導体装置
US20200227948A1 (en) Power storage device and semiconductor device provided with the power storage device
US8358202B2 (en) Semiconductor device
JP5236243B2 (ja) Ｒｆタグ
US8030885B2 (en) Semiconductor device, communication system, and method of charging the semiconductor device
US8816484B2 (en) Semiconductor device
TW200820537A (en) Wireless power storage device, semiconductor device including the wireless power storage device, and method for operating the same
JP4906093B2 (ja) 半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20151228

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20160908

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160927

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20161117

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170131

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170203

R150 Certificate of patent or registration of utility model

Ref document number: 6088627

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250