JP6083034B2 - アブソリュート型エンコーダ - Google Patents
アブソリュート型エンコーダ Download PDFInfo
- Publication number
- JP6083034B2 JP6083034B2 JP2015172916A JP2015172916A JP6083034B2 JP 6083034 B2 JP6083034 B2 JP 6083034B2 JP 2015172916 A JP2015172916 A JP 2015172916A JP 2015172916 A JP2015172916 A JP 2015172916A JP 6083034 B2 JP6083034 B2 JP 6083034B2
- Authority
- JP
- Japan
- Prior art keywords
- shift register
- series
- absolute encoder
- register series
- symbol
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Transmission And Conversion Of Sensor Element Output (AREA)
- Optical Transform (AREA)
Description
一方で、グレイコードのアブソリュート型エンコーダでは、半径方向等にn列のセンサ(センサヘッドの受光部)といった幅の広さが必要になり、適用が困難な場合がある。また、上述の従来の何れの方式も冗長度を持たないため本質的に、汚れ等に起因する位置情報の誤りを、検出したり訂正することができない。
各ポジションが互いに素なP個(Pは2以上の整数値)の剰余で表され、当該P個の剰余が、互いに素な周期を持つP個のn段シフトレジスタ系列の部分シンボル列で構成される。ここで、部分シンボル列は、例えばn段シフトレンジスタ系列中、夫々の連続するnシンボル(以下、「タップル」と適宜呼ぶ)で表される。また、特にGF(2)上の2元のシンボルを「ビット」と呼ぶ。
つまり、前記P個のシフトレジスタ系列の何れか1つは、周期がMのn段シフトレジスタ系列の0がn−1連続する箇所に0を1つ加え周期M+1の系列であるようにすることができる。これを「伸長シフトレジスタ系列」と呼ぶことにする。また、シフトレジスタ系列と伸長シフトレジスタ系列を併せて「拡張シフトレジスタ系列」と呼ぶことにする。
当該拡張シフトレジスタ系列の自己相関による補助位置出力をさらに備えるようにすることができる。
hj、ajは、GF(q)の元として、非0のa0・・・ak−1を初期値とする。ここで、k段の線形帰還シフトレジスタで発生される次の式(1)で表される漸化式を満たす系列が「シフトレジスタ系列」と呼ばれている。
(1)K段のシフトレジスタ系列は必ず周期を持つ。
(2)1周期の中の連続するKシンボル(タップル)はユニークである。
本実施形態のアブソリュート型エンコーダは上記特徴が利用されたものである。
n段シフトレジスタ系列の生成多項式に原始多項式を用いると同一の段数で周期が最大である周期が2^n−1の系列のものが出来る。これをM系列という。GF(2)上の2元M系列で生成されるビット列には、シフトレジスタ系列の特徴に加え、次のような特徴(3)及び(4)が存在する。ただし「ビット」は2元のシンボルを表す。
(3)0と1の発生確率はほぼ同じである。正確には、0と1の発生個数が1周期で1だけ異なる。
(4)自己相関のピークが1周期に1度だけある。つまり、周期をN、ずれをτとして、τ=0、N、2n、・・・の時にはnであり、それ以外のとき−1である。
中国人剰余定理(Chinese remainder theorem)によると、正整数mは、次の式(3)で表される互いに素なp1・・・pkの剰余の組で一意に表される。このようにして数を表す系を「剰余系」と呼ぶ。
また2つの剰余に誤りがあった場合には、逆算した結果が全て異なるため誤り検出も可能である。
本実施形態のアブソリュート型エンコーダは、光学式のロータリー・エンコーダとして構成されており、回転ディスク11と、シャフト12と、光源13と、光センサ14とを備えている。
即ち実際には、コードトラック21には、各ポジションが互いに素なP個(Pは2以上の整数値)の剰余で表され、当該P個の剰余を夫々のタップルで表す互いに素な周期を持つP個のシフトレジスタ系列が形成されている。ここで、コードトラック21は、スリット板と、当該スリット板の上に配置される遮光板とにより構成されている。これによりシフトレジスタ系列の’1’の箇所はスリット板により光が通過し、’0’の箇所は遮光板により光が遮断される。
光センサ14は、コードトラック21のスリットを通過した光信号をセンサヘッド31において受光して電気信号に変換するためのトランスデューサーである。
図示せぬポジション検出部は、当該電気信号に基づいて、回転ディスク11の現在のポジション(回転角等)を検出する。
図2に示すように、センサヘッド31は、2列千鳥配置の9ビットの光を受光するように構成されている。
一方、図2のセンサヘッド31のうち、受光部(センサ)S0乃至S4において、図1のコードトラック21上に形成された2^Ns=32の周期の伸長シフトレジスタ系列(以下、「S列」と適宜呼ぶ)のうち、現ポジション(の一部)を示す連続する5ビットのタップルが検出される。なお、検出されたS列のタップルは、後述する図7の変換テーブルSにより、値Nsに変換される。
これに対して、本実施形態のアブソリュート型エンコーダでは、2つの拡張シフトレジスタ系列に分けてセンサ(センサヘッドの受光部)を並列することが可能になる。
具体的には例えば同程度のポジション数で比較すると、511ポジションの従来のアブソリュート型エンコーダでは、円周方向に9個直列のセンサ(センサヘッドの受光部)が必要であった。
これに対して、本実施形態のアブソリュート型エンコーダでは、480ポジションで、図2に示すように、P列の4個のセンサ(受光部P0乃至P3)と、S列の5個のセンサ(受光部S0乃至S4)とを並列することが可能になる。P列のセンサとS列のセンサの位置関係は任意であるので、形状の自由度を従来より向上させることができる。
これにより、本実施形態のアブソリュート型エンコーダは、センサヘッド31を従来のセンサヘッドよりコンパクトにすることが可能になる。その結果、対象(回転ディスク11等)の曲率によるセンサ(受光部)の位置による特性の違いを従来より抑制することが可能になるので、感度や解像度を従来より向上させることができる。
グレイコードのアブソリュート型エンコーダと比べて、センサヘッドをコンパクトにできることは言うまでもない。
このように、本実施形態のアブソリュート型エンコーダは、コンパクトなセンサヘッド31を用いて感度や解像度を向上させることができる。
即ち、図3にP列として示す、2^Np−1=15の周期のM系列が、回転ディスク11のコードトラック21における第1円周上に形成されている。
また、図3にS列として示す、2^Ns=32の周期の伸長シフトレジスタ系列が、回転ディスク11のコードトラック21における上記第1円周と同心の第2円周上に形成されている。
下から順に、P列の4個のセンサ(受光部P0乃至P3)の出力信号p、S列の5個のセンサ(受光部S0乃至S4)の出力信号s、出力信号pに対応する2^Np−1=15の周期信号cp、出力信号sに対応する2^Ns=32の周期信号cs、及び補助パルス信号zが、図4に夫々示されている。
位置算出は、図1の光センサ14の出力信号が入力される、図示せぬ位置検出部により実行される。
図5において、回転ディスク11のポジション(位置)は、0乃至479の10進数で示され、10の位と1の位とにわけて記載されている。P列は、図3のP列を連続させたもの、即ち、2^Np−1=15の周期のM系列を示している。S列は、図3のS列を連続させたもの、即ち、2^Ns=32の周期の伸長シフトレジスタ系列を示している。
この場合、図5に示すように、図2のセンサヘッド31のうち、受光部(センサ)P0乃至P4においては、P列として「0010」が検出される。
また、図2のセンサヘッド31のうち、受光部(センサ)S0乃至S4においては、Q列として「11011」が検出される。
図7は、5ビットのS列を、周期32の範囲(0乃至31の範囲)で可変する値Nsに変換するテーブルである。
図6及び図7の変換テーブルは、図示せぬ位置算出部に保持されているものとする。
図示せぬ位置算出部は、図7の変換テーブルSにより、P列「11011」を、値Ns「10」に変換する。
NpとNsの夫々は、Cp=15と、Cs=32の互いに素な周期で繰り返すことになる。
従って、N=Cp×Csとして、0 ≦ position < Nの位置を剰余系で表していることになる。ここで、positionは、本実施形態のアブソリュート型エンコーダの現ポジション(センサ位置)を意味している。
Np=12(mod Cp) ・・・(4)
Ns=10(mod Cs) ・・・(5)
Ip=256(mod N/Cp) ・・・(6)
Is=225(mod N/Cs) ・・・(7)
position(Np,Cp) = (Np×Ip+Ns×Is) (mod N)
・・・・(8)
即ち、図示せぬ位置算出部は、次の式(9)を演算することで、positionとして「42」という正しい位置を算出することが可能になる。
position(Np,Cp)=(12×256+10×225)(mod 480)
=(192+330)(mod 480)
=42(mod 480) ・・・(9)
具体的には例えば、0≦ position<Nの位置をlog2(N)≦9ビットの1つのビット列で表した場合には、数の変換をテーブルの参照により行う場合には、N×9ビット規模の変換テーブルが必要であり、N=480の場合4320ビット規模の変換テーブルが必要になる。
これに対して、本実施形態のアブソリュート型エンコーダでは、位置を2つのビット列(タップル)で表しているため、図6の15×4ビット規模の変換テーブルと、図7の32×5ビット規模の変換テーブルの和、即ち、220ビット規模という小規模の変換テーブルで済んでいる。
本実施形態と、本実施形態と同ビット数を使用した従来の単一M系列のアブソリュート型エンコーダとの、単位位置あたりのビット数での比較では、(220/480)/(9×511)≒1/19.63と大幅に縮小できていることがわかる。このことは、数の変換をハードウェアで行う場合に、当該ハードウェアの規模を大幅に縮小することができることを意味する。このため、物理的サイズやコスト、消費電力や信頼性の点で利点となる。
即ち、各ポジションが互いに素なP個(Pは2以上の整数値)の剰余で表され、当該P個の剰余の夫々が、そのタップルで表せる互いに素な周期を持つP個の拡張シフトレジスタ系列で構成されるアブソリュート型エンコーダは、各種各様の実施の形態を取ることができる。
また、本発明者は、「中国人剰余定理を利用した誤り訂正文字化符号」(以下、「引用文献2」と呼ぶ)を2004年11月8日にインターネットにて公開している。
しかしながら、引用文献2には、単に、互いに素な数(を表す記号)の組をつくれることが開示されているに過ぎない。
従って、引用文献1に記載された発明における符号系列に対して、引用文献2の開示内容を単に適用しただけでは、当業者が、「互いに素な周期を持つP個の拡張シフトレジスタ系列」を容易に想到することはできないと思料する。
また、特開平5−312592号公報(以下「引用文献3」と呼ぶ)には、絶対位置検出装置において、冗長シフトレジスタを設ける技術が、単に開示されているに過ぎない。従って、引用文献3をさらに考慮したとしても、当業者が、「互いに素な周期を持つP個の拡張シフトレジスタ系列」を容易に想到することはできないと思料する。
本表において、1つの行は、1の種類の拡張シフトレジスタ系列に対応しており、一意の「No」が付されている。
「bit」は、図2のセンサヘッド31にて読み取られる拡張シフトレジスタ系列のビット数を示されている。即ち、当該行の拡張シフトレジスタ系列用の受光部(センサ)として、当該「bit」の個数分の受光部(センサ)がセンサヘッド31に設けられる。
「cycle」は、当該行の拡張シフトレジスタ系列の周期である。
「GP」は、当該行の拡張シフトレジスタ系列の生成多項式の一例である。
「α」は、当該行の拡張シフトレジスタ系列の初期値の一例である。
「factors」は、当該行の「cycle」たる周期を素因数分解した際の要素を示している。
「tw9」乃至「tw41」は、本発明が適用されるアブソリュート型エンコーダの各実施形態の型名を示している。「tw9x」が上記実施形態の型名を示している。
例えば、「No」が「5」の拡張シフトレジスタ系列については、周期たる「cycle」は「31」のM系列であり、「factor」は「31」になる。
また例えば、「No」が「7」の符号列については、周期たる「cycle」は「63」のM系列であり、「factor」は「3」、「7」になる。
従って、「No」が「5」のM系列と「No」が「7」のM系列とは、「Factor」が重複せず、「cycle」が互いに素であるといえる。
このため、「No」が「5」のM系列「No」が「7」のM系列とを利用したアブソリュート型エンコーダは採用可能であり、その型番が「tw11」として図8の表に記載されている。
例えばM=31に対して、M+1=32の周期の伸長シフトレジスタ系列が、上記実施形態のS列に該当する。
即ち、本発明が適用されるアブソリュート型エンコーダは、
各ポジションが互いに素なP個(Pは2以上の整数値)の剰余で表され、当該P個の剰余の夫々が互いに素な周期を持つP個のシフトレジスタ系列の部分シンボル列で構成される、
アブソリュート型エンコーダであれば足り、その実施の形態は特に限定されない。
前記P個の符号列の何れか1つは、周期がMのシフトレジスタ系列に0を加えた周期M+1の伸長シフトレジスタ系列である、
ようにしてもよい。
ようにしてもよい。
当該拡張シフトレジスタ系列の自己相関による補助位置出力をさらに備える、
ようにしてもよい。
ようにしてもよい。
図9のセンサヘッド31において、P列には、図2と同様の連続する4ビットのタップル(部分シンボル列)を検出するための受光部(センサ)P0乃至P4に加えて、当該4ビットのタップルに隣接する誤り訂正用のシンボルを読み取るための受光部(センサ)Pc0乃至Pc2が設けられている。また、S列には、図2と同様の連続する5ビットのタップル(部分シンボル列)を検出するための受光部(センサ)S0乃至S4に加えて、当該5ビットのタップルに隣接する誤り訂正用のシンボルを読み取るための受光部(センサ)Sc0乃至Pc3が設けられている。
この場合、センサヘッド13に対して、冗長なコードトラックを設けておらず多数決誤り訂正が不可能な場合には、読み取った位置情報が誤ったものとなる。
そこで、誤り対策としてのトラックの増加が困難な場合等には、光センサ14は、部分シンボル列に隣接するシンボル列も併せて読み取ることにより、読み取ったシンボル列の符合としての冗長性を増加せしめ、符合間のハミング距離が増大することにより、符号理論による誤り検出若しくは訂正が可能となる。
図10のセンサヘッド31においては、P列には、図2と同様の連続する4ビットのタップル(部分シンボル列)を検出するための受光部アレイ(センサアレイ)P0乃至P4に加えて、当該4ビットのタップルに隣接する誤り訂正用のシンボルを読み取るための受光部アレイ(センサアレイ)Pc0乃至Pc2が設けられている。また、S列には、図2と同様の連続する5ビットのタップル(部分シンボル列)を検出するための受光部アレイ(センサアレイ)S0乃至S4に加えて、当該5ビットのタップルに隣接する誤り訂正用のシンボルを読み取るための受光部アレイ(センサアレイ)Sc0乃至Pc3が設けられている。
即ち、図2や図9の例では、1つのシンボルを検出するために1つの受光部(センサ)が用いられてきたが、図10の例では、1つのシンボルを検出するために、4個の受光部(センサ)が列方向に順次配置されて構成される受光部アレイ(センサアレイ)が用いられている。
ナイキスト・シャノンの標本化定理によると、アブソリュートエンコーダにおいては、1つのシンボルを1つのセンサで読み取る場合には、サンプリング位置がシンボルと完全に同期している場合以外には、原シンボル列を完全には再現することが出来ないことを意味する。
アブソリュートエンコーダにおいて正確に原シンボル列を復元するために、1シンボルを読み取り位置の異なる複数のセンサで読み取ることにより、シンボル列とセンサ列との位相関係、即ちシンボル中央に対する読み取り位置のずれによらず、原シンボル列を完全に再現することが理論的に可能となる。
12・・・シャフト
13・・・光源
14・・・光センサ
21・・・コードトラック
31・・・センサヘッド
Claims (7)
- 各符号が記された物体と、
前記物体に記された各符号のうち、前記物体との既知の位置関係を示す位置に配置される所定の符号を検出するセンサと、
を備え、
前記符号は、値を互いに素なP個(Pは2以上の整数値)の剰余で表し、該符号の当該P個の剰余の夫々が互いに素な周期を持つP個のシフトレジスタ系列の部分シンボル列で構成され、
前記P個のシフトレジスタ系列の部分シンボル列の夫々は、第1方向に夫々の数値が変化するように、かつ、当該第1方向と交わる第2方向に並列されるように、前記物体の絶対位置に対応して前記物体の各位置に形成される、
アブソリュート型エンコーダ。 - 前記P個のシフトレジスタ系列の何れか1つは、周期がMのシフトレジスタ系列に0を加えた周期M+1の伸長シフトレジスタ系列である、
請求項1に記載のアブソリュート型エンコーダ。 - 前記P個のシフトレジスタ系列若しくは伸長シフトレジスタ系列の夫々に対して、誤り検出若しくは誤り訂正を可能にするために、シフトレジスタ系列が1つ以上追加されて冗長性が加えられている、
請求項1又は2に記載のアブソリュート型エンコーダ。 - 前記P個のシフトレジスタ系列のうち、1以上のシフトレジスタ系列が、M系列若しくは1周期に1つの自己相関のピークを持つ拡張シフトレジスタ系列とされ、
当該拡張シフトレジスタ系列の自己相関による補助位置出力をさらに備える、
請求項1乃至3のうち何れか1項に記載のアブソリュート型エンコーダ。 - 前記P個の前記拡張シフトレジスタ系列の夫々の値の切り替わる位置が(1シンボルの間隔/列数)の位相とされてエッジの位置情報で前記物体の絶対位置が補間される、
請求項4に記載のアブソリュート型エンコーダ。 - 前記物体の絶対位置を表す前記部分シンボル列に前記第1方向に隣接するシンボル列を併せて読み取ることにより、読み取ったシンボル列の符合としての冗長性を増加せしめ、符号理論による読み取り誤り検出若しくは誤り訂正を行う、
請求項1乃至4のうち何れか1項に記載のアブソリュート型エンコーダ。 - 前記センサは、読み取り位置の異なる複数のセンサを有し、
1シンボルを、読み取り位置の異なる前記複数のセンサで読み取る、
請求項1乃至4及び請求項6のうち何れか1項に記載のアブソリュート型エンコーダ。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014179260 | 2014-09-03 | ||
JP2014179260 | 2014-09-03 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2016053570A JP2016053570A (ja) | 2016-04-14 |
JP6083034B2 true JP6083034B2 (ja) | 2017-02-22 |
Family
ID=55744165
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2015172916A Active JP6083034B2 (ja) | 2014-09-03 | 2015-09-02 | アブソリュート型エンコーダ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6083034B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6611672B2 (ja) * | 2016-06-02 | 2019-11-27 | 日本電産サンキョー株式会社 | ロータリエンコーダ |
Family Cites Families (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS63177019A (ja) * | 1986-10-09 | 1988-07-21 | Alpine Electron Inc | 位置センサ |
JPH02284025A (ja) * | 1989-04-25 | 1990-11-21 | Nikon Corp | 1トラック型アブソリュート・エンコーダ |
JPH05312592A (ja) * | 1992-05-08 | 1993-11-22 | Matsushita Electric Ind Co Ltd | 位置検出装置 |
JPH0666598A (ja) * | 1992-08-20 | 1994-03-08 | Yaskawa Electric Corp | 光学式絶対値エンコーダ |
JP3093924B2 (ja) * | 1993-04-16 | 2000-10-03 | 株式会社リサーチ | アブソリュートエンコーダ |
JPH09257517A (ja) * | 1996-03-21 | 1997-10-03 | Yaskawa Electric Corp | 絶対値エンコーダ |
JP2000028396A (ja) * | 1998-07-07 | 2000-01-28 | Matsushita Electric Ind Co Ltd | 角度検出装置 |
JP2003028672A (ja) * | 2001-07-11 | 2003-01-29 | Fuji Electric Co Ltd | 光学式絶対値エンコーダ |
JP2007315919A (ja) * | 2006-05-25 | 2007-12-06 | Sendai Nikon:Kk | エンコーダ |
JP2008070269A (ja) * | 2006-09-14 | 2008-03-27 | Hi-Lex Corporation | エンコーダの異常検出装置 |
JP4996212B2 (ja) * | 2006-11-22 | 2012-08-08 | スタンレー電気株式会社 | 光学式アブソリュート形ロータリエンコーダ |
EP3585018A1 (en) * | 2006-09-30 | 2019-12-25 | Huawei Technologies Co., Ltd. | Sequence distributing method, sequence processing method and apparatus in communication system |
US7921145B2 (en) * | 2007-05-22 | 2011-04-05 | Harris Corporation | Extending a repetition period of a random sequence |
JP2011123693A (ja) * | 2009-12-11 | 2011-06-23 | Netcomsec Co Ltd | 整数系列の周期判定方法、周期判定装置及び周期判定プログラム |
JP5998682B2 (ja) * | 2012-07-03 | 2016-09-28 | 株式会社ニコン | エンコーダ、符号板、駆動装置、及びロボット装置 |
-
2015
- 2015-09-02 JP JP2015172916A patent/JP6083034B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2016053570A (ja) | 2016-04-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
Berlekamp | Algebraic coding theory (revised edition) | |
JP5021244B2 (ja) | 変位検出エンコーダ | |
JP5103267B2 (ja) | 絶対位置測長型エンコーダ | |
JP5378531B2 (ja) | 絶対角度符号部及び絶対位置測定装置 | |
JP5256174B2 (ja) | 磁気式アブソリュートエンコーダ | |
JP6216229B2 (ja) | 撮像素子及び撮像システム | |
WO1993021499A1 (en) | Absolute encoder | |
JP2011107048A5 (ja) | ||
JP6083034B2 (ja) | アブソリュート型エンコーダ | |
JP6338360B2 (ja) | アブソリュートエンコーダ、信号処理方法、およびプログラム | |
JP2008128962A (ja) | 絶対角検出装置 | |
JP5425209B2 (ja) | 絶対位置測定装置 | |
RU79360U1 (ru) | Преобразователь угол-код | |
KR20130129079A (ko) | 버니어 방식 광학 엔코더의 비트 오차 보정을 위한 디지털 옵토-일렉트리컬 펄스 적용 방법 | |
RU2660609C1 (ru) | Псевдослучайная кодовая шкала | |
TWI466450B (zh) | Error correction decoding device | |
JP2004144667A (ja) | 位置情報の異常検出装置 | |
JP7234087B2 (ja) | アブソリュートリニアエンコーダ | |
JP2013047692A (ja) | エンコーダ及びエンコーダのパターン検出方法 | |
JP2008275517A (ja) | 多回転絶対角検出装置 | |
RU2709666C1 (ru) | Псевдослучайная кодовая шкала | |
JP5473953B2 (ja) | 多回転アブソリュート回転角検出装置 | |
JP2008261786A (ja) | 絶対角検出装置 | |
RU2777832C1 (ru) | Псевдослучайная кодовая шкала | |
JP6208160B2 (ja) | 磁気式位置検出装置および磁気式位置検出方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20160120 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20160322 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20160520 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20160720 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20161011 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20161031 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20161206 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20161227 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6083034 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |