JP6042479B2 - 電力増幅器における動的バイアス制御 - Google Patents

電力増幅器における動的バイアス制御 Download PDF

Info

Publication number
JP6042479B2
JP6042479B2 JP2015075935A JP2015075935A JP6042479B2 JP 6042479 B2 JP6042479 B2 JP 6042479B2 JP 2015075935 A JP2015075935 A JP 2015075935A JP 2015075935 A JP2015075935 A JP 2015075935A JP 6042479 B2 JP6042479 B2 JP 6042479B2
Authority
JP
Japan
Prior art keywords
amplifier
power
class
circuit
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2015075935A
Other languages
English (en)
Other versions
JP2015159571A (ja
Inventor
ジュンション・デン
プラサド・グデム
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Qualcomm Inc
Original Assignee
Qualcomm Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Qualcomm Inc filed Critical Qualcomm Inc
Publication of JP2015159571A publication Critical patent/JP2015159571A/ja
Application granted granted Critical
Publication of JP6042479B2 publication Critical patent/JP6042479B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/02—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation
    • H03F1/0205—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers
    • H03F1/0277—Selecting one or more amplifiers from a plurality of amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/02—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/02—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation
    • H03F1/0205—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers
    • H03F1/0283—Reducing the number of DC-current paths
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/294—Indexing scheme relating to amplifiers the amplifier being a low noise amplifier [LNA]
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/372—Noise reduction and elimination in amplifier

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Amplifiers (AREA)
  • Transmitters (AREA)

Description

関連出願の相互参照
本願は、２００６年３月２２日に出願された仮出願６０／７８４，５３９号の米国特許法第１１９条の下での利益を主張し、該仮出願は、参照によりここに組込まれる。
背景情報
（技術分野）
開示された実施形態はＲＦ電力増幅器に関連し、そしてより具体的には、セルラ電話のハンドセットのようなモバイル通信デバイスにおいて使用されるＲＦ電力ンプに関連する。
（背景）
セルラ電話が単一のバッテリーチャージ(single battery charge)で動作(operate)できる時間の長さを延ばすことは望ましい。電力増幅器は、セルラ電話によって消費されるＤＣ全電力のかなりの部分(significant portion of all the DC power)を消費する、セルラ電話のコンポーネントである。したがって、電力増幅器の平均電力効率を増大することは、望まれる。平均電力効率(average power efficiency)（ＡＰＥ）は、アンテナに送られた(delivered)ＲＦエネルギーと、バッテリーから抽出されたエネルギーと、の比である。セルラ電話が単一のバッテリーチャージで動作することができる時間の量を増大するために、電力増幅器のＡＰＥが増大されるべきである。オペレーション中のセルラ電話は、多くの異なる電力出力レベルのうちの１つにおいて送信させられることができる。広帯域符号分割多元接続（ＷＣＤＭＡ 登録商標）セルラ電話においては、例えば、セルラ電話は、「トーク（”talk”）」モードにおいて、あるいは「待機(“wait”)」（時には「アイドル(“idle”)」と呼ばれる）モードにおいて、動作させられることができる。待機モードにおいては、ユーザデータ（例えば、会話）は通信されていない、しかしながら、セルラ電話の送信機は、それにもかかわらず、セルラ電話と基地局との間の無線リンクを維持するために、管理情報の最小量を送信する。トークモードにおいては、セルラ電話の送信機は、ユーザデータを通信するために、出力電力の１ワットまでを送信させられることができる。トークモードで送信されたＲＦ電力の量は、さらに基地局までの距離のような様々な要因に多少依存して減らさせられる可能性がある。もしセルラ電話が基地局に近い場合、そのときは、それは、それが基地局から遠く離れている場合にそれが使用する高い出力電力レベルで送信する必要はない。セルラ電話が基地局に近いときのアイドルモードと比べてセルラ電話が基地局から遠いとき、より多くのＲＦ電力がトークモードにおいて送信されることになっているが、セルラ電話はめったにハイパワートークモード(high power talk mode)でない。セルラ電話は、そのオペレーション中に、１つの出力電力モードから、別の出力電力モードにスイッチさせられ、そして各モードにおけるその電力増幅器のオペレーションは、全体のＡＰＥが可能なかぎり大きいように、可能なかぎり効率的であるべきである。
与えられる物理的大きさのトランジスタを有する典型的な電力増幅器は、いくつかの級：Ａ級、ＡＢ級、Ｂ級、あるいはＣ級、のうちの１つにおいて、動作するようにバイアスをかけられることができる。級は、増幅器のトランジスタが導通している(conducting)入力信号サイクルの割合によって、互いから区別される。この割合は、一般に「導通角(“conduction angle”)」と呼ばれる。３６０度の導通角は、トランジスタが全体の入力信号サイクルを通じて導通している(conductive)ことを意味する。１８０度の導通角は、トランジスタが、入力信号サイクルの半分の間、導通していることを意味する。一般的に、導通角が大きいほど、出力電力を生成することにおいて、増幅器は、より効率的でない。逆に、導通角が大きいほど、増幅器はより線形になる。セルラ電話の電力増幅器における非線形は、他のセルラ電話によって使用される隣接通信チャネルへの望まない伝送を結果としてもたらす可能性がある。それ故に、ある線形要件(certain linearity requirements)が、使用される通信標準規格によって課される。したがって、電力増幅器の設計においては、線形性トレードオフ（linearity tradeoff）に対して効率がよい。線形性と効率の事柄により、このモードのオペレーションは、ただ、アプリケーションについての必要とされる線形性を有しているので、セルラ電話の電力増幅器は、通常、ＡＢ級において動作される。したがって、効率は最適化される。
もし、通常のＡＢ級の増幅器が比較的小さい振幅入力信号を用いて駆動され、ＡＢ級増幅器が固定電力利得を有している場合、そのときには、トランジスタの導通角が１８０度から３６０度の間の値を有するように、増幅器の出力信号はクリップされる(clipped)だろう。しかしながら、増幅器がより大きい電力を出力するように、入力信号の振幅(amplitude)がより大きく作られる場合、そのときには、出力信号は、一般的により大きな度(a greater degree)にクリップされるだろう。したがって、増幅器のトランジスタの導通角は減少し、その結果、線形性を減らす。これらの様々な相互作用する効果は、ベストな達成される効率および適切な線形性を有するセルラ電話の電力増幅器を設計することにおいて、考慮される。
１つの従来の設計方法においては、フルパワーで(at full power)、まさに適切な線形性を有するために、電力増幅器に、バイアスをかけることによって、最も高い出力電力において動作するとき、電力増幅器は、特に効率的であるように設計される。もし電力増幅器がこのようにバイアスをかけられ、そしてその後で、セルラ電話がより低い電力モード(lower power mode)において動作することができるように、入力信号の振幅が減少させられた場合、そのときには、超過ＤＣ電力は電力増幅器において消費されるであろう。もし、より少ないＲＦ出力電力が増幅器に要求される場合(if less RF output power is required of the amplifier)、そのときには、より低いＤＣ電力が要求される。効率は、送られるＲＦ電力と、増幅器によって消費されるＤＣ電力の量と、の比(ratio of delivered RF power versus the amount of DC power consumed by amplifier)である。したがって、電力増幅器が低電力モードにおいて動作する予定のとき、電力増幅器に対するＤＣ電力が対応する量の分を減らされるので、電力は、低電力モードにおいて動作するとき、無駄にされない。２つの技術のうちの１つは、セルラ電話電力増幅器の低電力モードにおけるＤＣ電力消費を減らすために、一般に活用される。
該技術のうちの第１の技術は、「動的電流バイアシング(“dynamic current biasing”)」と呼ばれる。電力増幅器のトランジスタを通じて流れているＤＣバイアス電流がある。このＤＣバイアス電流は、低電力モードにおいて減らされる。残念なことに、増幅器のトランジスタにおける電流密度を変更することは、増幅器利得における変化を引き起こすことができる。

電力増幅器に入力信号を供給する、電力増幅器のエレクトロニクスアップストリーム(electronics upstream)は、電力増幅器の電力出力を制御することができるべきである。電力制御ループを促進するためにアップストリームエレクトロニクスに戻る電力増幅器からのフィードバック信号が一般的にあるに違いないので、電力増幅器の電力利得を変更することは、アップストリームエレクトロニクスに複雑さを加える。そのような電力制御ループを提供することは、重要でない事柄である可能性がある。またフィードバック信号を供給するためのメカニズムは、電力増幅器に対するコストを加える。さらに、電力増幅器およびドライブエレクトロニクスの製造者が異なるエンティティである場合、そのときには、フィードバック情報の通信についてのメカニズムを提供することは、現存および固定プロトコルおよび集積回路設計のゆえ、可能なことではないかもしれない。
該技術のうちの第２の技術は、「動的電圧バイアシング(“dynamic voltage biasing”)と呼ばれる。ＤＣバイアス電流を減少させることによってＤＣ電力消費を減らすことよりは、寧ろ、電力増幅器内のトランジスタのコレクタ上のＤＣバイアス電圧が減少する。典型的に効率的な方法で減らされたＤＣバイアス電圧を提供することは、ＤＣ−ＤＣコンバータ(DC to DC converter)とそれの関連する大きいオフチップコンポーネントの使用を含む。これは、小さい形状のセルラ電話ハンドセット(small feature size cellular telephone handsets)にとって魅力的ではない。それはまた、一般に、オフチップコンポーネントによる統合的解決法(integrated solution)ではない。オンチップあるいはオフチップかどうかにかかわらず、ＤＣ−ＤＣコンバータを提供することは、全体的な設計に対して実質的なコストを加える。
モバイル通信デバイス（例えばセルラ電話）のＲＦ出力電力増幅器(power amplifier)（ＰＡ）は、制御信号を受け取るために、電力増幅器入力端子、ドライバステージ(driver stage)、アナログマルチプレクサ、第１のＡＢ級増幅回路、第２のＡＢ級増幅回路、電力増幅器出力端子、そして入力端子を含んでいる。電力増幅器は、制御入力端子上でデジタル制御信号を受け取る。デジタル制御信号のデジタル値は、セルラ電話のオペレーティングモードを示す。１つのオペレーティングモードは、例えば、第２のオペレーティングモードよりも高い平均電力レベルを出力するように、電力増幅器に要求する。セルラ電話がこのより高い出力電力オペレーティングモードにおいて動作している場合、デジタル制御信号は第１のデジタル論理値を有する、一方で、セルラ電話がより低い出力電力オペレーティングモードにおいて動作している場合、デジタル制御信号は第２のデジタル論理値を有する。
デジタル制御信号が第１のデジタル値を有している場合、そのときには、アナログマルチプレクサは、ドライバステージの出力を、第１のＡＢ級増幅回路の入力に結合する。第１のＡＢ級増幅回路は、電力増幅器の出力端子を駆動する。第１のＡＢ級増幅回路におけるパワートランジスタ（複数の並列接続されたトランジスタから構成される）は、第１のＤＣバイアスコレクタ電流において、および第１のＤＣバイアス エミッタ−コレクタ電圧において、バイアスをかけられる。他方で、もし制御入力端子上のデジタル制御信号が第２のデジタル論理値を有している場合、第２のＡＢ級増幅回路が電力増幅器の出力端子を駆動するように、アナログマルチプレクサは、ドライバステージの出力を、第２のＡＢ級増幅回路の入力に結合する。第２のＡＢ級増幅回路におけるパワートランジスタ（複数の並列接続されたトランジスタから構成される）は、第２のＤＣバイアスコレクタ電流において、また、第２のＤＣバイアス エミッタ−コレクタ電圧において、バイアスをかけられる。
第１のオペレーティングモードが、第２のオペレーティングモードと比較してより高い出力電力において電力増幅器を動作することを含むモードである場合、第１のＤＣバイアスコレクタ電流は、第２のＤＣバイアスコレクタ電流よりも大きく、そして第１のＤＣバイアス コレクタ−エミッタ電圧は、第２のＤＣバイアス コレクタ−エミッタ電圧よりも大きい。第１および第２のＡＢ級増幅回路におけるパワートランジスタを適切にサイジングすることによって(seizing)、第１および第２のＡＢ級増幅回路のパワートランジスタにおけるエミッタ電流密度は、２つのオペレーティングモードにおいて実質的に等しいので、全体的な電力増幅器の電力利得が２つのオペレーティングモードのそれぞれにおいて実質的に同一である。１つのオペレーティングモードから他のオペレーティングモードにスイッチングすること(switching)は、電力増幅器の電力利得を変更しない。
複数の異なるオペレーティングモードのそれぞれにおける電力増幅器出力端子を駆動するために異なるＡＢ級増幅回路を使用する技術は、３つ以上の異なるＡＢ級増幅回路を含むように、展開されることができる(can be expanded)。新規の電力増幅器は、別々の電力増幅器集積回路である必要がない。例えば、セルラ電話の送信機チェーンのドライバ増幅器は、上記に述べられた新規の技術にしたがって複数の異なるＡＢ級増幅回路を使用することができる。複数の異なるＡＢ級増幅回路を含んでいる新規の技術を活用することによって、セルラ電話における電力増幅器の平均電力効率（ＡＰＥ）が改良される(improved)ことができる、その結果、単一のバッテリーチャージ上で、セルラ電話が使用されることができる時間の量を延ばす。
前述のことは、概要(summary)であり、したがって、必然的に、詳細の単純化、一般化および省略を含んでおり、したがって、当業者は、概要は説明のためだけのものであって、制限していることを意図していないということを理解するであろう。特許請求の範囲によってのみ定義されるような、ここに説明されるデバイスおよび／またはプロセスの、他の態様、発明の特徴、および利点は、ここに記載される非制限的詳細な説明において、明らかとなるであろう。
図１は、１つの新規の態様にしたがう、セルラ電話のハイレベルダイアグラムである。 図２は、図１のセルラ電話のＲＦトランシーバ回路要素のより詳細な図である。 図３は、図２のＲＦトランシーバ回路要素の電力増幅器のトランジスタレベルの図である。 図４は、図３の電力増幅器によって使用されるバイアス電圧を生成するバイアス回路の回路図である。 図５は、Ａ級、Ｂ級あるいはＣ級増幅器と対立するような、ＡＢ級増幅器として増幅器を識別する方法を示す図である。 図６は、電力増幅器の出力電力に対して図３の電力増幅器によって消費された総ＤＣ電流を示す図である。 図７は、２つの他の従来の動的バイアシング技術を利用する電力増幅器と比較して、図３の電力増幅器の平均電力効率を示す図である。 図８は、どのように、図３の電力増幅器の電力利得が、広域出力電力範囲にわたって安定しているかを示す図である。 図９は、５ＭＨｚにおいてＡＣＰＲ（隣接チャネル電力比）に関して測定される図３の電力増幅器の線形性を示す。 図１０は、それぞれの異なる出力電力オペレーティングモードについての異なるＡＢ級の増幅回路を使用する技術を、３つ以上の異なるＡＢ級増幅回路に、および３つ以上の対応する出力電力オペレーティングモードに、拡張することによって達成されることができる平均電力効率を示している図である。 図１１は、１つの新規の態様にしたがって、方法の単純化されたフローチャートである。
詳細な説明
図１は、セルラ電話１の非常に単純化されたハイレベルなブロック図である。セルラ電話１はアンテナ２、無線周波数(radio frequency)（ＲＦ）トランシーバ回路要素３およびデジタルベースバンド集積回路４を含んでいる。デジタルベースバンド集積回路４は、主としてデジタル回路要素を含んでおり、またデジタルプロセッサを含んでいる。ＲＦトランシーバ回路要素３は主としてアナログ回路要素を含んでいる。
図２は、ＲＦトランシーバ回路要素３のより詳細な図である。回路要素は、ＲＦトランシーバ集積回路３Ａと、追加の個別のコンポーネント５−８と、を含んでいる。個別のコンポーネントは、スイッチプレクサ５、デュプレクサ６、ＳＡＷフィルタ７および電力増幅器８を含む。回路要素は受信機同様に送信機も含んでいるので、回路要素は、「トランシーバ(“transceiver”)」と呼ばれる。受信機は、ローカルオシレータ(local oscillator)（ＬＯ）１０に加えて、いわゆる「信号チェーン(“signal chain”)」９を含んでいる。信号チェーンは、低雑音増幅器(low noise amplifier)（ＬＮＡ）１１、ミキサ１２およびベースバンドフィルタ１３を含む。ＬＮＡ１１は、アンテナ２から高周波および低い振幅信号(the high frequency and low amplitude signal)を受け取り、その信号を増幅する。ミキサ１２は、高周波信号を低周波信号に変換するために復調を実行する。ベースバンドフィルタ１３は低周波信号を受け取り、ノイズをフィルタにかけて取り除き(filters out)、そして、デジタルベースバンド集積回路４に、アナログ信号として、結果として生じる情報を出力する。デジタルベースバンド集積回路４におけるＡ／Ｄコンバータ(analog-to-digital converter)１４は、ＲＦトランシーバ回路要素３からアナログ信号を受け取り、アナログ信号をデジタル情報にデジタル化する。ベースバンド集積回路４におけるデジタルプロセッサは、その後でデジタル情報を処理する。
ＲＦトランシーバ回路要素３の送信機部分はさらに、信号チェーン１５と、ローカルオシレータ(local oscillator)（ＬＯ）２１を含んでいる。信号チェーン１５は、ベースバンドフィルタ１６、ミキサ１７、可変利得増幅器(variable gain amplifier)（ＶＧＡ）１８および電力増幅回路要素、を含んでいる。電力増幅回路要素は、ドライバ増幅器１９、ＳＡＷフィルタ７および電力増幅器８を含んでいる。デジタル情報は、デジタルベースバンド集積回路４から生じ(originates in)、デジタルベースバンド集積回路４におけるＤ／Ａコンバータ２０によってアナログ方式に変換される。送信機信号チェーン１５におけるベースバンドフィルタ１６は、デジタルノイズをフィルタにかけて取り除く。ミキサ１７は、高周波搬送波上に、ベースバンド信号を変調する。ＶＧＡ１８および電力増幅回路要素は、アンテナ２を駆動するための高周波信号を増幅する。
ここで説明されている具体的な実施形態においては、ＳＡＷフィルタ７および電力増幅器８は、ＲＦトランシーバ集積回路３Ａと一緒に(along with)、プリント回路基板(printed circuit board)に配置される別々のコンポーネントである。しかし、これはインテグレーション(integration)の１つの形式にすぎない。図２の様々なコンポーネントの機能性(functionalities)は、システムのターゲットコスト、ターゲットパフォーマンス、そして特定のターゲットアプリケーションに依存して、異なる方法で集積化されることができる(can be integrated)。例えば、全体の送信機信号チェーン１５は、ＲＦトランシーバ集積回路３Ａに集積化されることができる。
図３は、０．２５ミクロンのシリコンゲルマニウム（ＳｉＧｅ）ＢｉＣＭＯＳプロセスにおいてインプリメントされる(implemented)、電力増幅器（ＰＡ）８の単純化されたトランジスタレベルの図である。ＰＡ８は、モデル化された信号ソース１０１、入力マッチングネットワーク１０２、出力マッチングネットワーク１０３およびモデル化された負荷１０４を含むシステム１００、の一部である。図２の実施形態においては、モデル化された信号ソース１０１は、ＰＡ８が入力信号を受け取るＳＡＷフィルタ７を表わす。モデル化された負荷１０４は、ＰＡが結果として生じる増幅された信号を駆動する、スイッチプレクサ５、あるいは、デュプレクサ６を表す。
ＰＡ８は、第１のステージ（ここでは「ドライバステージ(“driver stage”)」と呼ばれる）１０５、段間マッチングネットワーク(inter-stage matching network)１０６、アナログマルチプレクサ回路１０７、第２のステージ、および出力加算ネットワーク(output summing network)１０８、を含んでいる。第２のステージは、第１のＡＢ級増幅回路１０９および第２のＡＢ級増幅回路１１０を含んでいる。（アナログマルチプレクサ回路１０７は実際にはデマルチプレクサであるが、それはここではマルチプレクサと呼ばれる。）
参照番号１１１は、電力増幅器入力端子を識別する。それは、集積回路チップ１１２を含んでいる、パッケージの端子である。参照番号１１３は、集積回路チップ１１２上に入力信号を受け取るために、ボンドパッド(bond pad)を識別する。インダクタシンボル１１４は、入力端子１１１をボンドパッド１１３に結合する、ボンドワイヤ(bond wire)のインダクタンスを表わす。ソース１０１からの入力信号は、入力マッチングネットワーク１０２およびインダクタンス１１４を通じて、ドライバステージ１０５の入力に結合される。入力マッチングネットワーク１０２は、ソース１０１をドライバステージ１０５にインピーダンスマッチするように機能する。
参照番号１１５は、集積回路チップ１１２から出力信号を出力するために、ボンドパッドを識別する。インダクタシンボル１１６は、ボンドパッド１１５を電力増幅器のパッケージの出力端子１１７に結合する、ボンドワイヤのインダクタンスを表わす。ボンドパッド１１５上の出力信号は、出力マッチングネットワーク１０３によってマッチされるインピーダンスを通じて、負荷１０４上に通信される。
ＰＡ８は、１．９２ＧＨｚから１．９８ＧＨｚまでのオペレーティング周波数範囲を有しており、この範囲の入力信号を、およそ＋２６ｄＢｍの最大出力電力を備えたおよそ１８ｄＢの最大出力利得を用いて、増幅する。デュプレクサ６は、２ｄＢ電力損失をもたらす(introduces)。
電圧バイアシング（VOLATAGE BIASING）：
第１のＡＢ級増幅回路１０９は、供給電圧ＶｃｃのＤＣバイアスコレクタ電圧を有するように、電圧バイアスをかけられる(voltage biased)。ＤＣ条件の下においては、出力マッチングネットワーク１０３のインダクタ１１８と、インダクタンス１１６は、本質的には短路(short circuit)であり、一方で、キャパシタ１１９と、ボンドパッドキャパシタンス１２０は本質的には開路(open circuit)である。供給電圧Ｖｃｃ、したがって、ＤＣ電圧は、第１のＡＢ級増幅回路１０９のシリコンゲルマニウム（ＳｉＧｅ）ＨＢＴ（ヘテロ接合バイポーラトランジスタ(heterojunction bipolar transistor)）トランジスタ１２１のコレクタに、バイアスをかける。
トランジスタ１２１の各ＨＢＴエミッタは、縦４８ミクロン横０．４４ミクロンの大きさである。トランジスタ１２１は、並列で結合されたＨＢＴトランジスタのような、１００(hundred(100))を含んでいる。（トランジスタ１２１は、この特許ドキュメントのいずれかにおいては、単一のパワートランジスタと集合的に呼ばれる。）安定抵抗器(ballasting resistor)は、熱暴走(thermal runaway)を防ぐエミッタレジスタンスＲＥを増大させるために、各ＨＢＴトランジスタのエミッタにおいて、提供されている。熱暴走を防ぐ、ＲＥ上のより低いバウンド(bound)は、下の式（１）によって与えられている。
Figure 0006042479
式（１）においては、ＩＣおよびＶＣは、それぞれＤＣコレクタバイアス電流および電圧である。θｔｈ＝ΔＴ／ＩＣＶＣは、熱抵抗(thermal resistance)である。θｔｈ＝０．３３Ｃ／ｍＷ、ＩＣ＝１１０ｍＡおよびＶＣ＝３Ｖと仮定すると、式（１）は、ＲＥ≧１．１Ωが熱の安定性を保証することを示す。
第２のＡＢ級増幅回路１１０は、およそ２分の１の供給電圧Ｖｃｃの、ＤＣバイアス コレクタ−エミッタ電圧を有するように、電圧バイアスをかけられる。ＤＣの条件の下においては、インダクタンス１２２および１２３は、本質的には短路である。したがって、完全供給電圧Ｖｃｃは、ＳｉＧｅ ＨＢＴトランジスタ１２４のコレクタおよびエミッタと、ＳｉＧｅ ＨＢＴトランジスタ１２５のコレクタおよびエミッタと、の間で降下される(dropped)。直列接続トランジスタ１２４および１２５のそれぞれが、他のトランジスタとして、そのコレクタおよびそのエミッタの間で、概略的に同じ電圧を降下すると仮定して、そのときには、第２のＡＢ級増幅回路の複数のトランジスタにわたるコレクタ−エミッタ電圧降下は、おおよそＶｃｃ／２である。トランジスタ１２４として呼ばれるものは、実際には、第１のＡＢ級増幅回路１０９に関連して上に述べられている、ＨＢＴストラクチャの２０(twenty(20))の並列接続されたＳｉＧＥ ＨＢＴトランジスタを含んでいる。同様に、トランジスタ１２５と呼ばれるものは、実際には、２０のそのような並列接続されたＳｉＧＥ ＨＢＴトランジスタを含んでいる。
電流バイアシング(CURRENT BIASING)：
コンダクタ１２６上のＤＣ制御バイアス電圧Ｖｂｉａｓ２は、第１のＡＢ級増幅回路１０９のバイポーラトランジスタ１２１の総ＤＣコレクタ電流が、およそ１００ミリアンペアであるように、大きさが作られる。したがって、第１のＡＢ級増幅回路１０９は、１００ミリアンペアにおいて電流バイアスをかけられている(current biased)、と言われている。
第２のＡＢ級増幅回路１１０は、以下のとおり、電流バイアスをかけられる。第１に、コンダクタ１２７上のＤＣ制御バイアス電圧Ｖｂｉａｓ４は、およそ２．１ボルトの大きさを有するようにセットされる。第２に、Ｖｃｃボンドパッド１２９から、インダクタンス１２２を通じて、トランジスタ１２４を通じて、インダクタンス１２３を通じて、トランジスタ１２５を通じて、そしてグラウンドコンダクタ１３０まで、およそ２０ミリアンペアの総ＤＣコレクタ電流が直列で流れるように、コンダクタ１２８上のＤＣ制御バイアス電圧Ｖｂｉａｓ３は、セットされる。
図４は、制御バイアス電圧、Ｖｂｉａｓ４、Ｖｂｉａｓ３、Ｖｂｉａｓ２およびＶｂｉａｓ１をそれぞれ生成する、４つのバイアス回路１３１−１３４の図である。回路１３１は、抵抗性分圧器(resistive voltage divider)である。３つのバイアス回路１３２−１３４のそれぞれは、同一の回路トポロジを有している。それぞれは、それぞれは、ベータヘルパ１３５と、電流ミラーバッファ(current mirror buffer)１３６と、を含んでいる。よりよい線形性を達成するために、低いＤＣベースインピーダンスは、ドライバステージ１０５について、および第１のＡＢ級増幅回路１０９について、活用される。第２のＡＢ級増幅回路１１０におけるＤＣ電流動作(DC current behavior)が、トランジスタ（単数または複数）１２５によって決定されるので、低いＤＣインピーダンスはトランジスタ（単数または複数）１２５のベースにおいて提供される。このように、入力電力が増大するとき、トランジスタ１２４および１２５におけるＤＣ電流も上昇する(rises)。その結果として、第２のＡＢ級増幅回路１１０の線形性は、改善する。他方では、第２のＡＢ級増幅回路１１０のトランジスタ（単数または複数）１２４は、固定されたバイアス電圧を用いて、レジスタを通じてトランジスタ１２４のベースまで、バイアスをかけられる、その結果、線形要件がすでに低電力において満たされているので、余分のバイアスインダクタ(extra bias inductor)についての必要性を除去する。したがって、バイアス回路１３２−１３４は、一定の電圧バイアスを提供し、改善された線形性について低周波のコンポーネントを終了させる(terminates)。
バイアス回路１３２−１３４のうちの１つの出力（バイアス回路の出力インピーダンス）を調べるＤＣインピーダンスＺｂｉａｓは、おおよそ
Figure 0006042479
である。
ｇｍ．Ｍ３は、Ｍ３トランジスタのトランスコンダクタンスである。ｇｍ．Ｑ２は、Ｑ２トランジスタのトランスコンダクタンスである。ｒｏ．Ｑ２は、トランジスタＱ２の出力レジスタンスである。
Δｗ≦５ＭＨｚについては（すなわち、ＷＣＤＭＡハンドセットＰＡｓについてのチャネル帯域幅）、
Figure 0006042479
である。
ＡＢ級回路オペレーション(CLASS AB CIRCUIT OPERATION)：
図５は、Ａ級、Ｂ級あるいはＣ級増幅器と対立するような、ＡＢ級の増幅器として、増幅器を識別する方法を示す図である。図５の図においては、入力信号は、シヌソイド線(sinusoidal line)によって表わされる。トランジスタの導通は太い灰色のラインによって示されている。Ａ級増幅器のトランジスタは、入力信号の全サイクル（３６０度）を通じて、電流を導通する。図５の上部の左のＡ級増幅器の例において、太い灰色の線は、０度から３６０度までの、入力信号の全サイクルを塗っている(overlays)。Ａ級は、４つの図示されるコンフィギュレーションのうち、最も非効率でないコンフィギュレーション(least inefficient configuration)である。
Ｂ級増幅器のトランジスタは、約２分の１の入力信号のサイクルについての電流を、導通する。図５の上部の右のＢ級オペレーションの図においては、太い灰色の線のみが、９０度から２７０度に存在することに注目してください。トランジスタは、２分の１の入力信号のサイクルについての電流を、導通していない。Ｂ級増幅器は、Ａ級増幅器よりも効率的である。
Ｃ級増幅器のトランジスタは、２分の１よりも少ない入力信号のサイクルの電流を、導通する。図５の右下のＣ級オペレーションの図においては、太い灰色の線のみが、およそ１００度からおよそ２５０度に存在することに注目してください。Ｃ級増幅器は、図示された増幅器のコンフィギュレーションの中で最も効率的であるが、Ｃ級増幅器は図示された増幅器コンフィギュレーションの中で最も高い非線形（ひずみ(distortion)）を有している。
図５の左下の中における最後の説明図は、ＡＢ級増幅器のものである。ＡＢ級増幅器のトランジスタは、入力信号のサイクルのおよそ１８０度からおよそ３６０度までのどこからでも電流を、導通する。ＡＢ級オペレーションの図においては、太い灰色の線のみが、およそ８０度からおよそ２８０度に存在することに注目してください。したがって、入力信号の合計３６０度中の２００度、については、この例において、導通している。ＡＢ級増幅器は、Ａ級増幅器よりも効率的であり、そして、Ｂ級増幅器よりも少ない非線形（ひずみ）を有している。
図３の電力増幅器８の第１および第２のＡＢ級増幅回路１０９および１１０は、ＡＢ級増幅器として動作するように、バイアスをかけられる。
セルラ電話オペレーティングモード(CELLULAR TELEPHONE OPERATING MODES)：
図１のセルラ電話１は、いくつかのオペレーティングモードのうちの１つにおいて、動作可能である。これらのオペレーティングモードのそれぞれにおいて、セルラ電話１は、異なる平均ＲＦ出力電力レベルにおいて、ＲＦエネルギーを送信するべきである。したがって、電力増幅器８は、異なるオペレーティングモードのそれぞれにおいて、負荷１０４に対して異なる平均電力を出力すべきである。これらのオペレーティングモードの例は、「トークモード(“talk mode”)」あるいは、「待機(“wait”)」モード（時には「アイドル(idle)」モードと呼ばれる）を含むことができる。下の動作説明において、第１のオペレーティングモードにおけるオペレーションは、第２のオペレーティングモードにおけるオペレーションよりも、高い平均出力電力レベルを含むべきである。セルラ電話は第１のオペレーティングモードにおいて動作している場合、そのときには、信号Ｖｃｏｎは、デジタル論理高値を有している、一方で、セルラ電話が第２のオペレーティングモードにおいて動作している場合、そのときには、信号Ｖｃｏｎはデジタル論理低値を有している。一実施形態においては、デジタルベースバンド集積回路４（図１参照）は、信号Ｖｃｏｎを生成し、信号コンダクタ１３７および入力端子１３８を介して、電力増幅器８に、それを供給する。別の実施形態においては、デジタルベースバンド集積回路４は、信号Ｖｃｏｎを生成せず、むしろ、パワー検出器１３９が送信機チェーンのどこかにおいて、位置される(located)。図２の例においては、パワー検出器１３９は、ドライバ増幅器１９において位置される。ドライバ増幅器１９によって出力されている電力が、あらかじめ決定されたレベルより上(above predetermined level)であることを検出される場合、そのときにはパワー検出器１３９は信号Ｖｃｏｎを、デジタル論理高値にアサートする(asserts)、そうでなければ、パワー検出器１３９は、信号Ｖｃｏｎを、デジタルロジック低値において保持する。電力増幅器８が固定された電力利得を有していると仮定すると、そのときには、パワー検出器１３９によって検出されるあらかじめ決定されたレベルは、電力増幅器８の任意の望まれる電力出力レベルに対応するように作られることができる。
第１のオペレーティングモードにおいては、電力増幅器８は、より高い平均出力電力を用いて、負荷４を駆動する。信号Ｖｃｏｎはデジタル高レベルを有している。したがって、信号Ｖｃｏｎは、アナログマルチプレクサ回路１０７に、ノード１４０を第１のＡＢ級回路１０９の入力ノード１４１に結合させ、ノード１４０を第２のＡＢ級増幅回路１１０の入力ノード１４２からデカプルさせる(decouple)。第２のＡＢ級増幅回路１１０は、ディスエーブルされている(be disabled)と言われている。Ｎチャネルトランジスタ１４３および１４４は、導通しており(conductive)（ＯＮである）、一方で、Ｎチャネルトランジスタ１４５および１４６は、非導通である（ＯＦＦである）。信号経路は、ソース１０１から、ドライバステージ１０５を通じて、段間マッチングネットワーク１０６を通じてノード１４０に、第１のＡＢ級増幅回路１０９を通じて加算ノード１４７に、出力マッチングネットワーク１０３を通じて、負荷１０４に、及ぶ。
この実施形態においては、トランジスタ１４３−１４６のそれぞれは、４５μｍ／０．２５μｍのＷ／Ｌを有する、１００(one hundred(100))の並列接続されたＮチャネル電界効果(N-channel field effect)トランジスタを実際に含む。したがって、トランジスタ１４３−１４６のそれぞれは、第１および第２のＡＢ級の増幅回路１０９および１１０への挿入損出(insertion loss)を低く保つ、大きいデバイスである。
第２のオペレーティングモードにおいては、電力増幅器８は、より低い平均出力電力を用いて、負荷１０４を駆動する。デジタル制御信号Ｖｃｏｎは、デジタル低レベルを有している。したがって、アナログマルチプレクサ回路１０７は、ノード１４０を、第２のＡＢ級増幅回路１１０の入力ノード１４２に結合し、そして、第１のＡＢ級増幅回路１１０の入力ノード１４１から、ノード１４０をデカプルする。第１のＡＢ級の増幅回路１０９は、ディスエーブルされていると言われている。Ｎチャネルトランジスタ１４５および１４６は、導通しており（ＯＮ）、一方で、Ｎチャネルトランジスタ１４３および１４４は、非導通である（ＯＦＦ）。信号経路は、ソース１０１から、ドライバステージ１０５を通じて、段間マッチングネットワーク１０６を通じてノード１４０に、第２のＡＢ級増幅回路１１０を通じて加算ノード１４７に、出力マッチングネットワーク１０３を通じて、負荷１０４に、及ぶ。
したがって、第１のオペレーティングモードにおいては、第１のＡＢ級増幅回路１０９は、出力端子１１７と負荷１０４と、を駆動するために使用される。１つの例において、トランジスタ（単数または複数）１２１は、活用されるセルラ通信標準規格によって要求される線形性、を達成する一番低い導通角、を有するように、バイアスをかけられる。導通角を減らすことは効率を増大させる。第２のオペレーティングモードにおいては、他方では、第２のＡＢ級増幅回路１１０は、出力端子１１７と負荷１０４と、を駆動するために、使用される。第２のＡＢ級増幅回路のトランジスタ１２４および１２５は、より低いＤＣバイアス電圧と、より低いＤＣバイアスコレクタ電流と、を用いて、バイアスをかけられるので、第２のオペレーティングモードのより低い出力電力レベルにおいて動作されるとき、ＤＣ電力は、無駄にされない。
全体の電力増幅器８の電力利得は、電力増幅器８が、第１オペレーティングモードあるいは第２のオペレーティングモードにおいて、動作しているかどうかに関わらず、実質的に同じである。従来の動的電流バイアシングを使用しての、電力増幅器の電力利得における変化は、普通は、パワートランジスタの電流密度における変化による。図３の実施形態においては、ＳｉＧｅ ＨＢＴトランジスタ１２１における電流密度は、おおよそ、トランジスタ１２１のエミッタ面積で割られたＤＣバイアス電流である。ＨＢＴトランジスタのうちの１つのエミッタ面積は、エミッタ幅とエミッタ長さの積である。全体のエミッタ面積は、トランジスタ１２１を作る１００の構成要素トランジスタのエミッタ面積の和である。同様に、ＳｉＧｅ ＨＢＴトランジスタ１２４および１２５における電流密度は、おおよそ、トランジスタ１２４あるいはトランジスタ１２５のエミッタ面積で割られたＤＣバイアス電流である。トランジスタ１２４およびトランジスタ１２５を埋め合わせする、構成要素ＨＢＴトランジスタのそれぞれは、第１のＡＢ級増幅器１０９のトランジスタ１２１を埋め合わせする、ＨＢＴトランジスタと同一のサイズである。しかしながら、第２のＡＢ級増幅回路１１０のトランジスタ１２４および１２５のそれぞれにおいては、そのようなＨＢＴトランジスタはたった２０しかない。したがって、第２のＡＢ級増幅回路１１０のトランジスタ１２４および１２５の合計エミッタ面積は、第１のＡＢ級増幅回路１０９のトランジスタ１２１の合計エミッタ面積の２０パーセントである。第２のＡＢ級増幅回路１１０におけるＤＣバイアス電流が２０ミリアンペアにセットされ、かつ、第１のＡＢ級増幅回路１０９は、１００ミリアンペアにセットされるので、２つの増幅回路におけるパワートランジスタ内の電流密度は、同一である。２つの増幅回路の電流密度を同じに保つことは、２つの増幅回路の電力利得を同一に保つことを容易にする。
しかしながら、２つのオペレーティングモードにおいて、電力利得を同一に維持する他の要因がある。第１のＡＢ級増幅回路１０９の出力と第２のＡＢ級増幅回路１１０の出力との間の出力接続は、各増幅器の出力に対して寄生(parasitics)を加え、それは全体的な電力利得を減らす。しかしながら、付け加えられた寄生は、第１および第２のオペレーティングモードの間でスイッチングするとき、第２のステージの入力インピーダンスが少し変わるので、２つの増幅器の電力利得間のどんな差も減らすようにサーブする(serves)。
共振技術(resonating techniques)は、２つのオペレーティングモードのそれぞれにおいて、電力増幅器８の電力利得が同じであることを保証するのを助けるために、さらに活用される。第２のＡＢ級増幅回路１１０の出力と、加算ノード１４７との間の接続と、第１のＡＢ級増幅回路１０９と加算ノード１４７との間の接続は、第１のＡＢ級増幅回路１０９の出力キャパシタンスを部分的に共振することによって、第２のオペレーティングモード（低電力オペレーティングモード）において、利得の電圧をあげる(boost the gain)ように、最適化される。第２のＡＢ級増幅回路１１０の出力インピーダンスは、ＡＢ級の増幅回路１０９のそれよりも高いので、ノード１４７上のパラスティックキャパシタンスは、低電力利得上でより大きいデグレーディング効果(degrading effect)を有する。第２のオペレーティングモード（低電力オペレーション）においてパラシティックキャパシタンスを部分的に共振することによって、第１および第２のオペレーティングモード間の利得差はさらに減らされる。
示された実施形態においては、インダクタンス１４８は、第２のＡＢ級の増幅回路１１０の出力と、加算ノード１４７との間のコンダクタの、インダクタンスである。インダクタンス１４８は、およそ０．２ｎＨの値を有しており、このインダクタンスの大きさは、コンダクタのレイアウトによって決定される。インダクタンス１４８は共振(resonance)を達成するためにセットされる。キャパシタシンボル１４９は、第１のＡＢ級増幅回路の出力キャパシタンスを表わす。それは、およそ５ｐＦのキャパシタンスを有している。キャパシタシンボル１５０は、第２のＡＢ級増幅回路１１０の出力上のパラシテッィクスキャパシタンスを表わす。それは、およそ１ｐＦの値を有している。キャパシタ１５１および１５２は、２０ｐＦの値を有している。これらの値が使用されるとき、有益な利得安定共振は達成される。
図６は、横軸において、電力増幅器８の出力電力を示す図である。総ＤＣバイアス電流が縦軸において示されている（図の右の目盛りを参照）。点線２００は、従来の一定電圧バイアシング（ＣＶ）が活用された場合、ＤＣバイアス電流がどうなるのかを示す。線２０１は、図３の電力増幅器８によって描かれたＤＣバイアス電流を示す。「ＤＤＢ」ラベルは、「２重動的バイアシング(“Dual Dynamic Biasing”)」を示し、図３の電力増幅器８によって活用される技術を説明するために使用される用語である。電力増幅器が第１オペレーティングモードあるいは第２オペレーティングモードにおいて動作するかどうかを決定する、あらかじめ決定された出力電力は、１６ｄＢｍである。図６が示すように、１６ｄＢｍより下(below 16dBm)のより低い出力電力において動作するとき、電力増幅器８は、より少ないＤＣバイアス電流を描く。
図６の左に、「確率分布関数％(“Probability Distribution Function %”)」と題された目盛りがある。この目盛りは、電力増幅器出力電力の関数としてのＣＤＭＡ確率分布関数(probability distribution function)（ＰＤＦ）である、曲線２０２についてである。セルラ電話使用の経験的なデータは、どの出力レベルを用いて、セルラ電話が送る予定の時間のどんな割合かを決定するために、集められ、分析される。曲線２０２の左レッグ(left leg)は、非常に低い電力レベルでセルラ電話が動作しているのは、ほんのわずかな割合の時間であることを示す。曲線２０２の右レッグは、非常に高い電力レベルにおいてセルラ電話が動作しているのは、ほんのわずかな割合の時間であることを示す。曲線２０２の中心のピークは、その時間のほとんど、セルラ増幅器が標準電力レベル(midrange power levels)において動作していることを示す。線２０１がこの標準電力レベルエリアを、線２００が交差するよりも低いＤＣバイアス電流レベルにおいて、交差することに注目してください。これは、実質的な電力節約(power savings)と、セルラ電話がその電池のバッテリーの単一チャージから動作できる時間の量の延長と、を表わす。
図７は、図３の電力増幅器８の平均電力効率がＷＣＤＭＡ出力電力ＰＤＦ（確率分布関数）の約５パーセントであることを示す、チャートである。ラベル「ＤＤＢ」は、２重動的バイアシングを示し、そして、電力増幅器８のデータの点を識別する。「ＤＣＢ」とラベルされた点は、従来の動的電流バイアシング技術を使用する電力増幅器についてのデータの点を識別する。「ＣＶ」とラベルされた点は、任意の動的バイアス技術なしに、一定電圧バイアシングを使用する電力増幅器についてのデータの点を識別する。
図８は、大きな出力電力範囲にわたって、図３の電力増幅器８の電力利得がどのくらい一定であるかを示すグラフである。「ＤＤＢ」とラベルされた線３００は、図３の電力増幅器８の電力利得を示す。電力増幅器８の電力利得は、出力電力が４０ｄｂ範囲にわたって変化するとき、５ｄＢ未満だけ変わる。「ＤＣＢ」とラベルされた線３０１は、動的電流バイアシング技術を使用して従来の電力増幅器の電力利得は何であるかを、示す。１６ｄＢｍの縦の点線は、電力増幅器８が第１のオペレーティングモードあるいは第２のオペレーティングモードにおいて動作するかどうかを決定する、あらかじめ決定された出力電力レベルを、識別する。線３０１は、１５ｄＢ利得変化よりも多いものを示す。
図９は、２つのケースに関する、５ＭｈｚにおいてＡＣＰＲ（隣接チャネル電力比）によって測られるＰＡ８の線形性を示しており、それらの２つのケースは、デジタル先行ひずませ(digital predistortion)（ＤＰ）があるか、ないか、である。メモリレスデジタル先行ひずませリニアライザ(memoryless digital predistortion linearlizer)が使用されるが、１６ｄＢｍより上(above 16dBm)の第１のオペレーティングモード（高電力モード）においてのみ使用される。これが、「ＤＰ後(“After DP”)」曲線におけるＡＣＰＲの不連続性の理由である。ＡＣＰＲは、デジタル先行ひずませを用いて８ｄＢだけ改善され、またＷＣＤＭＡ線形性特定化(WCDMA linearity specification)を満足させる最大出力電力は、２２．４ｄＢｍから２６ｄＢｍで改善される。電力増幅器８は、２６ｄＢｍまでの電力増幅器出力電力については、−３３ｄＢｃよりもよいＡＣＰＲ（隣接チャネル電力比）を有する。これは、最大出力電力のＷＣＤＭＡクラス３の要件を満足させる。相応じて、ピークＰＡＥ（電力付加効果率(power-added efficiency)）は、６０パーセント（１７％から２７％まで）だけ改善される。
複数の出力電力範囲のそれぞれについて異なるＡＢ級増幅回路を使用する技術は、２つよりも多くのＡＢ級増幅回路を使用するように、拡張されることができる。図１０は、活用されるＡＢ級増幅回路の数に対して達成される平均電力効率の比較である。電力増幅器は、例えば、３つの異なるＡＢ級増幅回路と、３つの増幅回路のうちのどれが与えられた動作条件の下使用されるかを決定する２つのあらかじめ決定された出力電力レベルと、を活用することができる。より多くの増幅回路および大きなアナログマルチプレクサと関連する加えられた複雑さおよび寄生と、利得変化と、そして、一番低い出力電力レベルにおいて減らされた電力消費と、を含む最適な数のＡＢ級の電力増幅回路に、いくつかの要因は影響をおよぼす。例えば、３つのＡＢ級増幅回路のみを使用することは、２つのＡＢ級の増幅回路のみを使用するその対の片方(counterpart)（図３参照）よりも、よい平均効率（８．９％）を達成する。しかしながら、対応する回路複雑さが増加し、達成できる電力利得は付け加えられた寄生のため降下する。より多くの増幅回路をまだ加えることは、さらなる収穫逓減(diminishing returns)を結果としてもたらすので、２つのＡＢ級増幅回路を含んでいる図３のトポロジは、図１のセルラ電話１において採用される(adopted)。
図１１は、１つの新規の態様にしたがって、単純化された方法のフローチャートである。セルラ電話が第１のオペレーティングモードあるいは第２のオペレーティングモードにおいて動作されかどうかに関して、決定がなされる（ステップ４００）。１つの例においては、第１のオペレーティングモードは「トーク(“talk”)」モードであり、第２のオペレーティングモードは「待機(“wait”)」モードである。１つの例として、デジタルベースバンド集積回路４は、決定をし、そして、デジタル信号Ｖｃｏｎを出力する、そのデジタル論理レベルは、セルラ電話が第１のオペレーティングモードあるいは第２のオペレーティングモードにおいて、動作するかどうかを示している。
セルラ電話が第１のオペレーティングモードにおいて動作している場合、そのときには、第１のＡＢ級増幅回路が、電力増幅器（ＰＡ）出力端子を駆動するために、使用される（ステップ４０１）。第１のＡＢ級の増幅回路内のパワートランジスタ（複数の並列接続されたトランジスタで構成される）は、第１のＤＣバイアスコレクタ電流において、また、第１のＤＣバイアス コレクタ−エミッタ電圧において、バイアスをかけられる。
他方で、セルラ電話が第２のオペレーティングモードにおいて動作している場合、第２のＡＢ級増幅回路は、電力増幅器（ＰＡ）出力端子を駆動するために、使用される（ステップ４０２）。第２のＡＢ級増幅回路内のパワートランジスタ（複数の並列接続されたトランジスタから構成される）は、第２のバイアスコレクタ電流において、また、第２のＤＣバイアス コレクタ−エミッタ電圧において、バイアスをかけられる。第１のオペレーティングモードが第２のオペレーティングモードと比べて、高い出力電力において電力増幅器を動作することを含むモードである場合、第１のＤＣバイアスコレクタ電流は、第２のＤＣバイアスコレクタ電流よりも大きく、また、第１のＤＣバイアス コレクタ−エミッタ電圧は、第２のＤＣバイアス コレクタ−エミッタ電圧よりも大きい。第１および第２のＡＢ級増幅回路におけるパワートランジスタを適切にサイジングすることによって、第１および第２のＡＢ級増幅回路のパワートランジスタにおけるエミッタ電流密度は、電力増幅器の電力利得が２つのオペレーティングモードのそれぞれにおいて実質的に同一であるように、２つのオペレーティングモードにおいて実質的に等しく維持される。
ある具体的な実施形態がインストラクション目的のために上で説明されてきたが、この特許ドキュメントの教示(teachings)は、一般的な適応性を有しており、上記に説明された具体的な実施形態に限定されない。第１および第２の増幅回路は、上の図３の例でのＡＢ級増幅器であるが、複数の異なるオペレーティングモードのそれぞれにおいて電力増幅器出力端子を駆動するために異なる増幅回路を使用する技術は、他の級の増幅器を含むことができる。かならずしもすべての使用される増幅器は、同じ級において動作する必要はない。例えば、第１のオペレーティングモードにおいて使用される第１の増幅器は、ＡＢ級において動作することができ、第２のオペレーティングモードにおいて使用される第２の増幅器はＣ級において動作することができる。増幅回路１０９および１１０は、上で、ＡＢ級増幅回路と呼ばれているにもかかわらず、増幅回路１０９および１１０は、わずかな割合の時間の間(for a small proportion of time)、他の級の増幅器の導通角を用いて動作することができる。例えば、いくつかの実施形態においては、ＡＢ級増幅器１１０は短い期間の時間の間にハードに(hard)駆動されるので、それがクリップする度(the degree to which it clips)が、その導通角を１８０度に達するようにさせるが、この度のクリッピング(this degree of clipping)は、ごくわずかな時間のみの間に(for only a very small fractional of the time)、生じる。したがって、様々な修正、適応、および説明される具体的な実施形態の様々な特徴の組み合わせが、特許請求の範囲から逸脱することなく、実行されることができる。
以下に、本願出願の当初の特許請求の範囲に記載された発明を付記する。
［Ｃ１］
第１のオペレーティングモードにおいて、第１のＡＢ級増幅回路を使用して、出力端子上に第１の複数の信号を駆動することと、なお、前記第１のＡＢ級増幅回路は、第１のバイアス電流Ｉ１において、また、第１のコレクタ−エミッタバイアス電圧Ｖ１において、バイアスをかけられる第１のパワートランジスタを含んでおり、前記第１の複数の信号は、１ギガヘルツより上の周波数帯域にあり、第２のＡＢ級増幅回路は、前記第１のオペレーティングモードの間にディスエーブルされる；
第２のオペレーティングモードにおいて、前記第２のＡＢ級増幅回路を使用して、出力端子上に第２の複数の信号を駆動することと、なお、前記第２のＡＢ級増幅回路は、第２のバイアス電流Ｉ２において、また、第２のコレクタ−エミッタ バイアス電圧Ｖ２において、バイアスをかけられる第２のパワートランジスタを含んでおり、Ｉ１＞Ｉ２であり、Ｖ１＞Ｖ２であり、前記第１のＡＢ級増幅回路は、前記第２のオペレーティングモードの間にディスエーブルされ、前記第２の複数の信号は、１ギガヘルツより上の前記周波数帯域にあり、前記第１および第２のＡＢ級増幅回路は、単一の集積回路上に集積化されている；
を備える方法。
［Ｃ２］
前記単一の集積回路は、ＷＣＤＭＡ（広帯域符号分割多元接続）電力増幅器集積回路である、［Ｃ１］に記載の方法。
［Ｃ３］
前記第１のオペレーティングモードは、前記第１のＡＢ級増幅回路が、前記出力端子を通じて、より高い平均出力電力を送るモードであり、前記第２のオペレーティングモードは、前記第２のＡＢ級増幅回路が、前記出力端子を通じて、より低い平均出力電力を送るモードである、［Ｃ１］に記載の方法。
［Ｃ４］
前記単一の集積回路の端子上にデジタル信号を受け取ること、
をさらに備え、
前記デジタル信号が第１のデジタル論理値を有している場合、そのときには前記第１のＡＢ級増幅回路は、前記第１のオペレーティングモードにおいて、前記出力端子を駆動し、また、前記デジタル信号が第２のデジタル論理値を有している場合、そのときには前記第２のＡＢ級増幅回路は、前記第２のオペレーティングモードにおいて、前記出力端子を駆動する、
［Ｃ１］に記載の方法。
［Ｃ５］
前記デジタル信号を生成するためにパワー検出器を使用すること、
をさらに備える［Ｃ４］に記載の方法。
［Ｃ６］
デジタルベースバンド集積回路において、前記デジタル信号を生成すること、
をさらに備える［Ｃ４］に記載の方法。
［Ｃ７］
前記第２のＡＢ級増幅回路は、第３のパワートランジスタをさらに備えており、前記第２のオペレーティングモードにおいて、前記第２のバイアス電流Ｉ２は、供給電圧ノードから、前記第２のパワートランジスタを通じ、前記第３のパワートランジスタを通じ、そしてグラウンドノードへの電流経路中で流れる、［Ｃ１］に記載の方法。
［Ｃ８］
前記第１および第２のＡＢ級増幅回路は電力増幅器の部分であり、また前記電力増幅器は、前記電力増幅器の出力電力が４０ｄＢ範囲にわたって変わるとき、５ｄＢ未満だけ変わる電力利得を有する、［Ｃ１］に記載の方法。
［Ｃ９］
前記第１のオペレーティングモードにおける前記第１のパワートランジスタは、第１のＤＣバイアス電流密度を有しており、また前記第２のオペレーティングモードにおける前記第２のパワートランジスタは、第２のＤＣバイアス電流密度を有しており、前記第１および第２のＤＣバイアス電流密度は実質的に同一である、［Ｃ１］に記載の方法。
［Ｃ１０］
前記第１および第２のＡＢ級増幅回路は、電力増幅器の部分であり、また、前記電力増幅器は、ＷＣＤＭＡ（広帯域符号分割多元接続）出力電力ＰＤＦ（確率分布関数）については、４パーセントより大きい平均電力効率（ＡＰＥ）を有している、［Ｃ１］に記載の方法。
［Ｃ１１］
前記第１のＡＢ級増幅回路の出力キャパシタンスを部分的に共振させるために、インダクタンスを使用すること、
をさらに備え、
前記第１のＡＢ級増幅回路の出力ノードは、第１のコンダクタによって加算ノードに結合され、前記インダクタンスは、前記第２のＡＢ級増幅回路の出力ノードから前記加算ノードに延長する、第２のコンダクタのインダクタンスである、
［Ｃ１］に記載の方法。
［Ｃ１２］
前記第１のパワートランジスタは、並列に接続される複数のトランジスタを備えており、前記第２のパワートランジスタは、並列に接続される複数のトランジスタを備えている、［Ｃ１］に記載の方法。
［Ｃ１３］
前記第１のパワートランジスタは、エミッタおよびコレクタを有しており、前記エミッタはグラウンドノードに接続され、前記コレクタは前記出力端子に接続される、［Ｃ１］に記載の方法。
［Ｃ１４］
出力端子と；
入力リードおよび出力リードを有している第１の増幅器と、なお、前記出力リードは前記出力端子に結合され、前記第１の増幅器は、第１のバイアス電流Ｉ１において、また、第１のバイアス電圧Ｖ１において、バイアスをかけられる第１のパワートランジスタを含んでいる；
入力リードおよび出力リードを有している第２の増幅器と、なお、前記出力リードは前記出力端子に結合され、前記第２の増幅器は、第２のバイアス電流Ｉ２において、また、第２のバイアス電圧Ｖ２において、バイアスをかけられる第２のパワートランジスタを含んでいる；
入力リード、第１の出力リード、第２の出力リードおよび選択入力リードを有しているアナログマルチプレクサと、なお、第１のデジタル論理値が前記選択入力リード上に存在する場合、そのときには、前記アナログマルチプレクサは、その入力リード上にある信号を、前記第１の出力リードを通じて、前記第１の増幅器の前記入力リード上へ、前記第１の増幅器が信号の電力増幅されたバージョンを前記出力端子上へ駆動するように、結合し、また、第２のデジタル論理値が前記選択入力リード上に存在する場合、そのときには、前記アナログマルチプレクサは、その入力リード上にある前記信号を、前記第２の出力リードを通じて、前記第２の増幅器の前記入力リード上へ、前記第２の増幅器が前記信号の電力増幅されたバージョンを前記出力端子上へ駆動するように、結合する、また、前記マルチプレクサの前記入力リード上の前記信号は、１ギガヘルツの上の周波数帯域の中にあり、Ｉ１＞Ｉ２であり、Ｖ１＞Ｖ２であり、また、前記第１のパワートランジスタは、前記第１の増幅器が前記出力端子を駆動しているとき、第１のＤＣバイアス電流密度を有しており、また、前記第２のパワートランジスタは、前記第２の増幅器が前記出力端子を駆動しているとき、第２のＤＣバイアス電流密度を有しており、前記第１および第２のＤＣバイアス電流密度は、実質的に同一である；
を備える回路。
［Ｃ１５］
前記回路は集積回路であり、前記回路は、
前記アナログマルチプレクサの前記選択入力リードに結合される入力端子、
をさらに備え、前記入力端子および前記出力端子は集積回路の端子である、
［Ｃ１４］に記載の回路。
［Ｃ１６］
デジタル信号を生成するパワー検出器、
をさらに備え、前記デジタル信号は前記アナログマルチプレクサの前記選択入力リード上に供給されている、
［Ｃ１４］に記載の回路。
［Ｃ１７］
前記回路はＷＣＤＭＡ（広帯域符号分割多元接続）電力増幅器集積回路である、［Ｃ１４］に記載の回路。
［Ｃ１８］
前記電力増幅器は、ＷＣＤＭＡ（広帯域符号分割多元接続）出力電力ＰＤＦ（確率分布関数）については、４パーセントより大きい平均電力効率（ＡＰＥ）を有する、［Ｃ１７］に記載の回路。
［Ｃ１９］
第２の増幅器は、第３のパワートランジスタをさらに含んでおり、前記第２のバイアス電流Ｉ２は、前記第２のパワートランジスタを通じて、そしてその後で前記第３のパワートランジスタを通じて、直列に流れる、［Ｃ１４］に記載の回路。
［Ｃ２０］
前記回路は、送信機チェーンにおけるドライバ増幅器の一部であり、前記信号の前記電力増幅されたバージョンは、前記ドライバ増幅器によって出力され、電力増幅器によってさらに増幅される、［Ｃ１４］に記載の回路。
［Ｃ２１］
電力増幅器の出力電力が４０ｄＢ範囲にわたって変わるときに５ｄＢ未満だけ変わる電力利得を備えた、１ギガヘルツより上の周波数帯域の信号を増幅することが可能な電力増幅器であって、
２６ｄＢｍまでの電力増幅器出力電力については、−３３ｄＢｃよりもよいＡＣＰＲ（隣接チャネル電力比）を有し、また、ＷＣＤＭＡ（広帯域符号分割多元接続）出力電力ＰＤＦ（確率分布関数）については、４パーセントよりも大きい平均電力効率（ＡＰＥ）を有している、
電力増幅器。
［Ｃ２２］
前記電力増幅器は集積回路の一部であって、
前記電力増幅器が、前記周波数帯域にある前記信号の増幅されたバージョンを出力する出力端子と；
入力および出力を有する第１の増幅回路と、なお、前記第１の増幅回路の前記出力は前記出力端子に結合される；
入力および出力を有する第２の増幅回路と、なお、前記第２の増幅回路の前記出力は前記出力端子に結合される；
第１の出力および第２の出力を有しているアナログマルチプレクサと、なお、前記第１の出力は前記第１の増幅回路の前記入力に結合され、前記第２の出力は前記第２の増幅回路の前記入力に結合される；
を備えている、［Ｃ２１］に記載の電力増幅器。
［Ｃ２３］
前記集積回路は、前記アナログマルチプレクサの選択入力に結合される制御端子、をさらに備えている、［Ｃ２２］に記載の電力増幅器。

Claims (20)

  1. 第１のオペレーティングモードにおいて、第１のＡＢ級増幅回路を使用して、出力端子上に第１の信号を駆動することと、なお、前記第１のＡＢ級増幅回路は、第１のバイアス電流Ｉ１において、また、第１のコレクタ−エミッタバイアス電圧Ｖ１において、バイアスをかけられる第１のパワートランジスタを含んでおり、前記第１の信号は、１ギガヘルツより上の周波数帯域にあり、第２のＡＢ級増幅回路は、前記第１のオペレーティングモードの間にディスエーブルされる；
    第２のオペレーティングモードにおいて、前記第２のＡＢ級増幅回路を使用して、出力端子上に第２の信号を駆動することと、なお、前記第２のＡＢ級増幅回路は、第２のバイアス電流Ｉ２において、また、第２のコレクタ−エミッタ バイアス電圧Ｖ２において、バイアスをかけられる第２のパワートランジスタと、前記第２のパワートランジスタに直列に接続される第３のパワートランジスタとを含んでおり、Ｉ１＞Ｉ２であり、Ｖ１＞Ｖ２であり、前記第１のＡＢ級増幅回路は、前記第２のオペレーティングモードの間にディスエーブルされ、前記第２の信号は、１ギガヘルツより上の前記周波数帯域にあり、前記第１および第２のＡＢ級増幅回路は、単一の集積回路上に集積化され前記第２のパワートランジスタのベースには、固定された制御バイアス電圧がかけられ、前記第１のパワートランジスタと前記第３のパワートランジスタのベースには、それぞれ同じ大きさの制御バイアス電圧がかけられる；
    を備える方法。
  2. 前記単一の集積回路は、ＷＣＤＭＡ（広帯域符号分割多元接続）電力増幅器集積回路である、請求項１に記載の方法。
  3. 前記第１のオペレーティングモードは、前記第１のＡＢ級増幅回路が、前記出力端子を通じて、より高い平均出力電力を送るモードであり、前記第２のオペレーティングモードは、前記第２のＡＢ級増幅回路が、前記出力端子を通じて、より低い平均出力電力を送るモードである、請求項１に記載の方法。
  4. 前記単一の集積回路の端子上にデジタル信号を受け取ること、
    をさらに備え、
    前記デジタル信号が第１のデジタル論理値を有している場合、そのときには前記第１のＡＢ級増幅回路は、前記第１のオペレーティングモードにおいて、前記出力端子を駆動し、また、前記デジタル信号が第２のデジタル論理値を有している場合、そのときには前記第２のＡＢ級増幅回路は、前記第２のオペレーティングモードにおいて、前記出力端子を駆動する、
    請求項１に記載の方法。
  5. 前記デジタル信号を生成するためにパワー検出器を使用すること、
    をさらに備える請求項４に記載の方法。
  6. デジタルベースバンド集積回路において、前記デジタル信号を生成すること、
    をさらに備える請求項４に記載の方法。
  7. 前記第２のオペレーティングモードにおいて、前記第２のバイアス電流Ｉ２は、供給電圧ノードから、前記第２のパワートランジスタを通じ、前記第３のパワートランジスタを通じ、そしてグラウンドノードへの電流経路中で流れる、請求項１に記載の方法。
  8. 前記第１および第２のＡＢ級増幅回路は電力増幅器の部分であり、また前記電力増幅器は、前記電力増幅器の出力電力が４０ｄＢ範囲にわたって変わるとき、５ｄＢ未満だけ変わる電力利得を有する、請求項１に記載の方法。
  9. 前記第１のオペレーティングモードにおける前記第１のパワートランジスタは、第１のＤＣバイアス電流密度を有しており、また前記第２のオペレーティングモードにおける前記第２のパワートランジスタは、第２のＤＣバイアス電流密度を有しており、前記第１および第２のＤＣバイアス電流密度は実質的に同一である、請求項１に記載の方法。
  10. 前記第１および第２のＡＢ級増幅回路は、電力増幅器の部分であり、また、前記電力増幅器は、ＷＣＤＭＡ（広帯域符号分割多元接続）出力電力ＰＤＦ（確率分布関数）については、４パーセントより大きい平均電力効率（ＡＰＥ）を有している、請求項１に記載の方法。
  11. 前記第１のＡＢ級増幅回路の出力キャパシタンスを部分的に共振させるために、インダクタンスを使用すること、
    をさらに備え、
    前記第１のＡＢ級増幅回路の出力ノードは、第１のコンダクタによって加算ノードに結合され、前記インダクタンスは、前記第２のＡＢ級増幅回路の出力ノードから前記加算ノードに延長する、第２のコンダクタのインダクタンスである、
    請求項１に記載の方法。
  12. 前記第１のパワートランジスタは、並列に接続される複数のトランジスタを備えており、前記第２のパワートランジスタは、並列に接続される複数のトランジスタを備えている、請求項１に記載の方法。
  13. 前記第１のパワートランジスタは、エミッタおよびコレクタを有しており、前記エミッタはグラウンドノードに接続され、前記コレクタは前記出力端子に接続される、請求項１に記載の方法。
  14. 出力端子と；
    入力リードおよび出力リードを有している第１の増幅器と、なお、前記出力リードは前記出力端子に結合され、前記第１の増幅器は、第１のバイアス電流Ｉ１において、また、第１のバイアス電圧Ｖ１において、バイアスをかけられる第１のパワートランジスタを含んでいる；
    入力リードおよび出力リードを有している第２の増幅器と、なお、前記出力リードは前記出力端子に結合され、前記第２の増幅器は、第２のバイアス電流Ｉ２において、また、第２のバイアス電圧Ｖ２において、バイアスをかけられる第２のパワートランジスタと、前記第２のパワートランジスタに直列に接続される第３のパワートランジスタとを含んでいる；
    入力リード、第１の出力リード、第２の出力リードおよび選択入力リードを有しているアナログマルチプレクサと、なお、第１のデジタル論理値が前記選択入力リード上に存在する場合、そのときには、前記アナログマルチプレクサは、その入力リード上にある信号を、前記第１の出力リードを通じて、前記第１の増幅器の前記入力リード上へ、前記第１の増幅器が信号の電力増幅されたバージョンを前記出力端子上へ駆動するように、結合し、また、第２のデジタル論理値が前記選択入力リード上に存在する場合、そのときには、前記アナログマルチプレクサは、その入力リード上にある前記信号を、前記第２の出力リードを通じて、前記第２の増幅器の前記入力リード上へ、前記第２の増幅器が前記信号の電力増幅されたバージョンを前記出力端子上へ駆動するように、結合する、また、前記マルチプレクサの前記入力リード上の前記信号は、１ギガヘルツの上の周波数帯域の中にあり、Ｉ１＞Ｉ２であり、Ｖ１＞Ｖ２であり、また、前記第１のパワートランジスタは、前記第１の増幅器が前記出力端子を駆動しているとき、第１のＤＣバイアス電流密度を有しており、また、前記第２のパワートランジスタは、前記第２の増幅器が前記出力端子を駆動しているとき、第２のＤＣバイアス電流密度を有しており、前記第１および第２のＤＣバイアス電流密度は、実質的に同一であり、前記第２のパワートランジスタのベースには、固定された制御バイアス電圧がかけられ、前記第１のパワートランジスタと前記第３のパワートランジスタのベースには、それぞれ同じ大きさの制御バイアス電圧がかけられる；
    を備える回路。
  15. 前記回路は集積回路であり、前記回路は、
    前記アナログマルチプレクサの前記選択入力リードに結合される入力端子、
    をさらに備え、前記入力端子および前記出力端子は集積回路の端子である、
    請求項１４に記載の回路。
  16. デジタル信号を生成するパワー検出器、
    をさらに備え、前記デジタル信号は前記アナログマルチプレクサの前記選択入力リード上に供給されている、
    請求項１４に記載の回路。
  17. 前記回路はＷＣＤＭＡ（広帯域符号分割多元接続）電力増幅器集積回路である、請求項１４に記載の回路。
  18. 前記電力増幅器は、ＷＣＤＭＡ（広帯域符号分割多元接続）出力電力ＰＤＦ（確率分布関数）については、４パーセントより大きい平均電力効率（ＡＰＥ）を有する、請求項１７に記載の回路。
  19. 前記第２のバイアス電流Ｉ２は、前記第２のパワートランジスタを通じて、そしてその後で前記第３のパワートランジスタを通じて、直列に流れる、請求項１４に記載の回路。
  20. 前記回路は、送信機チェーンにおけるドライバ増幅器の一部であり、前記信号の前記電力増幅されたバージョンは、前記ドライバ増幅器によって出力され、電力増幅器によってさらに増幅される、請求項１４に記載の回路。
JP2015075935A 2006-03-22 2015-04-02 電力増幅器における動的バイアス制御 Expired - Fee Related JP6042479B2 (ja)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US78453906P 2006-03-22 2006-03-22
US60/784,539 2006-03-22
US11/683,913 2007-03-08
US11/683,913 US7729672B2 (en) 2006-03-22 2007-03-08 Dynamic bias control in power amplifier

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2012286987A Division JP5905383B2 (ja) 2006-03-22 2012-12-28 電力増幅器における動的バイアス制御

Publications (2)

Publication Number Publication Date
JP2015159571A JP2015159571A (ja) 2015-09-03
JP6042479B2 true JP6042479B2 (ja) 2016-12-14

Family

ID=38265547

Family Applications (5)

Application Number Title Priority Date Filing Date
JP2009501745A Withdrawn JP2009530999A (ja) 2006-03-22 2007-03-22 電力増幅器における動的バイアス制御
JP2011104579A Withdrawn JP2011205662A (ja) 2006-03-22 2011-05-09 電力増幅器における動的バイアス制御
JP2012286987A Expired - Fee Related JP5905383B2 (ja) 2006-03-22 2012-12-28 電力増幅器における動的バイアス制御
JP2015012489A Expired - Fee Related JP6009592B2 (ja) 2006-03-22 2015-01-26 電力増幅器における動的バイアス制御
JP2015075935A Expired - Fee Related JP6042479B2 (ja) 2006-03-22 2015-04-02 電力増幅器における動的バイアス制御

Family Applications Before (4)

Application Number Title Priority Date Filing Date
JP2009501745A Withdrawn JP2009530999A (ja) 2006-03-22 2007-03-22 電力増幅器における動的バイアス制御
JP2011104579A Withdrawn JP2011205662A (ja) 2006-03-22 2011-05-09 電力増幅器における動的バイアス制御
JP2012286987A Expired - Fee Related JP5905383B2 (ja) 2006-03-22 2012-12-28 電力増幅器における動的バイアス制御
JP2015012489A Expired - Fee Related JP6009592B2 (ja) 2006-03-22 2015-01-26 電力増幅器における動的バイアス制御

Country Status (8)

Country Link
US (1) US7729672B2 (ja)
EP (1) EP2005577B1 (ja)
JP (5) JP2009530999A (ja)
KR (1) KR101126993B1 (ja)
CN (1) CN101405934B (ja)
AT (1) ATE528851T1 (ja)
TW (1) TW200746621A (ja)
WO (1) WO2007109776A2 (ja)

Families Citing this family (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4752969B2 (ja) * 2007-04-20 2011-08-17 株式会社村田製作所 携帯通信端末
US7974317B2 (en) 2007-12-20 2011-07-05 Qualcomm Incorporated Systems and methods for controlling the voltage of signals used to control power amplifiers
US7612613B2 (en) * 2008-02-05 2009-11-03 Freescale Semiconductor, Inc. Self regulating biasing circuit
US8385465B2 (en) * 2008-03-29 2013-02-26 Qualcomm Incorporated Transmitter chain timing and transmit power control
US8219049B2 (en) * 2008-03-31 2012-07-10 Javelin Semiconductor, Inc. Generating a process and temperature tracking bias voltage
US8344808B2 (en) 2008-03-31 2013-01-01 Javelin Semiconductor, Inc. Non-linear capacitance compensation
US8787850B2 (en) 2008-03-31 2014-07-22 Avago Technologies General Ip (Singapore) Pte. Ltd. Compensating for non-linear capacitance effects in a power amplifier
US8401512B2 (en) 2010-04-08 2013-03-19 Viasat, Inc. Compact high linearity MMIC based FET resistive mixer
US20110250861A1 (en) * 2010-04-08 2011-10-13 Viasat, Inc. Highly integrated, high frequency, high power operation mmic
WO2011124116A1 (zh) 2010-04-09 2011-10-13 华为终端有限公司 功率放大器的电压驱动装置、功率放大系统、射频功率放大器的供电设备和通信设备
KR101767298B1 (ko) 2011-05-13 2017-08-10 스카이워크스 솔루션즈, 인코포레이티드 파워 증폭기들을 바이어스하기 위한 장치 및 방법들
JP2013009249A (ja) * 2011-06-27 2013-01-10 Mitsubishi Electric Corp 電力増幅器
US8717106B2 (en) * 2012-01-19 2014-05-06 Mediatek Inc. Amplifier circuit and method for improving the dynamic range thereof
CN107104649B (zh) 2012-08-15 2020-10-13 天工方案公司 射频功率放大器控制电路及方法、射频模块和射频装置
CN103888086B (zh) * 2012-12-19 2018-03-23 日月光半导体制造股份有限公司 电子系统、射频功率放大器及其偏压点自我调整方法
CN104467745B (zh) 2013-09-19 2018-07-20 天工方案公司 动态误差向量幅度占空比校正
KR102116554B1 (ko) 2013-11-13 2020-06-01 삼성디스플레이 주식회사 표시장치 및 그의 제어방법
US9660600B2 (en) 2013-12-23 2017-05-23 Skyworks Solutions, Inc. Dynamic error vector magnitude compensation
CN104393842A (zh) * 2014-12-02 2015-03-04 成都联宇创新科技有限公司 一种终端放大器电路
US9407226B2 (en) 2014-12-18 2016-08-02 Qualcomm Incorporated Gain control in complementary common gate and common source amplifiers
US9712125B2 (en) * 2015-02-15 2017-07-18 Skyworks Solutions, Inc. Power amplification system with shared common base biasing
CN104682898B (zh) 2015-02-15 2017-03-22 上海唯捷创芯电子技术有限公司 一种用于功率放大器的有源偏置电路及通信设备
AU2016307964B2 (en) 2015-08-14 2020-07-16 Viasat, Inc. Digital dynamic bias circuit
CN106849879B (zh) 2015-12-04 2020-08-04 财团法人工业技术研究院 功率放大器电路
US9973180B2 (en) 2015-12-30 2018-05-15 Industrial Technology Research Institute Output stage circuit
KR102387572B1 (ko) 2017-04-20 2022-04-18 삼성전자주식회사 무선 통신 장치 및 방법
EP3461003B1 (en) * 2017-07-26 2020-10-28 Shenzhen Goodix Technology Co., Ltd. Dynamic amplifying circuit
TWI635701B (zh) * 2017-08-31 2018-09-11 絡達科技股份有限公司 偏壓電路及功率放大器電路
CN111162804B (zh) * 2019-12-25 2021-11-30 普联国际有限公司 一种可调负载的射频装置
US12113486B2 (en) 2020-11-20 2024-10-08 The Boeing Company Amplifier with stacked transconducting cells in parallel and/or cascade “current mode” combining
CN112564635B (zh) * 2020-12-10 2023-03-21 广东工业大学 一种面向lna提升增益且降噪的电路
EP4120564A1 (en) * 2021-07-16 2023-01-18 The Boeing Company Amplifier with stacked transconducting cells in parallel and/or cascade current mode combining
WO2024206917A1 (en) * 2023-03-29 2024-10-03 Sehat Sutardja Ultra linear class ab, rf amplifier topology

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5387656A (en) * 1977-01-12 1978-08-02 Seiko Epson Corp Amplfier
US5423078A (en) * 1993-03-18 1995-06-06 Ericsson Ge Mobile Communications Inc. Dual mode power amplifier for analog and digital cellular telephones
DE69630512T2 (de) * 1995-09-29 2004-05-06 Matsushita Electric Industrial Co., Ltd., Kadoma Leistungsverstärker und kommunikationsvorrichtung
EP0962048B1 (en) * 1997-02-24 2003-06-11 Advanced Energy Industries, Inc. System for high power RF plasma processing
JP3790086B2 (ja) * 2000-03-23 2006-06-28 日本電信電話株式会社 高周波電力増幅器
JP3600115B2 (ja) * 2000-04-05 2004-12-08 株式会社東芝 高周波回路及び通信システム
US6606483B1 (en) * 2000-10-10 2003-08-12 Motorola, Inc. Dual open and closed loop linear transmitter
JP2002330030A (ja) * 2001-05-01 2002-11-15 Mitsubishi Electric Corp 高周波集積回路
FR2836305B1 (fr) * 2002-02-15 2004-05-07 St Microelectronics Sa Melangeur differentiel classe ab
US7728662B2 (en) * 2002-09-20 2010-06-01 Triquint Semiconductor, Inc. Saturated power amplifier with selectable and variable output power levels
US7157974B2 (en) * 2002-10-03 2007-01-02 Nxp B.V. Power amplifier and method for power amplification
JP2004194063A (ja) * 2002-12-12 2004-07-08 Renesas Technology Corp 高周波電力増幅器およびそれを用いた通信装置
KR100620662B1 (ko) * 2003-09-26 2006-09-19 엔이씨 일렉트로닉스 가부시키가이샤 차동 에이비 클래스 증폭 회로 및 이를 이용한 구동 회로
KR100560413B1 (ko) * 2003-10-13 2006-03-14 삼성전자주식회사 에이비급 레일-투-레일 연산 증폭기
US7474880B2 (en) * 2005-03-24 2009-01-06 Broadcom Corporation Linear and non-linear dual mode transmitter
US20070080750A1 (en) * 2005-08-31 2007-04-12 Triquint Semiconductor, Inc. High efficiency amplifiers having multiple amplification paths

Also Published As

Publication number Publication date
ATE528851T1 (de) 2011-10-15
JP2015122762A (ja) 2015-07-02
WO2007109776A3 (en) 2008-01-31
KR20080111497A (ko) 2008-12-23
KR101126993B1 (ko) 2012-04-16
JP5905383B2 (ja) 2016-04-20
JP2009530999A (ja) 2009-08-27
CN101405934B (zh) 2013-10-30
TW200746621A (en) 2007-12-16
WO2007109776A2 (en) 2007-09-27
US20070222519A1 (en) 2007-09-27
JP2011205662A (ja) 2011-10-13
JP2015159571A (ja) 2015-09-03
JP6009592B2 (ja) 2016-10-19
US7729672B2 (en) 2010-06-01
EP2005577A2 (en) 2008-12-24
CN101405934A (zh) 2009-04-08
EP2005577B1 (en) 2011-10-12
JP2013102490A (ja) 2013-05-23

Similar Documents

Publication Publication Date Title
JP6042479B2 (ja) 電力増幅器における動的バイアス制御
EP1775832B1 (en) High-efficiency power amplifier
US7944306B2 (en) Dual bias control circuit
US7834700B2 (en) Radio frequency power amplifier
US6236266B1 (en) Bias circuit and bias supply method for a multistage power amplifier
JP2004537212A (ja) 改善された線形電力増幅器
EP2179505A1 (en) Low power consumptive mixed mode power amplifier
US7586374B2 (en) Wireless communication unit, integrated circuit and biasing therefor
JP5158425B2 (ja) Ｒｆ電力増幅装置
WO2021124613A1 (ja) 電力増幅回路
Do et al. A 60 GHz SiGe-HBT power amplifier with 20% PAE at 15 dBm output power
JP2003324323A (ja) 高出力増幅回路
US7368995B2 (en) Power amplifier with active bias circuit
Yamamoto et al. A GSM/EDGE dual-mode, 900/1800/1900-MHz triple-band HBT MMIC power amplifier module
JP4417069B2 (ja) 半導体集積回路
JP2008124559A (ja) 電力増幅器およびそれを用いた通信装置
Glass et al. Application of enhancement mode FET technology for wireless subscriber transmit/receive circuits
Kim et al. Linearity improvement of a power amplifier using a series LC resonant circuit
KR20040076957A (ko) 스마트 전력 증폭기
KR100499504B1 (ko) 고효율 스마트 전력 증폭기
JP2002190713A (ja) 高周波増幅回路

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160202

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20160427

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20160704

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160802

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20161011

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20161109

R150 Certificate of patent or registration of utility model

Ref document number: 6042479

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees