JP6040868B2 - マイクロコンピュータ - Google Patents
マイクロコンピュータ Download PDFInfo
- Publication number
- JP6040868B2 JP6040868B2 JP2013117860A JP2013117860A JP6040868B2 JP 6040868 B2 JP6040868 B2 JP 6040868B2 JP 2013117860 A JP2013117860 A JP 2013117860A JP 2013117860 A JP2013117860 A JP 2013117860A JP 6040868 B2 JP6040868 B2 JP 6040868B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- reset
- mode
- operation mode
- timing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Microcomputers (AREA)
Description
本発明は上記事情に鑑みてなされたものであり、その目的は、動作モードを決定した後において、リセット端子を別の用途に使用できるマイクロコンピュータを提供することにある。
図1に示すように、マイクロコンピュータ(マイコン)1における内部回路2は、CPUなどを含んで構成されている。パワーオンリセット発生回路3は、電源端子に与えられる電源電圧の変化に応じてパワーオンリセット(POR)信号を内部回路2及びモード決定タイミング制御部4(タイミング信号出力手段)に出力する。ただし、本実施形態のPOR信号は、後述するように一般的なPOR信号とは出力パターンが相違している。
その後、動作モード選択端子(U/T)をローレベルにすれば、マイコン1はユーザモードに移行する。それに伴い、機能選択信号がローレベルになるので(図6(h)参照)、ユーザは、リセット端子に与えられる信号により内部回路2をリセットすることができる。
また、モードデコーダ6は、動作モード選択端子(U/T)に入力される二値レベルに応じて、ユーザモードとテストモードとが切り換わるので、POR信号と独立に、リセット端子より入力される信号の機能を切り換えることができる。
以下、第1実施形態と同一部分には同一符号を付して説明を省略し、異なる部分について説明する。図7に示すように、第2実施形態のマイコン31は、内部回路32,パワーオンリセット発生回路33,モード決定タイミング制御部34,モードデコーダ35が新たな構成となっており、また、パラレル/シリアル変換回路36が追加されている。
尚、図8(b〜f)に示すように、リセット端子に与える信号は、最初の電源立ち上げ後に一旦POR閾値を下回るまで低下させてから再びPOR閾値を上回るまでの間にハイレベルに変化させる必要がある。
非リセット信号は、インストラクション信号以外の信号でも良い。
テストモードが1種類しかない場合、動作モード選択端子(U/T)に与えられる信号を、機能選択信号としても良い。
動作モード選択端子を1本のみとして、テストモードとユーザモードのみを切り換えても良い。
また、第2実施形態において、パラレル/シリアル変換回路36を使用せず、第1実施形態の内部回路2にインストラクション信号をシリアルに入力しても良い。
POR信号と、リセット信号とのアクティブレベルを同一にしても良い。
第2実施形態において、パワーオンリセット回路33が出力するPOR信号(Subn)の「n」は、個別の設計に応じて適宜変更すればよい。また、POR信号(Sub1)のみを出力しても良い。
Claims (4)
- 複数の動作モードを選択するためのデータが設定される1つ以上の動作モード選択端子と、
この動作モード選択端子に設定されるデータをデコードし、選択された動作モードに応じて内部機能を切替えるためのモード信号を出力するデコーダ(6,35)と、
入力される電源電圧の変化に応じてパワーオンリセット信号を出力するパワーオンリセット信号出力回路(3,33)と、
前記パワーオンリセット信号と外部より入力されるリセット信号との変化に基づいて、前記デコーダに対して、動作モードを確定させるためのタイミング信号を出力するタイミング信号出力手段(4,34)と、
リセット端子より入力される信号を、内部回路(2,32)に対して、前記リセット信号として出力するか、前記リセット信号以外の機能をなす他の信号として出力するかを選択可能に構成される信号機能選択部(5)とを備え、
前記タイミング信号出力手段は、前記リセット端子に与えられるリセット信号がインアクティブになった後、前記パワーオンリセット信号が解除されると前記タイミング信号を出力し、
前記デコーダは、前記選択された動作モードが特定の動作モードを示すと、前記信号機能選択部に前記他の信号を出力させるための機能選択信号を出力することを特徴とするマイクロコンピュータ。 - 前記デコーダは、前記選択された動作モードが特定のテストモードを示すと、前記機能選択信号を出力し、
前記信号機能選択部は、前記他の信号として、前記テストモードにおいて使用するためのインストラクション信号を前記内部回路に出力することを特徴とする請求項1記載のマイクロコンピュータ。 - 前記パワーオンリセット信号出力回路(33)は、電源電圧がリセット閾値を超える第1タイミングの経過後に電源電圧がリセット閾値を下回る第2タイミングから、その後電源電圧が再びリセット閾値を超える第3タイミングまでのアクティブ期間にアクティブとなるパワーオンリセット信号を出力すると共に、前記アクティブ期間における電源電圧レベルに応じて異なるモード選択信号を前記タイミング信号出力手段(34)に出力し、
前記タイミング信号出力手段は、前記パワーオンリセット信号が解除されるタイミングで、入力されているモード選択信号のレベルをラッチしたサブモード信号を前記デコーダ(35)に出力し、
前記デコーダは、前記動作モード選択端子に与えられる二値信号のレベルと、前記サブモード信号との組合わせに応じて、複数種類のモード信号を選択的に出力することを特徴とする請求項1又は2記載のマイクロコンピュータ。 - 前記デコーダは、前記動作モード選択端子の1つに入力される二値レベルに応じて、ユーザモードとテストモードとが切り換わるように構成されていることを特徴とする請求項1から3の何れか一項に記載のマイクロコンピュータ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013117860A JP6040868B2 (ja) | 2013-06-04 | 2013-06-04 | マイクロコンピュータ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013117860A JP6040868B2 (ja) | 2013-06-04 | 2013-06-04 | マイクロコンピュータ |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2014235649A JP2014235649A (ja) | 2014-12-15 |
JP6040868B2 true JP6040868B2 (ja) | 2016-12-07 |
Family
ID=52138286
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013117860A Expired - Fee Related JP6040868B2 (ja) | 2013-06-04 | 2013-06-04 | マイクロコンピュータ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6040868B2 (ja) |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS57174756A (en) * | 1981-04-21 | 1982-10-27 | Toshiba Corp | Controlling system for mode setting |
JPH06150024A (ja) * | 1992-11-10 | 1994-05-31 | Nec Corp | マイクロコンピュータ |
JP2001273274A (ja) * | 2000-03-27 | 2001-10-05 | Toshiba Lsi System Support Kk | 半導体集積回路およびそのテストモード設定回路 |
JP2003185706A (ja) * | 2001-12-18 | 2003-07-03 | Sony Corp | テストモード設定回路 |
JP4544081B2 (ja) * | 2004-11-15 | 2010-09-15 | 株式会社デンソー | マイクロコンピュータ |
JP2008152621A (ja) * | 2006-12-19 | 2008-07-03 | Denso Corp | マイクロコンピュータ |
JP2010066809A (ja) * | 2008-09-08 | 2010-03-25 | Sanyo Electric Co Ltd | マイクロコンピュータ |
JP2011165274A (ja) * | 2010-02-10 | 2011-08-25 | Elpida Memory Inc | 半導体装置およびデータ処理システム |
JP2013182565A (ja) * | 2012-03-05 | 2013-09-12 | Renesas Electronics Corp | 情報処理装置、マイクロコントローラ、情報処理システム及び情報処理方法 |
-
2013
- 2013-06-04 JP JP2013117860A patent/JP6040868B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2014235649A (ja) | 2014-12-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9641159B1 (en) | Flip-flop circuit | |
TWI502894B (zh) | 低功率可變延遲電路 | |
KR20100092542A (ko) | 카운터 회로, 이를 포함하는 장치 및 카운팅 방법 | |
JPWO2016056536A1 (ja) | 再構成可能な半導体装置 | |
US7795893B2 (en) | Test mode enable circuit | |
US7872490B2 (en) | Semiconductor integrated circuit and method for testing the same | |
US6335641B1 (en) | Automatic input threshold selector | |
US8564335B1 (en) | Low power pad | |
JP6040868B2 (ja) | マイクロコンピュータ | |
CN110311663B (zh) | 低功耗比较电路、逐次逼近式模拟数字转换器以及芯片 | |
JP2010109717A (ja) | 半導体集積回路及びその制御方法 | |
US20080119151A1 (en) | Configuration setting device of integrated circuit and the configuration setting method thereof | |
JP3851906B2 (ja) | パルス生成回路 | |
US20090174453A1 (en) | System and Method of Conditional Control of Latch Circuit Devices | |
JP5336559B2 (ja) | テスト回路、及び、シリアルi/f回路、半導体装置 | |
JP5117957B2 (ja) | フリップフロップ回路 | |
JP2007304073A (ja) | 半導体装置および半導体装置のテスト実行方法 | |
JP2008152621A (ja) | マイクロコンピュータ | |
JP2008032448A (ja) | 半導体集積回路装置 | |
JP2010112883A (ja) | 半導体集積回路 | |
JP2003185706A (ja) | テストモード設定回路 | |
JP2008192036A (ja) | マイクロコントローラ | |
KR100646245B1 (ko) | 디지털로 제어되는 주파수 발생기. | |
JP2004048480A (ja) | フリップフロップ回路 | |
JP2019060784A (ja) | テストモード設定回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20150818 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20160519 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20160524 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20160621 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20160809 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20160926 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20161011 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20161024 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 6040868 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |