JP6030333B2 - 液晶ディスプレー、及びアレイ基板 - Google Patents

液晶ディスプレー、及びアレイ基板 Download PDF

Info

Publication number
JP6030333B2
JP6030333B2 JP2012104483A JP2012104483A JP6030333B2 JP 6030333 B2 JP6030333 B2 JP 6030333B2 JP 2012104483 A JP2012104483 A JP 2012104483A JP 2012104483 A JP2012104483 A JP 2012104483A JP 6030333 B2 JP6030333 B2 JP 6030333B2
Authority
JP
Japan
Prior art keywords
common electrode
gate metal
layer
array substrate
via hole
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2012104483A
Other languages
English (en)
Other versions
JP2012234179A (ja
Inventor
官寶 惠
官寶 惠
承▲鎮▼ 崔
承▲鎮▼ 崔
峰 張
峰 張
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd filed Critical BOE Technology Group Co Ltd
Publication of JP2012234179A publication Critical patent/JP2012234179A/ja
Application granted granted Critical
Publication of JP6030333B2 publication Critical patent/JP6030333B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/136227Through-hole connection of the pixel electrode to the active element through an insulation layer
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333Constructional arrangements; Manufacturing methods
    • G02F1/1343Electrodes
    • G02F1/134309Electrodes characterised by their geometrical arrangement
    • G02F1/134381Hybrid switching mode, i.e. for applying an electric field with components parallel and orthogonal to the substrates

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Chemical & Material Sciences (AREA)
  • Mathematical Physics (AREA)
  • Ceramic Engineering (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)

Description

本発明は、液晶ディスプレー、及びアレイ基板に関する。
薄膜トランジスタ液晶ディスプレー(Thin Film Transistor Liquid Display、TFT−LCD)は、体積が小さく、消費電力が低く、輻射がないなどの特徴を有し、現在のフラットパネルディスプレー分野で広く応用されている。然し、液晶ディスプレーは視野角が小さいという欠陥を有するので、各大手メーカから広視野角(Wide Viewing Angle)技術が開発された。数多くの広視野角技術において、高級超次元スイッチング(Advanced−Super Dimensional Switching、AD−SDS)技術は、同一の平面内の画素電極の縁部の間に生じる横方向電界と、画素電極層と共通電極層の間に生じる縦方向電界とで多次元電界を形成して、液晶セル内の画素電極間及び電極の真上の全ての液晶分子を回転転換可能にさせることで、平面配向系液晶の作動効率が向上されるとともに、透過率が向上された。高級超次元スイッチング技術は、TFT−LCD画面の品質を向上でき、透過率が高く、視野角が広く、開口率が高く、色差が低く、応答時間が短く、プッシュムラ(Push Mura)がないなどのメリットを有する。
一般的に、生産コストを低減させるために、AD−SDS型TFT−LCDアレイ基板を製造するときのマスク工程の数(即ち、用いるマスクの数)を低減する。現在、各大手メーカにより4回マスク工程によってAD−SDS型TFT−LCDアレイ基板を製造することが積極的に開発されている。図1、2、及び3に示すように、従来技術の製造過程は、ガラス基板1上に第1層透明電極及びゲート金属を堆積し、グレースケールマスク工程により、グレースケールマスクに対して露光してからエッチングや、アッシングや、剥離などの工程を行って、第1層透明共通電極2、ゲート金属線3(即ちゲート電極(Gate))、2層のゲート金属共通電極(ゲート金属共通電極11’及びその上の行のゲート金属共通電極12’)を形成する第1層工程と、前述したパターンに、ゲート絶縁層、半導体層、ドープ半導体層及びソース・ドレイン金属層を連続して堆積し、そして、グレースケールマスクに対して露光することで、ゲート絶縁層4、半導体層5(半導体活性シリコンアイランド)、ドープ半導体層6及びソース・ドレイン金属層7を形成する第2層工程と、ソース・ドレイン金属層7上にパッシベーション絶縁層8(ビアホール層)を堆積してガラス基板1全体を覆い、そして、露光及びエッチングによってパッシベーション絶縁層8にビアホール10’及び14’を形成する第3回マスク工程と、透明電極層を堆積し、露光及びエッチングによって第2層透明画素電極9及び第2層透明共通電極13’を形成し、画素電極9がビアホール10’を介してソース・ドレイン電極に導通され、第2層透明共通電極13’がビアホール14’を介して上下の2行の画素の共通電極12’、11’に接続される第4回グレースケールマスク工程と、を備える。上下2行の画素の共通電極信号を接続する領域(図3に示すように)で、ビアホール14’は、断面がU字形状または四角形であり、底辺がゲート金属共通電極11’、12’に接触され、第1層透明共通電極2がゲート金属共通電極11’、12’の下方に形成され、ビアホール14’は第1層透明共通電極2に接触しない。
従来技術では、グレースケールマスクによって第1層透明共通電極を形成する場合に、非結晶インジウムスズ酸化物薄膜(a−ITO)を用い、その下にゲート絶縁層4を堆積して成膜するときには、温度が300℃以上にもなって、a−ITOはこのような高温で結晶化され、多結晶インジウムスズ酸化物薄膜(p−ITO)に変換される。p−ITOの結晶粒とゲート金属共通電極11’、12’の結晶粒はサイズが異なるので、a−ITOからp−ITOに変換するとき、第1層透明共通電極2がゲート金属共通電極11’、12’から剥離して分層するようになり(図4に示す)、スリット15が現れる。このスリット15によって、接触が不良になり、ゲート金属共通電極11’、12’の電圧信号を第1層透明共通電極2に効果的に伝導することができなくなって、上下方向で隣接する画素において上の画素の第1層透明共通電極と下の画素の第1層透明共通電極とが正常に導通できなくなり、画素表示が異常になり、ディスプレーの表示効果及び品質が影響される。
本発明の実施例は、ベース基板と、前記ベース基板上に形成された第1層透明共通電極と、前記第1層透明共通電極上に形成されたゲート金属共通電極と、前記ゲート金属共通電極上に形成され、かつビアホールが形成されている絶縁層と、前記絶縁層上に形成された第2層透明共通電極と、を備えるアレイ基板において、前記ビアホールの縁部は、一部がゲート金属共通電極に接触され、他の一部が第1層透明共通電極に接触されているので、前記第2層透明共通電極が前記第1層透明共通電極及び前記ゲート金属共通電極に電気的に接続されている。
本発明の他の実施形態においては、上記のようなアレイ基板を備える液晶ディスプレーを提供する。
上記のような技術案によれば、以下のような作用効果が得られる。即ち、ゲート金属共通電極の一側を短くしてビアホールの真下に位置させるようにし、エッチングされたビアホールの底部の一部をゲート金属共通電極に接触させ、一部を第1層透明共通電極に接触させることによって、第1層透明共通電極がゲート金属共通電極から剥離して分層されても、ゲート金属共通電極の電圧信号はビアホールの底部の第2層透明共通電極を介してそれに接触される第1層透明共通電極に伝導されて、隣り合う2行の画素の共通電極信号の正常的な導通が確保され、画素が正常に表示され、液晶ディスプレーの表示効果が確保され、表示品質が向上される。
従来技術に係る液晶ディスプレーアレイ基板の平面図である。 図1におけるA’−A矢視断面図である。 図1におけるB’−B矢視断面図である。 異常を示す図1のB’−B矢視断面図である。 本発明の実施例に係る液晶ディスプレーアレイ基板の平面図である。 図5におけるB’−B矢視断面図である。
以下、図面と実施例を参照して本発明の具体的な実施形態をさらに詳しく説明する。下記の実施例は本発明の技術案を説明するものであるが、本発明の範囲を限るものではない。
図5及び図6は本発明の実施例に係る液晶ディスプレーアレイ基板の平面図及び断面図である。該アレイ基板100は、ベース基板1(本実施例ではガラス基板1である)と、ガラス基板1に形成される第1層透明共通電極2と、第1層透明共通電極2に形成されたゲート金属共通電極11、12とを備え、ゲート金属共通電極11はある画素行に形成され、ゲート金属共通電極12はその上の画素行に形成される。ゲート金属共通電極11、12の上方に絶縁層が形成され、絶縁層にビアホール14が形成され、該ビアホール14の縁部は、一部がゲート金属共通電極11、12に接触され、他の一部が第1透明共通電極2に接触される。ゲート金属共通電極11は、一側が第1層透明共通電極2に位置あわせされ、他側が共通電極の1つのビアホール14の下方まで延び、上の行のゲート金属共通電極12の一側が共通電極における他のビアホール14の下方まで延びる。絶縁層の上方に第2層透明共通電極13が形成され、第2層透明共通電極13がビアホール14の縁部の一部を介してゲート金属共通電極11、12に接続され、ビアホール14の縁部の他の一部を介して第1層透明共通電極2に接触される。これによって、ゲート金属共通電極11、12が電気的に接続される。
ゲート金属共通電極11、12の上方の絶縁層は、ゲート金属共通電極11に形成されるゲート絶縁層4を備え、ゲート絶縁層4の上方にパッシベーション絶縁層8がさらに形成され、パッシベーション絶縁層8及びゲート絶縁層4においてビアホール14が形成される。
ゲート金属線3の両側にそれぞれ1つのビアホール14が形成される。この2つのビアホール14は、例えば、ゲート金属線3の両側に対称となるように設けられる。少なくとも1つのビアホール14の底部が段階形状をなす。
各ビアホール14は、図5に示すように、側部の一部及び底部の一部がゲート金属共通電極11に接触され、底部の他の一部が第1層透明共通電極2に接触される。他のビアホール14は、側部の一部及び底部の一部が上の行のゲート金属共通電極12に接触され、底部の他の一部が第1層透明共通電極2に接触される。
或いは、1つのビアホール14は、その側部の一部がゲート金属共通電極11に接触され、底部が第1層透明共通電極2に接触される。他の一つのビアホール14は、側部の一部が上の行のゲート金属共通電極12に接触され、底部が第1層透明共通電極2に接触される。
上記アレイ基板を製造するときには、ビアホール14を例として、第1回グレースケールマスク工程において、ガラス基板1上に透明共通電極層及びゲート金属層を順に堆積し、エッチングなどの工程によって上記透明共通電極層とゲート金属層の積層をパターニングして第1層透明共通電極2を形成し、この第1層透明共通電極2の上方にゲート金属共通電極11、12を形成する。上下の両行の画素共通電圧信号を接続する領域において、後続のグレースケールマスク工程によってゲート金属共通電極11、12を、それに対応するビアホール14の真下まで延びさせればよい。絶縁層を貫通することによって形成されるビアホール14は、第1層透明共通電極2までエッチングされる。これによって、第1層透明共通電極2とゲート金属共通電極11、12との間に剥離や分層などが生じても、ゲート金属共通電極11、12の電圧信号はビアホール14の底部の第2層透明共通電極層9を介してそれに接触される第1層透明共通電極2まで伝導される。これによって、隣り合う画素の第1層透明共通電極2が通常のように導通され、画素が通常のように表示でき、液晶ディスプレーの表示効果が確保され、表示品質が向上される。
本発明の実施形態による液晶ディスプレーは、上記のようなアレイ基板を備えているが、他の部材、例えばカラーフィルター(color filter)基板、バックライトモジュール、駆動回路などを備えることもできる。これら液晶ディスプレーはテレビ、コンピューター、モバイル電話に利用できる。
以上は本発明の好ましい実施形態に過ぎない。当業者にとって、本発明の技術範囲を逸脱しない前提で行われる改善や変更は、本発明の保護範囲に入る。
1 ガラス基板
2 第1層透明共通電極
3 ゲート金属線
4 ゲート絶縁層
5 半導体層 6 ドープ半導体層
7 ソース・ドレイン金属層(データライン)
8 パッシベーション絶縁層
9 第2層透明画素電極
10、10’ パッシベーション絶縁層のビアホール
11、11’ ゲート金属共通電極
12、12’ 上の行のゲート金属共通電極
13 第2層透明共通電極
14 共通電極におけるビアホール
15 スリット

Claims (8)

  1. ベース基板と、
    前記ベース基板上に各画素にそれぞれ形成された第1層透明共通電極と、
    前記第1層透明共通電極上にゲート金属線と同層に形成されたゲート金属共通電極と、
    前記ゲート金属共通電極上に形成され、かつビアホールが形成されている絶縁層と、
    前記絶縁層上に形成されて、前記ビアホールを通って前記第1層透明共通電極に接続され、前記ゲート金属線を挟んで隣り合う前記第1層透明共通電極同士を接続する第2層透明共通電極と、を備えるアレイ基板において、
    前記ビアホールの縁部は、一部がゲート金属共通電極に接触され、他の一部が第1層透明共通電極に接触されているので、前記第2層透明共通電極が前記第1層透明共通電極及び前記ゲート金属共通電極に電気的に接続されていることを特徴とするアレイ基板。
  2. 少なくとも1つの前記ビアホールは、底部が段階状をなすことを特徴とする請求項1に記載のアレイ基板。
  3. 前記ゲート金属共通電極は、ビアホールの側部の一部及び底部の一部と接触し、前記第1層透明共通電極はビアホールの底部の他の一部と接触していることを特徴とする請求項1または2のいずれか1項に記載のアレイ基板。
  4. 前記ゲート金属共通電極は、ビアホールの側部の一部と接触し、前記第1層透明共通電極はビアホールの底部と接触していることを特徴とする請求項1に記載のアレイ基板。
  5. 前記ゲート絶縁層は前記ゲート金属線の両側にそれぞれ1つのビアホールを有していることを特徴とする請求項1〜4のいずれか1項に記載のアレイ基板。
  6. 前記ゲート金属線の両側にある2つの前記ビアホールの底部はすべて段階状をなしていることを特徴とする請求項5に記載のアレイ基板。
  7. 前記絶縁層は、前記ゲート金属共通電極に形成されるゲート絶縁層と、前記ゲート絶縁層に形成されるパッシベーション絶縁層とを備えていることを特徴とする請求項1〜6のいずれか1項に記載のアレイ基板。
  8. 請求項1に記載のアレイ基板を備える液晶ディスプレー。
JP2012104483A 2011-04-29 2012-05-01 液晶ディスプレー、及びアレイ基板 Active JP6030333B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
CN2011201360379U CN202033562U (zh) 2011-04-29 2011-04-29 液晶显示器阵列基板
CN201120136037.9 2011-04-29

Publications (2)

Publication Number Publication Date
JP2012234179A JP2012234179A (ja) 2012-11-29
JP6030333B2 true JP6030333B2 (ja) 2016-11-24

Family

ID=44895853

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012104483A Active JP6030333B2 (ja) 2011-04-29 2012-05-01 液晶ディスプレー、及びアレイ基板

Country Status (5)

Country Link
US (1) US8698149B2 (ja)
EP (1) EP2518558B1 (ja)
JP (1) JP6030333B2 (ja)
KR (1) KR101398094B1 (ja)
CN (1) CN202033562U (ja)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102629060B (zh) * 2012-02-22 2014-04-02 京东方科技集团股份有限公司 阵列基板及其制造方法、显示装置
CN102769040B (zh) * 2012-07-25 2015-03-04 京东方科技集团股份有限公司 薄膜晶体管、阵列基板及其制作方法、显示装置
CN103576401B (zh) * 2012-08-10 2018-05-08 北京京东方光电科技有限公司 一种阵列基板及其制备方法、显示装置
CN103364987B (zh) * 2013-07-19 2015-11-25 深圳市华星光电技术有限公司 一种阵列基板及显示面板
CN103715135B (zh) * 2013-12-16 2016-04-06 京东方科技集团股份有限公司 一种过孔及其制作方法、阵列基板
CN103913916B (zh) * 2014-04-04 2017-04-05 合肥鑫晟光电科技有限公司 一种阵列基板及其制造方法、液晶显示屏
CN104049392B (zh) * 2014-06-10 2017-01-18 京东方科技集团股份有限公司 防止显示面板异常放电的装置和显示面板制备系统
KR102227519B1 (ko) * 2014-08-27 2021-03-16 삼성디스플레이 주식회사 표시 기판 및 그의 제조방법
KR102221845B1 (ko) * 2014-08-27 2021-03-04 삼성디스플레이 주식회사 표시 기판 및 그의 제조방법
KR102232258B1 (ko) * 2014-08-27 2021-03-29 삼성디스플레이 주식회사 표시 기판 및 그의 제조방법
US20180024397A1 (en) * 2015-04-30 2018-01-25 Lg Chem, Ltd. Liquid crystal display device and method for manufacturing same
US10133135B2 (en) 2015-05-06 2018-11-20 Lg Chem, Ltd. Liquid crystal display device
WO2016182282A1 (ko) * 2015-05-08 2016-11-17 주식회사 엘지화학 박막트랜지스터 기판 및 이를 포함하는 디스플레이 장치
US10989946B2 (en) * 2019-02-21 2021-04-27 Innolux Corporation Electronic modulating device

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0682839B2 (ja) * 1984-08-21 1994-10-19 セイコー電子工業株式会社 表示用パネルの製造方法
KR100190023B1 (ko) * 1996-02-29 1999-06-01 윤종용 박막트랜지스터-액정표시장치 및 그 제조방법
KR100307385B1 (ko) 1997-03-05 2001-12-15 구본준, 론 위라하디락사 액정표시장치의구조및그제조방법
US6259119B1 (en) * 1997-12-18 2001-07-10 Lg. Philips Lcd Co, Ltd. Liquid crystal display and method of manufacturing the same
KR100975734B1 (ko) * 2003-09-08 2010-08-12 엘지디스플레이 주식회사 횡전계방식 액정 표시 장치용 어레이 기판 및 그 제조 방법
KR20060074325A (ko) * 2004-12-27 2006-07-03 삼성전자주식회사 어레이 기판 및 이를 갖는 표시장치
KR20060079040A (ko) * 2004-12-31 2006-07-05 엘지.필립스 엘시디 주식회사 프린지 필드 스위칭 타입의 박막 트랜지스터 기판 및 그제조 방법
JP4801569B2 (ja) * 2005-12-05 2011-10-26 株式会社半導体エネルギー研究所 液晶表示装置
JP2007226175A (ja) * 2006-01-26 2007-09-06 Epson Imaging Devices Corp 液晶装置及び電子機器
KR100978263B1 (ko) * 2006-05-12 2010-08-26 엘지디스플레이 주식회사 액정표시장치 및 그 제조방법
JP4407677B2 (ja) * 2006-08-11 2010-02-03 エプソンイメージングデバイス株式会社 横電界方式の液晶表示パネル
KR101274706B1 (ko) * 2008-05-16 2013-06-12 엘지디스플레이 주식회사 액정표시장치 및 그 제조방법
JP5091355B2 (ja) * 2009-10-08 2012-12-05 シャープ株式会社 液晶表示装置およびその製造方法

Also Published As

Publication number Publication date
US20120273789A1 (en) 2012-11-01
KR101398094B1 (ko) 2014-05-22
KR20120122961A (ko) 2012-11-07
EP2518558A2 (en) 2012-10-31
CN202033562U (zh) 2011-11-09
EP2518558A3 (en) 2013-04-17
EP2518558B1 (en) 2016-08-24
US8698149B2 (en) 2014-04-15
JP2012234179A (ja) 2012-11-29

Similar Documents

Publication Publication Date Title
JP6030333B2 (ja) 液晶ディスプレー、及びアレイ基板
US9508751B2 (en) Array substrate, method for manufacturing the same and display device
EP2757412B1 (en) Tft array substrate, fabrication method thereof, and liquid crystal display device
US9716110B2 (en) Array substrate, method for manufacturing the same, and display device
EP3187929B1 (en) Array substrate and manufacturing method therefor, and display apparatus
US9159867B2 (en) Array substrate, manufacturing method thereof, and display device
US20180046046A1 (en) Array substrate, method for manufacturing the same, and display device
JP2010061095A (ja) 薄膜トランジスタ表示板及びその製造方法
CN101359634A (zh) 薄膜晶体管阵列基板制造方法
KR101620527B1 (ko) 박막트랜지스터 기판 및 그 제조 방법
US9019462B2 (en) Array substrate and method for manufacturing the same, and display device
WO2013177908A1 (zh) 阵列基板的制造方法、阵列基板及显示装置
CN102610564A (zh) Tft阵列基板的制作方法
US10274799B2 (en) Array substrate including a test pattern and fabrication method thereof, test method and display device
JP2012014098A (ja) 薄膜トランジスタアレイ基板、及びその製造方法、並びに表示装置
KR102068770B1 (ko) 프린지필드 스위칭모드 어레이기판 및 그 제조방법
KR20130071998A (ko) 평판 표시장치용 박막 트랜지스터 기판 및 그 제조 방법
US8021972B1 (en) Method of manufacturing array substrate
JP5236370B2 (ja) Tft基板の製造方法及びtft基板
JP2007248890A (ja) 液晶表示装置及び液晶表示装置製造方法
US8536575B2 (en) Pixel structure of display panel and method of fabricating the same
KR102454084B1 (ko) 액정표시장치 및 그 제조방법
KR102140087B1 (ko) 프린지 필드 스위칭 모드 어레이 기판 및 그 제조방법
KR101290018B1 (ko) 액정표시장치 및 이의 제조방법
KR101899066B1 (ko) 액정표시장치용 어레이 기판 및 이의 제조 방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150415

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20151014

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20151120

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160128

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160606

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160905

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20160926

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20161020

R150 Certificate of patent or registration of utility model

Ref document number: 6030333

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250