JP2007248890A - 液晶表示装置及び液晶表示装置製造方法 - Google Patents
液晶表示装置及び液晶表示装置製造方法 Download PDFInfo
- Publication number
- JP2007248890A JP2007248890A JP2006073162A JP2006073162A JP2007248890A JP 2007248890 A JP2007248890 A JP 2007248890A JP 2006073162 A JP2006073162 A JP 2006073162A JP 2006073162 A JP2006073162 A JP 2006073162A JP 2007248890 A JP2007248890 A JP 2007248890A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- liquid crystal
- electrode
- film
- crystal display
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Landscapes
- Liquid Crystal (AREA)
Abstract
【課題】横電界方式の液晶表示装置において、有機膜の上に絶縁膜を形成することをなくし、画素電極層と共通電極層との間の中間絶縁膜の特性を向上させることである。
【解決手段】下側の透明パネル基板20において、下ガラス基板30上のバッファ層32の上にTFT形成層40が形成され、そのゲート膜層36の上に、ゲートライン42、コモンライン50と共に画素電極層60が設けられる。そしてその上に中間絶縁層80が形成され、その後、スリット71を有する共通電極層70が形成される。中間絶縁層80の前の工程で有機膜を用いないので、中間絶縁層80は、有機膜の耐熱温度以上の高温でCVD法により成膜することができる。
【選択図】図2
【解決手段】下側の透明パネル基板20において、下ガラス基板30上のバッファ層32の上にTFT形成層40が形成され、そのゲート膜層36の上に、ゲートライン42、コモンライン50と共に画素電極層60が設けられる。そしてその上に中間絶縁層80が形成され、その後、スリット71を有する共通電極層70が形成される。中間絶縁層80の前の工程で有機膜を用いないので、中間絶縁層80は、有機膜の耐熱温度以上の高温でCVD法により成膜することができる。
【選択図】図2
Description
本発明は、液晶表示装置及び液晶表示装置製造方法に係り、特に、互いに対向する一対の基板間に液晶が挟持され、液晶は共通電極と画素電極とで発生する電界により駆動される液晶表示装置及び液晶表示装置製造方法に関する。
一般に、テレビ、グラフィックディスプレイ等の表示装置を構成する液晶表示装置には、主としてアクティブマトリクス型で、縦電界により駆動される方式が用いられる。すなわち、この方式の液晶表示装置は、透明な一対のガラス基板と、このガラス基板の間に封入された液晶とから構成され、このガラス基板のうち、少なくとも一つのガラス基板には、薄膜トランジスタと画素電極が形成され、他方のガラス基板にはカラーフィルタと共通電極が形成される。そして、液晶は、駆動回路によって、一方側のガラス基板上の画素電極と、他方側のガラス基板上の共通電極との間に発生する電界、すなわち、ガラス基板の面内方向を横方向として、これに垂直な縦方向の電界によって駆動される。
液晶表示装置については、高精細化、小型化、そして広視野角化が要求される。そして、近年、広視野角化を図る手段の1つとして、ガラス基板に対して面内方向の電界、すなわち横電界を発生させ、この横電界で液晶分子を基板に平行な面内で回転させることで透過率を変化させる光スイッチング機能を持たせる方式の技術が実用化されている。
例えば、特許文献1では、ガラス基板の面に平行な平行場を利用したIPSモード(In Plane Switching Mode)の液晶表示素子について述べられており、また、特許文献2では、IPS技術をさらに改良したFFS(Fringe−Field Switching)技術を用いて開口率を向上させる液晶表示装置が述べられている。ここで、FFS技術では、共通電極の上に中間絶縁層を介して画素電極を配置し、画素電極にスリットを設け、そのスリットを利用することで、画素電極と共通電極との間の電界を発生させている。この電界は、横方向電界と共に電極の縁の近傍で基板に垂直な方向にも強い電界成分を有しており、このことで、電極上方に位置する液晶分子も駆動することができる。したがって、透明電極を用いれば、電極部分も表示に寄与させることができて、開口率が向上することになる。なお、画素電極と共通電極とを逆の配置にしてもよい。
上記のように、横電界方式を用いることは、液晶表示装置において広視野角化等を実現することができるので、有用である。このような横電界方式の液晶表示装置を実現する過程で、いくつかの課題があることが分かってきている。
例えば、上記FFS技術を用いる液晶表示装置においては、液晶を挟んで配置される上下2枚のガラス基板のうち、半導体デバイスが形成される下ガラス基板に、画素電極層と共通電極層が中間絶縁層を介して配置される。この際、半導体デバイス層の上に平坦化膜が設けられ、その平坦化膜の上に、画素電極層と共通電極層とが絶縁層を介して配置される。
すなわち、下ガラス基板について、下層側から概略、下ガラス−バッファ層−半導体デバイス形成層−平坦化膜−画素電極層−中間絶縁層−共通電極層−配向膜の順に積層された構造となっている。なお、画素電極層と共通電極層とはその順序を逆にしてもよい。ここで、平坦化膜は、低温形成が容易で平坦性に優れる有機膜が用いられる。例えばアクリル樹脂がスピンコート法等で塗布されて平坦化膜として用いられる。有機膜は耐熱温度が220℃から240℃程度であるので、その上に積層される画素電極層、中間絶縁層、共通電極層の形成は、この耐熱温度以下で行われることになる。
そのため、中間絶縁膜は、処理温度が150℃から200℃程度の低温CVD(Chemical Vapor Deposition)法で形成されることになる。低温CVD法で形成された絶縁膜は、半導体デバイスの特性に影響を与えない程度の処理温度、例えば400℃程度以上の処理温度を用いる高温CVD法で形成された絶縁膜に比べ、下地層への密着性が劣り、また絶縁膜としての特性等も低い。このように、有機膜の上に絶縁膜を形成することには課題がある。
本発明の目的は、横電界方式の液晶表示装置において、有機膜の上に絶縁膜を形成することをなくすことができる液晶表示装置及びその製造方法を提供することである。また他の目的は、横電界方式の液晶表示装置において画素電極層と共通電極層との間の中間絶縁膜の特性を向上させることができる液晶表示装置及びその製造方法を提供することである。以下の手段は、上記目的の少なくとも1つに貢献する。
本発明に係る液晶表示装置は、下基板と上基板の間に液晶を封止し、前記下基板上に画素電極と共通電極とを絶縁層を挟んで配置し、前記画素電極と前記共通電極との間の電界で前記液晶を駆動する液晶表示装置であって、前記下基板上に形成された半導体層と、前記半導体層の上に成膜されたゲート膜層と、前記ゲート膜層上に形成されたゲート電極と、前記ゲート膜層上に形成された第1電極と、前記ゲート電極及び前記第1電極の上に成膜された中間絶縁膜層と、前記中間絶縁膜層の上に形成された第2電極と、を備え、前記第1電極又は前記第2電極の一方を前記画素電極として用い、他方を前記共通電極として用いることを特徴とする。
また、前記中間絶縁層は、有機絶縁膜の耐熱温度以上の処理温度のCVD法により成膜された絶縁膜層であることが好ましい。
また、本発明に係る液晶表示装置製造方法は、下基板と上基板の間に液晶を封止し、前記下基板上に画素電極と共通電極とを絶縁層を挟んで配置し、前記画素電極と前記共通電極との間の電界で前記液晶を駆動する液晶表示装置の製造方法であって、前記下基板上に半導体層を形成する半導体層形成工程と、前記半導体層の上にゲート膜層を成膜するゲート成膜工程と、前記ゲート膜層上にゲート電極を形成するゲート電極形成工程と、前記ゲート膜層上に第1電極を形成する第1電極形成工程と、前記ゲート電極及び前記第1電極の上に中間絶縁膜を成膜する中間絶縁層成膜工程と、前記中間絶縁膜層の上に第2電極を形成する第2電極形成工程と、を含み、前記第1電極又は前記第2電極の一方を前記画素電極として用い、他方を前記共通電極として用いることを特徴とする。
また、前記中間絶縁層成膜工程は、有機絶縁膜の耐熱温度以上の処理温度でCVD法により成膜されることが好ましい。
上記構成により、いわゆるFFS方式の液晶表示装置において、ゲート膜層の上にゲート電極と共に第1電極を形成し、その上に中間絶縁層を挟んで第2電極を形成する。したがって、中間絶縁層は、ゲート膜層の上に形成され、有機膜の上に形成されることがない。第1電極、第2電極は、いずれを表示電極に用いてもよく、あるいはいずれを画素電極に用いてもよい。
また、前記中間絶縁層は、有機膜の耐熱温度以上の処理温度でCVD法により成膜されるので、有機膜の上に形成される絶縁膜に比べ、下地層への密着性を向上させ、また絶縁膜としての特性の向上を図ることができる。
以下に図面を用いて、本発明に係る実施の形態につき、詳細に説明する。以下において、液晶表示装置は、TFT(Thin Film Transistor)を用いたアクティブマトリクス方式で、FFS技術を用いるとしてものとして説明するが、液晶が第1電極と第2電極とで発生する駆動電界により駆動され、駆動電界の経路に絶縁層を有する液晶表示装置であれば、以下の実施形態を変形することで一般的に実施することができる。例えば、スイッチング素子として、TFT以外のスイッチング素子、例えばダイオード素子等を用いるものであってもよい。また、以下において、各電極は透明電極として説明するが、開口率について実用上問題がなければ、透明電極以外の金属電極であってもよい。反射領域を設ける場合は、反射電極であってもよいし、透明電極と反射膜との積層構造でもよい。また、駆動電界は共通電極と画素電極との間に形成されるものとして説明するが、一般的に2つの電極の間で駆動電界が形成されればよく、電極の種類によらない。また、以下で説明する寸法等は一例であって、それ以外の寸法等であってもよい。
図1は、有機膜の上に中間絶縁膜を形成する必要のないFFS方式液晶表示装置10の構成模式図である。液晶表示装置10は、表示制御部12と、表示パネル14等から構成される。表示制御部12は、表示パネル14に所望の表示をさせるための制御回路及び駆動回路等を含む回路である。なお、表示制御部12を構成する回路の一部を表示パネル14に組み込むこともできる。
表示パネル14は、一対の透明パネル基板20,22の間に液晶16を挟みこんで封止した形態をとる素子であり、各透明パネル基板20,22に液晶表示に必要な複数のスイッチング素子や複数の画素がマトリクス状に配置されるアクティブマトリクス方式の液晶表示パネルである。
アクティブマトリクス方式の液晶表示パネルは、周知のように、液晶を挟む2枚の透明パネル基板の一方側の基板上に、複数本のゲートラインと複数本のデータラインとが縦横に配置され、これらのラインで区画される格子のそれぞれに各画素が配置される。そして各画素のスイッチング素子のゲート端子はいずれかのゲートラインに、ドレイン端子はいずれかのデータラインに、ソース端子は、各画素に設けられる画素電極に、それぞれ接続される。FFS方式においてもこの構造は同じであるが、さらに共通電位を各画素に供給するためにコモンラインが配置される。
このような構造において、特定のゲートラインと特定のデータラインとを選択し、そのゲートラインにスイッチング素子のオン信号を、そのデータラインに画像データ信号を与えることで、そのゲートラインとそのデータラインとの交点にある画素のスイッチング素子がオンし、ドレイン端子とソース端子とが導通して、画素電極に画像データ信号が与えられる。コモンラインは、全画素を覆うように配置され、スリットを有する共通電極層に接続されるので、このスリットを利用して共通電極層と各画素電極との間に生成される横電界によって、液晶が駆動されることになる。
図1において下側の透明パネル基板20には、下ガラス基板30の上に、半導体層34を含むTFT形成層40、画素電極層60、中間絶縁層80、スリット71を有する共通電極層70、配向膜72等が順次積層される。また、上側の透明パネル基板22には、上ガラス基板90の上に、カラーフィルタ92、配向膜94等が積層される。ここで、液晶16は、対向する配向膜72,94の間に封止されて配置される。この積層形態は、一例であって、それ以外の積層要素を含んでもよく、また積層順序を液晶表示の方式あるいは用途に応じ変更してもよい。
上側透明パネル基板22の構成、液晶16、表示制御部12の内部構成等は、一般的なFFS方式の液晶表示装置と同様であるので、以下では特に下側の透明パネル基板20について詳細に説明する。図2は、各積層要素が積層された状態の下側の透明パネル基板20の詳細な断面図である。
図2の下側の透明パネル基板20において、下ガラス基板30は、液晶パネル用に適した成分と温度特性等を有するガラス板である。下ガラス基板30とTFT形成層40との間のバッファ層32は、下ガラス基板30上に半導体層34を含むTFT形成層40を密着性よく形成し、不純物の拡散を防止する等のために設けられる。
バッファ層32の上に形成されるTFT形成層40は、画素ごとにTFT素子を作りこむための半導体層34及びゲート膜層36等からなる。半導体層34は、低温ポリシリコン層、高温ポリシリコン層、アモルファスシリコン層等を用いることができ、CVD技術等の薄膜堆積技術と、レーザアニール等の熱処理技術等を用いて形成することができる。ゲート膜層36は、CVD法等による酸化膜、窒化膜あるいはそれらを組み合わせた複合絶縁膜等を用いることができる。
TFT素子は、半導体層34において、ソース、ドレイン、およびその間のチャネル領域38が作りこまれ、チャネル領域38の上にはゲート膜層36を挟んでゲート電極が形成されて構成される。図2ではゲートライン42の一部がゲート電極を構成するものとして示されている。すなわち、半導体層34の上をゲートライン42が横切って配置されるとき、半導体層34の上のゲートライン42がTFT素子のゲート電極となり、その部分の半導体層34がチャネル領域となる。ゲートライン42の材質としては、例えばMo等の金属を用いることができる。
ソースからは画素電極端子84が引き出され、ゲート膜層36の上に設けられる画素電極層60に接続される。画素電極層60は、上記のように、マトリクス状に配置される複数の画素のそれぞれに1つずつ設けられる透明電極層で、ITO(Indium Tin Oxide)膜等で形成することができる。
ドレインからはドレイン端子が引き出されデータライン82に接続される。なお、ドレインとソースは互換性がある構造で、ここでは、画素電極層60に接続される側をソースとしたが、これをドレインと呼ぶことも構わない。
また、ゲート膜層36の上には、コモンライン50が設けられ、このコモンライン50は、中間絶縁層80の上に配置される共通電極層70に接続される。
このように、ゲート膜層36の上には、ゲートライン42、画素電極層60、コモンライン50が、相互に短絡しないようにそれぞれパターニングされて配置される。
パターニングされて形成されたゲートライン42、画素電極層60、コモンライン50の上には、中間絶縁層80が形成される。中間絶縁層80は、形成温度が例えば400℃以上の高温CVD法によって成膜される。ここで高温CVD法とは、有機膜の上に形成される絶縁膜が有機膜の耐熱温度以下の低温で成膜されるのに比較して高温という意味である。つまり有機膜の耐熱温度以上の処理温度のCVD法で中間絶縁膜は成膜される。有機膜とは、例えばアクリル樹脂膜で、その耐熱温度が約220℃から240℃程度である。
中間絶縁層80にはコンタクトホール81,83,85が設けられ、これらを介して、TFT素子のドレイン、ソース、コモンラインがそれぞれ中間絶縁層80の上部に引き出され、それぞれデータライン82及びデータ端子、画素電極端子84、コモン端子86となる。そして、これらの上に有機膜等の保護膜層88が成膜される。保護膜層88は、中間絶縁層80に引き出された各端子を保護するための絶縁膜であるので、これらの端子を保護できる程度の大きさを残して、他の部分は除去される。したがって、各画素の画素電極層60に対応する領域については、ほとんど保護膜層88が除去される。また、コモン端子86の部分の保護膜層88にはコンタクトホールが設けられ、コモン端子86が露出される。
保護膜層88の成膜と所定の除去の後に設けられる共通電極層70は、複数の画素全体を覆う透明電極層で、各画素の画素電極に対応する位置に複数のスリット71が設けられる。透明電極層の材料としては、画素電極層60と同様のITOを用いることができる。共通電極層70の上部には、所定のラビング方向にラビングされた配向膜72が全面に配置される。中間絶縁層80の下には上記のように画素電極層60が形成されているので、このスリット71を利用することで、画素電極層60と共通電極層70との間の電界を発生させ、FFS技術によって液晶16を駆動することができる。
図3は、下側の透明パネル基板20の平面図で、およそ1画素分の部分が示されている。図4は、そのうちの画素電極層60と共通電極層70の部分の拡大図である。なお、以下の説明において、図2で説明した符号を用いる。また、平面図では画素電極層60と共通電極層70とが重なるので、それらの領域を示すため、図3では画素電極層60の領域のみに斜線を付し、図4では共通電極層70のみに図3とは異なる方向の斜線を付してある。図3で示されるように、ゲートライン42が紙面上で水平方向に配列され、紙面上に垂直方向にデータライン82が配列されている。また、コモンライン50が紙面上で水平方向に配列されている。そして、ゲートライン42はTFT素子を形成する半導体層34を横切るように配置され、その重なる部分がチャネル領域となり、チャネル領域の両側においてドレインがコンタクトホール81を介しデータライン82に接続され、ソースが画素電極層60に接続される。共通電極層70は全面に配置されており、コンタクトホール85を介しコモンライン50と接続されている。また、共通電極層70には、画素電極層60に対応する部分に、複数のスリット71、すなわち開口部が設けられる。
図5は、上記下側の透明パネル基板20の製造方法の手順を示すフローチャートである。最初に下ガラス基板30を準備し、その片側にバッファ層32を成膜する(S10)。そしてバッファ層32の上に半導体層34を形成する(S12)。具体的には、低温ポリシリコン層を全面にCVD法により成膜し、所定の半導体特性が得られるようにレーザアニール法による熱処理を施す。その後、ドライエッチング法により、図3に示すような形状に形作る。なお、低温ポリシリコン層に代えて、高温ポリシリコン層、アモルファスシリコン層等を用いることもできる。
次にゲート膜層36がCVD法によって成膜される(S14)。具体的には、酸化膜と窒化膜とを積層した複合絶縁膜が成膜される。そして、ゲート膜層36の上にゲートライン42、コモンライン50、画素電極層60が形成される。
この工程は、いくつかの工程の組み合わせで行うことができる。最初に、Mo層がスパッタ法によって成膜され、ドライエッチング法により、ゲートライン42とコモンライン50が図3に示すようなパターンに形作られる(S16)。したがって、TFT素子のゲート電極の材料はMoである。なお、コモンライン50をゲートライン42と異なる材料で構成してもよい。その場合には、ゲートラインを形成したのち、コモンライン50を構成する導体層を成膜し、ドライエッチング法で所定のパターンに形作る。このときゲートラインがエッチングされないように適当なマスキングを行うことが望ましい。
ゲートライン42とコモンライン50とが形成されると、次にITO層をスパッタ法で成膜し、図3、図4に示す形状に画素電極層60がウェットエッチング法により形作られる(S18)。エッチング液としては、例えばシュウ酸を含む液を用いることができる。
次に中間絶縁層80が成膜される(S20)。中間絶縁層80は、CVD法で成膜される。この工程の前に有機膜を成膜する工程がないので、中間絶縁層80の膜形成の処理条件は、有機膜の耐熱温度に配慮することなく、例えば400℃以上等の十分な高温とすることができる。中間絶縁層80としては、酸化膜、窒化膜、あるいはこれらを組み合わせた複合絶縁膜を用いることができる。十分な高温処理のため、中間絶縁層80は、下地層であるゲート膜層及び画素電極層60とよい密着性の下で成膜することができる。
その後、中間絶縁層80にコンタクトホール81,83,85が形成される(S22)。これらのコンタクトホール81,83,85は、それぞれ、TFT素子のドレイン、ソース、及びコモンライン50を中間絶縁層80の上面に引き出すためのものである。なお、コンタクトホール83は、画素電極層60を貫くように設けられる。コンタクトホールの形成は、ドライエッチング法を用いることができる。あるいはウェットエッチング法を用いてもよい。
コンタクトホールが形成されると、配線層が形成される(S24)。この工程は、配線材料である導体層をスパッタ法で成膜してコンタクトホールを埋める工程と、その後中間絶縁層80の上で適当な端子形状に成形する工程とを含む。このとき、コンタクトホール83を埋める導体は、ゲート膜層36の上の画素電極層60と接続して電気的な導通がとられる。コンタクトホール81,83,85から引き出された端子は、それぞれデータライン82のデータ端子、画素電極端子84、コモン端子86とされ、例えばその後の実装工程において利用される。
中間絶縁層80の上に配線層が引き出されてデータライン82及びデータ端子、画素電極端子84、コモン端子86が形成されると、その上に平坦化保護膜層88が形成される(S26)。平坦化保護膜層88は、中間絶縁層80に引き出された各端子を保護するための絶縁膜であるので、これらの端子を保護できる程度の大きさを残して、他の部分は除去される。この工程も、保護絶縁膜を成膜する工程と、各端子の周りを残して除去する工程とを含む。これらの工程の後は、配向膜72の成膜等で、処理温度がさほど高温でないので、平坦化保護膜層88の成膜には、スピンコート法による有機膜を用いることができる。例えば、感光性のあるアクリル樹脂をスピンコート法で塗布し、各端子の部分を遮蔽するマスクを用いて露光し、適当な除去液を用いることで、各端子の周りを残してアクリル樹脂膜層を除去することができる。したがって、各画素の画素電極の部分は、平坦化保護膜層88が除去され、中間絶縁層80が露出する。また、コモン端子86の部分についても一部平坦化保護膜88が除去され、コモン端子86が露出する。
次にITO層をスパッタ法で成膜し、図3、図4に示す形状に複数のスリット71がウェットエッチング法により開けられ、共通電極層70が形成される(S28)。上記のように、コモン端子86が一部露出しているので、その部分においてITO層はコモン端子と接続される。これにより、中間絶縁層80を挟んで、スリット71を有する共通電極層70と、画素電極層60とが配置される構造が得られる。
共通電極層70の上部には、所定のラビング方向にラビングされた配向膜72が全面に配置される(S30)。このようにして、下側の透明パネル基板20が形成されると、配向処理された上側透明パネル基板22との間に液晶16が封止されて表示パネル14が出来上がる。上記のように、中間絶縁層80の下には上記のように画素電極層60が形成されているので、このスリット71を利用することで、表示制御部12によって画素電極層60と共通電極層70との間の電界を発生させ、FFS技術によって液晶16を駆動することができる。
上記構成の液晶表示装置10の特徴を理解しやすいように、従来技術における下側の透明パネル基板18の詳細な断面図を図6に示す。下層側からTFT形成層40までの構成は図2と同じである。ゲート膜層36の上にはゲートライン42とコモンライン50とが配置されるところも同じである。そして、その後に平坦化膜44が形成される。平坦化膜44は、スピンコート法を用いて成膜された有機膜である。必要な場合、平坦化膜44を2層構造とし、無機絶縁膜の上に有機膜を設ける構成とし、無機膜上にソース端子、ドレイン端子、コモンライン50等を引き出してもよい。平坦化膜44に用いられる有機膜は、上記のように、耐熱温度220℃から240℃程度のアクリル樹脂膜を用いることができる。
平坦化膜44の上には、画素電極層60が設けられ、コンタクトホール49を介してTFT素子のソースに接続される。画素電極層60の上には中間絶縁層79が成膜される。中間絶縁層79の上にはスリット71を有する共通電極層70が設けられ、コンタクトホール51を介してコモンライン50に接続される。
ここで、中間絶縁層79は、平坦化膜44の後の工程で成膜されるので、平坦化膜44の耐熱温度以下の処理温度で成膜される。具体的には、150℃から200℃程度の処理温度の低温CVD法により、酸化膜、窒化膜あるいはそれらを組み合わせた複合絶縁膜等が成膜される。したがって、下地膜である画素電極層60、平坦化膜44との密着性が低く、また、絶縁膜としての特性が、高温CVD法によって成膜された絶縁膜の特性に比べ劣る。
上記の説明で分かるように、図2で説明した下側の透明パネル基板20の構成によれば、図6の従来技術における下側の透明パネル基板18の構成のように中間絶縁層80の工程の前に有機膜を用いることがなく、中間絶縁層80を有機膜の耐熱温度以上の処理温度で成膜できる。したがって、下側の透明パネル基板20の製造工程を簡単なものとでき、中間絶縁層80の特性を良好なものとすることができる。また、従来技術のおける平坦化膜44を省略できるので、液晶表示装置としての歩留まり向上とコスト低減が期待できる。
上記構成の液晶表示装置10の動作について説明する。液晶16の透過率の相違によって表示を行おうとするときは、表示制御部12が所望の画素についてゲートライン42とデータライン82とを選択し、その画素のスイッチング素子であるTFT素子をオンにする。それによって、共通電極層70と、その画素の画素電極層60との間に所定の駆動信号が印加される。
その様子を図7のFFS技術模式図に示す。ここでは、画素電極層60にマイナスの電位が印加され、共通電極層70にプラスの電位が印加される場合が示されている。画素電極層60と共通電極層70との間で発生する電界102は、ガラス基板の面に平行な横方向の電界成分とともに、共通電極層70の縁部、つまり電極開口部であるスリット71の縁部においてガラス基板面に垂直の方向にも強い電界成分を有する。これによって液晶分子100は、共通電極層70の間に位置するもののみならず、共通電極層70の上方に位置するものも、この電界102によって、ガラス基板の面内で回転駆動され、電極の部分の液晶分子100も表示に寄与させることができる。
この構造において、中間絶縁層80は、下地層である画素電極層60及び上側層である共通電極層70との密着性がよく、また、絶縁膜としての特性も良好であるので、FFS技術により、液晶分子100を適切に駆動することができる。
10 液晶表示装置、12 表示制御部、14 表示パネル、16 液晶、18,20,22 透明パネル基板、30 下ガラス基板、32 バッファ層、34 半導体層、36 ゲート膜層、38 チャネル領域、40 TFT形成層、42 ゲートライン、44 平坦化膜、49,51,81,83,85 コンタクトホール、50 コモンライン、60 画素電極層、70 共通電極層、71 スリット、72,94 配向膜、79,80 中間絶縁層、82 データライン、84 画素電極端子、86 コモン端子、88 保護膜層、90 上ガラス基板、92 カラーフィルタ、100 液晶分子、102 電界。
Claims (4)
- 下基板と上基板の間に液晶を封止し、前記下基板上に画素電極と共通電極とを絶縁層を挟んで配置し、前記画素電極と前記共通電極との間の電界で前記液晶を駆動する液晶表示装置であって、
前記下基板上に形成された半導体層と、
前記半導体層の上に成膜されたゲート膜層と、
前記ゲート膜層上に形成されたゲート電極と、
前記ゲート膜層上に形成された第1電極と、
前記ゲート電極及び前記第1電極の上に成膜された中間絶縁膜層と、
前記中間絶縁膜層の上に形成された第2電極と、
を備え、前記第1電極又は前記第2電極の一方を前記画素電極として用い、他方を前記共通電極として用いることを特徴とする液晶表示装置。 - 請求項1に記載の液晶表示装置において、
前記中間絶縁層は、有機絶縁膜の耐熱温度以上の処理温度のCVD法により成膜された絶縁膜層であることを特徴とする液晶表示装置。 - 下基板と上基板の間に液晶を封止し、前記下基板上に画素電極と共通電極とを絶縁層を挟んで配置し、前記画素電極と前記共通電極との間の電界で前記液晶を駆動する液晶表示装置の製造方法であって、
前記下基板上に半導体層を形成する半導体層形成工程と、
前記半導体層の上にゲート膜層を成膜するゲート成膜工程と、
前記ゲート膜層上にゲート電極を形成するゲート電極形成工程と、
前記ゲート膜層上に第1電極を形成する第1電極形成工程と、
前記ゲート電極及び前記第1電極の上に中間絶縁膜を成膜する中間絶縁層成膜工程と、
前記中間絶縁膜層の上に第2電極を形成する第2電極形成工程と、
を含み、前記第1電極又は前記第2電極の一方を前記画素電極として用い、他方を前記共通電極として用いることを特徴とする液晶表示装置製造方法。 - 請求項2に記載の液晶表示装置において、
前記中間絶縁層成膜工程は、有機絶縁膜の耐熱温度以上の処理温度でCVD法により成膜されることを特徴とする液晶表示装置製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006073162A JP2007248890A (ja) | 2006-03-16 | 2006-03-16 | 液晶表示装置及び液晶表示装置製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006073162A JP2007248890A (ja) | 2006-03-16 | 2006-03-16 | 液晶表示装置及び液晶表示装置製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2007248890A true JP2007248890A (ja) | 2007-09-27 |
Family
ID=38593247
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006073162A Withdrawn JP2007248890A (ja) | 2006-03-16 | 2006-03-16 | 液晶表示装置及び液晶表示装置製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2007248890A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010204406A (ja) * | 2009-03-04 | 2010-09-16 | Epson Imaging Devices Corp | 液晶表示装置 |
JP2010210982A (ja) * | 2009-03-11 | 2010-09-24 | Epson Imaging Devices Corp | 液晶表示装置 |
-
2006
- 2006-03-16 JP JP2006073162A patent/JP2007248890A/ja not_active Withdrawn
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010204406A (ja) * | 2009-03-04 | 2010-09-16 | Epson Imaging Devices Corp | 液晶表示装置 |
JP2010210982A (ja) * | 2009-03-11 | 2010-09-24 | Epson Imaging Devices Corp | 液晶表示装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6927809B2 (en) | Active matrix substrate and display device | |
US7923309B2 (en) | Thin film transistor array substrate and method for manufacturing the same | |
KR101243824B1 (ko) | 액정표시장치 및 그 제조방법 | |
JP5079463B2 (ja) | 液晶表示装置及びその製造方法 | |
JP5528475B2 (ja) | アクティブマトリクス基板及びその製造方法 | |
KR20130054780A (ko) | 에프에프에스 방식 액정표시장치용 어레이기판 및 그 제조방법 | |
US20060289867A1 (en) | Liquid crystal display device capable of reducing leakage current, and fabrication method thereof | |
JP2006317516A (ja) | 液晶表示装置及びその製造方法 | |
JP2005346054A (ja) | 液晶表示装置及びその製造方法 | |
JP2012118531A (ja) | 表示装置及び表示装置の製造方法 | |
US20180337202A1 (en) | Tft substrate manufacturing method | |
US9690146B2 (en) | Array substrate, its manufacturing method, and display device | |
CN111679517A (zh) | 一种显示面板及其制造方法,显示装置 | |
JP2007248903A (ja) | 液晶表示装置及び液晶表示装置の製造方法 | |
KR20080075717A (ko) | 횡전계방식 액정표시장치의 제조방법 | |
JP2007248890A (ja) | 液晶表示装置及び液晶表示装置製造方法 | |
JP2007121793A (ja) | 液晶表示装置及びその製造方法 | |
JP2014149410A (ja) | 薄膜トランジスタアレイ基板およびその製造方法 | |
JP2007248892A (ja) | 液晶表示装置 | |
JP5560227B2 (ja) | 液晶表示装置の製造方法及び液晶表示装置 | |
CN106292109B (zh) | 阵列基板、显示面板及其制造方法、显示装置 | |
JP2012242839A (ja) | アレイ基板及びその製造方法 | |
US20230367166A1 (en) | Method of manufacturing active matrix substrate and liquid crystal display device | |
JP5961294B2 (ja) | 液晶表示装置 | |
JP4920119B2 (ja) | アクティブマトリクス型液晶表示装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20071220 |
|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20071226 |
|
A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20090602 |