JP6017388B2 - Manufacturing method of semiconductor device - Google Patents

Manufacturing method of semiconductor device Download PDF

Info

Publication number
JP6017388B2
JP6017388B2 JP2013186101A JP2013186101A JP6017388B2 JP 6017388 B2 JP6017388 B2 JP 6017388B2 JP 2013186101 A JP2013186101 A JP 2013186101A JP 2013186101 A JP2013186101 A JP 2013186101A JP 6017388 B2 JP6017388 B2 JP 6017388B2
Authority
JP
Japan
Prior art keywords
wafer
tape
stage
semiconductor
ring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2013186101A
Other languages
Japanese (ja)
Other versions
JP2015053419A (en
Inventor
努 藤田
努 藤田
佳史 杉沢
佳史 杉沢
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2013186101A priority Critical patent/JP6017388B2/en
Priority to TW102144667A priority patent/TWI529793B/en
Priority to CN201310741341.XA priority patent/CN104425334B/en
Publication of JP2015053419A publication Critical patent/JP2015053419A/en
Application granted granted Critical
Publication of JP6017388B2 publication Critical patent/JP6017388B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67092—Apparatus for mechanical treatment

Description

半導体装置の製造方法及び半導体製造装置に関する。   The present invention relates to a semiconductor device manufacturing method and a semiconductor manufacturing apparatus.

ダイシングブレードを用いてウェーハを個々の半導体チップに分割する際、半導体ウェーハ側から半導体ウェーハと共に、接着剤層をも分割する半導体装置の製造方法がある。半導体ウェーハ内に焦点を結ぶようにレーザ光を照射し、ダイシングラインに沿って半導体ウェーハ内に改質層を形成した後、半導体ウェーハに水平方向に張力を加えて改質層を起点とした垂直方向のクラックを発生させ、半導体ウェーハを半導体チップ単位に分割（個片化）するステルスダイシングと呼ばれる半導体装置の製造方法がある。これら製造方法では、いずれも接着剤層や半導体ウェーハを伸長性のある拡張用テープに貼り付け、該拡張用テープを拡張することにより、接着剤層や半導体ウェーハを分割している。   When a wafer is divided into individual semiconductor chips using a dicing blade, there is a method for manufacturing a semiconductor device in which an adhesive layer is also divided along with the semiconductor wafer from the semiconductor wafer side. After irradiating a laser beam so as to focus on the semiconductor wafer and forming a modified layer in the semiconductor wafer along the dicing line, a vertical tension is applied to the semiconductor wafer by applying a tensile force in the horizontal direction. There is a method for manufacturing a semiconductor device called stealth dicing, in which a crack in a direction is generated and a semiconductor wafer is divided (divided into individual pieces) into semiconductor chips. In any of these manufacturing methods, the adhesive layer and the semiconductor wafer are bonded to an extensible extension tape, and the extension tape is expanded to divide the adhesive layer and the semiconductor wafer.

上記のように接着剤層や半導体ウェーハを分割する場合、拡張用テープが接着剤層や半導体ウェーハに対して均一に拡張することが好ましい。しかしながら、半導体チップが貼り付けられている領域は、拡張用テープが伸びにくい。つまり、半導体ウェーハの外周領域は、半導体ウェーハの内周領域に比べて拡張用テープが伸びやすくなっている。   When the adhesive layer or the semiconductor wafer is divided as described above, it is preferable that the expansion tape is uniformly expanded with respect to the adhesive layer or the semiconductor wafer. However, the expansion tape is difficult to extend in the region where the semiconductor chip is attached. That is, the expansion tape is easier to extend in the outer peripheral area of the semiconductor wafer than in the inner peripheral area of the semiconductor wafer.

このため、半導体ウェーハの外周領域では、拡張する力が伝わりにくく、接着剤層や半導体ウェーハを分割できない場合がある。拡張用テープの拡張量を多くして、半導体ウェーハの外周領域についても接着剤層や半導体ウェーハを分割することが考えられる。しかしながら、拡張用テープの拡張量を多くすると、半導体ウェーハの内周領域において半導体チップが拡張用テープから脱落したり、また脱落した半導体ウェーハ片が接触して半導体チップにダメージを与えるおそれがある。   For this reason, in the outer peripheral area | region of a semiconductor wafer, the force to expand is not transmitted easily and an adhesive bond layer and a semiconductor wafer may not be divided | segmented. It can be considered that the expansion amount of the expansion tape is increased to divide the adhesive layer and the semiconductor wafer in the outer peripheral region of the semiconductor wafer. However, if the expansion amount of the expansion tape is increased, the semiconductor chip may fall off the expansion tape in the inner peripheral region of the semiconductor wafer, or the dropped semiconductor wafer piece may come into contact and damage the semiconductor chip.

特開２０１０−３４２５０号公報JP 2010-34250 A

半導体チップへのダメージを抑制しつつ、半導体ウェーハ及び粘着層の少なくとも一方を確実に分割できる半導体装置の製造方法及び半導体製造装置を提供する。   Provided are a semiconductor device manufacturing method and a semiconductor manufacturing apparatus capable of reliably dividing at least one of a semiconductor wafer and an adhesive layer while suppressing damage to a semiconductor chip.

実施形態に係る半導体装置の製造方法は、半導体ウェーハをテープに貼り付ける工程と、リングを半導体ウェーハの周囲に位置する部分に貼り付ける工程と、半導体ウェーハとリングが貼り付けられたテープを、半導体ウェーハが貼り付けられた面側が接するようにステージに置く工程と、リングに対してステージを相対的に上昇させる工程と、上昇させたステージに半導体ウェーハの外周領域を除く中央領域を吸着固定する工程と、中央領域を吸着固定した後にリングに対してステージを相対的にさらに上昇させる工程とを具備する。 A method for manufacturing a semiconductor device according to an embodiment includes a step of attaching a semiconductor wafer to a tape, a step of attaching a ring to a portion located around the semiconductor wafer, and a tape on which the semiconductor wafer and the ring are attached. A process of placing the wafer on the stage so that the surface to which the wafer is attached contacts, a process of raising the stage relative to the ring, and a process of adsorbing and fixing the central area excluding the outer peripheral area of the semiconductor wafer to the raised stage. And a step of further raising the stage relative to the ring after the central region is fixed by suction.

第１の実施形態に係る半導体製造装置の処理対象である半導体ウェーハの図The figure of the semiconductor wafer which is a candidate for processing of the semiconductor manufacturing device concerning a 1st embodiment 第１の実施形態に係る半導体製造装置の構成図1 is a configuration diagram of a semiconductor manufacturing apparatus according to a first embodiment. 第１の実施形態に係る半導体製造装置による半導体装置の製造フローManufacturing flow of semiconductor device by semiconductor manufacturing device according to first embodiment 第１の実施形態に係る半導体製造装置による半導体装置の製造工程図Manufacturing process diagram of semiconductor device by semiconductor manufacturing apparatus according to first embodiment 第１の実施形態に係る半導体製造装置による半導体装置の製造工程図Manufacturing process diagram of semiconductor device by semiconductor manufacturing apparatus according to first embodiment 第２の実施形態に係る半導体製造装置の構成図The block diagram of the semiconductor manufacturing apparatus which concerns on 2nd Embodiment 第２の実施形態に係る半導体製造装置による半導体装置の製造フローManufacturing flow of semiconductor device by semiconductor manufacturing apparatus according to second embodiment 第２の実施形態に係る半導体製造装置による半導体装置の製造工程図Manufacturing process diagram of semiconductor device by semiconductor manufacturing apparatus according to second embodiment 第２の実施形態に係る半導体製造装置による半導体装置の製造工程図Manufacturing process diagram of semiconductor device by semiconductor manufacturing apparatus according to second embodiment 第２の実施形態に係る半導体製造装置による半導体装置の製造工程図Manufacturing process diagram of semiconductor device by semiconductor manufacturing apparatus according to second embodiment 第３の実施形態に係る半導体製造装置の構成図The block diagram of the semiconductor manufacturing apparatus which concerns on 3rd Embodiment 第３の実施形態に係る半導体製造装置による半導体装置の製造工程図Manufacturing process diagram of semiconductor device by semiconductor manufacturing apparatus according to third embodiment 第３の実施形態に係る半導体製造装置による半導体装置の製造工程図Manufacturing process diagram of semiconductor device by semiconductor manufacturing apparatus according to third embodiment

以下、半導体装置の製造方法および半導体造装置の一実施形態について、図１ないし図１３を参照して説明する。尚、各実施形態において、実質的に同一の構成部位には同一の符号を付し、説明を省略する。但し、図面は模式的なものであり、厚みと平面寸法との関係、各層の厚みの比率等は現実のものとは異なる。説明中の上下等の方向を示す用語は、後述する半導体基板の回路形成面側を上とした場合の相対的な方向を指し示し、重力加速度方向を基準とした現実の方向と異なる場合がある。   Hereinafter, a semiconductor device manufacturing method and a semiconductor manufacturing apparatus according to an embodiment will be described with reference to FIGS. In each embodiment, substantially the same components are assigned the same reference numerals, and description thereof is omitted. However, the drawings are schematic, and the relationship between the thickness and the planar dimensions, the ratio of the thickness of each layer, and the like are different from the actual ones. The term indicating the direction such as up and down in the description indicates a relative direction when a circuit formation surface side of a semiconductor substrate to be described later is up, and may be different from an actual direction based on the gravitational acceleration direction.

（第１の実施形態）
図１は、本実施形態の処理対象である半導体ウェーハ１００（以下、ウェーハ１００と記載）の図である。図１（ａ）は、ウェーハ１００の平面図、図１（ｂ）は、図１（ａ）の線分Ｘ−Ｘにおけるウェーハ１００の断面図である。図１に示すウェーハ１００は、テープ１０１に設けられたＤＡＦ（ダイアタッチメントフィルム）１０２上に貼り付けられている。テープ１０１のウェーハ１００の周囲に位置する余白部分には、ウェーハ１００を支持し、搬送するためのリング１０３が載置されている。 (First embodiment)
FIG. 1 is a diagram of a semiconductor wafer 100 (hereinafter referred to as a wafer 100) that is a processing target of the present embodiment. 1A is a plan view of the wafer 100, and FIG. 1B is a cross-sectional view of the wafer 100 taken along a line XX in FIG. 1A. A wafer 100 shown in FIG. 1 is attached on a DAF (die attachment film) 102 provided on a tape 101. A ring 103 for supporting and transporting the wafer 100 is placed on a blank portion of the tape 101 located around the wafer 100.

図１に示す状態では、ウェーハ１００は、既に各集積回路（以下、チップと記載）毎に個片化されている。しかし、ＤＡＦ１０２は、各チップに応じた形状に分割はされておらず、ウェーハ１００全体の外形と略同一形状となっている。   In the state shown in FIG. 1, the wafer 100 is already separated into individual integrated circuits (hereinafter referred to as chips). However, the DAF 102 is not divided into shapes corresponding to the respective chips, and has substantially the same shape as the overall shape of the wafer 100.

ＤＡＦ１０２には、例えばエポキシやポリイミド、アクリルを主成分とする粘着テープを用いる事ができる。テープ１０１には、例えば塩化ビニルやポリオレフィンを主成分とする伸長しやすい基材上に、ポリテトラフルオロエチレン等のフッ素樹脂や紫外線を照射すると硬化して剥離しやすくなるエポキシを主成分とする紫外線硬化樹脂などを用いた剥離促進層（ＲＬ）を設けた積層フィルムを用いることができる。   For the DAF 102, for example, an adhesive tape whose main component is epoxy, polyimide, or acrylic can be used. The tape 101 has, for example, an ultraviolet ray mainly composed of a fluorine resin such as polytetrafluoroethylene and an epoxy which is easily cured and peeled off when irradiated with a fluorine resin such as polytetrafluoroethylene on an easily stretchable base material mainly composed of vinyl chloride or polyolefin. A laminated film provided with a release promoting layer (RL) using a cured resin or the like can be used.

図２は、第１の実施形態に係る半導体製造装置２００の構成図である、図２（ａ）は、半導体製造装置２００の平面図である。図２（ｂ）は、図２（ａ）の線分Ｙ−Ｙにおける半導体製造装置２００の断面図である。   FIG. 2 is a configuration diagram of the semiconductor manufacturing apparatus 200 according to the first embodiment. FIG. 2A is a plan view of the semiconductor manufacturing apparatus 200. FIG. 2B is a cross-sectional view of the semiconductor manufacturing apparatus 200 taken along line YY in FIG.

図２に示すように、半導体製造装置２００は、ステージ２１０と、駆動機構２２０と、リング保持機構２３０とを備える。ステージ２１０は、図１に示すウェーハ１００を載置するための台である。ステージ２１０の直径Ｄ１は、ウェーハ１００の直径とほぼ同じか、若干大きい程度であり、上面視でウェーハ１００と同じ円形状となっている。   As shown in FIG. 2, the semiconductor manufacturing apparatus 200 includes a stage 210, a drive mechanism 220, and a ring holding mechanism 230. The stage 210 is a table for placing the wafer 100 shown in FIG. The diameter D1 of the stage 210 is substantially the same as or slightly larger than the diameter of the wafer 100, and has the same circular shape as the wafer 100 in a top view.

ステージ２１０の中央領域には、ポーラス状の吸着部２１０ａ（以下、ポーラス吸着部２１０ａと記載）が設けられている。このポーラス吸着部２１０ａの形状も、上面視で円形状となっており、中心がステージ２１０と同じ同心円となっている。   In the central region of the stage 210, a porous suction part 210a (hereinafter referred to as a porous suction part 210a) is provided. The shape of the porous suction portion 210 a is also circular when viewed from above, and the center is the same concentric circle as the stage 210.

ポーラス吸着部２１０ａは、内部に多数の空隙を有する多孔質構造となっている。ポーラス吸着部２１０ａは、図示しないポンプで吸引することにより、図１に示したテープ１０１を介してウェーハ１００の裏面中央領域を吸着固定することができる。ポーラス吸着部２１０ａは、例えば、金属粉末やセラミック粉末を焼結して形成することができる。   The porous adsorption part 210a has a porous structure having a large number of voids inside. The porous suction part 210a can suck and fix the center area of the back surface of the wafer 100 via the tape 101 shown in FIG. The porous adsorbing part 210a can be formed by sintering metal powder or ceramic powder, for example.

本実施形態では、ウェーハ１００の裏面中央領域を吸着するためにステージ２１０の中央領域にポーラス吸着部２１０ａを設けている。しかし、ウェーハ１００の裏面中央領域の吸着には、他の構成であってもよい。例えば、ステージ２１０表面の中央領域に同心円状に複数本の溝を設け、該溝を真空引きすることでウェーハ１００の裏面中央領域を吸着するようにしてもよい。また、ウェーハ１００の裏面を吸着するために、真空吸着の代わりに静電チャック（ＥＳＣ：Electrostatic Chuck）を用いるようにしてもよい。静電チャック（ＥＳＣ）を用いた場合、ステージ２１０の加熱・冷却が容易となる。   In the present embodiment, a porous suction unit 210 a is provided in the central region of the stage 210 in order to suck the back surface central region of the wafer 100. However, other configurations may be used for the adsorption of the central region of the back surface of the wafer 100. For example, a plurality of concentric grooves may be provided in the central area on the surface of the stage 210, and the central area on the back surface of the wafer 100 may be adsorbed by evacuating the grooves. Further, in order to suck the back surface of the wafer 100, an electrostatic chuck (ESC) may be used instead of vacuum suction. When an electrostatic chuck (ESC) is used, the stage 210 can be easily heated and cooled.

駆動機構２２０は、ステージ２１０を垂直方向（図２の上下方向）に駆動する。駆動機構２２０は、ステージ２１０を複数段階に分けて上昇及び下降することができる。駆動機構２２０は、例えば、リニアガイドとモータもしくはエアーアクチュエータ等で構成される。   The drive mechanism 220 drives the stage 210 in the vertical direction (up and down direction in FIG. 2). The driving mechanism 220 can raise and lower the stage 210 in a plurality of stages. The drive mechanism 220 includes, for example, a linear guide and a motor or an air actuator.

リング保持機構２３０は、図１に示すリング１０３を保持する。リング保持機構２３０によりリング１０３を保持した状態で、ステージ２１０を上昇させることにより、テープ１０１が拡張（伸長）し、ＤＡＦ１０２がウェーハ１００の各チップに応じた形状に分割される。   The ring holding mechanism 230 holds the ring 103 shown in FIG. By raising the stage 210 while the ring 103 is held by the ring holding mechanism 230, the tape 101 is expanded (expanded), and the DAF 102 is divided into shapes corresponding to the respective chips of the wafer 100.

ステージ２１０の位置を変えずに、リング１０３を下降させてテープ１０１が拡張するようにしてもよい。すなわち、リング１０３に対してステージ２１０が相対的に上昇するように構成されていればよい。   The tape 101 may be expanded by lowering the ring 103 without changing the position of the stage 210. That is, it is only necessary that the stage 210 is raised relative to the ring 103.

次に、図２を参照して説明した半導体製造装置２００を用いた半導体装置の製造方法について説明する。図３は、半導体製造装置２００による半導体装置の製造フローである。図４，図５は、半導体製造装置２００による半導体装置の製造工程図である。   Next, a semiconductor device manufacturing method using the semiconductor manufacturing apparatus 200 described with reference to FIG. 2 will be described. FIG. 3 is a manufacturing flow of the semiconductor device by the semiconductor manufacturing apparatus 200. 4 and 5 are manufacturing process diagrams of the semiconductor device by the semiconductor manufacturing apparatus 200. FIG.

（ステップＳ１０１）
初めに、図１で示したテープ１０１上にＤＡＦ１０２を介して載置されたウェーハ１００の裏面側、すなわちテープ１０１の裏面側を、図示しないウェーハ供給ユニットを用いて、図２で示した半導体製造装置２００のステージ２１０上に載置し、リング１０３をリング保持機構２３０により保持する（図４（ａ）参照）。 (Step S101)
First, the back side of the wafer 100 placed on the tape 101 shown in FIG. 1 via the DAF 102, that is, the back side of the tape 101 is manufactured by using a wafer supply unit (not shown) to manufacture the semiconductor shown in FIG. It is placed on the stage 210 of the apparatus 200, and the ring 103 is held by the ring holding mechanism 230 (see FIG. 4A).

（ステップＳ１０２）
次に、駆動機構２２０によりステージ２１０を駆動して所定の高さまで上昇させ、テープ１０１に張力を加える（図４（ｂ）参照）。該上昇により、テープ１０１が伸びにくい、つまりテープ１０１に張力が加わりやすいウェーハ１００の内周領域では、ＤＡＦ１０２が各チップに応じた形状に分割される。 (Step S102)
Next, the stage 210 is driven by the driving mechanism 220 to be raised to a predetermined height, and tension is applied to the tape 101 (see FIG. 4B). Due to the rise, the DAF 102 is divided into shapes corresponding to the respective chips in the inner peripheral region of the wafer 100 in which the tape 101 is not easily stretched, that is, tension is easily applied to the tape 101.

しかしながら、ウェーハ１００の内周領域に比べてテープ１０１が伸びやすく、従って張力が加わりにくいウェーハ１００の外周領域では、ＤＡＦ１０２が各チップに応じた形状に分割されない箇所が残る場合がある。   However, in the outer peripheral region of the wafer 100 where the tape 101 is more easily stretched than the inner peripheral region of the wafer 100 and thus tension is not easily applied, there may be a portion where the DAF 102 is not divided into shapes corresponding to the chips.

（ステップＳ１０３）
そこで、この実施形態では、ステージ２１０の中央領域に設けられたポーラス吸着部２１０ａを真空引きして、ウェーハ１００の内周領域のテープ１０１を吸着固定する（図５（ａ）参照）。ウェーハ１００の内周領域のテープ１０１を吸着固定することにより、ウェーハ１００の外周領域に力が加わりやすくなり、ウェーハ１００の外周領域においてもＤＡＦ１０２を分割しやすくなる。 (Step S103)
Therefore, in this embodiment, the porous suction portion 210a provided in the central region of the stage 210 is evacuated and the tape 101 in the inner peripheral region of the wafer 100 is sucked and fixed (see FIG. 5A). By adsorbing and fixing the tape 101 in the inner peripheral area of the wafer 100, a force is easily applied to the outer peripheral area of the wafer 100, and the DAF 102 is easily divided in the outer peripheral area of the wafer 100.

（ステップＳ１０４）
ウェーハ１００の内周領域のテープ１０１を吸着固定した状態で、ステージ２１０をさらに上昇させる（図５（ｂ）参照）。この上昇により、ウェーハ１００の外周領域にも十分な張力が加わり、分割されていなかったＤＡＦ１０２が各チップに応じた形状に分割される。 (Step S104)
With the tape 101 in the inner peripheral area of the wafer 100 being sucked and fixed, the stage 210 is further raised (see FIG. 5B). Due to this rise, sufficient tension is applied to the outer peripheral region of the wafer 100, and the DAF 102 that has not been divided is divided into shapes corresponding to the respective chips.

上記説明では、リング保持機構２３０の位置（高さ）を一定とし、ステージ２１０を上昇させることにより、テープ１０１に張力を加えるようにしている。しかし、ステージ２１０の位置（高さ）を一定とし、リング保持機構２３０を下降させることにより、テープ１０１に張力を加えるようにしてもよい。   In the above description, the position (height) of the ring holding mechanism 230 is constant, and the stage 210 is raised to apply tension to the tape 101. However, tension may be applied to the tape 101 by keeping the position (height) of the stage 210 constant and lowering the ring holding mechanism 230.

以上のように、第１の実施形態に係る半導体製造装置２００は、テープ１０１のウェーハ１００の周囲に位置する余白部分に貼り付けられたリング１０３を保持するリング保持機構２３０と、テープ１０１及びＤＡＦ１０２（粘着層）を介してウェーハ１００の中央領域を吸着固定し、リング１０３に対して相対的に上昇することによりテープ１０１を拡張するステージ２１０とを具備している。   As described above, the semiconductor manufacturing apparatus 200 according to the first embodiment includes the ring holding mechanism 230 that holds the ring 103 attached to the marginal portion located around the wafer 100 of the tape 101, the tape 101, and the DAF 102. A center region of the wafer 100 is sucked and fixed via the (adhesive layer), and a stage 210 is provided to expand the tape 101 by moving up relative to the ring 103.

そして、ウェーハ１００をステージ２１０に載置し、テープ１０１のウェーハ１００の周囲に位置する余白部分に貼り付けられたリング１０３に対してステージ２１０を相対的に上昇させ、テープ１０１を拡張した後、ウェーハ１００の中央領域をステージ２１０に吸着固定させ、リング１０３に対してステージ２１０をさらに上昇させてテープ１０１をさらに拡張している。このため、チップへのダメージを抑制しつつ、ＤＡＦ１０２（粘着層）を確実に分割することができる。   Then, after placing the wafer 100 on the stage 210 and raising the stage 210 relative to the ring 103 affixed to the blank portion located around the wafer 100 of the tape 101 and expanding the tape 101, The central region of the wafer 100 is attracted and fixed to the stage 210, and the stage 210 is further raised with respect to the ring 103 to further expand the tape 101. For this reason, DAF102 (adhesion layer) can be divided | segmented reliably, suppressing the damage to a chip | tip.

（第２の実施形態）
図６は、第２の実施形態に係る半導体製造装置３００の構成図である。半導体製造装置３００は、ステージ２１０の外周領域に、ポーラス状の吸着部２１０ｂ（以下、ポーラス吸着部２１０ｂと記載）と、ポーラス吸着部２１０ａとポーラス吸着部２１０ｂとを分離する分離帯２１０ｃが設けられている点が図２を参照して説明した半導体製造装置２００と異なっている。その他の点については、同じ構成であるため、同じ構成に同一の符号を付して重複した説明を省略する。 (Second Embodiment)
FIG. 6 is a configuration diagram of a semiconductor manufacturing apparatus 300 according to the second embodiment. The semiconductor manufacturing apparatus 300 is provided with a porous adsorbing portion 210b (hereinafter referred to as a porous adsorbing portion 210b) and a separation band 210c for separating the porous adsorbing portion 210a and the porous adsorbing portion 210b in the outer peripheral region of the stage 210. This is different from the semiconductor manufacturing apparatus 200 described with reference to FIG. Since it is the same structure about another point, the same code | symbol is attached | subjected to the same structure and the overlapping description is abbreviate | omitted.

ポーラス吸着部２１０ｂの形状も、上面視で円形状となっており、中心がステージ２１０と同じ同心円となっている。ポーラス吸着部２１０ａと同様、ポーラス吸着部２１０ｂは、内部に多数の空隙を有する多孔質構造となっている。ポーラス吸着部２１０ｂは、図示しないポンプで吸引することにより、図１に示したテープ１０１を介してウェーハ１００の裏面外周領域を吸着固定することができる。   The shape of the porous suction portion 210 b is also circular when viewed from above, and the center is the same concentric circle as the stage 210. Similar to the porous adsorbing part 210a, the porous adsorbing part 210b has a porous structure having a large number of voids inside. The porous suction portion 210b can suck and fix the outer peripheral area of the back surface of the wafer 100 via the tape 101 shown in FIG. 1 by sucking with a pump (not shown).

ポーラス吸着部２１０ｂは、分離帯２１０ｃによりポーラス吸着部２１０ａとは構造的に分離されており、独立してウェーハ１００の裏面外周領域を吸着固定することができる。ポーラス吸着部２１０ｂは、例えば、金属粉末やセラミック粉末を焼結して形成することができる。ポーラス吸着部２１０ｂを設ける代わりに、例えば、ステージ２１０表面の外周領域に同心円状に複数本の溝を設け、該溝を真空引きすることでウェーハ１００の裏面外周領域を吸着するようにしてもよい。   The porous adsorbing part 210b is structurally separated from the porous adsorbing part 210a by the separation band 210c, and can independently adsorb and fix the outer peripheral area of the back surface of the wafer 100. The porous adsorbing part 210b can be formed by sintering metal powder or ceramic powder, for example. Instead of providing the porous suction portion 210b, for example, a plurality of concentric grooves may be provided in the outer peripheral area of the surface of the stage 210, and the outer peripheral area of the back surface of the wafer 100 may be sucked by vacuuming the grooves. .

次に、図６を参照して説明した半導体製造装置３００を用いた半導体装置の製造方法について説明する。図７は、半導体製造装置３００による半導体装置の製造フローである。図８〜図１０は、半導体製造装置３００による半導体装置の製造工程図である。   Next, a method for manufacturing a semiconductor device using the semiconductor manufacturing apparatus 300 described with reference to FIG. 6 will be described. FIG. 7 is a manufacturing flow of a semiconductor device by the semiconductor manufacturing apparatus 300. 8 to 10 are manufacturing process diagrams of the semiconductor device by the semiconductor manufacturing apparatus 300. FIG.

（ステップＳ２０１）
初めに、図１で示したテープ１０１上にＤＡＦ１０２を介して載置されたウェーハ１００の裏面側、すなわちテープ１０１の裏面側を、図６で示した半導体製造装置３００のステージ２１０上に載置し、リング１０３をリング保持機構２３０により保持する（図８（ａ）参照）。 (Step S201)
First, the back side of the wafer 100 placed on the tape 101 shown in FIG. 1 via the DAF 102, that is, the back side of the tape 101 is placed on the stage 210 of the semiconductor manufacturing apparatus 300 shown in FIG. Then, the ring 103 is held by the ring holding mechanism 230 (see FIG. 8A).

（ステップＳ２０２）
次に、駆動機構２２０によりステージ２１０を駆動して所定の高さまで上昇させ、テープ１０１に張力を加える（図８（ｂ）参照）。該上昇により、テープ１０１が伸びにくい、つまりテープ１０１に張力が加わりやすいウェーハ１００の内周領域では、ＤＡＦ１０２が各チップに応じた形状に分割される。 (Step S202)
Next, the stage 210 is driven by the drive mechanism 220 to be raised to a predetermined height, and tension is applied to the tape 101 (see FIG. 8B). Due to the rise, the DAF 102 is divided into shapes corresponding to the respective chips in the inner peripheral region of the wafer 100 in which the tape 101 is not easily stretched, that is, tension is easily applied to the tape 101.

（ステップＳ２０３）
次に、ステージ２１０の中央領域に設けられたポーラス吸着部２１０ａを真空引きして、ウェーハ１００の内周領域のテープ１０１を吸着固定する（図９（ａ）参照）。ウェーハ１００の内周領域のテープ１０１を吸着固定することにより、ウェーハ１００の外周領域に力が加わりやすくなり、ウェーハ１００の外周領域においてもＤＡＦ１０２を分割しやすくなる。 (Step S203)
Next, the porous suction part 210a provided in the central region of the stage 210 is evacuated to suck and fix the tape 101 in the inner peripheral region of the wafer 100 (see FIG. 9A). By adsorbing and fixing the tape 101 in the inner peripheral area of the wafer 100, a force is easily applied to the outer peripheral area of the wafer 100, and the DAF 102 is easily divided in the outer peripheral area of the wafer 100.

（ステップＳ２０４）
ウェーハ１００の内周領域のテープ１０１を吸着固定した状態で、ステージ２１０をさらに上昇させる（図９（ｂ）参照）。 (Step S204)
With the tape 101 in the inner peripheral area of the wafer 100 being sucked and fixed, the stage 210 is further raised (see FIG. 9B).

（ステップＳ２０５）
次に、ステージ２１０の外周領域に設けられたポーラス吸着部２１０ｂを真空引きして、ウェーハ１００の外周領域のテープ１０１を吸着固定する（図１０（ａ）参照）。 (Step S205)
Next, the porous suction portion 210b provided in the outer peripheral area of the stage 210 is evacuated to suck and fix the tape 101 in the outer peripheral area of the wafer 100 (see FIG. 10A).

（ステップＳ２０６）
ウェーハ１００の内周領域及び外周領域のテープ１０１を吸着固定した状態で、ステージ２１０をさらに上昇させる（図１０（ｂ）参照）。 (Step S206)
The stage 210 is further raised in a state where the tape 101 in the inner peripheral area and the outer peripheral area of the wafer 100 is fixed by suction (see FIG. 10B).

上記説明では、リング保持機構２３０の位置（高さ）を一定とし、ステージ２１０を上昇させることにより、テープ１０１に張力を加えるようにしている。しかし、ステージ２１０の位置（高さ）を一定とし、リング保持機構２３０を下降させることにより、テープ１０１に張力を加えるようにしてもよい。   In the above description, the position (height) of the ring holding mechanism 230 is constant, and the stage 210 is raised to apply tension to the tape 101. However, tension may be applied to the tape 101 by keeping the position (height) of the stage 210 constant and lowering the ring holding mechanism 230.

以上のように、第２の実施形態に係る半導体製造装置３００は、ステージ２１０の外周領域に、ポーラス状の吸着部２１０ｂ（以下、ポーラス吸着部２１０ｂと記載）と、ポーラス吸着部２１０ａとポーラス吸着部２１０ｂとを分離する分離帯２１０ｃとをさらに備えている。   As described above, in the semiconductor manufacturing apparatus 300 according to the second embodiment, the porous adsorbing portion 210b (hereinafter referred to as the porous adsorbing portion 210b), the porous adsorbing portion 210a, and the porous adsorbing in the outer peripheral region of the stage 210. A separation band 210c that separates the portion 210b is further provided.

そして、ウェーハ１００の中央領域をステージ２１０に吸着固定させ、リング１０３に対してステージ２１０を上昇させてテープ１０１を拡張した後、ウェーハ１００の中央領域及び外周領域をステージ２１０に吸着固定させ、リング１０３に対してステージ２１０をさらに上昇させてテープ１０１を拡張している。このため、より効果的に、チップへのダメージを抑制しつつＤＡＦ１０２（粘着層）を確実に分割することができる。   Then, the central region of the wafer 100 is attracted and fixed to the stage 210, the stage 210 is lifted with respect to the ring 103, and the tape 101 is expanded. The tape 210 is expanded by further raising the stage 210 with respect to 103. For this reason, DAF102 (adhesion layer) can be reliably divided | segmented, more effectively suppressing the damage to a chip | tip.

なお、この実施形態では、ステージ２１０を２つの領域（中央領域及び外周領域）に分けて、ウェーハ１００の裏面を吸着固定するように構成したが、ステージ２１０を３つ以上の領域に分けてウェーハ１００の裏面を吸着固定するように構成してもよい。   In this embodiment, the stage 210 is divided into two regions (a central region and an outer peripheral region) and the back surface of the wafer 100 is sucked and fixed. However, the stage 210 is divided into three or more regions. You may comprise so that the back surface of 100 may be adsorbed and fixed.

（第３の実施形態）
図１１は、第３の実施形態に係る半導体製造装置４００の構成図である。半導体製造装置４００は、ポーラス吸着部２１０ａとポーラス吸着部２１０ｂとの吸着力が異なっている点が、図６を参照して説明した半導体製造装置３００と異なっている。具体的には、ポーラス吸着部２１０ｂの吸着力が、ポーラス吸着部２１０ａの吸着力よりも弱くなっている。その他の点については、図６を参照して説明した半導体製造装置３００と同じ構成であるため、同じ構成に同一の符号を付して重複した説明を省略する。 (Third embodiment)
FIG. 11 is a configuration diagram of a semiconductor manufacturing apparatus 400 according to the third embodiment. The semiconductor manufacturing apparatus 400 is different from the semiconductor manufacturing apparatus 300 described with reference to FIG. 6 in that the suction force between the porous suction unit 210a and the porous suction unit 210b is different. Specifically, the suction force of the porous suction portion 210b is weaker than the suction force of the porous suction portion 210a. Since the other configuration is the same as that of the semiconductor manufacturing apparatus 300 described with reference to FIG. 6, the same configuration is denoted by the same reference numeral, and redundant description is omitted.

次に、図１１を参照して説明した半導体製造装置４００を用いた半導体装置の製造方法について説明する。図１２，図１３は、半導体製造装置４００による半導体装置の製造工程図である。なお、半導体製造装置４００による半導体装置の製造フローについては、図３を参照して説明する。   Next, a semiconductor device manufacturing method using the semiconductor manufacturing apparatus 400 described with reference to FIG. 11 will be described. 12 and 13 are manufacturing process diagrams of the semiconductor device by the semiconductor manufacturing apparatus 400. FIG. A semiconductor device manufacturing flow by the semiconductor manufacturing apparatus 400 will be described with reference to FIG.

（ステップＳ３０１）
初めに、図１で示したテープ１０１上にＤＡＦ１０２を介して載置されたウェーハ１００の裏面側、すなわちテープ１０１の裏面側を、図１１で示した半導体製造装置４００のステージ２１０上に載置し、リング１０３をリング保持機構２３０により保持する（図１２（ａ）参照）。 (Step S301)
First, the back surface side of the wafer 100 placed on the tape 101 shown in FIG. 1 via the DAF 102, that is, the back surface side of the tape 101 is placed on the stage 210 of the semiconductor manufacturing apparatus 400 shown in FIG. Then, the ring 103 is held by the ring holding mechanism 230 (see FIG. 12A).

（ステップＳ３０２）
次に、駆動機構２２０によりステージ２１０を駆動して所定の高さまで上昇させ、テープ１０１に張力を加える（図１２（ｂ）参照）。該上昇により、テープ１０１が伸びにくい、つまりテープ１０１に張力が加わりやすいウェーハ１００の内周領域では、ＤＡＦ１０２が各チップに応じた形状に分割される。 (Step S302)
Next, the stage 210 is driven by the drive mechanism 220 to be raised to a predetermined height, and tension is applied to the tape 101 (see FIG. 12B). Due to the rise, the DAF 102 is divided into shapes corresponding to the respective chips in the inner peripheral region of the wafer 100 in which the tape 101 is not easily stretched, that is, tension is easily applied to the tape 101.

（ステップＳ３０３）
次に、ステージ２１０のポーラス吸着部２１０ａ及びポーラス吸着部２１０ｂを真空引きして、ウェーハ１００の内周領域及び外周領域を、テープ１０１を介して吸着固定する。このとき、ポーラス吸着部２１０ｂの吸着力が、ポーラス吸着部２１０ａの吸着力よりも弱くなるようにポーラス吸着部２１０ａ及びポーラス吸着部２１０ｂを真空引きする（図１３（ａ）参照）。 (Step S303)
Next, the porous suction portion 210 a and the porous suction portion 210 b of the stage 210 are evacuated, and the inner peripheral region and the outer peripheral region of the wafer 100 are sucked and fixed via the tape 101. At this time, the porous suction portion 210a and the porous suction portion 210b are evacuated so that the suction force of the porous suction portion 210b is weaker than the suction force of the porous suction portion 210a (see FIG. 13A).

（ステップＳ３０４）
ウェーハ１００の内周領域のテープ１０１を吸着固定した状態で、ステージ２１０をさらに上昇させる（図１３（ｂ）参照）。この上昇により、ウェーハ１００の外周領域にも十分な張力が加わり、分割されていなかったＤＡＦ１０２が各チップに応じた形状に分割される。 (Step S304)
With the tape 101 in the inner peripheral region of the wafer 100 being sucked and fixed, the stage 210 is further raised (see FIG. 13B). Due to this rise, sufficient tension is applied to the outer peripheral region of the wafer 100, and the DAF 102 that has not been divided is divided into shapes corresponding to the respective chips.

上記説明では、リング保持機構２３０の位置（高さ）を一定とし、ステージ２１０を上昇させることにより、テープ１０１に張力を加えるようにしている。しかし、ステージ２１０の位置（高さ）を一定とし、リング保持機構２３０を下降させることにより、テープ１０１に張力を加えるようにしてもよい。   In the above description, the position (height) of the ring holding mechanism 230 is constant, and the stage 210 is raised to apply tension to the tape 101. However, tension may be applied to the tape 101 by keeping the position (height) of the stage 210 constant and lowering the ring holding mechanism 230.

以上のように、第３の実施形態に係る半導体製造装置４００は、ポーラス吸着部２１０ｂの吸着力が、ポーラス吸着部２１０ａの吸着力よりも弱くなるようにポーラス吸着部２１０ａ及びポーラス吸着部２１０ｂを真空引きしている。このため、テープ拡張による力（テンション）を緩やかに変えることができ、チップへのダメージをより効果的に抑制することができる。その他の効果は、第１，第２の実施形態に係る半導体製造装置２００，３００と同じである。   As described above, the semiconductor manufacturing apparatus 400 according to the third embodiment includes the porous adsorption unit 210a and the porous adsorption unit 210b so that the adsorption force of the porous adsorption unit 210b is weaker than the adsorption force of the porous adsorption unit 210a. I'm vacuuming. For this reason, the force (tension) by tape expansion can be changed gently, and the damage to a chip can be controlled more effectively. Other effects are the same as those of the semiconductor manufacturing apparatuses 200 and 300 according to the first and second embodiments.

（第１〜第３の実施形態の変形例）
上記第１〜第３の実施形態に係る半導体製造装置２００〜４００では、ＤＡＦ１０２を分割しているが、第１〜第３の実施形態に係る半導体製造装置２００〜４００を用いてウェーハ１００を分割するようにしてもよい。例えば、ウェーハ１００内に焦点を結ぶようにレーザ光を照射し、ダイシングラインに沿ってウェーハ１００内に改質層を形成した後、第１〜第３の実施形態に係る半導体製造装置２００〜４００を用いて、ウェーハ１００に水平方向に張力を加えて改質層を起点とした垂直方向のクラックを発生させてウェーハ１００をチップ単位に分割（個片化）するようにしてもよい。また、ウェーハ１００とＤＡＦ１０２とを同時に分割するようにしてもよい。 (Modification of the first to third embodiments)
In the semiconductor manufacturing apparatuses 200 to 400 according to the first to third embodiments, the DAF 102 is divided, but the wafer 100 is divided using the semiconductor manufacturing apparatuses 200 to 400 according to the first to third embodiments. You may make it do. For example, after irradiating a laser beam so as to focus on the wafer 100 and forming a modified layer in the wafer 100 along the dicing line, the semiconductor manufacturing apparatuses 200 to 400 according to the first to third embodiments. The wafer 100 may be divided (divided into chips) by applying tension in the horizontal direction to the wafer 100 to generate vertical cracks starting from the modified layer. Further, the wafer 100 and the DAF 102 may be divided at the same time.

本発明のいくつかの実施形態を説明したが、各実施形態に示した構成、各種条件に限定されることはなく、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。   Although some embodiments of the present invention have been described, the present invention is not limited to the configurations and various conditions shown in each embodiment, and these embodiments are presented as examples and limit the scope of the invention. Not intended to do. These novel embodiments can be implemented in various other forms, and various omissions, replacements, and changes can be made without departing from the scope of the invention. These embodiments and modifications thereof are included in the scope and gist of the invention, and are included in the invention described in the claims and the equivalents thereof.

１００…半導体ウェーハ（ウェーハ）、１０１…テープ、１０２…ＤＡＦ（ダイアタッチメントフィルム）、１０３…リング、２００〜４００…半導体製造装置、２１０…ステージ、２１０ａ，２１０ｂ…ポーラス吸着部、２１０ｃ…分離帯、２２０…駆動機構、２３０…リング保持機構。   DESCRIPTION OF SYMBOLS 100 ... Semiconductor wafer (wafer), 101 ... Tape, 102 ... DAF (die attachment film), 103 ... Ring, 200-400 ... Semiconductor manufacturing apparatus, 210 ... Stage, 210a, 210b ... Porous adsorption part, 210c ... Separation zone, 220 ... drive mechanism, 230 ... ring holding mechanism.

Claims (4)

半導体ウェーハをテープに貼り付ける工程と、
リングを前記半導体ウェーハの周囲に位置する部分に貼り付ける工程と、
前記半導体ウェーハと前記リングが貼り付けられたテープを、前記半導体ウェーハが貼り付けられた面側が接するようにステージに置く工程と、
前記リングに対して前記ステージを相対的に上昇させる工程と、
上昇させた前記ステージに前記半導体ウェーハの外周領域を除く中央領域を吸着固定する工程と、
前記中央領域を吸着固定した後に前記リングに対して前記ステージを相対的にさらに上昇させる工程と
を具備する半導体装置の製造方法。 A process of attaching a semiconductor wafer to a tape;
Attaching a ring to a portion located around the semiconductor wafer;
Placing the tape on which the semiconductor wafer and the ring are affixed on a stage so that the surface side on which the semiconductor wafer is affixed is contacted;
Raising the stage relative to the ring;
A step of adsorbing and fixing the central region excluding the outer peripheral region of the semiconductor wafer to the raised stage;
And a step of further raising the stage relative to the ring after the central region is sucked and fixed . 前記半導体ウェーハをテープに貼り付ける工程は、接着剤層を有する前記半導体ウェーハを、前記接着剤層が前記テープに接するように貼り付ける、請求項１に記載の半導体装置の製造方法。 Step of attaching the semiconductor wafer to tape, the semiconductor wafer having an adhesive layer, the adhesive layer is pasted in contact with the tape, the method of manufacturing a semiconductor device according to claim 1. 前記中央領域を吸着固定した後にさらに上昇させた前記ステージに前記外周領域を吸着固定する工程をさらに具備する、請求項１または請求項２に記載の半導体装置の製造方法。3. The method of manufacturing a semiconductor device according to claim 1, further comprising a step of sucking and fixing the outer peripheral region to the stage further raised after the central region is sucked and fixed. 前記外周領域を吸着固定した後に前記リングに対して前記ステージを相対的にさらに上昇させる工程をさらに具備する、請求項３に記載の半導体装置の製造方法。The method of manufacturing a semiconductor device according to claim 3, further comprising a step of further raising the stage relative to the ring after the outer peripheral region is fixed by suction.
JP2013186101A 2013-09-09 2013-09-09 Manufacturing method of semiconductor device Expired - Fee Related JP6017388B2 (en)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2013186101A JP6017388B2 (en) 2013-09-09 2013-09-09 Manufacturing method of semiconductor device
TW102144667A TWI529793B (en) 2013-09-09 2013-12-05 Semiconductor device manufacturing method and semiconductor manufacturing apparatus
CN201310741341.XA CN104425334B (en) 2013-09-09 2013-12-27 The manufacturing method and semiconductor manufacturing apparatus of semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013186101A JP6017388B2 (en) 2013-09-09 2013-09-09 Manufacturing method of semiconductor device

Publications (2)

Publication Number Publication Date
JP2015053419A JP2015053419A (en) 2015-03-19
JP6017388B2 true JP6017388B2 (en) 2016-11-02

Family

ID=52702212

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013186101A Expired - Fee Related JP6017388B2 (en) 2013-09-09 2013-09-09 Manufacturing method of semiconductor device

Country Status (3)

Country Link
JP (1) JP6017388B2 (en)
CN (1) CN104425334B (en)
TW (1) TWI529793B (en)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6934327B2 (en) * 2017-06-07 2021-09-15 株式会社ディスコ Wafer division method and division device
JP7115862B2 (en) * 2018-02-13 2022-08-09 株式会社ディスコ Splitting device and splitting method
TWI754344B (en) * 2020-08-07 2022-02-01 志聖工業股份有限公司 Film laminator and film lamination method

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58147129A (en) * 1982-02-26 1983-09-01 Nitto Electric Ind Co Ltd Fixing method for semiconductor wafer
JPS6312836U (en) * 1986-07-11 1988-01-27
JPH07120645B2 (en) * 1990-01-11 1995-12-20 富士通株式会社 Semiconductor manufacturing equipment
JPH04177860A (en) * 1990-11-13 1992-06-25 Hitachi Ltd Pickup device
JP3017827B2 (en) * 1991-03-26 2000-03-13 沖電気工業株式会社 Wafer ring holding mechanism in die bonding equipment
JP3176645B2 (en) * 1991-04-18 2001-06-18 株式会社日立製作所 Method for manufacturing semiconductor integrated circuit device
JP3816253B2 (en) * 1999-01-19 2006-08-30 富士通株式会社 Manufacturing method of semiconductor device
JP4554901B2 (en) * 2003-08-12 2010-09-29 株式会社ディスコ Wafer processing method
CN100428418C (en) * 2004-02-09 2008-10-22 株式会社迪斯科 Method for cutting wafer
JP4471747B2 (en) * 2004-06-24 2010-06-02 アピックヤマダ株式会社 Semiconductor device manufacturing equipment
JP2006049591A (en) * 2004-08-05 2006-02-16 Disco Abrasive Syst Ltd Fracture method and fracture equipment of adhesive film stuck on wafer
WO2007055010A1 (en) * 2005-11-10 2007-05-18 Renesas Technology Corp. Semiconductor device manufacturing method and semiconductor device
JP4791843B2 (en) * 2006-02-14 2011-10-12 株式会社ディスコ Method for manufacturing device with adhesive film
JP5054933B2 (en) * 2006-05-23 2012-10-24 ルネサスエレクトロニクス株式会社 Manufacturing method of semiconductor device
JP5133660B2 (en) * 2007-11-27 2013-01-30 株式会社ディスコ Breaking method of adhesive film mounted on backside of wafer
JP2009200140A (en) * 2008-02-20 2009-09-03 Disco Abrasive Syst Ltd Method of manufacturing semiconductor chip
JP2009272503A (en) * 2008-05-09 2009-11-19 Disco Abrasive Syst Ltd Breaking device and breaking method for filmy adhesive
CN101620984A (en) * 2008-07-04 2010-01-06 株式会社迪思科 Pick up method of device mounted with adhesive membrane
JP5085452B2 (en) * 2008-07-29 2012-11-28 株式会社ディスコ Tape expansion unit
JP5308213B2 (en) * 2009-03-31 2013-10-09 セミコンダクター・コンポーネンツ・インダストリーズ・リミテッド・ライアビリティ・カンパニー Manufacturing method of semiconductor device
JP5313036B2 (en) * 2009-05-11 2013-10-09 株式会社ディスコ How to expand adhesive tape

Also Published As

Publication number Publication date
CN104425334B (en) 2018-11-13
CN104425334A (en) 2015-03-18
JP2015053419A (en) 2015-03-19
TWI529793B (en) 2016-04-11
TW201511107A (en) 2015-03-16

Similar Documents

Publication Publication Date Title
JP6156509B2 (en) Manufacturing method of semiconductor device
JP6189700B2 (en) Wafer processing method
JP5354149B2 (en) Expanding method
JP6408366B2 (en) Separation device and separation method
JP2008103494A (en) Fixed jig, and method and apparatus for picking up chip
JP2005116679A (en) Method of separating semiconductor wafer from support member and device using same
JP2013065757A (en) Pickup method of semiconductor chip and pickup device of semiconductor chip
JP2013026544A (en) Wafer extension device
JP2010153692A (en) Workpiece dividing method and tape expanding device
JP6017388B2 (en) Manufacturing method of semiconductor device
TWI745561B (en) Segmentation method
JP2012256931A (en) Manufacturing method of semiconductor integrated circuit device
JP2014204089A (en) Wafer transfer mechanism and wafer processing method
JP6033116B2 (en) Laminated wafer processing method and adhesive sheet
JP2016152329A (en) Chip pickup device and chip pickup method
TWI685556B (en) Cutting processing method of workpiece
KR102181999B1 (en) Expanded sheet, producing method for expanded sheet, and expanding method for expanded sheet
JP6518405B2 (en) Semiconductor manufacturing apparatus and semiconductor manufacturing method
JP2016081976A (en) Separation device and separation method
JP2013219245A (en) Method for manufacturing semiconductor device
JP2007220693A (en) Wafer transcription method
JP6427654B2 (en) Semiconductor manufacturing method and semiconductor manufacturing apparatus
TWI765030B (en) Adhesive layer forming apparatus, semiconductor chip production line, and method for manufacturing laminate
KR102208848B1 (en) Expand sheet
JP6270525B2 (en) Semiconductor manufacturing method and semiconductor manufacturing apparatus

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150805

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160223

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160425

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20160830

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20160928

R151 Written notification of patent or utility model registration

Ref document number: 6017388

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees