JP6016687B2 - クロック信号生成回路及びこれを用いた復調回路、電波修正時計 - Google Patents

Description

この発明は、不要な周波数成分を含んだ信号から所望の周波数成分を取り出すフィルタ回路で、特に通過周波数帯域外の妨害波を除外するAM復調器に関する。

振幅変調された全搬送波両側波帯（単にAM）の信号や、ヘテロダイン方式の受信によって低周波数に変換されたIF（中間周波数）信号から、包絡線検波によってベースバンドを復調する回路システムにおいて、搬送波信号などに重畳する雑音信号や、強い妨害信号を除去するためには、高いＱ値をもつフィルタが必要なる。高いQ値をもつフィルタで所定の周波数成分だけを通過させた信号から得られた復調信号は、基信号であるベースバンド信号と類似する。

フィルタとして高いＱ値を得るには、例えば水晶振動子を用いたフィルタ回路があり、水晶振動子の特性として直列共振周波数では極めて高い周波数選択性と利得を有しているが、一方で振動子端子間の静電容量である並列容量成分が、副共振特性とハイパス特性（この場合、周波数が上がると利得が上がる特性をいう）を有するため、直列共振周波数より高周波側に不要な利得を持つ特性もある。

前記並列容量成分を打ち消すために、フィルタ回路の入力信号を水晶振動子を通る信号経路とは別に、前記並列容量成分を打ち消す容量素子を通る信号経路を設け、信号分岐された前記２つの信号経路の信号差を得るために、例えば後段に差動回路を構成したものや、入力信号の振幅を等しく正反転して、水晶振動子を通る信号経路と、容量素子を通る信号経路とに分岐入力し、前記２つの信号経路出力側を接続合成したものもある。

前記差動回路の出力は水晶振動子の副共振である並列共振周波数が除去されて直列共振成分のみを有し、直列共振より高周波側ではハイパス特性が抑えられたフィルタ回路として機能する。

水晶振動子以外にQ値を高くしたフィルタとしては、能動素子であるオペアンプを使用した多重帰還型のフィルタがある。水晶振動子を用いる場合に比べるとQ値がかなり劣るが、回路パラメータの調整だけでQ値や通過周波数帯域を自由に可変できるため、半導体装置などで実現するのに適している。

フィルタの後段に位置する復調システムの機能は、振幅変調された搬送波信号から低周波数のベースバンドを取り出すことであり、入力信号である搬送波信号またはIF信号の振幅頂点である最上点と最下点をなぞってできる包絡線を得るため、例えばダイオード素子を用いたトップホールド回路とボトムホールド回路の出力電位差分を検出する復調システムや、最上点と最下点を検出したタイミング信号（以下、サンプルホールド信号という）を生成し、搬送波信号またはIF信号の振幅頂点を時間選択（サンプル）し、最上点と最下点の電位差分を保持（ホールド）することで、信号振幅変化に追従した包絡線を得ている。

サンプルホールド信号により包絡線検波する復調システムにおいては、前記サンプルホールド信号は、理想的に搬送波信号またはIF信号と完全同期していることが望ましく、すなわち入力信号とサンプルホールド信号とが一定の位相を保つ必要がある。

例えば、特許文献１に開示されたサンプルホールド回路では、入力信号の周期内には、必要な情報である期間と、不必要な情報である期間があって、入力信号から高精度に必要な
情報を取り出すために、サンプルホールド信号が入力信号周期内の必要な情報期間に同期するように負帰還制御している。

詳細には、入力信号がサンプルホールド回路を通過して出力される信号の周期内に含まれる不必要な情報の期間を検出するため、サンプルホールド回路の出力信号を二つに分岐して、一方を低域通過フィルターを通して、もう一方と差分をとることで、不必要な情報の期間が検出される。

この不必要な期間量は電圧変換されて、電圧制御発振器（ＶＣＯ）の位相を制御し、ＶＣＯの出力がサンプルホールド信号として帰還することで、不必要な情報期間が減少する方向へ調整される。

特開平４−１８４５０９号公報

前記した水晶振動子を用いたフィルタ回路の場合、水晶振動子の並列共振特性を除去するため、水晶振動子と並列回路を構成する容量素子の容量値を、極めて高い確度で微調整しないと水晶振動子の副共振特性やハイパス特性を抑制することができないので、高周波数域の雑音を抑制することができない。

もしこの微調整を半導体装置内の容量素子で行う場合には、容量値の細分化した複数の容量素子と、この容量素子を選択切替する機能が必要となって複雑になる。

また、回路パラメータ調整が容易な多重帰還型フィルタ回路は、高周波数域でのオペアンプの同相信号除去比の劣化が、フィルタ高周波数域の減衰特性を劣化させてしまうことがある。この場合、半導体装置内に高調波成分を含む信号などがあっても除去することができず、復調システムへ取り込んでしまい、検波信号のＳＮ比が低下する。

フィルタ後段の復調システムについて、前記したダイオード素子を用いたトップホールド回路とボトムホールド回路とで構成される復調システムは、信号振幅の大小を検出するので、周波数選択性がなく、搬送波周波数またはIFでない妨害波もシステムへ取り込んでしまう。

また、搬送波信号またはIF信号振幅の頂点である最上点と最下点をサンプリングする復調システムでは、サンプルホールド信号を正確に周波数制御および位相制御しなければ、妨害波の取り込みが生じたり、変調信号振幅の最大値、最小値の取り込みができず、ＳＮ比が低下する。

この発明は上述した従来技術による問題点を解消し、半導体装置内で構成できるフィルタを使用し、前記フィルタから復調システムで使用する所定の周波数および位相で動作するサンプルホールド信号を発生して、強い妨害波や、半導体装置内外からの雑音を除去することができる半導体装置を提供することを目的とする。

上述した課題を解決し、目的を達成するため、本発明にかかるクロック信号生成回路は、入力信号から所望の周波数成分のクロック信号を生成するクロック信号生成回路であって、所望の周波数よりも低い周波数に利得のピークがある第１のフィルタと、所望の周波数
よりも高い周波数に利得のピークがある第２のフィルタと、第１のフィルタと第２のフィルタとの出力にそれぞれ接続された第１及び第２の量子化回路と、第１の量子化回路と第２の量子化回路との出力に接続され、一方の量子化回路の出力を反転し、他方の量子化回路の出力と合成する合成回路と、で構成される。

本発明にかかるクロック信号生成回路によれば、２つのフィルタの通過周波数帯に挟まれた周波数帯域だけが大きな位相差を有するので、フィルタ出力には所望周波数帯域外の不要周波数成分を有するサンプルホールド信号が発生しない。このためサンプルホールド信号を利用したAM復調システムでは、所望周波数である搬送波周波数以外の妨害周波数信号による包絡線検波への重畳を抑えることができる。

フィルタの周波数選択性を高める場合には、２つのフィルタのQ値を高くし、２つのフィルタのピーク周波数を近接させることで、フィルタの周波数位相変化が急峻になり、より狭い周波数帯域で、サンプルホールド信号を生成することができ、妨害周波数信号の除去特性があがる。

本発明の第１の実施形態にかかるクロック発生回路の概略構成を示すブロック図である。 本発明の第１の実施形態にかかるクロック発生出力の過渡特性を示すタイミング図である。 本発明の第１の実施形態の実施の形態１にかかるフィルタの回路構成図である。 本発明の第１の実施形態の実施の形態１にかかるフィルタの特性図である。 本発明の第１の実施形態の実施の形態２にかかるフィルタの回路構成図である。 本発明の第１の実施形態の実施の形態２にかかるフィルタの特性図である。 本発明の第１の実施形態の実施の形態３にかかるフィルタの回路構成図である。 本発明の第１の実施形態の実施の形態３にかかるフィルタの特性図である。 本発明の第２の実施形態にかかるクロック発生回路の概略構成を示すブロック図である。 本発明の第２の実施形態にかかるクロック発生出力の過渡特性を示すタイ ミング図である。 本発明の第３の実施形態にかかるクロック発生回路の概略構成を示すブロ ック図である。 本発明の第３の実施形態にかかる復調回路の概略構成を示すブロック図である。 本発明の第３の実施形態にかかるクロック発生出力の過渡特性を示すタイミング図である。

以下に添付図面を参照して、この発明にかかるフィルタ回路の好適な実施の形態を詳細に説明する。

［第１の実施形態］
[実施の形態１]
図１は、本発明の第１の実施形態にかかる第１のクロック発生回路２００の概略構成を示すブロック図である。図１に示すように、入力信号（ＩＮ）を第１のフィルタ１０２と、
第２のフィルタ１０４へ信号分岐接続し、第１のフィルタ１０２と、第２のフィルタ１０４の出力は、それぞれ第１の比較器１１２と第２の比較器１１４へ接続される。

前記第１の比較器１１２および、第２の比較器１１４は共通の基準バイアス信号１４０が供給されていて第１のフィルタ１０２と、第２のフィルタ１０４の出力は量子化され、一方の第１の比較器１１２出力を第１の反転回路１２２と接続し、第１の反転回路１２２の出力と、第２の比較器１１４の出力を第１の合成回路１３２と接続する構成である。基準バイアス信号１４０の電位は、第１のフィルタ１０２と、第２のフィルタ１０４の出力信号振幅の中間電位でなければならない。

図１に示す第１のフィルタ１０２、第２のフィルタ１０４は回路構成が同じであるバンドパスフィルタ（以下、ＢＰＦという）で、ピーク周波数をもち、Ｑ値が０．７０７以上の電気的特性を有する回路で構成されるのが望ましい。

図４にＢＰＦ特性を有する第１のフィルタ１０２、第２のフィルタ１０４の周波数特性を示す。図４で第１のフィルタ１０２の周波数特性は、所望通過周波数より低い周波数にピークを有していて、その位相特性は入力信号（ＩＮ）のＤＣレベルから見て９０度以上遅れている。

第２のフィルタ１０４の周波数特性は、所望通過周波数より高い周波数にピークを有していて、そのピーク周波数時の位相は第１のフィルタ１０２の出力信号より進んでおり、入力信号（ＩＮ）のＤＣレベルから見て９０度に満たしていないので、所望通過周波数において、第１のフィルタ１０２と、第２のフィルタ１０４の出力信号には位相差が生じている。

図２では、動作について説明する。図１の入力信号（ＩＮ）を所望通過周波数の正弦波とすると、入力信号（ＩＮ）は第１のフィルタ１０２、第２のフィルタ１０４へ信号分岐されて、所望通過周波数より低い周波数にピークをもつ第１のフィルタ１０２の出力（Ａ）は、入力信号（ＩＮ）が図２に示す第１のフィルタ出力（Ａ）のように９０度以上位相が遅れていて、一方の第２のフィルタ１０４の出力（Ｂ）は、所望通過周波数より高い周波数にピークをもつので、第２のフィルタ出力（Ｂ）に示すように９０度まで位相が遅れていない。

第１の比較器１１２の出力信号を反転した第１の反転回路１２２の出力は、図２に示す第１の反転回路出力（Ｃ１）のように量子化されていて、第２の比較器１１４出力信号は第２の比較器出力（Ｄ）のように量子化されていて、第１の反転回路出力（Ｃ１）と第２の比較器出力（Ｄ）を第１の合成回路１３２で合成すれば第1の合成回路出力（Ｅ１）を得る。

図２に示すように、信号Ｅ１は入力信号（ＩＮ）に対し、入力信号（ＩＮ）の振幅頂点に到達する前に立ち上がり、振幅頂点付近で立ち下がる特性を持つので、入力信号振幅の頂点電圧を検出することができる。

また、第1の合成回路出力（Ｅ１）は、第１のフィルタ１０２の出力信号位相と、第２のフィルタ１０４の出力信号位相とが異なる周波数領域でしか生成されない信号である。従って、第１のフィルタ１０２のピーク周波数と、第２のフィルタ１０４のピーク周波数のＱ値が高いほど位相変化が急峻となり、さらに２つのピーク周波数が近接していると、第１の合成回路出力（Ｅ１）の生成を狭帯域に絞ることができる。

図２に示す第1の合成回路出力（Ｅ１）は、第１のフィルタ１０２と第２のフィルタ１０
４の位相差が生じる周波数帯域でのみ生成される信号であることが目的であるが、実際には両者フィルタ回路の位相差が零でない周波数領域もあるから、所望周波数帯域外において第1の合成回路出力（Ｅ１）が生成されない信号処理が必要であり、これについては後述する。

なお、第１のフィルタ１０２および第２のフィルタ１０４は図３に示すように、一般的な多重帰還型ＢＰＦを備えていて、例えば、オペアンプ３００の正側入力端子には基準バイアス信号１４０を印加し、負側入力端子には抵抗素子と容量素子とで生成される積分回路や微分回路で特定周波数帯域のみ通過するフィルタを形成したり、オペアンプ３００の利得やＱ値の調整に利用される。

ＢＰＦの入力ノードは、第１の抵抗素子３０２の一方のノードに接続され、該第１の抵抗素子３０２の他方のノードは、第２の抵抗素子３０３と、第１の容量素子３１０と、第２の容量素子３１２に分岐接続される。

前記３つの素子の他方のノードで、第２の抵抗素子３０３は基準バイアス信号１４０に接続され、前記第１の容量素子３１０はオペアンプ３００の負側入力端子に接続され、前記第２の容量素子３１２はオペアンプ３００の出力に接続される。

オペアンプ３００の出力を負側入力端子へ負帰還する第３の抵抗素子３０４を備えて、ＢＰＦを構成している。

[実施の形態２]
本発明の実施の形態２は、図１に示す第１のクロック発生回路２００の第１のフィルタ１０２と、第２のフィルタ１０４とが、図５で示すようなローパスフィルタ（以下、ＬＰＦという）で構成されていて、入力信号（ＩＮ）を第１のフィルタ１０２と、第２のフィルタ１０４へ信号分岐接続し、第１のフィルタ１０２の出力は、第１の比較器１１２に接続し、第２のフィルタ１０４の出力は、第２の比較器１１４へ接続される。

前記２つの比較器には共通の基準バイアス信号１４０が供給されていて、前記２つのフィルタの出力は量子化され、一方の第１の比較器１１２の出力を第１の反転回路１２２と接続し、第１の反転回路１２２出力と第２の比較器１１４出力を第１の合成回路１３２と接続する構成である。

なお、第１のフィルタ１０２および第２のフィルタ１０４は図５に示すように、一般的な多重帰還型ＬＰＦでもよく、例えば、オペアンプ４００の正側入力端子には基準バイアス信号１４０を印加し、負側入力端子には抵抗素子と容量素子とで生成される積分回路で低周波数帯域のみ通過するフィルタの形成や、零点を発生してＱ値を調整したり、オペアンプ４００の利得の調整に利用される。

LＰＦの入力ノードは、第１の抵抗素子４０２の一方のノードに接続され、該第１の抵抗素子４０２の他方のノードは、第２の抵抗素子４１０と、第１の容量素子４０３と、第３の抵抗素子４１２に分岐接続される。

前記３つの素子の他方のノードで、第１の容量素子４０３は基準バイアス信号１４０に接続され、前記第２の抵抗素子４１０はオペアンプ４００の負側入力端子に接続され、前記第３の抵抗素子４１２はオペアンプ４００の出力に接続される。

オペアンプ４００の出力を負側入力端子へ負帰還する第２の容量素子４０４を備えて、LＰＦを構成している。

図５に示すLＰＦを用いた場合、図１に示した第１のフィルタ１０２と第２のフィルタ１０４を、所望通過周波数を挟んで低い側、高い側にピーク周波数を合わせる場合の調整として、図５の第１の容量素子４０３の値を可変にしてもよい。

第２のフィルタ１０４を構成する第１の容量素子４０３の値を、第１のフィルタ１０２を構成する第１の容量素子の値より低く設定することで、第２のフィルタ１０４のピーク周波数は、第１のフィルタ１０２のピーク周波数より高周波数側に調整される。

図６には、図５で示したＬＰＦを備えた（図１に示す）第１のフィルタ１０２および、第２のフィルタ１０４の周波数特性を示す。

図６で、第１のフィルタ１０２の周波数特性は、所望通過周波数より低い周波数にピークを有していて、その位相特性は入力信号（ＩＮ）のＤＣレベルから見て９０度以上遅れており、第２のフィルタ１０４の周波数特性は、所望通過周波数より高い周波数にピークを有していて、そのピーク周波数時の位相は第１のフィルタ１０２出力信号より進んでおり、入力信号（ＩＮ）のＤＣレベルから見て９０度に満たしていないので、所望通過周波数において、２つのフィルタ出力信号には位相差が生じる。

動作は前記図２で示したように、図１の入力信号（ＩＮ）を所望通過周波数の正弦波とすると、入力信号は第１のフィルタ１０２と、第２のフィルタ１０４へ信号分岐されて、所望通過周波数より低い周波数にピークをもつ第１のフィルタ１０２では、入力信号（ＩＮ）は図２に示す第１のフィルタ出力（Ａ）のように９０度以上位相が遅れ、第２のフィルタ１０４では、所望通過周波数より高い周波数にピークをもつので、第２のフィルタ出力（Ｂ）に示すように９０度まで位相が遅れていない。

第１の比較器１１２の出力信号を反転した第１の反転回路１２２の出力は、図２に示す第１の反転回路出力（Ｃ１）のように量子化されていて、第２の比較器１１４の出力信号は第２の比較器出力（Ｄ）のように量子化されていて、第１の反転回路出力（Ｃ１）と第２の比較器出力（Ｄ）を合成回路で合成すれば第1の合成回路出力（Ｅ１）を得る。

図２に示すように、第1の合成回路出力（Ｅ１）は入力信号（ＩＮ）に対し、入力信号（ＩＮ）の振幅頂点に到達する前に立ち上がり、振幅頂点付近で立ち下がる特性を持つので、入力信号振幅の頂点電圧を検出することができる。
また、第1の合成回路出力（Ｅ１）は、第１のフィルタ１０２の出力信号位相と、第２のフィルタ１０４の出力信号位相とが異なる周波数領域でしか生成されない信号であるから、第１のフィルタ１０２のピーク周波数と、第２のフィルタ１０４のピーク周波数のＱ値が高いほど位相変化が急峻となり、さらに２つのピーク周波数が近接していると、第1の合成回路出力（Ｅ１）の生成を狭帯域に絞ることができる。

[実施の形態３]
本発明の実施の形態３は、図１に示す第１のクロック発生回路２００の第１のフィルタ１０２と第２のフィルタ１０４が、図７で示すハイパスフィルタ（以下、ＨＰＦという）で構成されていて、図１に示すフィルタ回路は、入力信号（ＩＮ）を第１のフィルタ１０２と第２のフィルタ１０４へ信号分岐接続し、第１のフィルタ１０２の出力は、第１の比較器１１２へ接続され、一方の第２のフィルタ１０４の出力は、第２の比較器１１４へ接続される。

前記２つの比較器は、共通の基準バイアス信号１４０が供給されていて、第１のフィルタ１０２の出力と、第２のフィルタ１０４の出力は量子化され、一方の第１の比較器１１２
の出力を第１の反転回路１２２と接続し、第１の反転回路１２２の出力と第２の比較器１１４の出力を第1の合成回路１３２と接続する構成である。

なお、第１のフィルタ１０２および第２のフィルタ１０４は図７に示すように、一般的な多重帰還型HＰＦでもよく、例えば、オペアンプ５００の正側入力端子には基準バイアス信号１４０を印加し、負側入力端子には抵抗素子と容量素子とで生成される微分回路で高周波数帯域のみ通過するフィルタの形成や、零点を発生してＱ値を調整したり、オペアンプの利得の調整に利用される。

ＨＰＦの入力ノードは、第１の容量素子５０２の一方のノードに接続され、該第１の容量素子５０２の他方のノードは、第１の抵抗素子５０３と、第２の容量素子５１０と、第３の容量素子５１２に分岐接続される。

前記３つの素子の他方のノードで、第１の抵抗素子５０３は基準バイアス信号１４０に接続され、第２の容量素子５１０はオペアンプ５００の負側入力端子に接続され、第３の容量素子５１２はオペアンプ５００の出力に接続される。

オペアンプ５００の出力を負側入力端子へ負帰還する第２の抵抗素子５０４を備えて、HＰＦを構成している。

図７に示すHＰＦを用いた場合、図１に示した第１のフィルタ１０２と第２のフィルタ１０４を所望通過周波数を挟んで低い側、高い側にピーク周波数を合わせる場合の調整として、第１の抵抗素子５０３の値を可変にしてもよい。

第２のフィルタ１０４を構成する第１の抵抗素子５０３の値を、第１のフィルタ１０２の第１の抵抗素子５０３の値より低く設定することで、第２のフィルタ１０４のピーク周波数は、第１のフィルタ１０２のピーク周波数より高周波数側に調整される。

図８には、図７で示したＨＰＦを備えた（図１に示す）第１のフィルタ１０２と、第２のフィルタ１０４の周波数特性を示す。

図８で第１のフィルタ１０２の周波数特性は、所望通過周波数より低い周波数にピークを有していて、その位相特性は入力信号（ＩＮ）のＤＣレベルから見て９０度以上遅れている。第２のフィルタ１０４の周波数特性は、所望通過周波数より高い周波数にピークを有していて、そのピーク周波数時の位相は第１のフィルタ１０２の出力信号より進んでおり、入力信号（ＩＮ）のＤＣレベルから見て９０度に満たしていないので、所望通過周波数において、前記２つのフィルタ出力信号には位相差が生じている。

動作は前記図２で示したように、図１の入力信号（ＩＮ）を所望通過周波数の正弦波とすると、入力信号（ＩＮ）は第１のフィルタ１０２と、第２のフィルタ１０４へ信号分岐されて、所望通過周波数より低い周波数にピークをもつ第１のフィルタ１０２では、入力信号（ＩＮ）は図２に示す第１のフィルタ出力（Ａ）のように９０度以上位相が遅れ、第２のフィルタ１０４では、所望通過周波数より高い周波数にピークをもつので、第２のフィルタ出力（Ｂ）に示すように９０度まで位相が遅れていない。

第１の比較器１１２の出力信号を反転した第１の反転回路１２２の出力は、図２に示す第１の反転回路出力（Ｃ１）のように量子化されていて、第２の比較器１１４の出力信号は第２の比較器出力（Ｄ）のように量子化されていて、第１の反転回路出力（Ｃ１）と第２の比較器出力（Ｄ）を第１の合成回路１３２で合成すれば第1の合成回路出力（Ｅ１）を得る。

図２に示すように、第1の合成回路出力（Ｅ１）は入力信号に対し、入力信号（ＩＮ）の振幅頂点に到達する前に立ち上がり、振幅頂点付近で立ち下がる特性を持つので、入力信号振幅の頂点電圧を検出することができる。

また、第1の合成回路出力（Ｅ１）は、第１のフィルタ１０２の出力信号位相と、第２のフィルタ１０４の出力信号位相とが異なる周波数領域でしか生成されない信号であるから、第１のフィルタ１０２のピーク周波数と、第２のフィルタ１０４のピーク周波数のＱ値が高いほど位相変化が急峻となり、さらに２つのピーク周波数が近接していると、第1の合成回路出力（Ｅ１）の生成を狭帯域に絞ることができる。

第１のフィルタ１０２と第２のフィルタ１０４とをＢＰＦで構成する場合、ＬＰＦで構成する場合、ＨＰＦで構成する場合としても同様の動作および効果が得られるが、ＢＰＦは、その特性として、より特定の周波数を選択することができるので、より望ましい。

このように、第１の実施形態によれば、２つのフィルタの通過周波数帯に挟まれた周波数帯域だけが大きな位相差を有するので、フィルタ出力には所望周波数帯外の周波数成分を有するサンプルホールド信号が発生せず、サンプルホールド信号を利用したＡＭ復調システムにおいて、妨害周波数信号による包絡線検波への重畳を抑えることができる。

［第２の実施形態］
次に、図９、図１０を用いて本発明における第２の実施形態を説明する。図９は、第２の実施形態にかかるクロック発生回路の概略構成であり、図１０は、クロック発生出力の過渡特性を示すタイミング図である。尚、第１の実施形態と同様である構成および信号には同じ符号を付し、詳細な説明は省略する。

図１に示した第１のクロック発生回路２００を構成する第１のフィルタ１０２、第２のフィルタ１０４の２つのピーク周波数に挟まれない所望周波数帯域外の雑音信号に対して、第１と第２のフィルタ出力信号の位相差は極めて小さいが、第１の合成回路出力（Ｅ１）に不要なパルス（Ｐ１）が重畳することがある。

図９は、このような場合でも、第１のクロック発生回路２００の後段に、第１の遅延回路１５２を接続し、該第１の遅延回路１５２の出力（Ｆ１）と、第１のクロック発生回路２００の第１の合成回路１３２の出力（Ｅ１）と、を第２の合成回路１６２で合成処理する第２のクロック発生回路２０１を構成することにより、不要周波数領域に発生するこのような不慮のクロック信号を除去するための構成を示している。

図９に示す第１の遅延回路１５２は、第１の合成回路１３２の出力を遅延して、図１０に示すように第1の合成回路出力（Ｅ１）より時間的に遅れた第１の遅延回路出力（Ｆ１）を得る。この第１の遅延回路出力（Ｆ１）には、第１の合成回路出力（Ｅ１）に重畳したパルス（Ｐ１）と同様に、パルス（Ｐ１）を遅延したパルス（Ｐ２）が出力されることになる。

図９に示す第２の合成回路１６２は、図１０に示す第1の合成回路出力（Ｅ１）と第１の遅延回路出力（Ｆ１）とを合成した第２の合成回路出力（Ｇ１）を生成する。パルス（Ｐ１）は極めて細い（Ｈｉｇｈレベル期間が短い）パルスのため、第１の遅延回路１５２で発生する遅延時間をパルス（Ｐ１）のＨｉｇｈレベル期間より長く設定することにより、第２の合成回路１６２により、除去することが可能となる。図１０のタイミングＴＭ１に示すように、第２の合成回路出力（Ｇ１）には、パルス（Ｐ１）およびパルス（Ｐ２）が出力されていない。

すなわち、第２の合成回路出力（Ｇ１）は、第１のフィルタ出力（Ａ）と、第２のフィルタ出力（Ｂ）との位相差が極めて小さい所望周波数帯域外で、不慮にクロック信号が発生するのを抑制している。

このように、第２の実施形態によれば、サンプルホールド信号を利用したＡＭ復調システムにおいて、妨害周波数信号による包絡線検波への重畳を抑えるとともに、２つのフィルタ出力の位相差が極めて小さい所望周波数帯域外で、不慮にサンプルホールド信号が発生するのを抑制することができるため、より正確に包絡線検波を行うことができる。

［第３の実施形態］
続いて、図１１〜図１３を用いて本発明における第３の実施形態を説明する。図１１は、第３の実施形態にかかるクロック発生回路の概略構成であり、入力信号（ＩＮ）の振幅頂点の下位側頂点を検出するための構成を示す。図１２は、復調回路の概略構成を示すブロック図である。図１３は、クロック発生出力の過渡特性を示すタイミング図である。尚、第１および第２の実施形態と同様である構成および信号には同じ符号を付し、詳細な説明は省略する。

図１２に示す復調回路は、第１のクロック発生回路２００、第２のクロック発生回路２０１、第３のクロック発生回路２０３、第４のクロック発生回路２０４およびサンプルホールド回路２４０から構成される。

第３のクロック発生回路２０３は、図９に示す第１のクロック発生回路２００と第２のクロック発生回路２０１により信号振幅頂点の上位点を検出するのに加え、信号振幅頂点の下位点も検出するために、図１１に示すように、図９で示した第１のクロック発生回路２００を構成する第１の比較器１１２の出力に接続されていた第１の反転回路１２２を廃して、代わりに第２の比較器１１４の出力に第２の反転回路１２３を接続するように構成され、第１の比較器１１２の出力と第２の反転回路１２３の出力を、第３の合成回路１３３で合成処理するものである。

図１１に示す第３のクロック発生回路２０３の後段には、図９で示した第２のクロック発生回路２０１と同じ回路構成である第４のクロック発生回路２０４を備える。
さらに、第２のクロック発生回路２０１、第４のクロック発生回路２０４には、図１３で後述する前記第２のクロック発生回路２０１の出力信号（Ｇ１）および第４のクロック発生回路２０４の出力信号（Ｇ２）で制御されるサンプルホールド回路２４０が接続される。

全搬送波両側波帯の包絡線検波においては、信号振幅の上側電位と下側電位の頂点を検出して、その上下電位差を差動増幅（図示せず）する方が包絡線の電位変化を大きく取得することができる。

図１２に示すように、第１のクロック発生回路２００と、第３のクロック発生回路２０３は、第１のフィルタ１０２と、第２のフィルタ１０４と、第１の比較器１１２ａと、第２の比較器１１４ａを共有している。

図１２で、入力信号（ＩＮ）は３つに信号分岐されて、１つは第１のフィルタ１０２、１つは第２のフィルタ１０４に接続され、もう１つはサンプルホールド回路２４０に接続される。

図１２に示すように、第１のフィルタ１０２は、図１および図９と同じく第１の比較器１
１２ａに接続され、第２のフィルタ１０４は、同じく第２の比較器１１４ａに接続され、第１の比較器１１２ａの出力は反転回路（図１２中の第１の反転回路１２２ａ）に接続され、その出力と第２の比較器１１４ａの出力とを第１の合成回路１３２ａ（図１２中のＡＮＤ論理回路）で合成処理されたのち、前記第１の合成回路１３２ａ出力を２つに信号分岐して、一方を例えばインバータ回路を複数直列接続した第１の遅延回路１５２で信号（位相）遅延を与えて、再び第２の合成回路１６２ａ（図１２中のＡＮＤ論理回路）で合成処理して、入力信号を選択的に導通する第１のスイッチ回路１８２を制御するように接続される。

一方、図１２で示したように、第１のフィルタ１０２は第１の比較器１１２ａに接続され、第２のフィルタ１０４は同じく第２の比較器１１４ａに接続され、第２の比較器１１４ａの出力は第２の反転回路１２３ａ（図１２中のインバータ回路）に接続され、第２の反転回路１２３ａの出力と、第１の比較器１１２ａの出力とが第３の合成回路１３３ａ（図１２中のＡＮＤ論理回路）で合成処理されたのち、前記第３の合成回路１３３ａの出力（Ｅ２）を２つに信号分岐して、一方を例えばインバータを複数直列接続した第２の遅延回路１５３で信号（位相）遅延を与えて、再び第４の合成回路１６３ａ（図１２中のＡＮＤ論理回路）で合成処理して、入力信号（ＩＮ）を選択的に導通する第２のスイッチ回路１８４を制御するように接続される。

第１のスイッチ回路１８２と第２のスイッチ１８４とには、それぞれ充電用の容量素子と放電用の抵抗素子が接続されてなる公知のサンプルホールド回路であって、入力信号の信号振幅の上側頂点と下側頂点を選択的に充放電するトップホールド回路、ボトムホールド回路を構成し、上側頂点と下側頂点とを差動増幅（図示せず）すれば全搬送波両側波帯の包絡線検波波形が得られる。

図１３では、動作について説明する。図２にて前述した第２の合成回路出力（Ｇ１）は入力信号の信号振幅頂点の上位点付近に発生するが、包絡線検波においては、信号振幅頂点の上位点と下位点を検出したほうが電位変化を大きく取得することができるので、下位点付近に発生する第４の合成回路出力（Ｇ２）が必要になる。

前記の第４の合成回路出力（Ｇ２）は、図１２で示した回路構成により、第２の反転回路１２３ａの出力である第２の反転出力（Ｃ２）と、第２の比較器１１４ａの出力である第２の比較器出力（Ｈ）を、第３の合成回路１３３ａで合成して第３の合成回路出力（Ｅ２）を生成し、第２の遅延回路１５３の出力である第２の遅延回路出力（Ｆ２）と、再び第４の合成回路１６３ａで合成処理して得られる。

図１３に示すように、第４の合成回路出力（Ｇ２）は入力信号に対し、入力信号振幅頂点の下位点付近にクロックを発生している。

第２の合成回路出力（Ｇ１）によりサンプルホールド回路２４０を制御することで、入力信号（ＩＮ）の上側頂点に沿ったベースバンド信号を得ることができる。同様に、第４の合成回路出力（Ｇ２）によりサンプルホールド回路２４０を制御することで、入力信号（ＩＮ）の下側頂点に沿ったベースバンド信号を得ることができる。

このように、第３の実施形態によれば、妨害周波数信号による包絡線検波への重畳を抑えるとともに、２つのフィルタ出力の位相差が極めて小さい所望周波数帯域外で、不慮にサンプルホールド信号が発生するのを抑制することができ、さらに、信号振幅の上側電位と下側電位の頂点を検出して、その上下電位差を差動増幅することにより、包絡線の電位変化を大きく取得することができるため、より正確な包絡線検波を行うことができる。

例えば、時刻情報を含む標準電波を受信して時刻修正を行う電波修正時計では、一般的に、時計回路の動作クロックとして３２．７６８ｋＨｚの周波数のクロックが用いられる。しかしながら、この周波数は、標準電波の搬送波の周波数（４０ｋＨｚ）に近いため、復調回路に対して妨害波として影響を及ぼす場合があるが、本発明による復調回路によれば、このような搬送波近傍の妨害波が存在しても、良好な包絡線検波が行え、ひいては、良好な受信感度を得ることができるのである。

１０２ 第１のフィルタ１０２
１０４ 第２のフィルタ１０４
１１２ 第１の比較器１１２
１１４ 第２の比較器１１４
１２２ 第１の反転回路１２２
１３２ 第１の合成回路
１４０ 基準バイアス

Claims (7)

1. 入力信号から所望の周波数成分のクロック信号を生成するクロック信号生成回路であって、
   前記所望の周波数よりも低い周波数に利得のピークがある第１のフィルタと、
   前記所望の周波数よりも高い周波数に利得のピークがある第２のフィルタと、
   前記第１のフィルタと前記第２のフィルタとの出力にそれぞれ接続された第１及び第２の量子化回路と、
   前記第１の量子化回路と前記第２の量子化回路との出力に接続され、一方の量子化回路の出力を反転し、他方の量子化回路の出力と合成する合成回路と、
   を有することを特徴とするクロック信号生成回路。
2. 前記量子化回路は、所定のバイアス電位に対して前記第１のフィルタ及び前記第２のフィルタの出力をそれぞれ比較する比較器であることを特徴とする請求項１に記載のクロック信号生成回路。
3. 前記第１のフィルタおよび前記第２のフィルタは、所定の周波数帯域を通過するバンドパスフィルタであることを特徴とする請求項１または２に記載のクロック信号生成回路。
4. 請求項１から３のいずれか１つに記載のクロック信号生成回路と、
   前記入力信号をサンプルホールドするスイッチ回路と、
   を備え、
   前記クロック信号生成回路により生成したクロック信号により前記スイッチ回路を動作させ、前記入力信号を任意の位相でサンプルホールドする復調回路。
5. 前記クロック信号生成回路と前記スイッチ回路との間に、前記クロック信号生成回路の出力を遅延させる遅延回路を備えたことを特徴とする請求項４に記載の復調回路。
6. 前記クロック信号生成回路の出力と前記遅延回路の出力とを合成する第２の合成回路を備えたことを特徴とする請求項５に記載の復調回路。
7. 請求項４から６のいずれか１つに記載の復調回路と、
   水晶発振回路を有し、
   標準電波を受信して時刻修正を行う電波修正時計。

Images