JP6007029B2 - 基板加工方法 - Google Patents

基板加工方法 Download PDF

Info

Publication number
JP6007029B2
JP6007029B2 JP2012182224A JP2012182224A JP6007029B2 JP 6007029 B2 JP6007029 B2 JP 6007029B2 JP 2012182224 A JP2012182224 A JP 2012182224A JP 2012182224 A JP2012182224 A JP 2012182224A JP 6007029 B2 JP6007029 B2 JP 6007029B2
Authority
JP
Japan
Prior art keywords
substrate
resist
outer peripheral
vacuum
processing method
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2012182224A
Other languages
English (en)
Other versions
JP2014039967A (ja
Inventor
大地 鈴木
大地 鈴木
前平 謙
謙 前平
江理子 眞瀬
江理子 眞瀬
不破 耕
耕 不破
敦史 吉良
敦史 吉良
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ulvac Inc
Original Assignee
Ulvac Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ulvac Inc filed Critical Ulvac Inc
Priority to JP2012182224A priority Critical patent/JP6007029B2/ja
Publication of JP2014039967A publication Critical patent/JP2014039967A/ja
Application granted granted Critical
Publication of JP6007029B2 publication Critical patent/JP6007029B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Micromachines (AREA)
  • Drying Of Semiconductors (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)

Description

本発明は、基板加工方法、基板に係り、特にMEMS(微小電子機械システム)の両面加工プロセスや、TSV(Si貫通電極)プロセスにおける加工精度と生産効率を向上させるための技術に関する。
現在、主にMEMSによく用いられる、図9(d)に示すような、薄膜111b上に質量や構造体114を持つデバイス110の作製技術では、図9(a)を参照し、基板111の薄膜111bが露出する第一面に構造体114を形成した後、図9(b)を参照し、基板111の第二面より支持基板111aそのものをエッチングし、図9(c)を参照し、第二面に溝115を形成して、デバイス110のみを残すという方法が行われている。
しかし、図9(b)を参照し、第二面のドライエッチングプロセスでは、第一面と静電チャック131の吸着面132との間には構造体114の厚みの分だけ隙間が生じており、第一面と吸着面132との間にHeガスを導入しても、隙間のためにHeガスのリーク(漏洩)が増加して、基板111に冷却不足が発生し、加工精度が低下するという問題があった。
また、図9(c)を参照し、構造体114は吸着面132に接触して薄膜111bを下方から支持しており、薄膜111bのうち支持基板111aと構造体114との間の部分にストレスがかかって、構造体114及び薄膜111bが損傷するという問題があった。
これを回避するために、基板111の第一面にレジスト等の保護膜を配置して、構造体114と吸着面132との接触を避けるという対策が取られていたが、この方法ではHeガスのリークを十分に抑制することはできず、かつ基板111の第二面を真空処理した後に第一面から保護膜を剥離する必要があるため、工数の増加の原因となるという不都合があった。
なお、下記特許文献1にはMEMSの両面加工プロセスの一例が記載されている。
特開2005−177974号公報
本発明は上記従来技術の不都合を解決するために創作されたものであり、その目的は、基板の第一面を第一の真空処理した後、第二面を第二の真空処理するときに、第一の真空処理された部分を保護し、かつ第一面と吸着面との間の冷却ガスのリークを抑制できる基板加工方法、基板を提供することにある。
上記課題を解決するために本発明は、基板の第一面を第一の真空処理し、前記第一面の裏面の第二面を第二の真空処理する基板加工方法であって、前記第一面の外周部分に環状にレジストを配置するレジスト配置工程と、前記第一面の前記レジストで取り囲まれた部分をドライエッチングして凹部を形成するエッチング工程と、前記第二面を基板ステージに接触させて、前記第一面の前記凹部の底面を前記第一の真空処理し、前記凹部の底面を前記外周部分の高さより低い高さにする第一の真空処理工程と、前記第一面を静電チャックの吸着面と対向させ、前記レジストが剥離された前記外周部分を前記吸着面と接触させ、前記凹部の底面を前記吸着面と離間させた状態で、前記基板を前記吸着面に吸着させる吸着工程と、前記吸着面に設けられたガス導入孔から前記第一面と前記吸着面との間に冷却ガスを導入しながら、前記基板の前記第二面を前記第二の真空処理する第二の真空処理工程と、を有する基板加工方法である。
本発明は基板加工方法であって、前記第一の真空処理はエッチングする工程を含む基板加工方法である。
本発明は基板加工方法であって、前記第一の真空処理は成膜する工程を含む基板加工方法である。
本発明は基板加工方法であって、前記第二の真空処理はエッチングする工程を含む基板加工方法である。
本発明は基板加工方法であって、前記第二の真空処理は成膜する工程を含む基板加工方法である。
本発明は基板加工方法であって、前記静電チャックの前記吸着面は平坦であり、前記吸着工程では、前記外周部分を前記吸着面に環状に接触させる基板加工方法である。
本発明は基板加工方法であって、前記レジスト配置工程では、前記第一面の前記外周部分で取り囲まれた中央部分に点状に補助レジストを配置し、前記エッチング工程では、前記第一面をドライエッチングして、前記中央部分に前記外周部分と同じ高さの凸部を形成する基板加工方法である。
第一面の第一の真空処理された部分が静電チャックとの接触により損傷する可能性が低減し、歩留まりが向上する。
第二の真空処理工程では、冷却ガスのリークが抑制され、基板の冷却効果が向上し、第二の真空処理がエッチングする工程を含む場合には加工精度と効率が上がる。また、第二の真空処理が成膜する工程を含む場合には、基板温度の制御を精密にすることができ、膜の応力や結晶性などの制御が可能となる。
第二面を第二の真空処理する前に、第一面に保護膜を形成する必要が無く、加工工数の削減が期待できる。
(a)〜(f):本発明の基板加工方法を説明するための図 (a)〜(d):第一の真空処理の第一例を説明するための図 (a)〜(d):第一の真空処理の第二例を説明するための図 第一の真空処理の第三例を説明するための図 (a)、(b):一つの静電チャックに径の異なる基板を保持させる場合を説明するための図 (a)〜(d):本発明の基板加工方法の別例を説明するための図 本発明の基板加工方法の別例で作製された加工対象の基板の平面図 (a)実施例の試験基板の概略平面図 (b)同概略内部側面図 (a)〜(d):従来の基板加工方法を説明するための図
図1(a)〜(f)を参照し、基板11の第一面を第一の真空処理し、第一面の裏面の第二面を第二の真空処理する本発明の基板加工方法を説明する。
(レジスト配置工程)
図1(a)は未加工の基板11の内部側面図である。
まず、基板11の第一面に、ここではポジ型のレジストを塗布し、開口が設けられた環状のマスクを第一面上に配置して、第一面の外周部分17をマスクで遮蔽し、第一面の外周部分17で取り囲まれた中央部分をマスクの開口から露出させる。
マスク上から基板11の第一面に紫外線を照射して、第一面の中央部分のレジストを露光する。第一面の外周部分17のレジストは、マスクで遮蔽されて露光されない。
基板11の第一面を現像液と接触させて、露光した中央部分のレジストを現像液に溶解させて除去し、図1(b)を参照し、第一面の外周部分17に環状にレジスト12を配置する。
なお、ポジ型のレジストの代わりに、基板11の第一面にネガ型のレジストを塗布し、第一面の外周部分17のレジストを露光し、中央部分のレジストを現像液に溶解させて除去し、第一面の外周部分17に環状にレジスト12を配置してもよい。
(エッチング工程)
第一面の外周部分17にレジスト12が配置された基板11を、ドライエッチング装置の真空排気された真空槽内に搬入し、真空槽内にエッチングガスを導入してプラズマを生成し、基板11の第一面にエッチングガスのプラズマを接触させ、第一面のレジスト12で取り囲まれた中央部分をドライエッチングして、図1(c)を参照し、第一面の中央部分に凹部13を形成する。第一面の外周部分17はレジスト12で覆われてエッチングされない。
凹部13をドライエッチング法で形成することにより、機械的に切削する方法に比べて凹部13の底面を平坦化でき、後述する凹部13の底面の真空処理が容易になる。
基板11の第一面をレジスト剥離液やアッシングプラズマと接触させて、第一面の外周部分17のレジスト12を剥離する。
(第一の真空処理工程)
本実施形態では、凹部13が形成された基板11を成膜装置の真空排気された真空槽内に搬入し、第二面を基板ステージ(不図示)に接触させ、第一面に薄膜材料の粒子を到達させ、図2(a)を参照し、第一面に薄膜21を、第一面の外周部分17の凹部13底面からの高さより低い厚みで形成する。
図2(b)を参照し、薄膜21上にレジスト22を霧状に噴出して塗布した後、所定のパターン形状の開口が設けられたマスクを基板11の第一面とは離間して配置し、マスクに紫外線を照射して、マスクを通過した紫外線を基板11の第一面のレジスト22に照射させ、レジスト22にマスクの開口と同じパターン形状の潜像を形成する。次いで、薄膜21上のレジスト22を現像液と接触させて現像し、図2(c)を参照し、薄膜21上にマスクの開口と同じパターン形状のレジスト22を配置する。
次いで、基板11をエッチング装置の真空排気された真空槽内に搬入し、第二面を基板ステージ(不図示)に接触させ、真空槽内にエッチングガスを導入してプラズマを生成し、基板11の第一面の薄膜21にエッチングガスのプラズマを接触させて、図2(d)を参照し、薄膜21のレジスト22で覆われていない部分をエッチングして、マスクの開口と同じパターン形状の薄膜21からなる構造体14を形成する。
次いで、構造体14上のレジスト22を剥離し、図1(d)を参照し、第一面の凹部13の底面に構造体14の表面を露出させる。構造体14の高さは第一面の外周部分17の高さより低く、すなわち凹部13の底面は第一面の外周部分17の高さより低い。言い換えると、第二面が平坦な場合には、第二面と凹部13の底面との間の長さは、第二面と第一面の外周部分17との間の長さより短い。
なお、第一の真空処理は、凹部13の底面を第一面の外周部分17の高さより低い高さにする限りでは上述の工程に限定されず、図3(a)〜(d)を参照し、上述の工程から成膜する工程を省略して、マスクの開口と同じパターン形状のレジスト22を基板11の第一面に直接配置した後、第二面を基板ステージ(不図示)に接触させ、第一面のレジスト22で覆われていない部分をエッチングし、レジスト22を剥離して、第一面の凹部13の底面にマスクの開口と同じパターン形状の溝18を形成する工程でもよい。
また、第一の真空処理は、成膜する工程又はエッチングする工程のように凹部13の底面の形状を変更する工程に限定されず、図4を参照し、第二面を基板ステージ(不図示)に接触させ、第一面に電子やイオン、ラジカル等を照射して化学変化させ、凹部13の底面の形状を変更せずに、凹部13の底面に化学変化領域19を生成する工程でもよい。
(吸着工程)
図1(d)を参照し、第一の真空処理がされた基板11を、真空処理装置の真空排気された真空槽内に搬入する。
真空槽内には、図1(e)を参照し、静電チャック31が配置されている。静電チャック31の基板11が配置される吸着面32は平坦にされており、吸着面32の中央にはガス導入孔33が設けられている。
基板11の第一面を静電チャック31の吸着面32と対向させ、第一面のレジスト12が剥離された第一面の外周部分17を、ガス導入孔33を取り囲んで環状に吸着面32と接触させ、凹部13の底面を吸着面32と離間させた状態で、静電チャック31の内部電極(不図示)に電圧を印加して、基板11と静電チャック31との間に静電吸着力を発生させ、基板11を吸着面32に吸着させる。
第一面の外周部分17が吸着面32と接触するときに、凹部13の底面は吸着面32から離間され、構造体14が吸着面32と衝突して機械的に損傷することはない。
(第二の真空処理工程)
ガス導入孔33から基板11の第一面と吸着面32との間に冷却ガス(例えばHeガス)を導入すると、導入された冷却ガスは第一面の凹部13の内側空間に充満した後、第一面の外周部分17と吸着面32との間の隙間を通って流出する。
第一面と吸着面32との間への冷却ガスの導入を継続しながら、図1(f)を参照し、本実施形態では、基板11の第二面をエッチングして溝15を形成する。
なお、第二の真空処理はエッチングする工程に限定されず、成膜する工程を含み、第二面に薄膜や構造体を形成してもよいし、第二面に電子やイオン、ラジカル等を照射して、第二面の形状を変更せずに、化学変化領域を生成してもよい。
第二の真空処理中に基板11に注入される熱量は、第一面と吸着面32との間の冷却ガスを介して静電チャック31に伝達され、基板11は冷却される。凹部13は第一面の外周部分17で環状に取り囲まれており、凹部13の内側空間からの冷却ガスのリークは抑制され、基板11の冷却効果が向上している。
従って、第二の真空処理中の基板11の温度を精密に制御することができ、第二の真空処理がエッチングする工程を含む場合には、基板11の熱膨張・熱収縮が抑制され、第二の構造体の加工精度が向上する。また、第二の真空処理が成膜する工程を含む場合には、膜の応力や結晶性などの膜質制御が可能となる。
基板11の第二面を第二の真空処理した後、静電チャック31の内部電極への電圧印加を停止し、基板11を吸着面32から離間させる。凹部13の底面と吸着面32とは非接触であり、基板11を離間させるときに剥離帯電現象による構造体14のデバイス破壊が抑制される。
なお、本発明の静電チャック31では、ガス導入孔33が吸着面32の中央に一点設けられた構成により、吸着面32に冷却ガス充填用の溝や間隙が不要であり、吸着面32の構造が単純化されている。そのため、図5(a)、(b)を参照し、一つの静電チャック31に径の異なる基板11a、11bを保持させることができ、異径基板11a、11bを加工する場合に静電チャック31の変更作業が不要になる。また、複数の静電チャック31を所有する必要がなくなり、基板加工装置のコストダウンに寄与することができる。
(基板加工方法の別例)
なお、レジスト配置工程では、図6(a)を参照し、第一面の外周部分17に加えて、第一面の外周部分17で取り囲まれた中央部分に点状に補助レジスト12’を配置し、エッチング工程では、図6(b)を参照し、第一面をドライエッチングして、凹部13の形成に加えて、第一面の中央部分に第一面の外周部分17と同じ高さの凸部16を形成し、加工対象の基板11’を作製してもよい。
図7はこの基板11’の平面図である。基板11’は、第一面の外周に沿って環状に設けられた第一面の外周部分17と、第一面の外周部分17で外周を取り囲まれた凹部13と、凹部13の底面に第一面の外周部分17と同じ高さで点状に設けられた凸部16とを有している。
この基板11’に対して、図6(c)、(d)を参照し、上述の第一の真空処理工程と、吸着工程と、第二の真空処理工程とを順に行うと、図6(d)を参照し、静電チャック31の吸着面32に基板11’を吸着させるときに、第一面の外周部分17が吸着面32に接触するのに加えて、凸部16が吸着面32に点状に接触する。そのため、基板11’の中央部分が撓んで構造体14が吸着面32に接近することが防止され、構造体14と吸着面32との衝突がより低減する。
凸部16は吸着面32に点状に接触し、凹部13の内側には凸部16で取り囲まれた閉空間は存在せず、ガス導入孔33から導入された冷却ガスは凹部13の内側空間に隈無く充満して、基板11’の冷却効果は維持される。
(実施例基板)
未加工の基板11の第一面に30μmの深さの凹部13を形成した後、凹部13の底面に5μmの高さの構造体14を複数個形成し、実施例の試験基板(ウエハ1〜3)を作製した。
図8(a)は実施例の試験基板の概略平面図、同図(b)は同概略内部側面図である。
(比較例基板)
未加工の基板11の第一面に、凹部を形成せずに、直接5μmの高さの構造体14を複数個形成し、比較例の試験基板(ウエハ4〜6)を作製した。
実施例の試験基板(ウエハ1〜3)と比較例の試験基板(ウエハ4〜6)に対して、それぞれ以下の試験方法を行った。
(試験方法)
試験基板の第一面を静電チャック31の吸着面32と対向させた状態で、試験基板を吸着面32に静電吸着させ、試験基板の第一面と吸着面32との間にHeガスを導入しながら、試験基板の第二面をエッチングした。
試験基板の第二面のエッチング中に、試験基板の第一面と吸着面32との間からのHeガスのリーク量(「Heリーク量」)と、試験基板の第二面の表面温度(「基板温度」)とを計測した。ただし、Heガスのリーク量は、試験基板の第一面と吸着面32との間へのHeガスの供給量と等しいものとした。
エッチング加工後に、試験基板を静電チャック32から離間させ、試験基板の第一面を目視検査して、構造体14の機械的損傷率(損傷した個数/全体の個数×100)を計測した。
(試験結果)
実施例の試験基板(ウエハ1〜3)と比較例の試験基板(ウエハ4〜6)の試験結果を以下の表1にまとめて示す。
Figure 0006007029
表1から、実施例の試験基板(ウエハ1〜3)では、比較例の試験基板(ウエハ4〜6)に比べて、構造体14と吸着面32との接触を回避でき、かつ試験基板の第一面と吸着面32との間のシール性が向上してHeガスのリークを抑えることができ、歩留まり向上と基板温度の精密な制御とを達成できたことが分かる。
11、11’……基板
12……レジスト
12’……補助レジスト
13……凹部
16……凸部
17……第一面の外周部分
31……静電チャック
32……吸着面
33……ガス導入孔

Claims (7)

  1. 基板の第一面を第一の真空処理し、前記第一面の裏面の第二面を第二の真空処理する基板加工方法であって、
    前記第一面の外周部分に環状にレジストを配置するレジスト配置工程と、
    前記第一面の前記レジストで取り囲まれた部分をドライエッチングして凹部を形成するエッチング工程と、
    前記第二面を基板ステージに接触させて、前記第一面の前記凹部の底面を前記第一の真空処理し、前記凹部の底面を前記外周部分の高さより低い高さにする第一の真空処理工程と、
    前記第一面を静電チャックの吸着面と対向させ、前記レジストが剥離された前記外周部分を前記吸着面と接触させ、前記凹部の底面を前記吸着面と離間させた状態で、前記基板を前記吸着面に吸着させる吸着工程と、
    前記吸着面に設けられたガス導入孔から前記第一面と前記吸着面との間に冷却ガスを導入しながら、前記基板の前記第二面を前記第二の真空処理する第二の真空処理工程と、
    を有する基板加工方法。
  2. 前記第一の真空処理はエッチングする工程を含む請求項1記載の基板加工方法。
  3. 前記第一の真空処理は成膜する工程を含む請求項1又は請求項2のいずれか1項記載の基板加工方法。
  4. 前記第二の真空処理はエッチングする工程を含む請求項1乃至請求項3のいずれか1項記載の基板加工方法。
  5. 前記第二の真空処理は成膜する工程を含む請求項1乃至請求項4のいずれか1項記載の基板加工方法。
  6. 前記静電チャックの前記吸着面は平坦であり、前記吸着工程では、前記外周部分を前記吸着面に環状に接触させる請求項1乃至請求項5のいずれか1項記載の基板加工方法。
  7. 前記レジスト配置工程では、前記第一面の前記外周部分で取り囲まれた中央部分に点状に補助レジストを配置し、
    前記エッチング工程では、前記第一面をドライエッチングして、前記中央部分に前記外周部分と同じ高さの凸部を形成する請求項1乃至請求項6のいずれか1項記載の基板加工方法。
JP2012182224A 2012-08-21 2012-08-21 基板加工方法 Active JP6007029B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2012182224A JP6007029B2 (ja) 2012-08-21 2012-08-21 基板加工方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012182224A JP6007029B2 (ja) 2012-08-21 2012-08-21 基板加工方法

Publications (2)

Publication Number Publication Date
JP2014039967A JP2014039967A (ja) 2014-03-06
JP6007029B2 true JP6007029B2 (ja) 2016-10-12

Family

ID=50392684

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012182224A Active JP6007029B2 (ja) 2012-08-21 2012-08-21 基板加工方法

Country Status (1)

Country Link
JP (1) JP6007029B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6515691B2 (ja) * 2015-06-10 2019-05-22 株式会社デンソー 半導体装置の製造方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10233434A (ja) * 1997-02-21 1998-09-02 Hitachi Ltd 静電吸着体と静電吸着装置
JP4273663B2 (ja) * 2001-01-11 2009-06-03 株式会社デンソー 半導体圧力センサの製造方法
JP5067584B2 (ja) * 2009-03-02 2012-11-07 オムロン株式会社 半導体センサ及びその製造方法
JP5593671B2 (ja) * 2009-10-05 2014-09-24 セイコーエプソン株式会社 波長可変干渉フィルター、測色センサー、測色モジュール
JP5558198B2 (ja) * 2010-05-13 2014-07-23 三菱電機株式会社 半導体圧力センサ

Also Published As

Publication number Publication date
JP2014039967A (ja) 2014-03-06

Similar Documents

Publication Publication Date Title
JP4018096B2 (ja) 半導体ウェハの分割方法、及び半導体素子の製造方法
JP4285455B2 (ja) 半導体チップの製造方法
JP4288229B2 (ja) 半導体チップの製造方法
CN101405857B (zh) 承载基片的装置和方法
US10101246B2 (en) Method of preparing a plan-view transmission electron microscope sample used in an integrated circuit analysis
JP2009141276A (ja) 半導体装置およびその製造方法
JP6441181B2 (ja) インプリント用テンプレートおよびその製造方法、および半導体装置の製造方法
TWI748057B (zh) 在離子植入步驟期間將施體底材邊緣一區域以光罩遮蔽
JP6007029B2 (ja) 基板加工方法
JP2010070415A (ja) 加工ガラス基板の製造方法
JP5011774B2 (ja) 転写マスクブランク及び転写マスク並びにパターン露光方法
KR19990072999A (ko) 전자빔셀투영어퍼쳐형성방법
WO2017006447A1 (ja) 段差付ウエハおよびその製造方法
JP5272648B2 (ja) 半導体素子の製造方法、及び半導体基板の加工方法
JP4362350B2 (ja) ステンシルマスクの製造方法
RU224497U1 (ru) Многофункциональный подложкодержатель для пластин, используемый при изготовлении монолитных интегральных схем
CN110571166A (zh) 晶边刻蚀方法和半导体器件制造方法
KR100965216B1 (ko) 웨이퍼에서의 레이저 마킹 방법
JP6179171B2 (ja) プラズマ処理装置用シリコン製電極板及びその製造方法
JP2010103432A (ja) 半導体素子の製造方法
JP2007081258A (ja) パターン形成方法
US20210296154A1 (en) Electrostatic chuck, vacuum processing apparatus, and substrate processing method
KR20090044551A (ko) 반도체 소자의 제조 장치 및 이를 이용한 반도체 소자의제조 방법
CN112447825A (zh) 半导体晶片、半导体晶片的制造方法及半导体装置的制造方法
JP2023041281A (ja) 半導体製造装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150611

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160601

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160610

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20160610

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20160906

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20160912

R150 Certificate of patent or registration of utility model

Ref document number: 6007029

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250