JP6004765B2

JP6004765B2 - Semiconductor device manufacturing method and laser annealing apparatus

Info

Publication number: JP6004765B2
Application number: JP2012133355A
Authority: JP
Inventors: 進櫻木
Original assignee: Sumitomo Heavy Industries Ltd
Current assignee: Sumitomo Heavy Industries Ltd
Priority date: 2012-06-13
Filing date: 2012-06-13
Publication date: 2016-10-12
Anticipated expiration: 2032-06-13
Also published as: JP2013258288A

Description

本発明は、レーザビームの照射によって、半導体基板に注入された不純物を活性化させる半導体装置の製造方法、及びレーザアニール装置に関する。 The present invention relates to a method for manufacturing a semiconductor device that activates impurities implanted into a semiconductor substrate by laser beam irradiation, and a laser annealing apparatus.

半導体基板に不純物をイオン注入により導入した後、レーザビームを照射して不純物を活性化させることにより、電極層及びフィールドストップ層を形成する半導体装置の製造方法が、特許文献１に開示されている。特許文献１に記載の技術においては、半導体素子の表面構造を作製した後、基板を薄くする。その後、裏面にイオン注入を行い、２台のレーザ発振器を用いてパルスレーザビームを照射する。２台のレーザ発振器から射出されるレーザパルスの時間差が６００ｎｓ以下に設定される。 Patent Document 1 discloses a method for manufacturing a semiconductor device in which an impurity is introduced into a semiconductor substrate by ion implantation and then activated by irradiation with a laser beam to form an electrode layer and a field stop layer. . In the technique described in Patent Document 1, after the surface structure of the semiconductor element is fabricated, the substrate is thinned. Thereafter, ion implantation is performed on the back surface, and a pulse laser beam is irradiated using two laser oscillators. The time difference between the laser pulses emitted from the two laser oscillators is set to 600 ns or less.

詳細には、ｎ⁻型のシリコン基板の裏面側から、例えば、リンイオンをフィールドストップ層形成予定領域にイオン注入する。このとき、フィールドストップ層のピーク濃度が５×１０^１８ｃｍ^−３以下となるように、ドーズ量を１×１０^１４ｃｍ^−２以下とする。続いて、ｐ^＋型コレクタ層及びｎ^＋型カソード層のピーク濃度が１×１０^２１ｃｍ^−３以下となるように、ドーズ量を５×１０^１６ｃｍ^−２以下として、例えば、ボロンイオン及びリンイオンを、それぞれｐ^＋型コレクタ層形成予定領域及びｎ^＋型カソード層形成予定領域に注入する。 Specifically, for example, phosphorus ions are ion-implanted from the back surface side of the n ⁻ -type silicon substrate into the field stop layer formation scheduled region. At this time, the dose is set to 1 × 10 ¹⁴ cm ⁻² or less so that the peak concentration of the field stop layer is 5 × 10 ¹⁸ cm ⁻³ or less. Subsequently, the dose is set to 5 × 10 ¹⁶ cm ⁻² or less so that the peak concentration of the p ⁺ -type collector layer and the n ⁺ -type cathode layer is 1 × 10 ²¹ cm ⁻³ or less, for example, boron ions and phosphorus ions. Are implanted into the p ⁺ -type collector layer formation planned region and the n ⁺ -type cathode layer formation planned region, respectively.

このような高濃度でイオンが注入されたｎ^＋型カソード層などは、シリコン基板の結晶性が破壊されてアモルファス化してしまうことが知られている。特許文献１に記載の半導体装置の製造方法においては、レーザ照射によって、固相拡散による欠陥回復、及びレーザ照射面（基板裏面）から深さ１μｍを超える深い部分に注入された不純物の活性化が行われる。十分な温度上昇及び加熱時間が確保できず、不純物の活性化が不十分となる場合がある。深い部分の活性化を十分に行うために、照射するレーザビームのパルスエネルギ密度を上げると、溶融深さが深くなってしまう。深い部分まで溶融すると、深さ方向に関する不純物濃度分布が変化して、設計通りの特性が得られない場合がある。さらに、基板表面の荒れがひどくなるなどの不具合が発生する。 It is known that such an n ⁺ -type cathode layer into which ions are implanted at a high concentration becomes amorphous due to destruction of crystallinity of the silicon substrate. In the method of manufacturing a semiconductor device described in Patent Document 1, laser irradiation causes defect recovery by solid phase diffusion and activation of impurities implanted into a deep portion exceeding a depth of 1 μm from the laser irradiation surface (substrate back surface). Done. A sufficient temperature rise and heating time cannot be ensured, and the activation of impurities may be insufficient. If the pulse energy density of the irradiated laser beam is increased in order to sufficiently activate the deep portion, the melting depth becomes deep. When melting to a deep part, the impurity concentration distribution in the depth direction changes, and the designed characteristics may not be obtained. In addition, problems such as severe roughness of the substrate surface occur.

半導体基板が溶融しない範囲のパルスエネルギ密度で、パルスレーザビームを照射してレーザアニールを行う技術が提案されている（たとえば、特許文献２参照）。この方法では、不純物が高濃度でイオン注入されてアモルファス化した領域の結晶性を、十分回復させ、かつ注入された不純物を十分活性化することが困難である。 There has been proposed a technique for performing laser annealing by irradiating a pulse laser beam with a pulse energy density in a range in which the semiconductor substrate does not melt (see, for example, Patent Document 2). In this method, it is difficult to sufficiently recover the crystallinity of a region where impurities are ion-implanted at a high concentration and become amorphous, and to sufficiently activate the implanted impurities.

特開２０１０−１７１０５７号公報JP 2010-171057 A 特開２００９−３２８５８号公報JP 2009-32858 A

本発明の目的は、深い領域に注入された不純物を十分活性化させ、高品質のアニールを実現可能な半導体装置の製造方法及びレーザアニール装置を提供することである。 An object of the present invention is to provide a method of manufacturing a semiconductor device and a laser annealing apparatus capable of sufficiently activating impurities implanted in a deep region and realizing high-quality annealing.

本発明の一観点によると、
表層部に相対的に高濃度に不純物が注入されたアモルファス状態の高濃度層と、前記高濃度層よりも深い領域に、相対的に低濃度に不純物が注入された低濃度層とを有し、前記低濃度層の深さは１μｍ〜５μｍの範囲内である半導体基板の表面に、第１のレーザパルスの入射を開始する工程と、
前記半導体基板に前記第１のレーザパルスの入射を開始した後、前記第１のレーザパルスの入射が継続している期間中で、かつ前記高濃度層が溶融する前に、前記第１のレーザパルスのピークパワーよりも高いピークパワーを有し、前記第１のレーザパルスのパルス幅より短いパルス幅を有する第２のレーザパルスを、前記第１のレーザパルスが入射している領域に入射させて、前記高濃度層を、その底面まで溶融させた後、単結晶の前記低濃度層からエピタキシャル成長させて固化させることにより、前記高濃度層の不純物を活性化させ、かつ前記高濃度層を結晶化させる工程と、
前記第２のレーザパルスの入射が停止して前記高濃度層が固化した後も、前記第１のレーザパルスの入射を継続することにより、前記低濃度層の不純物を活性化する工程と
を有する半導体装置の製造方法が提供される。 According to one aspect of the invention,
And the surface portion in relatively high concentration in the high concentration layer in an amorphous state in which impurities are injected, in the high concentration layer region deeper than, possess a relatively low concentration impurities are implanted lightly doped layer Starting the incidence of the first laser pulse on the surface of the semiconductor substrate having a depth of the low concentration layer in the range of 1 μm to 5 μm ;
After the start of the incidence of the first laser pulse on the semiconductor substrate, the first laser is in a period during which the incidence of the first laser pulse continues and before the high-concentration layer is melted. A second laser pulse having a peak power higher than the peak power of the pulse and having a pulse width shorter than the pulse width of the first laser pulse is made incident on a region where the first laser pulse is incident. Then, after the high concentration layer is melted to its bottom surface, the single concentration of the low concentration layer is epitaxially grown and solidified to activate the impurities in the high concentration layer, and the high concentration layer is crystallized. The process of
A step of activating the impurities in the low-concentration layer by continuing the incidence of the first laser pulse even after the incidence of the second laser pulse is stopped and the high-concentration layer is solidified. A method for manufacturing a semiconductor device is provided.

第２のレーザパルスの入射によって、融点の低いアモルファス状態の表層部が結晶化し、結晶化によって融点が上昇するため、その後に第１のレーザパルスの入射を継続しても、基板の表面は再溶融し難い。このため、基板表面を再溶融させることなく、深い領域の不純物を活性化させることができる。第１のレーザパルスによって基板の表面が再溶融しないため、表面粗さの増大を抑制することができる。 Since the surface layer portion of the amorphous state having a low melting point is crystallized by the incidence of the second laser pulse, and the melting point rises by the crystallization, the surface of the substrate is regenerated even if the incidence of the first laser pulse is continued thereafter. Difficult to melt. For this reason, impurities in deep regions can be activated without remelting the substrate surface. Since the surface of the substrate is not remelted by the first laser pulse, an increase in surface roughness can be suppressed.

図１は、実施例によるレーザアニール装置の概略図である。FIG. 1 is a schematic diagram of a laser annealing apparatus according to an embodiment. 図２Ａは、実施例による方法で作製されるＩＧＢＴの断面図であり、図２Ｂは、実施例によるレーザアニール装置でアニールする段階におけるＩＧＢＴの断面図である。FIG. 2A is a cross-sectional view of the IGBT manufactured by the method according to the embodiment, and FIG. 2B is a cross-sectional view of the IGBT at a stage of annealing with the laser annealing apparatus according to the embodiment. 図３Ａは、実施例によるレーザアニール装置で半導体基板に入射するレーザパルスのパルス波形及び入射タイミングを示すグラフであり、図３Ｂは、半導体基板の表面におけるレーザパルスの入射領域の平面図である。FIG. 3A is a graph showing a pulse waveform and incident timing of a laser pulse incident on a semiconductor substrate by the laser annealing apparatus according to the embodiment, and FIG. 3B is a plan view of an incident region of the laser pulse on the surface of the semiconductor substrate. 図４Ａは、第１のシミュレーション対象であるレーザパルスのパルス波形及び入射タイミングを示すグラフであり、図４Ｂは、半導体基板の溶融深さの時間変動を示すグラフであり、図４Ｃは、半導体基板の各深さの位置の温度の時間変化を示すグラフである。FIG. 4A is a graph showing the pulse waveform and incident timing of the laser pulse that is the first simulation target, FIG. 4B is a graph showing the time variation of the melting depth of the semiconductor substrate, and FIG. 4C is the semiconductor substrate. It is a graph which shows the time change of the temperature of the position of each depth. 図５Ａは、第２のシミュレーション対象であるレーザパルスのパルス波形及び入射タイミングを示すグラフであり、図５Ｂは、半導体基板の溶融深さの時間変動を示すグラフであり、図５Ｃは、半導体基板の各深さの位置の温度の時間変化を示すグラフである。FIG. 5A is a graph showing a pulse waveform and an incident timing of a laser pulse to be a second simulation target, FIG. 5B is a graph showing a time variation of the melting depth of the semiconductor substrate, and FIG. 5C is a semiconductor substrate. It is a graph which shows the time change of the temperature of the position of each depth. 図６Ａは、第３のシミュレーション対象であるレーザパルスのパルス波形及び入射タイミングを示すグラフであり、図６Ｂは、半導体基板の溶融深さの時間変動を示すグラフであり、図６Ｃは、半導体基板の各深さの位置の温度の時間変化を示すグラフである。FIG. 6A is a graph showing a pulse waveform and incident timing of a laser pulse to be a third simulation target, FIG. 6B is a graph showing time variation of the melting depth of the semiconductor substrate, and FIG. 6C is a semiconductor substrate. It is a graph which shows the time change of the temperature of the position of each depth. 図７Ａは、第４のシミュレーション対象であるレーザパルスのパルス波形及び入射タイミングを示すグラフであり、図７Ｂは、半導体基板の溶融深さの時間変動を示すグラフであり、図７Ｃは、半導体基板の各深さの位置の温度の時間変化を示すグラフである。図７は、FIG. 7A is a graph showing a pulse waveform and an incident timing of a laser pulse to be a fourth simulation target, FIG. 7B is a graph showing a temporal variation of the melting depth of the semiconductor substrate, and FIG. It is a graph which shows the time change of the temperature of the position of each depth. FIG. 図８Ａは、Ｎｄ：ＹＬＦの２倍高調波でレーザアニールを行ったときの半導体基板の表面粗さの測定結果を示すグラフであり、図８Ｂは、波長８０８ｎｍの半導体レーザでレーザアニールを行ったときの半導体基板の表面粗さの測定結果を示すグラフである。FIG. 8A is a graph showing the measurement results of the surface roughness of the semiconductor substrate when laser annealing is performed with the second harmonic of Nd: YLF, and FIG. 8B is laser annealing with a semiconductor laser having a wavelength of 808 nm. It is a graph which shows the measurement result of the surface roughness of a semiconductor substrate at the time. 図９Ａ及び図９Ｂは、それぞれパワー密度３９０ｋＷ／ｃｍ^２及び３３０ｋＷ／ｃｍ^２の条件で半導体基板をアニールするときの基板の温度変化のシミュレーション結果を示すグラフである。9A and 9B are graphs showing the simulation result of the temperature change of the substrate at the time of annealing the semiconductor substrate under the conditions of the power density of 390kW / cm ² and 330kW / cm ^2, respectively.

実施例について説明する前に、本願発明者の行った評価実験の結果について説明する。単結晶シリコンからなる基板の表層部に、ボロンをイオン注入することにより、厚さ０．２μｍ〜０．２５μｍのボロン注入層を形成した。ボロン注入層は、アモルファス化している。表層部がアモルファス化した基板に、パルスレーザビームを入射させることにより、表層部の再結晶化及びボロンの活性化を行った。 Before describing the examples, the results of an evaluation experiment conducted by the present inventor will be described. Boron implantation layers having a thickness of 0.2 μm to 0.25 μm were formed by ion implantation of boron into the surface layer portion of the substrate made of single crystal silicon. The boron implantation layer is amorphous. The surface layer portion was recrystallized and boron was activated by making a pulse laser beam incident on the substrate whose surface layer portion was amorphized.

パルスレーザビームの照射条件の異なる２つの試料１及び試料２を作製した。試料１のパルスレーザビームの入射条件は下記の通りである。
・レーザの種類Ｎｄ：ＹＬＦレーザの２倍高調波
・入射パルス数ダブルパルス
・１ショット目のパルスに対する２ショット目のパルスの遅延時間３００〜７００ｎｓ・パルス幅１００〜２００ｎｓ Two samples 1 and 2 having different pulse laser beam irradiation conditions were produced. The incident conditions of the pulse laser beam of the sample 1 are as follows.
・ Laser type Nd: YLF second harmonics ・ Number of incident pulses Double pulse ・ Second shot pulse delay time from first shot pulse 300 to 700 ns ・ Pulse width 100 to 200 ns

試料２のパルスレーザビームの入射条件は下記の通りである。
・レーザの種類波長８０８ｎｍの準連続発振（ＱＣＷ）半導体レーザ
・入射パルス数シングルパルス
・パルス幅１０〜２０μｓ The incident conditions of the pulse laser beam of the sample 2 are as follows.
・ Laser type Quasi-continuous oscillation (QCW) semiconductor laser with a wavelength of 808 nm ・ Number of incident pulses Single pulse ・ Pulse width 10 to 20 μs

試料１のレーザ照射条件と試料２のレーザ照射条件との最も大きな相違点は、パルス幅の違いである。具体的には、試料２に照射するパルスレーザビームのパルス幅は、試料１に照射するパルスレーザビームのパルス幅の約１００倍である。両者のパルスエネルギが同程度であるとすると、試料１に照射するパルスレーザビームのピークパワー密度が、試料２に照射するパルスレーザビームのピークパワー密度の約１００倍であることを意味する。 The biggest difference between the laser irradiation condition of sample 1 and the laser irradiation condition of sample 2 is the difference in pulse width. Specifically, the pulse width of the pulse laser beam applied to the sample 2 is about 100 times the pulse width of the pulse laser beam applied to the sample 1. If the pulse energies of both are approximately the same, it means that the peak power density of the pulse laser beam applied to the sample 1 is about 100 times the peak power density of the pulse laser beam applied to the sample 2.

一般に、パルス幅が短く、ピークパワー密度の大きなパルスレーザビームは、基板の極浅い表層部のみを加熱する用途に適している。これに対し、パルス幅が長く、ピークパワー密度の小さいパルスレーザビームを用いると、基板に導入された熱が深い領域まで伝導しやすくなるため、深い領域を加熱する用途に適している。 In general, a pulse laser beam having a short pulse width and a large peak power density is suitable for an application for heating only a very shallow surface layer portion of a substrate. On the other hand, when a pulse laser beam having a long pulse width and a low peak power density is used, heat introduced into the substrate is easily conducted to a deep region, which is suitable for heating a deep region.

図８Ａ及び図８Ｂに、それぞれ試料１及び試料２のレーザアニール後の表面粗さを示す。横軸は、基板に入射したパルスレーザビームのパルスエネルギ密度を単位「Ｊ／ｃｍ^２
」で表し、縦軸は表面の二乗平均平方根粗さ（Ｒｑ）を単位「ｎｍ」で表す。 8A and 8B show the surface roughness after laser annealing of Sample 1 and Sample 2, respectively. The horizontal axis represents the pulse energy density of the pulse laser beam incident on the substrate in the unit of “J / cm ^2”.
The vertical axis represents the root mean square roughness (Rq) of the surface in the unit of “nm”.

図８Ａにおいてパルスエネルギ密度が１．５Ｊ／ｃｍ^２以下の領域、及び図８Ｂにおいてパルスエネルギ密度が４．５Ｊ／ｃｍ^２以下の領域では、基板の表面の溶融及び再結晶化が生じていない。図８Ａにおいてパルスエネルギ密度が２Ｊ／ｃｍ２、図８Ｂにおいてパルスエネルギ密度が４．６Ｊ／ｃｍ^２のとき、表面粗さが急激に大きくなっている。これは、基板表面のアモルファス層が一旦溶融し、再結晶化したためである。アモルファス層が溶融するパルスエネルギ密度の下限値を、「溶融閾値」ということとする。 Pulse energy density 1.5 J / cm ² or less in area, and the pulse energy density of 4.5 J / cm ² or less in area in FIG. 8B in Figure 8A, the melting and recrystallization of the surface of the substrate does not occur. Pulse energy density 2J / cm @ 2 in FIG. 8A, when the pulse energy density of 4.6J / cm ² in FIG. 8B, the surface roughness becomes abruptly increases. This is because the amorphous layer on the substrate surface was once melted and recrystallized. The lower limit value of the pulse energy density at which the amorphous layer melts is referred to as a “melting threshold”.

図８Ａに示すように、パルスエネルギ密度を溶融閾値より大きくすると、表面粗さが小さくなっている。パルスエネルギ密度が溶融閾値のときには、面内において、十分溶融している領域と、溶融が不十分な領域とが混在すると考えられる。このため、再結晶化後における表面粗さが大きくなっている。パルスエネルギ密度が溶融閾値より大きくなり、基板表面がほぼ均一に溶融すると、再結晶化後における表面粗さが小さくなる。 As shown in FIG. 8A, when the pulse energy density is made larger than the melting threshold, the surface roughness is reduced. When the pulse energy density is the melting threshold, it is considered that a sufficiently melted area and an insufficiently melted area are mixed in the plane. For this reason, the surface roughness after recrystallization is increased. When the pulse energy density is greater than the melting threshold and the substrate surface is melted substantially uniformly, the surface roughness after recrystallization is reduced.

図８Ｂに示した試料２においては、パルスエネルギ密度が溶融閾値を超えても、試料１の場合に比べて、表面粗さの低下幅が小さい。表面粗さの低下幅が小さいのは、下記の理由によると考えられる。波長８０８ｎｍの光の吸収率は、液体と固体とで大きく異なる。先に溶融して液体になった部分の光の吸収率が、固体の部分の光の吸収率より大きい。このため、液体になった部分の温度が局所的に上昇してしまう。このような現象が生じることにより、基板面内に関して溶融が均一に生じず、表面粗さの低下幅が小さくなると考えられる。 In the sample 2 shown in FIG. 8B, even when the pulse energy density exceeds the melting threshold, the decrease in the surface roughness is small compared to the case of the sample 1. The reason why the reduction in surface roughness is small is considered to be due to the following reasons. The absorptance of light having a wavelength of 808 nm differs greatly between liquid and solid. The light absorptance of the portion that has been melted first to become liquid is greater than the light absorptance of the solid portion. For this reason, the temperature of the part which became the liquid will rise locally. When such a phenomenon occurs, it is considered that melting does not occur uniformly in the substrate surface, and the reduction width of the surface roughness is reduced.

絶縁ゲートバイポーラトランジスタ（ＩＧＢＴ）の基板背面に注入された不純物（ドーパント）を活性化させるためには、深さ１〜５μｍ程度までの領域を１２００Ｋ以上に加熱することが望まれる。試料１のアニールに用いた固体レーザにより、このように深い領域を十分加熱することは困難である。深い領域の加熱には、試料２のアニールに用いたパルス幅の長いＱＣＷ半導体レーザを用いることが有効である。ところが、半導体レーザを用いると、図８Ｂに示したように、基板の表面粗さが大きくなりやすい。 In order to activate the impurity (dopant) implanted into the back surface of the substrate of the insulated gate bipolar transistor (IGBT), it is desired to heat the region up to about 1 to 5 μm in depth to 1200 K or more. It is difficult to sufficiently heat such a deep region by the solid-state laser used for annealing the sample 1. For heating a deep region, it is effective to use a QCW semiconductor laser having a long pulse width used for annealing the sample 2. However, when a semiconductor laser is used, the surface roughness of the substrate tends to increase as shown in FIG. 8B.

図９Ａ及び図９Ｂに、それぞれ基板表面におけるパワー密度が３９０ｋＷ／ｃｍ^２及び３３０ｋＷ／ｃｍ^２になる条件で、半導体レーザを用いてアニールを行うときの、基板温度の時間変動のシミュレーション結果を示す。横軸は経過時間を単位「μｓ」で表し、縦軸は温度を単位「Ｋ」で表す。図中の実線に付した数値は、基板表面からの深さを表している。パルスレーザビームのパルス幅は１５μｓとした。 Figure 9A and 9B, in the condition where the power density at the substrate surface, respectively is 390kW / cm ² and 330kW / cm ^2, when performing annealing using a semiconductor laser, showing a simulation result of the time variation of the substrate temperature. The horizontal axis represents elapsed time in the unit “μs”, and the vertical axis represents temperature in the unit “K”. The numerical value attached to the solid line in the figure represents the depth from the substrate surface. The pulse width of the pulse laser beam was 15 μs.

図９Ａに示した例では、レーザパルスの入射開始時点から１５μｓ経過した時点で、深さ５μｍの位置の温度が１２００Ｋ以上となるように、レーザパルスのパワー密度が決定されている。このとき、深さ３μｍよりも浅い領域の温度が、アモルファスシリコンの融点（１３００Ｋ〜１４３０Ｋ）を超えている。このため、基板の表面が溶融してしまう。表面が一旦溶融すると、図８Ｂに示したように、再結晶化後の表面粗さが大きくなってしまう。 In the example shown in FIG. 9A, the power density of the laser pulse is determined such that the temperature at the position of 5 μm depth is 1200 K or higher when 15 μs has elapsed from the start of laser pulse incidence. At this time, the temperature in the region shallower than the depth of 3 μm exceeds the melting point (1300K to 1430K) of amorphous silicon. For this reason, the surface of the substrate is melted. Once the surface melts, the surface roughness after recrystallization increases as shown in FIG. 8B.

図９Ｂに示した例では、レーザパルスの入射開始時点から１５μｓ経過した時点で、基板表面の温度がアモルファスシリコンの融点を超えないように、レーザパルスのパワー密度が決定されている。この条件では、深さ３μｍよりも深い領域の温度が１２００Ｋに達しない。このため、深さ３μｍより深い領域の不純物を十分活性化させることができない。 In the example shown in FIG. 9B, the power density of the laser pulse is determined so that the temperature of the substrate surface does not exceed the melting point of the amorphous silicon when 15 μs has elapsed from the start of laser pulse incidence. Under this condition, the temperature in the region deeper than 3 μm does not reach 1200K. For this reason, impurities in a region deeper than 3 μm cannot be sufficiently activated.

以下に説明する実施例では、基板の表面粗さの増大を抑制し、かつ深さ５μｍ程度の深
い領域の不純物を十分活性化させることが可能になる。 In the embodiments described below, it is possible to suppress an increase in the surface roughness of the substrate and sufficiently activate impurities in a deep region having a depth of about 5 μm.

図１に、実施例によるレーザアニール装置の概略図を示す。半導体レーザ発振器（第１のレーザ発振器）２１が、例えば波長８０８ｎｍのＱＣＷレーザビームを射出する。なお、波長９５０ｎｍ以下のパルスレーザビームを射出する半導体レーザ発振器を用いてもよい。固体レーザ発振器（第２のレーザ発振器）３１が、緑色の波長域のパルスレーザビームを射出する。固体レーザ発振器３１には、例えば第２高調波を射出するＮｄ：ＹＡＧレーザ、Ｎｄ：ＹＬＦレーザ、Ｎｄ：ＹＶＯ_４レーザ等が用いられる。 FIG. 1 shows a schematic diagram of a laser annealing apparatus according to an embodiment. A semiconductor laser oscillator (first laser oscillator) 21 emits a QCW laser beam having a wavelength of 808 nm, for example. Note that a semiconductor laser oscillator that emits a pulse laser beam having a wavelength of 950 nm or less may be used. A solid-state laser oscillator (second laser oscillator) 31 emits a pulsed laser beam in the green wavelength region. For the solid-state laser oscillator 31, for example, an Nd: YAG laser, an Nd: YLF laser, an Nd: YVO ₄ laser, or the like that emits a second harmonic is used.

半導体レーザ発振器２１から射出したパルスレーザビーム及び固体レーザ発振器３１から射出したパルスレーザビームが、伝搬光学系２７を経由して、アニールの対象の半導体基板５０に入射する。半導体レーザ発振器２１から射出したパルスレーザビームと固体レーザ発振器３１から射出したパルスレーザビームとは、半導体基板５０の表面の同一の領域に入射する。 The pulse laser beam emitted from the semiconductor laser oscillator 21 and the pulse laser beam emitted from the solid-state laser oscillator 31 are incident on the semiconductor substrate 50 to be annealed via the propagation optical system 27. The pulse laser beam emitted from the semiconductor laser oscillator 21 and the pulse laser beam emitted from the solid-state laser oscillator 31 are incident on the same region on the surface of the semiconductor substrate 50.

次に、伝搬光学系２７の構成及び作用について説明する。半導体レーザ発振器２１から射出したパルスレーザビームが、アッテネータ２２、ビームエキスパンダ２３、ホモジナイザ２４、ダイクロイックミラー２５、及び集光レンズ２６を経由して、半導体基板５０に入射する。 Next, the configuration and operation of the propagation optical system 27 will be described. The pulse laser beam emitted from the semiconductor laser oscillator 21 is incident on the semiconductor substrate 50 via the attenuator 22, the beam expander 23, the homogenizer 24, the dichroic mirror 25, and the condenser lens 26.

固体レーザ発振器３１から射出したパルスレーザビームが、アッテネータ３２、ビームエキスパンダ３３、ホモジナイザ３４、ベンディングミラー３５、ダイクロイックミラー２５、及び集光レンズ２６を経由して、半導体基板５０に入射する。 The pulse laser beam emitted from the solid-state laser oscillator 31 is incident on the semiconductor substrate 50 via the attenuator 32, the beam expander 33, the homogenizer 34, the bending mirror 35, the dichroic mirror 25, and the condenser lens 26.

ビームエキスパンダ２３、３３は、入射したパルスレーザビームをコリメートするとともに、ビーム径を拡大する。ホモジナイザ２４、３４及び集光レンズ２６は、半導体基板５０の表面におけるビーム断面を長尺形状に整形するとともに、ビーム断面内の光強度分布を均一化する。半導体レーザ発振器２１から射出したパルスレーザビームと、固体レーザ発振器３１から射出したパルスレーザビームとは、半導体基板５０の表面において、ほぼ同一の長尺領域に入射する。 The beam expanders 23 and 33 collimate the incident pulse laser beam and expand the beam diameter. The homogenizers 24 and 34 and the condenser lens 26 shape the beam cross section on the surface of the semiconductor substrate 50 into a long shape, and uniformize the light intensity distribution in the beam cross section. The pulse laser beam emitted from the semiconductor laser oscillator 21 and the pulse laser beam emitted from the solid-state laser oscillator 31 are incident on substantially the same long region on the surface of the semiconductor substrate 50.

半導体基板５０は、ステージ４１に保持されている。半導体基板５０の表面に平行な面をＸＹ面とし、半導体基板５０の表面の法線方向をＺ方向とするＸＹＺ直交座標系を定義する。制御装置２０が、半導体レーザ発振器２１、固体レーザ発振器３１、及びステージ４１を制御する。ステージ４１は、制御装置２０からの制御を受けて、半導体基板５０をＸ方向及びＹ方向に移動させる。 The semiconductor substrate 50 is held on the stage 41. An XYZ orthogonal coordinate system is defined in which a plane parallel to the surface of the semiconductor substrate 50 is defined as an XY plane, and a normal direction of the surface of the semiconductor substrate 50 is defined as a Z direction. The control device 20 controls the semiconductor laser oscillator 21, the solid state laser oscillator 31, and the stage 41. The stage 41 receives the control from the control device 20 and moves the semiconductor substrate 50 in the X direction and the Y direction.

図２Ａに、実施例による方法で製造される半導体装置の例として、絶縁ゲートバイポーラトランジスタ（ＩＧＢＴ）の断面図を示す。ＩＧＢＴは、ｎ型のシリコンからなる半導体基板５０の一方の面（以下、「第１の面」という。）５０Ｔにエミッタとゲートとを形成し、もう一方の面（以下、「第２の面」という。）５０Ｂにコレクタを形成することで作製される。エミッタとゲートを形成する面の構造は、一般的なＭＯＳＦＥＴの作製工程と同様の工程で作製される。たとえば、図２Ａに示すように、半導体基板５０の第１の面５０Ｔの表層部に、ｐ型のベース領域５１、ｎ型のエミッタ領域５２、ゲート電極５３、ゲート絶縁膜５４、エミッタ電極５５が配置される。ゲート−エミッタ間の電圧で、電流のオンオフ制御を行うことができる。 FIG. 2A shows a cross-sectional view of an insulated gate bipolar transistor (IGBT) as an example of a semiconductor device manufactured by the method according to the embodiment. The IGBT has an emitter and a gate formed on one surface (hereinafter referred to as “first surface”) 50T of a semiconductor substrate 50 made of n-type silicon, and the other surface (hereinafter referred to as “second surface”). It is manufactured by forming a collector on 50B. The structure of the surface on which the emitter and the gate are formed is manufactured in the same process as a general MOSFET manufacturing process. For example, as shown in FIG. 2A, a p-type base region 51, an n-type emitter region 52, a gate electrode 53, a gate insulating film 54, and an emitter electrode 55 are formed on the surface layer portion of the first surface 50T of the semiconductor substrate 50. Be placed. Current on / off control can be performed by the voltage between the gate and the emitter.

半導体基板５０の第２の面５０Ｂの表層部に、ｐ型のコレクタ層５７及び低濃度のｎ型のバッファ層５６が形成されている。バッファ層５６は、コレクタ層５７よりも深い領域に配置される。コレクタ層５７及びバッファ層５６は、それぞれ不純物として、例えばボ
ロン及びリンをイオン注入し、活性化アニールを行うことにより形成される。この活性化アニールに、図１に示したレーザアニール装置が適用される。コレクタ電極５８が、活性化アニールの後に、コレクタ層５７の表面に形成される。 A p-type collector layer 57 and a low-concentration n-type buffer layer 56 are formed on the surface layer portion of the second surface 50B of the semiconductor substrate 50. The buffer layer 56 is disposed in a region deeper than the collector layer 57. The collector layer 57 and the buffer layer 56 are formed by implanting boron and phosphorus, for example, as impurities, and performing activation annealing. The laser annealing apparatus shown in FIG. 1 is applied to this activation annealing. A collector electrode 58 is formed on the surface of the collector layer 57 after the activation annealing.

第２の面からコレクタ層５７とバッファ層５６との界面までの深さは、例えば約０．３μｍである。第２の面からバッファ層５６の最も深い位置までの深さは、例えば１μｍ〜５μｍの範囲内である。 The depth from the second surface to the interface between the collector layer 57 and the buffer layer 56 is, for example, about 0.3 μm. The depth from the second surface to the deepest position of the buffer layer 56 is, for example, in the range of 1 μm to 5 μm.

図２Ｂに、レーザアニールを行う段階の半導体基板５０の断面図を示す。半導体基板５０の第２の面５０Ｂの表層部５７ａに、ボロンがイオン注入されている。表層部５７ａより深い領域５６ａに、リンがイオン注入されている。表層部５７ａ内のボロン、及び深い領域５６ａ内のリンは、活性化していない。表層部５７ａのボロン濃度は、深い領域５６ａのリン濃度より高い。本明細書において、表層部５７ａを「高濃度層」といい、深い領域５６ａを「低濃度層」という。ボロンのドーズ量が多いため、高濃度層５７ａはアモルファス状態になっている。高濃度層５７ａと低濃度層５６ａとの界面より深い領域は、単結晶状態のままである。半導体基板５０の第１の面５０Ｔには、図２Ａに示した素子構造が形成されている。 FIG. 2B shows a cross-sectional view of the semiconductor substrate 50 at a stage where laser annealing is performed. Boron ions are implanted into the surface layer portion 57a of the second surface 50B of the semiconductor substrate 50. Phosphorus ions are implanted into a region 56a deeper than the surface layer portion 57a. Boron in the surface layer portion 57a and phosphorus in the deep region 56a are not activated. The boron concentration in the surface layer portion 57a is higher than the phosphorus concentration in the deep region 56a. In this specification, the surface layer portion 57a is referred to as a “high concentration layer”, and the deep region 56a is referred to as a “low concentration layer”. Since the dose of boron is large, the high concentration layer 57a is in an amorphous state. A region deeper than the interface between the high concentration layer 57a and the low concentration layer 56a remains in a single crystal state. On the first surface 50T of the semiconductor substrate 50, the element structure shown in FIG. 2A is formed.

図３Ａに、半導体基板５０（図２Ｂ）に入射するレーザパルス波形の概略を示す。図３Ａでは、パルス波形を長方形で表しているが、実際のパルス波形は、パルスの立ち上がり、減衰、及び立ち下がり等の部分を含む。図３Ａに示されたパルス波形の射出タイミングは、制御措置２０（図１）が半導体レーザ発振器２１及び固体レーザ発振器３１を制御することにより決定される。 FIG. 3A schematically shows a laser pulse waveform incident on the semiconductor substrate 50 (FIG. 2B). In FIG. 3A, the pulse waveform is represented by a rectangle, but the actual pulse waveform includes portions such as a rising edge, an attenuation, and a falling edge of the pulse. The emission timing of the pulse waveform shown in FIG. 3A is determined by the control measure 20 (FIG. 1) controlling the semiconductor laser oscillator 21 and the solid-state laser oscillator 31.

時刻ｔ１に、半導体レーザ発振器２１から射出した第１のレーザパルスＬＰ１の、半導体基板５０への入射が開始する。時刻ｔ１の後、第１のレーザパルスＬＰ１の入射が継続している期間中の時刻ｔ２に、固体レーザ発振器３１から射出した第２のレーザパルスＬＰ２が半導体基板５０に入射する。第１のレーザパルスＬＰ１と第２のレーザパルスＬＰ２とが入射する領域は、ほぼ重なる。第２のレーザパルスＬＰ２のピークパワーは、第１のレーザパルスＬＰ１のピークパワーより高く、第２のレーザパルスＬＰ２のパルス幅ＰＷ２は、第１のレーザパルスＬＰ１のパルス幅ＰＷ１より短い。時刻ｔ３で、第２のレーザパルスＬＰ２の入射が終了する。その後、時刻ｔ４で、第１のレーザパルスＬＰ１の入射が終了する。 At time t1, incidence of the first laser pulse LP1 emitted from the semiconductor laser oscillator 21 on the semiconductor substrate 50 starts. After time t1, the second laser pulse LP2 emitted from the solid-state laser oscillator 31 is incident on the semiconductor substrate 50 at time t2 during the period in which the first laser pulse LP1 continues to be incident. The regions where the first laser pulse LP1 and the second laser pulse LP2 are incident substantially overlap. The peak power of the second laser pulse LP2 is higher than the peak power of the first laser pulse LP1, and the pulse width PW2 of the second laser pulse LP2 is shorter than the pulse width PW1 of the first laser pulse LP1. At time t3, the incidence of the second laser pulse LP2 ends. Thereafter, at time t4, the incidence of the first laser pulse LP1 ends.

第１のレーザパルスＬＰ１のパルス幅ＰＷ１は、例えば１０μｓ以上である。第２のレーザパルスＬＰ２のパルス幅ＰＷ２は、例えば１μｓ以下である。一例として、パルス幅ＰＷ１が１０μｓ〜２０μｓの範囲内であり、パルス幅ＰＷ２が１００ｎｓ〜２００ｎｓの範囲内である。 The pulse width PW1 of the first laser pulse LP1 is, for example, 10 μs or more. The pulse width PW2 of the second laser pulse LP2 is, for example, 1 μs or less. As an example, the pulse width PW1 is in the range of 10 μs to 20 μs, and the pulse width PW2 is in the range of 100 ns to 200 ns.

図３Ｂに、半導体基板５０（図２Ｂ）の第２の面５０Ｂにおけるレーザパルスの入射領域の平面図を示す。第１のレーザパルスＬＰ１（図３Ａ）及び第２のレーザパルスＬＰ２（図３Ａ）は、半導体基板５０の第２の面５０Ｂ（図２Ｂ）において、Ｘ方向に長い同一の領域４０に入射する。例えば、ビーム入射領域４０の好適な長さＬ及び幅Ｗｔ法は、それぞれ２ｍｍ〜４ｍｍ及び２００μｍ〜４００μｍである。 FIG. 3B shows a plan view of a laser pulse incident region on the second surface 50B of the semiconductor substrate 50 (FIG. 2B). The first laser pulse LP1 (FIG. 3A) and the second laser pulse LP2 (FIG. 3A) are incident on the same region 40 that is long in the X direction on the second surface 50B (FIG. 2B) of the semiconductor substrate 50. For example, the preferable length L and width Wt methods of the beam incident region 40 are 2 mm to 4 mm and 200 μm to 400 μm, respectively.

アニール中は、半導体基板５０（図２Ｂ）をＸ方向に移動させながら、第１のレーザパルスＬＰ１及び第２のレーザパルスＬＰ２（図３Ａ）を、一定の繰り返し周波数で半導体基板５０に入射させる。第１のレーザパルスＬＰ１及び第２のレーザパルスＬＰ２の繰り返し周波数の１周期の間に半導体基板５０が移動する距離をＷｏで表す。時間軸上で隣り合う２つの第１のレーザパルスＬＰ１のビーム入射領域４０は、相互に部分的に重なる。
両者の重複率Ｗｏ／Ｗｔは、例えば５０％である。 During the annealing, the first laser pulse LP1 and the second laser pulse LP2 (FIG. 3A) are incident on the semiconductor substrate 50 at a constant repetition frequency while moving the semiconductor substrate 50 (FIG. 2B) in the X direction. The distance that the semiconductor substrate 50 moves during one cycle of the repetition frequency of the first laser pulse LP1 and the second laser pulse LP2 is represented by Wo. The beam incident regions 40 of two first laser pulses LP1 adjacent on the time axis partially overlap each other.
The overlap ratio Wo / Wt of both is, for example, 50%.

図３Ａに示した時刻ｔ１で第１のレーザパルスＬＰ１の入射が開始すると、半導体基板５０の第２の面５０Ｂ（図２Ｂ）の表層部の温度が上昇し始める。時刻ｔ２の時点で、半導体基板５０の第２の面５０Ｂの温度は、アモルファスシリコンの融点（１３００Ｋ〜１４３０Ｋ）まで達していない。時刻ｔ２で第２のレーザパルスＬＰ２を入射させると、半導体基板５０の第２の面５０Ｂの表層部の温度がアモルファスシリコンの融点まで達し、表層部が溶融する。溶融した部分は、高濃度層５７ａ（図２Ｂ）の底面まで達する。 When the incidence of the first laser pulse LP1 starts at time t1 shown in FIG. 3A, the temperature of the surface layer portion of the second surface 50B (FIG. 2B) of the semiconductor substrate 50 starts to rise. At the time t2, the temperature of the second surface 50B of the semiconductor substrate 50 has not reached the melting point (1300K-1430K) of amorphous silicon. When the second laser pulse LP2 is incident at time t2, the temperature of the surface layer portion of the second surface 50B of the semiconductor substrate 50 reaches the melting point of amorphous silicon, and the surface layer portion is melted. The melted portion reaches the bottom surface of the high concentration layer 57a (FIG. 2B).

第２のレーザパルスＬＰ２の入射が終了すると、半導体基板５０の表層部の温度が低下し、固化する。このとき、単結晶の低濃度層５６ａ（図２Ｂ）から結晶がエピタキシャル成長することにより、高濃度層５７ａが単結晶になる。同時に、高濃度層５７ａに注入されている不純物が活性化する。図８Ａに示した例と同様に、ピークパワーが高く、かつパルス幅が短い第２のレーザパルスＬＰ２（図３Ａ）で溶融及び固化が生じるため、固化した後の半導体基板５０の表面粗さの増大を抑制することができる。 When the incidence of the second laser pulse LP2 is completed, the temperature of the surface layer portion of the semiconductor substrate 50 is lowered and solidified. At this time, the crystal is epitaxially grown from the single crystal low concentration layer 56a (FIG. 2B), so that the high concentration layer 57a becomes a single crystal. At the same time, the impurities implanted into the high concentration layer 57a are activated. Similarly to the example shown in FIG. 8A, melting and solidification occur in the second laser pulse LP2 (FIG. 3A) having a high peak power and a short pulse width, so that the surface roughness of the semiconductor substrate 50 after solidification is increased. The increase can be suppressed.

時刻ｔ３以降も、第１のレーザパルスＬＰ１（図３Ａ）の入射が継続しているため、半導体基板５０の第２の面５０Ｂから深い低濃度層５６ａまで加熱され、温度が上昇する。これにより、低濃度層５６ａ（図２Ｂ）に注入されている不純物が活性化する。時刻ｔ４で第１のレーザパルスＬＰ１の入射が終了する時点で、半導体基板５０の第２の面５０Ｂの温度は、単結晶シリコンの融点まで到達しない。このため、再結晶化した半導体基板５０の第２の面５０Ｂの表層部は再溶融しない。ピークパワーが低く、かつパルス幅が長い第１のレーザパルスＬＰ１（図３Ａ）の入射によっては、半導体基板５０の表層部が溶融しない。このため、図８Ｂに示した例のような半導体基板５０の表面粗さの増大は生じない。 Since the incidence of the first laser pulse LP1 (FIG. 3A) continues after time t3, the second substrate 50B of the semiconductor substrate 50 is heated to the deep low concentration layer 56a, and the temperature rises. Thereby, the impurity implanted in the low concentration layer 56a (FIG. 2B) is activated. When the incidence of the first laser pulse LP1 ends at time t4, the temperature of the second surface 50B of the semiconductor substrate 50 does not reach the melting point of single crystal silicon. For this reason, the surface layer portion of the second surface 50B of the recrystallized semiconductor substrate 50 is not remelted. The surface layer portion of the semiconductor substrate 50 is not melted by the incidence of the first laser pulse LP1 (FIG. 3A) having a low peak power and a long pulse width. For this reason, the increase in the surface roughness of the semiconductor substrate 50 as in the example shown in FIG. 8B does not occur.

上述の効果を得るために、第１のレーザパルスＬＰ１のパルス幅ＰＷ１（平坦部の長さ）を５μｓ以上にすることが好ましい。第２のレーザパルスＬＰ２のパルス幅ＰＷ２は１μｓ以下にすることが好ましい。また、第１のレーザパルスＬＰ１のパルス波形が図３Ａと異なりレーザ光強度の出力が一定とならない場合は、パルス幅ＰＷ１を半値全幅（ＦＷＨＭ）で１０μｓ以上とすることが好ましい。ただし、スパイク的にレーザ光強度をごく一瞬だけ強くする場合は、ピーク強度の半値全幅をパルス幅とすることは適用ではない。このような場合には、平均強度の半値全幅をパルス幅と考えればよい。 In order to obtain the above-described effect, it is preferable to set the pulse width PW1 (length of the flat portion) of the first laser pulse LP1 to 5 μs or more. The pulse width PW2 of the second laser pulse LP2 is preferably 1 μs or less. In addition, when the pulse waveform of the first laser pulse LP1 is different from that in FIG. 3A and the output of the laser beam intensity is not constant, the pulse width PW1 is preferably set to 10 μs or more in the full width at half maximum (FWHM). However, in the case where the laser beam intensity is increased only for a moment in a spike manner, it is not applicable to set the full width at half maximum of the peak intensity as the pulse width. In such a case, the full width at half maximum of the average intensity may be considered as the pulse width.

また、半導体基板５０の深い領域まで温度を上昇させるために、半導体基板５０の表層部が溶融しないという条件の下で、第１のレーザパルスＬＰ１のパルスエネルギ密度を大きくすることが好ましい。実施例による方法では、図３Ａに示した時刻ｔ３で半導体基板５０の表層部が結晶化しているため、表層部がアモルファス状態の場合に比べて溶融が生じにくい。半導体基板に第１のレーザパルスＬＰ１のみを入射させるとアモルファス層が溶融する条件であっても、表層部が結晶化している場合には、溶融が生じない。このため、第１のレーザパルスＬＰ１のパルスエネルギ密度を大きくし、半導体基板５０の深い領域まで加熱することが可能である。 In order to raise the temperature to a deep region of the semiconductor substrate 50, it is preferable to increase the pulse energy density of the first laser pulse LP1 under the condition that the surface layer portion of the semiconductor substrate 50 does not melt. In the method according to the embodiment, since the surface layer portion of the semiconductor substrate 50 is crystallized at time t3 shown in FIG. 3A, melting is less likely to occur than in the case where the surface layer portion is in an amorphous state. Even when only the first laser pulse LP1 is incident on the semiconductor substrate, melting does not occur when the surface layer portion is crystallized even under the condition that the amorphous layer melts. For this reason, it is possible to increase the pulse energy density of the first laser pulse LP 1 and heat the semiconductor substrate 50 to a deep region.

次に、図４Ａ〜図７Ｃを参照して、レーザ照射条件を異ならせてシミュレーションを行った結果について説明する。図４Ａ、図５Ａ、図６Ａ、図７Ａは、第１のレーザパルスＬＰ１及び第２のレーザパルスＬＰ２の入射タイミング及びパルス波形を示す。図４Ｂ、図５Ｂ、図６Ｂ、図７Ｂは、それぞれ図４Ａ、図５Ａ、図６Ａ、図７Ａに示した条件でアニールを行ったときの基板の溶融深さの時間変動を示す。評価対象基板は、単結晶シリコン基板とした。図４Ｃ、図５Ｃ、図６Ｃ、図７Ｃは、それぞれ図４Ａ、図５Ａ、図６Ａ、図７Ａに示した条件でアニールを行ったときの基板の温度変化を示す。基板温度として、深
さ０μｍ、１μｍ、２μｍ、３μｍ、４μｍ、５μｍ、及び１００μｍの位置の温度を示している。 Next, with reference to FIG. 4A to FIG. 7C, a description will be given of the results of simulations with different laser irradiation conditions. 4A, FIG. 5A, FIG. 6A, and FIG. 7A show incident timings and pulse waveforms of the first laser pulse LP1 and the second laser pulse LP2. 4B, FIG. 5B, FIG. 6B, and FIG. 7B show temporal variations in the melting depth of the substrate when annealing is performed under the conditions shown in FIG. 4A, FIG. 5A, FIG. 6A, and FIG. The substrate to be evaluated was a single crystal silicon substrate. 4C, FIG. 5C, FIG. 6C, and FIG. 7C show the temperature change of the substrate when annealing is performed under the conditions shown in FIG. 4A, FIG. 5A, FIG. 6A, and FIG. As the substrate temperature, temperatures at depths of 0 μm, 1 μm, 2 μm, 3 μm, 4 μm, 5 μm, and 100 μm are shown.

いずれのレーザ照射条件においても、第１のレーザパルスＬＰ１のパルス幅ＰＷ１及び第２のレーザパルスのパルス幅ＰＷ２（図３Ａ）は、それぞれ１５μｓ及び１５０ｎｓとした。第２のレーザパルスのパルスエネルギ密度は、シリコン基板の溶融部分の深さが約０．３μｍになる大きさとした。この深さ０．３μｍという値は、図２Ｂに示した高濃度層５７ａの底面まで溶融させることを想定して決定した。第１のレーザパルスＬＰ１のパワー密度は、第１のレーザパルスＬＰ１の入射終了時点において、シリコン基板の深さ５μｍの位置の温度が１２００Ｋ以上になる大きさとした。 Under any laser irradiation condition, the pulse width PW1 of the first laser pulse LP1 and the pulse width PW2 (FIG. 3A) of the second laser pulse were 15 μs and 150 ns, respectively. The pulse energy density of the second laser pulse was such that the depth of the melted portion of the silicon substrate was about 0.3 μm. This value of 0.3 μm in depth was determined on the assumption that the bottom surface of the high concentration layer 57a shown in FIG. 2B is melted. The power density of the first laser pulse LP1 was such that the temperature of the silicon substrate at a depth of 5 μm reached 1200 K or more at the end of the incidence of the first laser pulse LP1.

図４Ａに示す例では、第２のレーザパルスＬＰ２の入射開始時刻を、第１のレーザパルスＬＰ１の入射開始時刻と一致させた。図５Ａに示す例では、第１のレーザパルスＬＰ１の入射を開始した時点から５μｓ経過した時点で、第２のレーザパルスＬＰ２を入射させた。図６Ａに示す例では、第１のレーザパルスＬＰ１の入射を開始した時点から１０μｓ経過した時点で、第２のレーザパルスＬＰ２を入射させた。図７Ａに示す例では、第１のレーザパルスＬＰ１の入射を開始した時点から１５μｓ経過した時点、すなわち第１のレーザパルスＬＰ１の入射を停止させた時点に、第２のレーザパルスＬＰ２を入射させた。 In the example shown in FIG. 4A, the incidence start time of the second laser pulse LP2 is matched with the incidence start time of the first laser pulse LP1. In the example shown in FIG. 5A, the second laser pulse LP2 is incident when 5 μs has elapsed from the start of the incidence of the first laser pulse LP1. In the example shown in FIG. 6A, the second laser pulse LP2 is incident when 10 μs has elapsed from the start of the incidence of the first laser pulse LP1. In the example shown in FIG. 7A, the second laser pulse LP2 is caused to enter when 15 μs has elapsed from the start of the incidence of the first laser pulse LP1, that is, when the incidence of the first laser pulse LP1 is stopped. It was.

図４Ｂ、図５Ｂ、図６Ｂ、図７Ｂに示すように、いずれのアニール条件でも、シリコン基板の溶融した部分の深さは、約０．３μｍである。ただし、図４Ａ、図５Ａ、図６Ａ、図７Ａのアニール条件における第２のレーザパルスＬＰ２のパルスエネルギ密度は、それぞれ２．７Ｊ／ｃｍ^２、２．０Ｊ／ｃｍ^２、１．４Ｊ／ｃｍ^２、０．８Ｊ／ｃｍ^２である。第２のレーザパルスＬＰ２の入射時期が遅くなると、第１のレーザパルスＬＰ１の入射による基板温度の上昇の恩恵を受ける。このため、深さ０．３μｍまで溶融させるために必要な第２のレーザパルスＬＰ２のパルスエネルギ密度が低下する。 As shown in FIGS. 4B, 5B, 6B, and 7B, the depth of the melted portion of the silicon substrate is about 0.3 μm under any annealing condition. However, 4A, 5A, 6A, the pulse energy density of the second laser pulse LP2 in annealing conditions of FIG. 7A, each ^{^{2.7J / cm 2, 2.0J / cm}} 2, 1.4J / cm 2 0.8 J / cm ² . When the incident timing of the second laser pulse LP2 is delayed, it benefits from an increase in the substrate temperature due to the incidence of the first laser pulse LP1. For this reason, the pulse energy density of the second laser pulse LP2 necessary for melting to a depth of 0.3 μm is lowered.

図４Ａ〜図４Ｃに示した例では、第２のレーザパルスＬＰ２の入射によって、基板表層部が溶融した後、単結晶化する。第１のレーザパルスＬＰ１の入射停止時点において基板表面の温度がアモルファスシリコンの融点を超えている（図４Ｃ）が、この時点で表層部が単結晶化されているため、表層部の再溶融は生じない。第１のレーザパルスＬＰ１の入射による溶融が生じないため、基板の表面粗さの増大が抑制される。ただし、第２のレーザパルスＬＰ２によって深さ０．３μｍの位置まで溶融させるために、第２のレーザパルスＬＰ２のパルスエネルギ密度を２．７Ｊ／ｃｍ^２程度まで高くしなければならない。一般的な固体レーザ発振器で、このような高いパルスエネルギ密度を確保することは困難であるため、複数台の固体レーザ発振器を準備しなければならない。 In the example shown in FIGS. 4A to 4C, the substrate surface layer portion is melted by the incidence of the second laser pulse LP2, and then single-crystallized. When the incidence of the first laser pulse LP1 is stopped, the temperature of the substrate surface exceeds the melting point of the amorphous silicon (FIG. 4C). At this point, the surface layer portion is single-crystallized. Does not occur. Since melting due to incidence of the first laser pulse LP1 does not occur, an increase in the surface roughness of the substrate is suppressed. However, in order to melt to a position having a depth of 0.3 μm by the second laser pulse LP2, the pulse energy density of the second laser pulse LP2 must be increased to about 2.7 J / cm ² . Since it is difficult to secure such a high pulse energy density with a general solid-state laser oscillator, a plurality of solid-state laser oscillators must be prepared.

図５Ａ〜図５Ｃに示した例においても、第２のレーザパルスＬＰ２の入射によって、基板表層部が単結晶化する。第１のレーザパルスＬＰ１の入射停止時点において基板表面の温度がアモルファスシリコンの融点を超えている（図５Ｃ）が、表層部が単結晶化されているため、表層部の再溶融は生じない。第２のレーザパルスＬＰ２が入射する時点では、第１のレーザパルスＬＰ１によって基板温度が上昇している。このため、深さ０．３μｍの位置まで溶融させるために必要な第２のレーザパルスＬＰ２のパルスエネルギ密度は２．０Ｊ／ｃｍ^２であり、図４Ａ〜図４Ｃのアニール条件の例に比べて低い。 Also in the example shown in FIGS. 5A to 5C, the substrate surface layer portion is single-crystallized by the incidence of the second laser pulse LP2. Although the temperature of the substrate surface exceeds the melting point of amorphous silicon at the time when the incidence of the first laser pulse LP1 is stopped (FIG. 5C), the surface layer portion is single-crystallized, and therefore the surface layer portion does not remelt. At the time when the second laser pulse LP2 is incident, the substrate temperature is increased by the first laser pulse LP1. For this reason, the pulse energy density of the second laser pulse LP2 necessary for melting to a position having a depth of 0.3 μm is 2.0 J / cm ² , compared with the annealing condition examples of FIGS. 4A to 4C. Low.

図６Ａ〜図６Ｃに示した例においても、第２のレーザパルスＬＰ２の入射によって、基板表層部が単結晶化する。第１のレーザパルスＬＰ１の入射停止時点において基板表面の温度がアモルファスシリコンの融点を超えている（図６Ｃ）が、表層部の再溶融は生じない。また、深さ０．３μｍの位置まで溶融させるために必要な第２のレーザパルスＬＰ２のパルスエネルギ密度は１．４Ｊ／ｃｍ^２であり、図５Ａ〜図５Ｃのアニール条件の場合
よりもさらに低い。 Also in the examples shown in FIGS. 6A to 6C, the substrate surface layer portion is single-crystallized by the incidence of the second laser pulse LP2. Although the temperature of the substrate surface exceeds the melting point of the amorphous silicon at the time when the incidence of the first laser pulse LP1 is stopped (FIG. 6C), remelting of the surface layer portion does not occur. In addition, the pulse energy density of the second laser pulse LP2 necessary for melting to a position having a depth of 0.3 μm is 1.4 J / cm ² , which is even lower than in the annealing conditions of FIGS. 5A to 5C. .

図７Ａ〜図７Ｃに示した例においては、図７Ｃに示したように、経過時間１１〜１２μｓの時点で、基板の表面温度がアモルファスシリコンの融点を超える。この時点までに第２のレーザパルスＬＰ２の入射が行われていないため、当初の基板の表層部がアモルファスの場合には、表層部が溶融してしまう。このため、図８Ｂに示したように、固化した後の基板の表面粗さが増大する。第１のレーザパルスＬＰ１の入射を停止させると同時に第２のレーザパルスＬＰ２を入射させることによって、基板の表層部が溶融する。ただし、溶融する部分の深さは、高々０．３μｍである。図８Ｂに示したように、第１のレーザパルスＬＰ１によって発生する表面の二乗平均平方根粗さは１６ｎｍ〜１８ｎｍである。従って、第２のレーザパルスＬＰ２によって表面から０．３μｍ程度までの浅い領域を再溶融させても、表面の粗さは解消しない。 In the example shown in FIGS. 7A to 7C, as shown in FIG. 7C, the surface temperature of the substrate exceeds the melting point of the amorphous silicon at the time when the elapsed time is 11 to 12 μs. Since the second laser pulse LP2 has not been incident by this time, the surface layer portion melts when the surface layer portion of the initial substrate is amorphous. For this reason, as shown in FIG. 8B, the surface roughness of the substrate after solidification increases. By stopping the incidence of the first laser pulse LP1 and simultaneously making the second laser pulse LP2 incident, the surface layer portion of the substrate is melted. However, the depth of the melted portion is at most 0.3 μm. As shown in FIG. 8B, the root mean square roughness of the surface generated by the first laser pulse LP1 is 16 nm to 18 nm. Therefore, even if the shallow region from the surface to about 0.3 μm is remelted by the second laser pulse LP2, the surface roughness is not eliminated.

上述のシミュレーション結果から、以下のことがわかる。
（１）第１のレーザパルスＬＰ１の入射開始よりも後に、第２のレーザパルスＬＰ２を入射させることにより、所定の深さまで溶融させるために必要な第２のレーザパルスＬＰ２のパルスエネルギ密度を小さくすることができる。
（２）第１のレーザパルスＬＰ１の入射期間中に、基板表面温度がアモルファスシリコンの融点を超える前に、第２のレーザパルスＬＰ２を入射させて結晶化させることにより、第１のレーザパルスＬＰ１の入射を継続させても基板表面が再溶融し難い。このため、表目粗さを増大させることなく、深い領域の不純物を活性化させることができる。
（３）第１のレーザパルスＬＰ１によって基板表層部が溶融した後に、第２のレーザパルスＬＰ２を入射させても、基板の表面粗さの増大を解消することは困難である。 The following can be understood from the simulation results described above.
(1) By making the second laser pulse LP2 incident after the start of the incidence of the first laser pulse LP1, the pulse energy density of the second laser pulse LP2 necessary for melting to a predetermined depth is reduced. can do.
(2) During the incidence period of the first laser pulse LP1, before the substrate surface temperature exceeds the melting point of amorphous silicon, the second laser pulse LP2 is incident and crystallized, whereby the first laser pulse LP1. It is difficult for the substrate surface to be remelted even if the incident is continued. For this reason, deep region impurities can be activated without increasing the surface roughness.
(3) Even if the second laser pulse LP2 is incident after the substrate surface layer is melted by the first laser pulse LP1, it is difficult to eliminate the increase in the surface roughness of the substrate.

以上実施例に沿って本発明を説明したが、本発明はこれらに制限されるものではない。例えば、種々の変更、改良、組み合わせ等が可能なことは当業者に自明であろう。 Although the present invention has been described with reference to the embodiments, the present invention is not limited thereto. It will be apparent to those skilled in the art that various modifications, improvements, combinations, and the like can be made.

２０制御装置
２１半導体レーザ発振器（第１のレーザ発振器）
２２アッテネータ
２３ビームエキスパンダ
２４ホモジナイザ
２５ダイクロイックミラー
２６集光レンズ
２７伝搬光学系
３１固体レーザ発振器（第２のレーザ発振器）
３２アッテネータ
３３ビームエキスパンダ
３４ホモジナイザ
３５ベンディングミラー
４０ビーム入射領域
４１ステージ
５０半導体基板
５０Ｔ第１の面
５０Ｂ第２の面
５１ベース領域
５２エミッタ領域
５３ゲート電極
５４ゲート絶縁膜
５５エミッタ電極
５６バッファ層
５６ａ深い領域（低濃度層）
５７コレクタ層
５７ａ表層部（高濃度層）
５８コレクタ電極
ＬＰ１第１のレーザパルス
ＬＰ２第２のレーザパルス 20 Controller 21 Semiconductor Laser Oscillator (First Laser Oscillator)
22 Attenuator 23 Beam expander 24 Homogenizer 25 Dichroic mirror 26 Condensing lens 27 Propagation optical system 31 Solid-state laser oscillator (second laser oscillator)
32 attenuator 33 beam expander 34 homogenizer 35 bending mirror 40 beam incident area 41 stage 50 semiconductor substrate 50T first surface 50B second surface 51 base region 52 emitter region 53 gate electrode 54 gate insulating film 55 emitter electrode 56 buffer layer 56a Deep area (low concentration layer)
57 Collector layer 57a Surface layer (high concentration layer)
58 Collector electrode LP1 First laser pulse LP2 Second laser pulse

Claims

And the surface portion in relatively high concentration in the high concentration layer in an amorphous state in which impurities are injected, in the high concentration layer region deeper than, possess a relatively low concentration impurities are implanted lightly doped layer Starting the incidence of the first laser pulse on the surface of the semiconductor substrate having a depth of the low concentration layer in the range of 1 μm to 5 μm ;
After the start of the incidence of the first laser pulse on the semiconductor substrate, the first laser is in a period during which the incidence of the first laser pulse continues and before the high-concentration layer is melted. A second laser pulse having a peak power higher than the peak power of the pulse and having a pulse width shorter than the pulse width of the first laser pulse is made incident on a region where the first laser pulse is incident. Then, after the high concentration layer is melted to its bottom surface, the single concentration of the low concentration layer is epitaxially grown and solidified to activate the impurities in the high concentration layer, and the high concentration layer is crystallized. The process of
A step of activating the impurities in the low-concentration layer by continuing the incidence of the first laser pulse even after the incidence of the second laser pulse is stopped and the high-concentration layer is solidified. A method for manufacturing a semiconductor device.

2. The method of manufacturing a semiconductor device according to claim 1, wherein the light source of the first laser pulse is a semiconductor laser oscillator, and the light source of the second laser pulse is a solid-state laser oscillator that emits a second harmonic.

When the flat part is present in the pulse waveform of the first laser pulse, the length of the flat part is 5 μs or more, and when the flat part is not present, the full width at half maximum of the pulse waveform is 10 μs or more, The method for manufacturing a semiconductor device according to claim 1, wherein a pulse width of the second laser pulse is 1 μs or less.

The pulse energy density and the pulse width of the first laser pulse are such that only the first laser pulse is incident without the second laser pulse being incident during the period in which the first laser pulse is incident. 4. The method of manufacturing a semiconductor device according to claim 1, wherein the high concentration layer in the amorphous state is melted.

5. The method of manufacturing a semiconductor device according to claim 1, wherein a wavelength of the first laser pulse is 950 nm or less.