JP2007123300A - Method for activating impurities, laser annealer, semiconductor device and method for fabricating same - Google Patents

Method for activating impurities, laser annealer, semiconductor device and method for fabricating same Download PDF

Info

Publication number
JP2007123300A
JP2007123300A JP2005309308A JP2005309308A JP2007123300A JP 2007123300 A JP2007123300 A JP 2007123300A JP 2005309308 A JP2005309308 A JP 2005309308A JP 2005309308 A JP2005309308 A JP 2005309308A JP 2007123300 A JP2007123300 A JP 2007123300A
Authority
JP
Japan
Prior art keywords
laser
semiconductor substrate
pulse laser
pulse
timing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2005309308A
Other languages
Japanese (ja)
Inventor
Masanori Saito
正典 斉藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toyota Motor Corp
Original Assignee
Toyota Motor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toyota Motor Corp filed Critical Toyota Motor Corp
Priority to JP2005309308A priority Critical patent/JP2007123300A/en
Publication of JP2007123300A publication Critical patent/JP2007123300A/en
Pending legal-status Critical Current

Links

Images

Landscapes

  • Recrystallisation Techniques (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To heat a position deep from the backside of a semiconductor substrate up to ≥950°C while sustaining the intensity of pulse laser per unit area at a level not causing ablation in laser anneal. <P>SOLUTION: The method for activating impurities introduced into a semiconductor substrate 44 comprises; a step for forming a semiconductor region by introducing impurities from the surface of the semiconductor substrate 44; and a step for irradiating a local region on the surface of the semiconductor substrate 44 with a plurality of pulse lasers 22 and 24 using a plurality of laser oscillators 12 and 16. In the irradiation step, a difference is formed between a timing for irradiating the local region with the first pulse laser 22 oscillated by the first laser oscillator 12 and a timing for irradiating the local region with the second pulse laser 24 oscillated by the second laser oscillator 16. The difference is regulated to ≤700 nanoseconds. <P>COPYRIGHT: (C)2007,JPO&INPIT

Description

本発明は、半導体基板内に導入された不純物を活性化させる方法及びその方法を実施する際に用いられるレーザアニール装置に関する。本発明はまた、その不純物活性化方法を利用して得られる半導体装置とその製造方法に関する。   The present invention relates to a method for activating impurities introduced into a semiconductor substrate and a laser annealing apparatus used when performing the method. The present invention also relates to a semiconductor device obtained using the impurity activation method and a method for manufacturing the same.

半導体装置の各種特性を改善するために、半導体装置の厚みが１００μｍ程度にまで薄く調整された半導体装置の開発が進められている。その一例に、薄板ＩＧＢＴ（Insulated Gate Bipolar Transistor）が知られている。薄板ＩＧＢＴは、ｎ＋型のフィールドストップ層及びｐ＋型のコレクタ層を半導体基板の裏面部分に備えている。一般的には、フィールドストップ層及びコレクタ層は積層して形成されていることが多い。なお、フィールドストップ層が分散配置され、コレクタ層とドリフト層が部分的に短絡したコレクタショートタイプも知られている。本明細書では積層したタイプを中心に説明するが、本明細書で開示する技術は、コレクタショートタイプにも有用である。フィールドストップ層とコレクタ層は、半導体基板の裏面からｎ型不純物であるリンイオンを深い位置に導入し、ｐ型不純物であるボロンイオンを浅い位置に導入した後に、活性化のための熱処理を実施することによって形成することができる。 In order to improve various characteristics of a semiconductor device, development of a semiconductor device in which the thickness of the semiconductor device is adjusted to about 100 μm is underway. As an example, a thin plate IGBT (Insulated Gate Bipolar Transistor) is known. The thin plate IGBT includes an n + -type field stop layer and a p + -type collector layer on the back surface portion of the semiconductor substrate. In general, the field stop layer and the collector layer are often laminated. There is also known a collector short type in which field stop layers are dispersedly arranged and a collector layer and a drift layer are partially short-circuited. In this specification, the stacked type will be mainly described. However, the technique disclosed in this specification is also useful for the collector short type. In the field stop layer and the collector layer, phosphorus ions that are n-type impurities are introduced into deep positions from the back surface of the semiconductor substrate, and boron ions that are p-type impurities are introduced into shallow positions, and then heat treatment for activation is performed. Can be formed.

この種の熱処理方法としてレーザアニールを利用する技術の開発が進められている。レーザアニールには、パルス波形の発振モードを利用することが多い。パルスレーザは単位面積当たりの強度を高くすることができる。このため、パルスレーザを利用することによって半導体基板の裏面部分を高温に加温することが可能になる。この種のパルスレーザには、エキシマレーザ、ＹＡＧ第２高調波レーザ、又はＹＬＦ第２高調波レーザ等を利用することが多い。これらのパルスレーザは、半導体基板における吸収係数も大きいことから、一般的によく用いられている。
レーザアニールを利用すると、半導体基板の裏面部分のみを選択的に加温することができる。このため、半導体基板の表面に形成されているアルミ電極及びポリイミド層が損傷してしまうことを回避できる。この種のレーザアニールを利用する方法は、下記の特許文献に開示されている。
特開平１０−４１２４４号公報 特開２０００−３４９０４２号公報 特開２００１−５０９３１６号公報 特開２００４−３６３１６８号公報 Development of a technique using laser annealing as a heat treatment method of this type has been promoted. Laser annealing often uses a pulse waveform oscillation mode. The pulse laser can increase the intensity per unit area. For this reason, it becomes possible to heat the back surface part of a semiconductor substrate to high temperature by utilizing a pulse laser. For this type of pulse laser, an excimer laser, a YAG second harmonic laser, a YLF second harmonic laser, or the like is often used. These pulse lasers are commonly used because of their large absorption coefficient in the semiconductor substrate.
When laser annealing is used, only the back surface portion of the semiconductor substrate can be selectively heated. For this reason, it can avoid that the aluminum electrode and polyimide layer which are formed in the surface of a semiconductor substrate will be damaged. A method using this type of laser annealing is disclosed in the following patent document.
Japanese Patent Laid-Open No. 10-41244 JP 2000-349042 A JP 2001-509316 A JP 2004-363168 A

例えば、薄板ＩＧＢＴのｎ＋型のフィールドストップ層は、半導体基板の裏面から０．５μｍほどの深い位置に不純物濃度のピークが形成され、その形成範囲が半導体基板の裏面から１μｍほどの深い位置にまで至ることが多い。このため、ｎ型不純物であるリンイオンも半導体基板の裏面から深い位置に導入されている。このリンイオンを高活性化させるためには、深い位置まで９５０℃以上にまで加温しなければならない。しかしながら、現状のレーザアニールでは、半導体基板の裏面から深い位置に導入された不純物を高活性化させることが難しい。
エキシマレーザ、ＹＡＧ第２高調波レーザ、又はＹＬＦ第２高調波レーザ等のパルスレーザは、波長が比較的に短いレーザである。このため、これらのパルスレーザは半導体基板の裏面から深い位置まで到達しないことが知られている。これらのパルスレーザを利用すると、多くのエネルギーが浅い位置（概ね数十nmの深さ）で吸収され、深い位置を加温することができない。
なお、これらのパルスレーザであっても、照射パワーを大きく（単位面積当たりの強度を高くする）すれば、熱伝導によって深い位置まで加温することが可能である。しかしながら、照射パワーを大きくすると、浅い位置の温度が過度に上昇し、半導体基板の裏面部分で昇華（アブレーション）を起こして欠落するという問題が発生する。また、パルスレーザのパルス幅を長くして照射量を確保しようとすると、パルスレーザの単位面積当たりの強度が小さくなり、半導体基板の裏面部分を高温に加温することができなくなる。 For example, in the n + type field stop layer of a thin IGBT, an impurity concentration peak is formed at a deep position of about 0.5 μm from the back surface of the semiconductor substrate, and the formation range is at a deep position of about 1 μm from the back surface of the semiconductor substrate. Often. For this reason, phosphorus ions, which are n-type impurities, are also introduced deep from the back surface of the semiconductor substrate. In order to activate this phosphorus ion highly, it must be heated to 950 ° C. or higher up to a deep position. However, in the current laser annealing, it is difficult to highly activate impurities introduced deep from the back surface of the semiconductor substrate.
A pulse laser such as an excimer laser, a YAG second harmonic laser, or a YLF second harmonic laser is a laser having a relatively short wavelength. For this reason, it is known that these pulse lasers do not reach a deep position from the back surface of the semiconductor substrate. When these pulse lasers are used, a lot of energy is absorbed at a shallow position (approximately a depth of several tens of nm), and the deep position cannot be heated.
Even with these pulse lasers, if the irradiation power is increased (intensity per unit area is increased), it is possible to heat to a deep position by heat conduction. However, when the irradiation power is increased, the temperature at the shallow position excessively rises, causing a problem that sublimation (ablation) occurs on the back surface portion of the semiconductor substrate and is lost. Further, when it is attempted to secure the irradiation amount by increasing the pulse width of the pulse laser, the intensity per unit area of the pulse laser is reduced, and the back surface portion of the semiconductor substrate cannot be heated to a high temperature.

即ち、エキシマレーザ、ＹＡＧ第２高調波レーザ、又はＹＬＦ第２高調波レーザ等のパルスレーザを利用する場合は、（１）パルスレーザの単位面積当たりの強度を昇華（アブレーション）が起きない大きさに維持しながら、（２）半導体基板の裏面から深い位置までを９５０℃以上に加温するのに必要な照射量を確保すること、の両者を同時に達成することが困難である。このため、薄板ＩＧＢＴのフィールドストップ層を効率的に活性化させるために、両者を同時に実現するレーザアニールの技術が望まれている。
なお、この種の課題は薄板ＩＧＢＴに限らず、深い位置に高活性な半導体領域を形成したい半導体装置において共通して存在している。これらの半導体装置に対しても有用な活性化方法の開発が望まれている。
本発明は、上記の課題を解決する不純物の活性化方法、及びその活性化方法を実施する際に用いられるレーザアニール装置を提供することを目的としている。さらに、本発明は、その活性化方法によって得られる半導体装置とその製造方法を提供することも目的としている。 That is, when a pulse laser such as an excimer laser, a YAG second harmonic laser, or a YLF second harmonic laser is used, (1) the intensity per unit area of the pulse laser is such that sublimation (ablation) does not occur. (2) It is difficult to simultaneously achieve both of (2) securing an irradiation amount necessary to heat the semiconductor substrate from the back surface to a deep position at 950 ° C. or higher. Therefore, in order to efficiently activate the field stop layer of the thin IGBT, a laser annealing technique that realizes both simultaneously is desired.
This type of problem is not limited to thin IGBTs, and is common to semiconductor devices in which a highly active semiconductor region is desired to be formed at a deep position. Development of a useful activation method for these semiconductor devices is also desired.
An object of the present invention is to provide an impurity activation method that solves the above-described problems, and a laser annealing apparatus that is used when performing the activation method. Another object of the present invention is to provide a semiconductor device obtained by the activation method and a manufacturing method thereof.

本発明は、複数のレーザ発振器を利用してレーザアニールを実施することを特徴としている。個々のレーザ発振器から発振されるパルスレーザの単位面積当たりの強度は、半導体基板の表面が昇華（アブレーション）を起こさない大きさに維持されている。さらに、個々のレーザ発振器が発振するパルスレーザが半導体基板表面の局所領域を照射するタイミングの間に時間差が形成されている。これにより、パルスレーザの強度を所定の大きさよりも小さく維持しながら、実質的な照射時間を長く確保することができる。実質的な照射時間が長く確保できるので、レーザアニールの照射量を大きく確保でき、熱伝導によって深い位置まで加温することができる。本発明によると、半導体基板の表面の昇華（アブレーション）を回避しながらも、深い位置まで加温するのに必要な照射量を確保することができる。
なお、ここでいう「タイミングの間の時間差」とは、パルスレーザのパルス波形の特徴的な時点を基準として比較したときの両者の間に生じている時間差のことをいう。例えば、パルス波形の立ち上がる時点（開始時点）を基準として比較したときの両者の時間差でもよく、又はパルス波形のピーク値の時点を基準としたときの両者の時間差で比較してもよい。 The present invention is characterized in that laser annealing is performed using a plurality of laser oscillators. The intensity per unit area of the pulse laser oscillated from each laser oscillator is maintained at such a level that the surface of the semiconductor substrate does not undergo sublimation (ablation). Furthermore, a time difference is formed between the timings when the pulse lasers oscillated by the individual laser oscillators irradiate the local region on the surface of the semiconductor substrate. Thereby, it is possible to ensure a substantial irradiation time while maintaining the intensity of the pulse laser smaller than a predetermined size. Since the substantial irradiation time can be secured for a long time, a large amount of laser annealing can be secured, and the heat can be heated to a deep position by heat conduction. According to the present invention, it is possible to secure an irradiation amount necessary for heating to a deep position while avoiding sublimation (ablation) of the surface of the semiconductor substrate.
Here, the “time difference between timings” refers to a time difference generated between the two when compared with a characteristic time point of the pulse waveform of the pulse laser. For example, the time difference between the two when the pulse waveform rises (starting time) as a reference may be used, or the time difference between the two when the pulse waveform peak value is used as a reference may be used.

本発明は、半導体基板内に導入された不純物を活性化させる方法に具現化することができる。本発明の活性化方法は、半導体基板の表面から不純物を導入する工程と、半導体基板の表面の局所領域に複数のレーザ発振器を用いて複数のパルスレーザを照射する工程を備えている。本発明の照射工程では、一つのレーザ発振器が発振するパルスレーザが前記局所領域を照射するタイミングと、他のレーザ発振器が発振するパルスレーザが前記局所領域を照射するタイミングの間に時間差が設定されていることを特徴としている。
上記の活性化方法によると、個々のレーザ発振器から発振されるパルスレーザの単位面積当たりの強度を、半導体基板の表面が昇華（アブレーション）を起こさない大きさに維持することができる。さらに、個々のレーザ発振器が発振するパルスレーザが半導体基板表面の局所領域を照射するタイミングの間に時間差が形成されている。このため、パルスレーザの強度を半導体基板の表面が昇華を起こさない大きさに維持しながらも、個々のパルスレーザの合計の照射時間を長くすることができる。
本発明の活性化方法によると、半導体基板の表面の昇華（アブレーション）を回避しながらも、深い位置まで加温するのに必要な照射量を確保することができる。 The present invention can be embodied in a method for activating impurities introduced into a semiconductor substrate. The activation method of the present invention includes a step of introducing impurities from the surface of the semiconductor substrate, and a step of irradiating a plurality of pulse lasers on a local region of the surface of the semiconductor substrate using a plurality of laser oscillators. In the irradiation process of the present invention, a time difference is set between the timing when the pulse laser oscillated by one laser oscillator irradiates the local region and the timing when the pulse laser oscillated by another laser oscillator irradiates the local region. It is characterized by having.
According to the above activation method, the intensity per unit area of the pulse laser oscillated from each laser oscillator can be maintained at such a level that the surface of the semiconductor substrate does not undergo sublimation (ablation). Furthermore, a time difference is formed between the timings when the pulse lasers oscillated by the individual laser oscillators irradiate the local region on the surface of the semiconductor substrate. For this reason, it is possible to lengthen the total irradiation time of each pulse laser while maintaining the intensity of the pulse laser at such a level that the surface of the semiconductor substrate does not cause sublimation.
According to the activation method of the present invention, it is possible to secure an irradiation amount necessary for heating to a deep position while avoiding sublimation (ablation) of the surface of the semiconductor substrate.

本発明の照射工程では、レーザ発振器からのパルスレーザが局所領域を照射するタイミングの間に設定されている時間差が７００ナノ秒以下に調整されていることが好ましい。この条件の下で、レーザ発振器が半値幅が１０〜２００ナノ秒のパルスレーザを照射することが好ましい。半値幅が１０〜２００ナノ秒のパルスレーザは、例えば、エキシマレーザ、ＹＡＧ第２高調波レーザ、又はＹＬＦ第２高調波レーザ等を用いて発振させることができる。
上記の方法で照射工程を実施すると、それぞれのパルスレーザが半導体基板の表面を照射するタイミングを近接させることができる。このため、一方のパルスレーザによる加温効果が消失するよりも先に、他のパルスレーザを照射させることができるので、実質的な照射時間を長く確保することができる。なお、パルスレーザを照射するタイミングの間に形成されている時間差が７００ナノ秒を超えると、それぞれのパルスレーザが照射するタイミングが離れるので、パルスレーザを近接させることによる相乗効果を得ることができない。 In the irradiation step of the present invention, it is preferable that the time difference set between the timings when the pulse laser from the laser oscillator irradiates the local region is adjusted to 700 nanoseconds or less. Under this condition, it is preferable that the laser oscillator irradiates a pulse laser having a half width of 10 to 200 nanoseconds. A pulse laser having a half width of 10 to 200 nanoseconds can be oscillated using, for example, an excimer laser, a YAG second harmonic laser, or a YLF second harmonic laser.
When the irradiation step is performed by the above method, the timings at which the respective pulse lasers irradiate the surface of the semiconductor substrate can be brought close to each other. For this reason, since the other pulse laser can be irradiated before the heating effect by one pulse laser disappears, it is possible to ensure a substantial irradiation time. Note that if the time difference formed between the timings of pulse laser irradiation exceeds 700 nanoseconds, the timings of irradiation of the respective pulse lasers are separated, so that a synergistic effect by bringing the pulse lasers close to each other cannot be obtained. .

本発明の照射工程では、レーザ発振器からのパルスレーザが局所領域を照射するタイミングの間に設定されている時間差がパルスレーザの半値幅以上に調整されていることが好ましい。この条件の下で、レーザ発振器がパルスレーザを照射することが好ましい。
一つのレーザ発振器が発振するパルスレーザが照射するタイミングと、他のレーザ発振器が発振するパルスレーザが照射するタイミングの間に半値幅以上の時間差が形成されていると、合計の強度が所定の値よりも小さく維持しながらも、合計の照射時間を長くするという効果を得ることができる。 In the irradiation step of the present invention, it is preferable that the time difference set between the timings when the pulse laser from the laser oscillator irradiates the local region is adjusted to be equal to or greater than the half-value width of the pulse laser. Under this condition, it is preferable that the laser oscillator emits a pulsed laser.
If a time difference of more than half-value width is formed between the timing of irradiation by a pulse laser oscillated by one laser oscillator and the timing of irradiation by a pulse laser oscillated by another laser oscillator, the total intensity will be a predetermined value. It is possible to obtain the effect of extending the total irradiation time while maintaining smaller than that.

本発明の照射工程では、複数のレーザ発振器が同一周波数のパルスレーザを照射してもよく、複数のレーザ発振器が異なる周波数のパルスレーザを照射してもよい。
同一周波数のパルスレーザを用いると、パルスレーザが照射するタイミングの時間差がパルス毎に一定に保たれるので、制御が容易になり良好な結果を得ることができる。 In the irradiation step of the present invention, a plurality of laser oscillators may irradiate a pulse laser having the same frequency, or a plurality of laser oscillators may irradiate a pulse laser having a different frequency.
When pulse lasers having the same frequency are used, the time difference between the timings of irradiation by the pulse laser is kept constant for each pulse, so that control becomes easy and good results can be obtained.

本発明の照射工程では、一つのレーザ発振器が発振するパルスレーザのパルス波形の一部と、他のレーザ発振器が発振するパルスレーザのパルス波形の一部が重なるようにして照射するのが好ましい。パルスレーザのパルス波形の一部が重なるように調整されていると、一つのパルスレーザの加温効果と他のパルスレーザの加温効果が相乗的に得られ、合計の照射時間が長くなるという効果を優位に得ることができる。   In the irradiation step of the present invention, it is preferable to irradiate such that a part of the pulse waveform of the pulse laser oscillated by one laser oscillator and a part of the pulse waveform of the pulse laser oscillated by another laser oscillator overlap. If it is adjusted so that part of the pulse waveform of the pulse laser overlaps, the heating effect of one pulse laser and the heating effect of the other pulse laser can be obtained synergistically, and the total irradiation time becomes longer An effect can be obtained predominately.

本発明の照射工程では、パルスレーザの合計の強度が０．５J/cm２以上であり、且つ２．５J/cm２以下に調整されていることが好ましい。パルスレーザの合計の強度が０．５J/cm２以上に調整されていると、熱伝導によって半導体基板の表面から深い位置までを９５０℃以上に加温することが可能になる。さらに、パルスレーザの合計の強度が２．５J/cm２以下に調整されていると、半導体基板の表面で昇華（アブレーション）する現象を回避することができる。 The irradiation step of the present invention, the total intensity of the pulsed laser is at 0.5 J / cm 2 or more, which is preferably and adjusted to 2.5 J / cm 2 or less. If the total intensity of the pulse laser is adjusted to 0.5 J / cm 2 or more, it becomes possible to heat the semiconductor substrate from the surface to a deep position to 950 ° C. or more by heat conduction. Furthermore, when the total intensity of the pulse laser is adjusted to 2.5 J / cm 2 or less, the phenomenon of sublimation (ablation) on the surface of the semiconductor substrate can be avoided.

半導体基板の主材料にシリコンが用いられている場合、本発明の照射工程では、半導体基板の表面の温度がシリコンの溶融温度以上であり、且つシリコンの昇華温度以下に昇温する条件でパルスレーザを照射することが好ましい。
これにより、半導体基板の表面部分を溶融状態にした後に再結晶化させることができる。このため、半導体基板の表面部分を結晶欠陥の少ない状態にすることができる。 When silicon is used as the main material of the semiconductor substrate, in the irradiation process of the present invention, the pulse laser is used under the condition that the temperature of the surface of the semiconductor substrate is higher than the melting temperature of silicon and lower than the sublimation temperature of silicon. Is preferably irradiated.
Thereby, it can recrystallize, after making the surface part of a semiconductor substrate into a molten state. For this reason, the surface part of a semiconductor substrate can be made into a state with few crystal defects.

本発明で創作されたレーザアニール装置は、第１発振器と、第２発振器と、第１発振器が発振するパルスレーザの光軸と第２発振器が発振するパルスレーザの光軸を被照射基板表面の局所領域において一致させる光軸調整手段を備えている。本発明のレーザアニール装置はさらに、第１発振器が発振するパルスレーザが前記局所領域を照射するタイミングと、第２発振器が発振するパルスレーザが前記局所領域を照射するタイミングの間に時間差を形成するタイミング調整手段を備えている。
タイミング調整手段は、予めプログラムされた指令に基づいてレーザ発振器が発振するタイミングを調整するものでもよく、あるいは個々のレーザ発振器からのパルスレーザの光軸経路に距離差を設けることによって調整するものであってもよい。 The laser annealing apparatus created in the present invention includes a first oscillator, a second oscillator, an optical axis of a pulse laser oscillated by the first oscillator, and an optical axis of a pulse laser oscillated by the second oscillator on the surface of the irradiated substrate. Optical axis adjusting means for matching in the local region is provided. The laser annealing apparatus of the present invention further forms a time difference between the timing at which the pulse laser oscillated by the first oscillator irradiates the local region and the timing at which the pulse laser oscillated by the second oscillator irradiates the local region. Timing adjustment means is provided.
The timing adjusting means may adjust the timing at which the laser oscillator oscillates based on a pre-programmed command, or adjust the distance by providing a distance difference in the optical axis path of the pulse laser from each laser oscillator. There may be.

タイミング調整手段は、第１レーザ発振器がパルスレーザを発振するタイミングと、第２レーザ発振器がパルスレーザを発振するタイミングの間に時間差を形成する手段としてもよい。
この場合、第１レーザ発振器からのパルスレーザの光軸経路と、第２レーザ発振器からのパルスレーザの光軸経路の距離を略同一に設計することができる。個々のレーザ発振器がパルスレーザを発振するタイミングが調整されている。 The timing adjustment means may be means for forming a time difference between the timing at which the first laser oscillator oscillates the pulse laser and the timing at which the second laser oscillator oscillates the pulse laser.
In this case, the distance between the optical axis path of the pulse laser from the first laser oscillator and the optical axis path of the pulse laser from the second laser oscillator can be designed to be substantially the same. The timing at which each laser oscillator oscillates a pulse laser is adjusted.

本発明で創作された活性化方法は、ＩＧＢＴ（Insulated Gate Bipolar Transistor）の製造方法に利用すると有用である。
この場合の製造方法は、半導体基板の裏面から深い位置に第１導電型の不純物を導入してフィールドストップ領域を形成する工程と、半導体基板の裏面から浅い位置に第２導電型の不純物を導入してコレクタ領域を形成する工程と、半導体基板の裏面の局所領域に複数のレーザ発振器を用いて複数のパルスレーザを照射する工程を備えている。本発明の製造方法は、一つのレーザ発振器が発振するパルスレーザが前記局所領域を照射するタイミングと、他のレーザ発振器が発振するパルスレーザが前記局所領域を照射するタイミングの間に時間差が設定されていることを特徴としている。
ＩＧＢＴのフィールドストップ領域は半導体基板の裏面から深い位置に形成されており、フィールドストップ領域を効率的に活性化させる技術の開発が望まれていた。本発明の活性化方法を利用すると、よく活性化されたフィールドストップ領域を形成することができるので、ＩＧＢＴの特性を顕著に向上させることができる。 The activation method created in the present invention is useful when used in a method of manufacturing an IGBT (Insulated Gate Bipolar Transistor).
In this case, the manufacturing method includes a step of introducing a first conductivity type impurity at a deep position from the back surface of the semiconductor substrate to form a field stop region, and a second conductivity type impurity at a shallow position from the back surface of the semiconductor substrate. Forming a collector region, and irradiating a plurality of pulse lasers to a local region on the back surface of the semiconductor substrate using a plurality of laser oscillators. In the manufacturing method of the present invention, a time difference is set between the timing when a pulse laser oscillated by one laser oscillator irradiates the local region and the timing when a pulse laser oscillated by another laser oscillator irradiates the local region. It is characterized by having.
The field stop region of the IGBT is formed at a deep position from the back surface of the semiconductor substrate, and development of a technique for efficiently activating the field stop region has been desired. When the activation method of the present invention is used, a well-activated field stop region can be formed, so that the characteristics of the IGBT can be remarkably improved.

本発明で創作された活性化方法を利用すると、新規で斬新なＩＧＢＴを得ることができる。本発明で創作されたＩＧＢＴは、半導体基板の裏面から深い位置に形成されている第１導電型のフィールドストップ領域と、半導体基板の裏面から浅い位置に形成されている第２導電型のコレクタ領域を備えている。フィールドストップ領域は、半導体基板の裏面から０．５μｍよりも深い位置に形成されている。コレクタ領域は、半導体基板の裏面から深部に向けて不純物濃度が一様な領域を備えている。
半導体基板の裏面から０．５μｍよりも深い位置に形成されているフィールドストップ領域を備えている場合、従来技術のレーザアニールでは十分に活性化させることができなかった。また、従来技術によって深い位置のフィールドストップ領域を活性化させようとすると、浅い位置のコレクタ領域において昇華（アブレーション）が発生し、コレクタ領域が欠落するという事態が発生していた。
本発明で創作された活性化方法を利用して得られるＩＧＢＴは、熱伝導によってフィールドストップ領域をよく活性化させること実現し、さらにコレクタ領域を溶融状態にして再結晶化させることも実現する。このため、コレクタ領域には、半導体基板の裏面から深部に向けて不純物濃度が一様に分布している領域が形成されている。即ち、０．５μｍよりも深い位置に形成されているフィールドストップ領域と、半導体基板の裏面から深部に向けて不純物濃度が一様に分布している領域を備えているコレクタ領域の組合せは、本発明によって創作された新規で斬新な構造である。 When the activation method created in the present invention is used, a novel and novel IGBT can be obtained. The IGBT created in the present invention includes a first conductivity type field stop region formed deep from the back surface of the semiconductor substrate and a second conductivity type collector region formed shallow from the back surface of the semiconductor substrate. It has. The field stop region is formed at a position deeper than 0.5 μm from the back surface of the semiconductor substrate. The collector region includes a region where the impurity concentration is uniform from the back surface of the semiconductor substrate toward the deep portion.
In the case where a field stop region formed at a position deeper than 0.5 μm from the back surface of the semiconductor substrate is provided, the laser annealing according to the prior art cannot be sufficiently activated. In addition, when trying to activate the deep field stop region by the conventional technique, sublimation (ablation) occurs in the shallow collector region, and the collector region is lost.
The IGBT obtained using the activation method created in the present invention realizes that the field stop region is well activated by heat conduction, and further realizes recrystallization in the molten state of the collector region. For this reason, a region where the impurity concentration is uniformly distributed from the back surface of the semiconductor substrate to the deep portion is formed in the collector region. That is, a combination of a field stop region formed at a position deeper than 0.5 μm and a collector region having a region where the impurity concentration is uniformly distributed from the back surface to the deep portion of the semiconductor substrate is It is a new and novel structure created by the invention.

本発明の不純物の活性化方法を利用すると、レーザパルスの実質的な照射時間が長く確保できるので、レーザアニールの照射量を大きく確保できる。このため、熱伝導によって半導体基板の表面あるいは裏面から深い位置まで加温することができる。本発明によると、半導体基板の表面が昇華（アブレーション）する現象を回避しながらも、深い位置まで加温するのに必要な照射量を確保することができる。   When the impurity activation method of the present invention is used, a substantial irradiation time of the laser pulse can be secured for a long time, so that a large amount of laser annealing can be secured. For this reason, it can heat to the deep position from the surface or back surface of a semiconductor substrate by heat conduction. According to the present invention, it is possible to secure an irradiation amount necessary for heating to a deep position while avoiding the phenomenon of sublimation (ablation) of the surface of the semiconductor substrate.

本発明の特徴を列記する。
（第１形態） レーザ発振器には、エキシマレーザ、ＹＡＧ第２高調波レーザ、ＹＬＦ第２高調波レーザ等を利用することができる。
（第２形態） 実質的な照射時間は、５０ナノ秒以上であることが望ましい。
（第３形態） 本発明の「複数のレーザ発振器」とは、２個のレーザ発振器を利用する場合に限定されない。「複数のレーザ発振器」とは、３個以上のレーザ発振器を利用する場合も含む。
（第４形態） レーザ発振器には、波長の短いレーザ発振器と、波長の長いレーザ発振器を利用することもできる。波長の短いレーザ発振器によって半導体基板の浅い位置を加温し、波長の長いレーザ発振器によって半導体基板の深い位置を加温する。両者の特徴を組合せることによって、半導体基板の表面が過度に加温されるのを抑えながら、半導体基板の深い位置を効率的に加温することが可能となる。 The features of the present invention are listed.
(First Embodiment) As the laser oscillator, an excimer laser, a YAG second harmonic laser, a YLF second harmonic laser, or the like can be used.
(2nd form) It is desirable for substantial irradiation time to be 50 nanoseconds or more.
(Third Embodiment) The “plurality of laser oscillators” of the present invention is not limited to the case of using two laser oscillators. The “plurality of laser oscillators” includes a case where three or more laser oscillators are used.
(4th form) A laser oscillator with a short wavelength and a laser oscillator with a long wavelength can also be utilized for a laser oscillator. A shallow position of the semiconductor substrate is heated by a laser oscillator having a short wavelength, and a deep position of the semiconductor substrate is heated by a laser oscillator having a long wavelength. By combining both features, it is possible to efficiently heat a deep position of the semiconductor substrate while suppressing excessive heating of the surface of the semiconductor substrate.

以下、図面を参照して実施例を詳細に説明する。まず、図１〜図４を参照して、本実施例の基本的な特徴を概略的に説明する。
図１に、レーザアニール装置１０の構成を示す。なお、ここで説明するレーザアニール装置１０の構成及び操作条件は、後述するＩＧＢＴの製造方法においても適用される。
レーザアニール装置１０は、第１発振器１２と、第２発振器１６と、光軸調整手段３０と、タイミング調整手段１４を備えている。
第１発振器１２及び第２発振器１６はいずれもＹＡＧ第２高調波を発振するタイプが用いられている。第１発振器１２は第１パルスレーザ２２を発振する。第２発振器１６は第２パルスレーザ２４を発振する。第１パルスレーザ２２及び第２パルスレーザ２４の半値幅は約１００ナノ秒（nsec）であり、周波数は１ｋＨｚに調整されている。
光軸調整手段３０は、第１レンズ３２及び第２レンズ３４を備えている。第１レンズ３２は、第１パルスレーザ２２の光軸を調整している。第２レンズ３４は、第２パルスレーザ２４の光軸を調整している。光軸調整手段３０は、第１パルスレーザ２２の光軸と第２パルスレーザ２４の光軸を半導体基板４４（半導体ウェハ）の表面の局所領域において一致させている。半導体基板４４は、ＸＹステージ４２上に載置されている。
タイミング調整手段１４は、第１信号線１３を介して第１レーザ発振器１２に制御信号を入力している。さらに、タイミング調整手段１４は、第２信号線１５を介して第２レーザ発振器１６に制御信号を入力している。タイミング調整手段１４は、第１パルスレーザ２２が半導体基板４４の表面の局所領域を照射するタイミングと、第２パルスレーザ２４が前記局所領域を照射するタイミングの間に時間差を形成する。レーザアニール装置１０では、第１パルスレーザ２２の光軸距離と第２パルスレーザ２４の光軸距離の間の距離差は実質的に無視できる。したがって、第１パルスレーザ２２と第２パルスレーザ２４が半導体基板４４の表面の局所領域を照射するタイミングの時間差は、第１レーザ発振器１２が第１パルスレーザ２２を発振するタイミングと、第２レーザ発振器１６が第２パルスレーザ２４を発振するタイミングの間の時間差に基づいて形成されている。即ち、タイミング調整手段１４は、第１パルスレーザ２２及び第２パルスレーザ２４の半値幅及び周波数に基づいて、両者の発振するタイミングを異ならせている。タイミング調整手段１４は、第２レーザ発振器１６が第２パルスレーザ２４を発振するタイミングが、第１レーザ発振器１２が第１パルスレーザ２２を発振するタイミングよりも遅延して発振するように調整している。タイミング調整手段１４は、第１信号線１３及び第２信号線１５を介して制御信号を出力し、第１レーザ発振器１２及び第２レーザ発振器１６が発振するタイミングを調整している。 Hereinafter, embodiments will be described in detail with reference to the drawings. First, basic features of the present embodiment will be schematically described with reference to FIGS.
FIG. 1 shows the configuration of the laser annealing apparatus 10. The configuration and operating conditions of the laser annealing apparatus 10 described here are also applied to the IGBT manufacturing method described later.
The laser annealing apparatus 10 includes a first oscillator 12, a second oscillator 16, an optical axis adjustment unit 30, and a timing adjustment unit 14.
Each of the first oscillator 12 and the second oscillator 16 is a type that oscillates the YAG second harmonic. The first oscillator 12 oscillates the first pulse laser 22. The second oscillator 16 oscillates the second pulse laser 24. The half width of the first pulse laser 22 and the second pulse laser 24 is about 100 nanoseconds (nsec), and the frequency is adjusted to 1 kHz.
The optical axis adjusting unit 30 includes a first lens 32 and a second lens 34. The first lens 32 adjusts the optical axis of the first pulse laser 22. The second lens 34 adjusts the optical axis of the second pulse laser 24. The optical axis adjusting means 30 matches the optical axis of the first pulse laser 22 and the optical axis of the second pulse laser 24 in a local region on the surface of the semiconductor substrate 44 (semiconductor wafer). The semiconductor substrate 44 is placed on the XY stage 42.
The timing adjustment unit 14 inputs a control signal to the first laser oscillator 12 via the first signal line 13. Further, the timing adjusting unit 14 inputs a control signal to the second laser oscillator 16 through the second signal line 15. The timing adjusting unit 14 forms a time difference between the timing at which the first pulse laser 22 irradiates the local region on the surface of the semiconductor substrate 44 and the timing at which the second pulse laser 24 irradiates the local region. In the laser annealing apparatus 10, the distance difference between the optical axis distance of the first pulse laser 22 and the optical axis distance of the second pulse laser 24 can be substantially ignored. Therefore, the time difference between the timing at which the first pulse laser 22 and the second pulse laser 24 irradiate the local region of the surface of the semiconductor substrate 44 is different from the timing at which the first laser oscillator 12 oscillates the first pulse laser 22 and the second laser. The oscillator 16 is formed based on a time difference between timings at which the second pulse laser 24 is oscillated. That is, the timing adjusting unit 14 makes the oscillation timings of the first pulse laser 22 and the second pulse laser 24 different from each other based on the half width and frequency. The timing adjustment unit 14 adjusts the timing so that the second laser oscillator 16 oscillates the second pulse laser 24 so that the second laser oscillator 16 oscillates with a delay from the timing when the first laser oscillator 12 oscillates the first pulse laser 22. Yes. The timing adjusting means 14 outputs a control signal via the first signal line 13 and the second signal line 15 to adjust the timing at which the first laser oscillator 12 and the second laser oscillator 16 oscillate.

図２に、第１パルスレーザ２２及び第２パルスレーザ２４が半導体基板４４の表面を走査していく様子を示す。半導体基板４４には、複数のチップパターン４６が作り込まれている。第１パルスレーザ２２及び第２パルスレーザ２４は、複数のチップパターン４６を横断しながら、蛇行して連続照射を行っている。第１パルスレーザ２２及び第２パルスレーザ２４の照射位置は固定されており、ＸＹステージ４２が移動することによってパルスレーザの走査が行われている。
ＸＹステージ４２が移動する速度（走査速度）は、所定のオーバーラップ率に基づいて決定されている。本実施例のオーバーラップ率は６７％である。したがって、後述するように、第１レーザパルス２２及び第２レーザパルス２４が複合したダブルパルスが同一箇所に３回照射されることになる。５０％以上のオーバーラップ率を確保することで、半導体基板４４の表面に形成される半導体領域のムラが抑えられる。 FIG. 2 shows how the first pulse laser 22 and the second pulse laser 24 scan the surface of the semiconductor substrate 44. A plurality of chip patterns 46 are formed in the semiconductor substrate 44. The first pulse laser 22 and the second pulse laser 24 meander and continuously irradiate while traversing a plurality of chip patterns 46. The irradiation positions of the first pulse laser 22 and the second pulse laser 24 are fixed, and scanning of the pulse laser is performed by moving the XY stage 42.
The speed (scanning speed) at which the XY stage 42 moves is determined based on a predetermined overlap rate. The overlap rate of this embodiment is 67%. Therefore, as will be described later, a double pulse in which the first laser pulse 22 and the second laser pulse 24 are combined is irradiated to the same portion three times. By ensuring an overlap ratio of 50% or more, unevenness of the semiconductor region formed on the surface of the semiconductor substrate 44 can be suppressed.

図３に、第１パルスレーザ２２のパルス波形及び第２パルスレーザ２４のパルス波形の経時的な変化を示す。
第２パルスレーザ２４は、第１パルスレーザ２２に対して半値幅Ｔ１０と略等しい時間だけ遅延して発振している。このため、第１パルスレーザ２２のパルス波形の一部と第２パルスレーザ２４のパルス波形の一部が重なっている。このため、第１パルスレーザ２２及び第２パルスレーザ２４が複合したダブルパルスレーザが形成されている。第１パルスレーザ２２及び第２パルスレーザ２４のパルス波形の一部が重なっていると、実質的な照射時間Ｔ２０（本明細書では、半値幅と半値幅の合計を照射時間という）が長くなる。このため、第１パルスレーザ２２による半導体基板４４に対する加温効果が維持されている間に、第２パルスレーザ２４による半導体基板４４に対する加温効果を加えることができる。なお、第１パルスレーザ２２の加温効果と第２パルスレーザ２４の加温効果の相乗的な加温効果を得るためには、第２パルスレーザ２４の遅延時間が７００ナノ秒以下に調整するのが望ましい。これにより、第１パルスレーザ２２と第２パルスレーザ２４が照射するタイミングを近接させることができる。このため、第１パルスレーザ２２による加温効果が消失するよりも先に、第２パルスレーザ２４が照射されるので、実質的な照射時間Ｔ２０を長く確保することができる。また、半値幅Ｔ１０以上の遅延が確保されていると、第１パルスレーザ２２及び第２パルスレーザ２４の強度が合計されたとしても、その合計強度がそれぞれのパルスレーザ２２、２４のピークの強度を超えることがない。
したがって、第１パルスレーザ２２と第２パルスレーザ２４の間に設けられている時間差が半値幅Ｔ１０以上であり、７００ナノ秒以下に調整されていると、合計の強度を所定の値よりも小さく維持しながら、合計の照射時間Ｔ２０を長くするという効果を得ることができる。 FIG. 3 shows temporal changes in the pulse waveform of the first pulse laser 22 and the pulse waveform of the second pulse laser 24.
The second pulse laser 24 oscillates with respect to the first pulse laser 22 with a delay substantially equal to the half-value width T10. For this reason, a part of the pulse waveform of the first pulse laser 22 and a part of the pulse waveform of the second pulse laser 24 overlap. For this reason, a double pulse laser in which the first pulse laser 22 and the second pulse laser 24 are combined is formed. If a part of the pulse waveforms of the first pulse laser 22 and the second pulse laser 24 overlap, the substantial irradiation time T20 (in this specification, the sum of the half width and the half width is referred to as the irradiation time) becomes longer. . For this reason, while the heating effect with respect to the semiconductor substrate 44 by the 1st pulse laser 22 is maintained, the heating effect with respect to the semiconductor substrate 44 by the 2nd pulse laser 24 can be added. In order to obtain a synergistic heating effect of the heating effect of the first pulse laser 22 and the heating effect of the second pulse laser 24, the delay time of the second pulse laser 24 is adjusted to 700 nanoseconds or less. Is desirable. Thereby, the timing which the 1st pulse laser 22 and the 2nd pulse laser 24 irradiate can be made to adjoin. For this reason, since the 2nd pulse laser 24 is irradiated before the heating effect by the 1st pulse laser 22 lose | disappears, the substantial irradiation time T20 can be ensured long. Further, when a delay of half width T10 or more is secured, even if the intensities of the first pulse laser 22 and the second pulse laser 24 are summed, the total intensity is the peak intensity of each of the pulse lasers 22 and 24. Is not exceeded.
Therefore, if the time difference provided between the first pulse laser 22 and the second pulse laser 24 is not less than the half-value width T10 and is adjusted to 700 nanoseconds or less, the total intensity becomes smaller than a predetermined value. While maintaining, the effect of lengthening the total irradiation time T20 can be obtained.

図４に、レーザアニール装置１０を用いた場合の半導体基板４４の深さ方向に沿った温度分布を示す。なお、符号９４は、第１レーザ発振器１２のみを用いて半導体基板を照射した比較例である。
符号９４に示すように、第１レーザ発振器１２のみを用いて照射した場合は、多くのエネルギーが浅い位置（概ね数十nmの深さ）で吸収され、温度分布が深さ方向に沿って急峻に変化する。このため、第１レーザ発振器１２のみを用いて照射した場合は、深い位置（例えば１μｍ）を活性化に必要な９５０℃を達成しようとすると、浅い位置の温度が過度に上昇し、半導体基板４４の表面の温度がアブレーション点よりも高くなるという問題がある。
一方、符号４４に示すように、第１レーザ発振器１２及び第２レーザ発振器１４を併用した場合は、温度分布が深さ方向に沿って緩やかになる。このため、半導体基板４４の表面の温度を抑えながらも、深い位置の温度を上昇させることができる。これは、第１パルスレーザ２２及び第２パルスレーザ２４の単位面積当たりの強度は小さく維持しながらも、実質的な照射時間Ｔ２０を長く確保したことによって、レーザアニールの照射量を大きく確保できたからである。レーザアニールの照射量を大きく確保できたので、熱伝導によって深い位置の温度を上昇させることができるのである。
したがって、照射パワーを適宜に調整してやると、半導体基板４４の表面から１μｍの深い位置を９５０℃以上にまで高温に加温することができる。この場合でも、半導体基板４４の表面の温度はアブレーション点（約２０００℃）よりも低く維持されている。さらに、符号４４の場合は、半導体基板４４の表面の温度がシリコンの溶融温度である１４２０℃を超えている。したがって、半導体基板４４の表面部分は、レーザアニールによって溶融状態を経た後に、冷却されると再結晶化が起こる。このため、半導体基板４４の表面部分に、結晶欠陥の少ない状態が得られる。半導体基板４４の表面から１μｍの深い位置を９５０℃以上にまで高温に加温しながら、半導体基板４４の表面の温度を１４２０℃からアブレーション点の範囲内に調整するには、実質的な照射時間Ｔ２０（本明細書では、半値幅と半値幅の合計を照射時間という）を５０ナノ秒以上に調整するのが望ましい。 FIG. 4 shows a temperature distribution along the depth direction of the semiconductor substrate 44 when the laser annealing apparatus 10 is used. Reference numeral 94 is a comparative example in which the semiconductor substrate is irradiated using only the first laser oscillator 12.
As indicated by reference numeral 94, when irradiation is performed using only the first laser oscillator 12, a large amount of energy is absorbed at a shallow position (approximately a depth of several tens of nm), and the temperature distribution is steep along the depth direction. To change. For this reason, when irradiation is performed using only the first laser oscillator 12, when attempting to achieve 950 ° C. necessary for activation at a deep position (for example, 1 μm), the temperature at the shallow position rises excessively, and the semiconductor substrate 44. There is a problem that the temperature of the surface becomes higher than the ablation point.
On the other hand, as indicated by reference numeral 44, when the first laser oscillator 12 and the second laser oscillator 14 are used in combination, the temperature distribution becomes gentle along the depth direction. For this reason, it is possible to increase the temperature at a deep position while suppressing the temperature of the surface of the semiconductor substrate 44. This is because, while maintaining the intensity per unit area of the first pulse laser 22 and the second pulse laser 24 to be small, the irradiation amount of the laser annealing can be secured large by securing the substantial irradiation time T20. It is. Since a large irradiation amount of laser annealing can be secured, the temperature at a deep position can be increased by heat conduction.
Therefore, if the irradiation power is appropriately adjusted, a position 1 μm deep from the surface of the semiconductor substrate 44 can be heated to 950 ° C. or higher. Even in this case, the temperature of the surface of the semiconductor substrate 44 is maintained lower than the ablation point (about 2000 ° C.). Further, in the case of reference numeral 44, the temperature of the surface of the semiconductor substrate 44 exceeds 1420 ° C., which is the melting temperature of silicon. Therefore, the surface portion of the semiconductor substrate 44 undergoes recrystallization when it is cooled after being melted by laser annealing. For this reason, a state with few crystal defects is obtained on the surface portion of the semiconductor substrate 44. In order to adjust the temperature of the surface of the semiconductor substrate 44 within the range of the ablation point from 1420 ° C. while heating the deep position of 1 μm from the surface of the semiconductor substrate 44 to a high temperature up to 950 ° C. or more, a substantial irradiation time It is desirable to adjust T20 (in this specification, the sum of the full width at half maximum and the full width at half maximum is referred to as irradiation time) to 50 nanoseconds or more.

（ＩＧＢＴの製造方法）
次に、図５〜図１２を参照して、ＩＧＢＴの製造方法を説明する。とりわけ、フィールドストップ層及びコレクタ層を形成する方法を中心に説明する。
図５に、ＩＧＢＴ１００の製造過程の要部断面図を模式的に示す。ＩＧＢＴ１００は、ｎ型のシリコン単結晶のウェハ（ＣＺ、ＭＣＺ、ＦＺ）を利用して形成されている。ＩＧＢＴ１００は、ｎ−型のドリフト層５２上に形成されているｐ型のボディ層５４と、そのボディ層５４の表面部分に形成されているｎ＋型のソース領域６２を備えている。ボディ層５４及びソース領域６２は、ドリフト層５２の表面部分にイオン注入技術を利用して形成することができる。ドリフト層５２及びボディ層５４を合せて半導体基板５０という。
ＩＧＢＴ１００は、トレンチゲート電極５８を備えている。トレンチゲート電極５８は、ソース領域６２とドリフト層５２を隔てているボディ層５４にゲート絶縁膜５６を介して対向している。ゲート絶縁膜５６は、ボディ層５４の表面からトレンチを形成した後に、そのトレンチの内壁を熱酸化することによって形成することができる。トレンチゲート電極５８は、ゲート絶縁膜５６によって被覆されたトレンチ内にポリシリコンを充填することによって形成することができる。トレンチゲート電極５８のポリシリコンには不純物が高濃度に導入されており、実質的に導体である。
半導体基板５０の表面には、ソース領域６２に電気的に接続するソース電極６６が形成されている。ソース電極６６とトレンチゲート電極５８は、層間絶縁膜６４によって電気的に分離されている。ボディ層５４の表面にはさらに、ポリイミド層６８が形成されている。ポリイミド層６８はソース電極６６を覆っており、ソース電極６６等のパッシベーション（保護膜）用に設けられている。 (Manufacturing method of IGBT)
Next, an IGBT manufacturing method will be described with reference to FIGS. In particular, the method for forming the field stop layer and the collector layer will be mainly described.
In FIG. 5, the principal part sectional drawing of the manufacturing process of IGBT100 is shown typically. The IGBT 100 is formed using an n-type silicon single crystal wafer (CZ, MCZ, FZ). The IGBT 100 includes a p-type body layer 54 formed on the n − -type drift layer 52 and an n + -type source region 62 formed on the surface portion of the body layer 54. The body layer 54 and the source region 62 can be formed on the surface portion of the drift layer 52 using an ion implantation technique. The drift layer 52 and the body layer 54 are collectively referred to as a semiconductor substrate 50.
The IGBT 100 includes a trench gate electrode 58. The trench gate electrode 58 is opposed to the body layer 54 that separates the source region 62 and the drift layer 52 via the gate insulating film 56. The gate insulating film 56 can be formed by forming a trench from the surface of the body layer 54 and then thermally oxidizing the inner wall of the trench. The trench gate electrode 58 can be formed by filling the trench covered with the gate insulating film 56 with polysilicon. Impurities are introduced into the polysilicon of the trench gate electrode 58 at a high concentration, which is substantially a conductor.
A source electrode 66 that is electrically connected to the source region 62 is formed on the surface of the semiconductor substrate 50. The source electrode 66 and the trench gate electrode 58 are electrically separated by the interlayer insulating film 64. A polyimide layer 68 is further formed on the surface of the body layer 54. The polyimide layer 68 covers the source electrode 66 and is provided for passivation (protective film) of the source electrode 66 and the like.

次に、図６に示すように、ＩＧＢＴ１００のドリフト層５２は裏面側から研磨され、半導体基板５０は１００〜１５０μｍ程度の厚みに調整される。
次に、図７に示すように、ドリフト層５２の裏面からｎ型不純物であるリンイオン７６ａを深い位置に導入し、ｐ型不純物であるボロンイオン７４ａを浅い位置に導入する。リンイオン７６ａの注入条件は、注入エネルギーが４００KeVであり、ドーズ量が１×１０１３cm−２に調整されている。ボロンイオン７４ａの注入条件は、注入エネルギーが１０〜２０KeVであり、ドーズ量が５×１０１３〜１×１０１４cm−２に調整されている。図１０に示すように、リンイオンの導入濃度分布７６ａは、半導体基板５０の裏面から０．５μｍほどの深い位置に不純物濃度のピークが形成され、その形成範囲が半導体基板５０の裏面から１μｍほどの深い位置にまで至っている。 Next, as shown in FIG. 6, the drift layer 52 of the IGBT 100 is polished from the back surface side, and the semiconductor substrate 50 is adjusted to a thickness of about 100 to 150 μm.
Next, as shown in FIG. 7, phosphorus ions 76 a that are n-type impurities are introduced from a back surface of the drift layer 52 to a deep position, and boron ions 74 a that are p-type impurities are introduced to a shallow position. The implantation conditions of phosphorus ions 76a are such that the implantation energy is 400 KeV and the dose is adjusted to 1 × 10 13 cm −2 . The implantation conditions of the boron ions 74a are such that the implantation energy is 10 to 20 KeV and the dose amount is adjusted to 5 × 10 13 to 1 × 10 14 cm −2 . As shown in FIG. 10, in the introduction concentration distribution 76 a of phosphorus ions, an impurity concentration peak is formed at a deep position of about 0.5 μm from the back surface of the semiconductor substrate 50, and the formation range is about 1 μm from the back surface of the semiconductor substrate 50. It has reached a deep position.

次に、半導体基板５０の裏面に向けてレーザアニールを実施する。このレーザアニールは、前記したレーザアニール装置１０を利用して実施する。レーザアニール装置１０の構成及び操作条件は、前記したものと同一である。
図１１に、リンイオンの導入濃度分布７６ａと活性化された活性化されたリンの濃度分布７６を示す。リンイオンの導入濃度分布７６ａは二次イオン質量分析システム（ＳＩＭＳ）を用いて算出した。活性化されたリンの濃度分布７６は拡がり抵抗（ＳＲ）を用いて算出した。なお、符号９４は、第１レーザ発振器１２のみを用いた場合の比較例であり、活性化されたリンの濃度分布を示す。
本実施例の活性化されたリンの濃度分布７６は、リンイオンの導入濃度分布７６ａに沿って深い位置までほぼ活性化されていることが分かる。活性化率（＝ＳＲ積分値÷ＳＩＭＳ積分値×１００）を算出してみると、深さ１．０μｍまでの本実施例の活性化率は７０％であり、符号９４の比較例は２％であった。本実施例の活性化率は、比較例のそれに比して顕著に向上していることが確認された。 Next, laser annealing is performed toward the back surface of the semiconductor substrate 50. This laser annealing is performed using the laser annealing apparatus 10 described above. The configuration and operating conditions of the laser annealing apparatus 10 are the same as those described above.
FIG. 11 shows a concentration distribution 76a of phosphorus ions and a concentration distribution 76 of activated phosphorus that has been activated. The introduction concentration distribution 76a of phosphorus ions was calculated using a secondary ion mass spectrometry system (SIMS). The concentration distribution 76 of activated phosphorus was calculated using the spread resistance (SR). Reference numeral 94 is a comparative example in which only the first laser oscillator 12 is used, and shows the concentration distribution of activated phosphorus.
It can be seen that the activated phosphorus concentration distribution 76 of this example is substantially activated to a deep position along the phosphorus ion introduction concentration distribution 76a. When the activation rate (= SR integral value ÷ SIMS integral value × 100) is calculated, the activation rate of this example up to a depth of 1.0 μm is 70%, and the comparative example of reference numeral 94 is 2%. Met. It was confirmed that the activation rate of the present example was remarkably improved as compared with that of the comparative example.

さらに、本実施例では、半導体基板５０の浅い位置に導入されたボロンイオン７４ａの活性化においても特異な特徴を有している。
図１２に、半導体基板５０の裏面から深さ方向に沿った活性化ボロン７４の不純物濃度分布を模式的に示す。
本実施例では、半導体基板５０の裏面部分がシリコンの溶融温度である１４２０℃以上に加温されている。ただし、昇華（アブレーション）が発生するほどの高温にまで加温されていない。このため、半導体基板５０の裏面部分は、昇華によって欠落することなく、溶融状態を経た後に再結晶化が起きている。したがって、半導体基板５０の裏面部分の結晶欠陥は回復し、結晶欠陥の少ない状態が得られる。
さらに、本実施例のレーザアニールによると、コレクタ層７４の不純物濃度が一様に形成されるという利点も有している。図１２の符号８０に示すように、ランプアニール等の従来技術を用いると、コレクタ層の不純物濃度の分布は、深さ方向に沿って変動しており、半導体基板の表面部分の不純物濃度が大きく低下している（図中８０参照）。この表面部分の低下は、ピークの値に対して２／３ほど低下する。一方、本実施例のコレクタ層７４は、溶融状態を経験したことによって、半導体基板５０の裏面から深部に向けて不純物濃度が一様な領域を備えることができる。これにより、コレクタ電極に対するコンタクト性の向上、及び正孔の注入効率の向上が得られ、オン電圧の小さいＩＧＢＴを得ることができる。
次に、図９に示すように、コレクタ層７４の裏面にアルミニウムを蒸着してコレクタ電極７２を形成して、ＩＧＢＴ１００を得ることができる。 Furthermore, in this embodiment, the activation of the boron ions 74a introduced into the shallow position of the semiconductor substrate 50 has a unique feature.
FIG. 12 schematically shows the impurity concentration distribution of the activated boron 74 along the depth direction from the back surface of the semiconductor substrate 50.
In the present embodiment, the back surface portion of the semiconductor substrate 50 is heated to 1420 ° C. or higher, which is the melting temperature of silicon. However, it has not been heated to such a high temperature that sublimation (ablation) occurs. For this reason, the back surface portion of the semiconductor substrate 50 is not lost by sublimation, and recrystallization occurs after passing through a molten state. Therefore, the crystal defects on the back surface portion of the semiconductor substrate 50 are recovered, and a state with few crystal defects is obtained.
Further, according to the laser annealing of this embodiment, there is an advantage that the impurity concentration of the collector layer 74 is formed uniformly. As shown by reference numeral 80 in FIG. 12, when a conventional technique such as lamp annealing is used, the distribution of the impurity concentration in the collector layer varies along the depth direction, and the impurity concentration in the surface portion of the semiconductor substrate is large. It has decreased (see 80 in the figure). The reduction of the surface portion is reduced by about 2/3 with respect to the peak value. On the other hand, the collector layer 74 of the present embodiment can have a region where the impurity concentration is uniform from the back surface of the semiconductor substrate 50 toward the deep portion by experiencing the molten state. Thereby, the contact property with respect to the collector electrode and the hole injection efficiency are improved, and an IGBT having a low on-voltage can be obtained.
Next, as shown in FIG. 9, the collector electrode 72 is formed by vapor-depositing aluminum on the back surface of the collector layer 74, whereby the IGBT 100 can be obtained.

以上、本発明の具体例を詳細に説明したが、これらは例示に過ぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例を様々に変形、変更したものが含まれる。
また、本明細書または図面に説明した技術要素は、単独であるいは各種の組合せによって技術的有用性を発揮するものであり、出願時請求項記載の組合せに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成し得るものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。 Specific examples of the present invention have been described in detail above, but these are merely examples and do not limit the scope of the claims. The technology described in the claims includes various modifications and changes of the specific examples illustrated above.
The technical elements described in this specification or the drawings exhibit technical usefulness alone or in various combinations, and are not limited to the combinations described in the claims at the time of filing. In addition, the technology exemplified in this specification or the drawings can achieve a plurality of objects at the same time, and has technical usefulness by achieving one of the objects.

レーザアニール装置の構成を示す。The structure of a laser annealing apparatus is shown. パルスレーザが半導体基板を走査する様子を示す。A mode that a pulse laser scans a semiconductor substrate is shown. 第１レーザパルスの波形と第２レーザパルスの波形を示す。The waveform of a 1st laser pulse and the waveform of a 2nd laser pulse are shown. 半導体基板の裏面部分の温度分布を示す。The temperature distribution of the back surface part of a semiconductor substrate is shown. ＩＧＢＴの製造過程を示す（１）。The manufacturing process of IGBT is shown (1). ＩＧＢＴの製造過程を示す（２）。The manufacturing process of IGBT is shown (2). ＩＧＢＴの製造過程を示す（３）。The manufacturing process of IGBT is shown (3). ＩＧＢＴの製造過程を示す（４）。The manufacturing process of IGBT is shown (4). ＩＧＢＴの製造過程を示す（５）。The manufacturing process of IGBT is shown (5). 半導体基板の裏面部分に導入されたリンイオン及びボロンイオンの分布を示す。The distribution of phosphorus ions and boron ions introduced into the back surface portion of the semiconductor substrate is shown. 半導体基板の裏面部分の活性化リンの分布を示す。The distribution of activated phosphorus on the back surface portion of the semiconductor substrate is shown. 半導体基板の裏面部分の活性化ボロンの分布を示す。The distribution of activated boron on the back surface portion of the semiconductor substrate is shown.

符号の説明Explanation of symbols

１０：レーザアニール装置
１２：第１レーザ発振器
１３：第１信号線
１４：タイミング制御手段
１５：第２信号線
１６：第２レーザ発振器
２２：第１レーザパルス
２４：第２レーザパルス
３０：光軸調整手段
３２：第１レンズ
３４：第２レンズ
４２：ＸＹステージ
４４：半導体基板 10: laser annealing device 12: first laser oscillator 13: first signal line 14: timing control means 15: second signal line 16: second laser oscillator 22: first laser pulse 24: second laser pulse 30: optical axis Adjustment means 32: first lens 34: second lens 42: XY stage 44: semiconductor substrate

Claims (17)

半導体基板内に導入された不純物を活性化させる方法であり、
半導体基板の表面から不純物を導入する工程と、
半導体基板の表面の局所領域に複数のレーザ発振器を用いて複数のパルスレーザを照射する工程を備えており、
前記照射工程では、一つのレーザ発振器が発振するパルスレーザが前記局所領域を照射するタイミングと、他のレーザ発振器が発振するパルスレーザが前記局所領域を照射するタイミングの間に時間差が設定されていることを特徴とする活性化方法。 A method of activating impurities introduced into a semiconductor substrate,
Introducing impurities from the surface of the semiconductor substrate;
A step of irradiating a plurality of pulse lasers using a plurality of laser oscillators on a local region of the surface of the semiconductor substrate;
In the irradiation step, a time difference is set between the timing at which the pulse laser oscillated by one laser oscillator irradiates the local region and the timing at which the pulse laser oscillated by another laser oscillator irradiates the local region. An activation method characterized by the above. 前記照射工程では、前記時間差が７００ナノ秒以下であるという条件で、半値幅が１０〜２００ナノ秒のパルスレーザを照射することを特徴とする請求項１の活性化方法。   2. The activation method according to claim 1, wherein in the irradiation step, a pulse laser having a half width of 10 to 200 nanoseconds is irradiated on the condition that the time difference is 700 nanoseconds or less. 前記照射工程では、前記時間差がパルスレーザの半値幅以上であるという条件でパルスレーザを照射することを特徴とする請求項１又は２の活性化方法。   3. The activation method according to claim 1, wherein in the irradiation step, the pulse laser is irradiated under a condition that the time difference is not less than a half width of the pulse laser. 前記照射工程では、複数のレーザ発振器が同一周波数のパルスレーザを照射することを特徴とする請求項１〜３のいずれかの活性化方法。   4. The activation method according to claim 1, wherein in the irradiation step, a plurality of laser oscillators irradiate a pulse laser having the same frequency. 前記照射工程では、一つのレーザ発振器が発振するパルスレーザのパルス波形の一部と、他のレーザ発振器が発振するパルスレーザのパルス波形の一部が重なるようにして照射することを特徴とする請求項１〜４のいずれかの活性化方法。   In the irradiation step, irradiation is performed such that a part of a pulse waveform of a pulse laser oscillated by one laser oscillator and a part of a pulse waveform of a pulse laser oscillated by another laser oscillator overlap. The activation method in any one of claim | item 1 -4. 前記照射工程では、パルスレーザの合計の強度が０．５J/cm２〜２．５J/cm２に調整されていることを特徴とする請求項１〜５のいずれかの活性化方法。 Wherein in the irradiation step, or the activation method according to claim 1 to 5, the total intensity of the pulsed laser, characterized in that it is adjusted to 0.5J / cm 2 ~2.5J / cm 2 . 半導体基板の主材料にはシリコンが用いられており、
前記照射工程では、半導体基板の表面の温度がシリコンの溶融温度以上であり、且つシリコンの昇華温度以下に昇温する条件でパルスレーザを照射することを特徴とする請求項１〜６のいずれかの活性化方法。 Silicon is used as the main material of the semiconductor substrate,
7. The pulse laser irradiation is performed in the irradiation step under a condition that the temperature of the surface of the semiconductor substrate is equal to or higher than the melting temperature of silicon and lower than the sublimation temperature of silicon. Activation method. 半導体基板内に導入された不純物を活性化させる際に用いられるレーザアニール装置であり、
第１レーザ発振器と、
第２レーザ発振器と、
第１レーザ発振器が発振するパルスレーザの光軸と第２レーザ発振器が発振するパルスレーザの光軸を被照射基板表面の局所領域において一致させる光軸調整手段と、
第１レーザ発振器が発振するパルスレーザが前記局所領域を照射するタイミングと、第２レーザ発振器が発振するパルスレーザが前記局所領域を照射するタイミングの間に時間差を形成するタイミング調整手段を備えていることを特徴とするレーザアニール装置。 A laser annealing device used when activating impurities introduced into a semiconductor substrate,
A first laser oscillator;
A second laser oscillator;
Optical axis adjusting means for causing the optical axis of the pulse laser oscillated by the first laser oscillator and the optical axis of the pulse laser oscillated by the second laser oscillator to coincide with each other in a local region of the surface of the irradiated substrate;
There is provided timing adjustment means for forming a time difference between the timing at which the pulse laser oscillated by the first laser oscillator irradiates the local region and the timing at which the pulse laser oscillated by the second laser oscillator irradiates the local region. A laser annealing apparatus characterized by that. タイミング調整手段は、第１レーザ発振器がパルスレーザを発振するタイミングと、第２レーザ発振器がパルスレーザを発振するタイミングの間に時間差を形成する手段であることを特徴とする請求項８のレーザアニール装置。   9. The laser annealing according to claim 8, wherein the timing adjusting means is means for forming a time difference between the timing at which the first laser oscillator oscillates the pulse laser and the timing at which the second laser oscillator oscillates the pulse laser. apparatus. ＩＧＢＴ（Insulated Gate Bipolar Transistor）の製造方法であり、
半導体基板の裏面から深い位置に第１導電型の不純物を導入してフィールドストップ領域を形成する工程と、
半導体基板の裏面から浅い位置に第２導電型の不純物を導入してコレクタ領域を形成する工程と、
半導体基板の裏面の局所領域に複数のレーザ発振器を用いて複数のパルスレーザを照射する工程を備えており、
前記照射工程では、一つのレーザ発振器が発振するパルスレーザが前記局所領域を照射するタイミングと、他のレーザ発振器が発振するパルスレーザが前記局所領域を照射するタイミングの間に時間差が設定されていることを特徴とする製造方法。 It is a manufacturing method of IGBT (Insulated Gate Bipolar Transistor),
A step of introducing a first conductivity type impurity into a deep position from the back surface of the semiconductor substrate to form a field stop region;
Introducing a second conductivity type impurity into a shallow position from the back surface of the semiconductor substrate to form a collector region;
A step of irradiating a plurality of pulsed lasers using a plurality of laser oscillators on a local region on the back surface of the semiconductor substrate;
In the irradiation step, a time difference is set between the timing at which the pulse laser oscillated by one laser oscillator irradiates the local region and the timing at which the pulse laser oscillated by another laser oscillator irradiates the local region. The manufacturing method characterized by the above-mentioned. 前記照射工程では、前記時間差が７００ナノ秒以下であるという条件で、半値幅が１０〜２００ナノ秒のパルスレーザを照射することを特徴とする請求項１０の製造方法。   11. The manufacturing method according to claim 10, wherein, in the irradiation step, a pulse laser having a half width of 10 to 200 nanoseconds is irradiated on the condition that the time difference is 700 nanoseconds or less. 前記照射工程では、前記時間差がパルスレーザの半値幅以上であるという条件でパルスレーザを照射することを特徴とする請求項１０又は１１の製造方法。   12. The manufacturing method according to claim 10, wherein in the irradiation step, the pulse laser is irradiated under a condition that the time difference is equal to or greater than a half width of the pulse laser. 前記照射工程では、複数のレーザ発振器が同一周波数のパルスレーザを照射することを特徴とする請求項１０〜１２のいずれかの製造方法。   The manufacturing method according to claim 10, wherein in the irradiation step, a plurality of laser oscillators irradiate a pulse laser having the same frequency. 前記照射工程では、一つのレーザ発振器が発振するパルスレーザのパルス波形の一部と、他のレーザ発振器が発振するパルスレーザのパルス波形の一部が重なるようして照射することを特徴とする請求項１０〜１３のいずれかの製造方法。   In the irradiation step, irradiation is performed such that a part of a pulse waveform of a pulse laser oscillated by one laser oscillator overlaps a part of a pulse waveform of a pulse laser oscillated by another laser oscillator. The manufacturing method in any one of claim | item 10-13. 前記照射工程では、パルスレーザの合計の強度が０．５J/cm２〜２．５J/cm２に調整されていることを特徴とする請求項１０〜１４のいずれかの製造方法。 Wherein in the irradiation step, any of the method according to claim 10 to 14 the total intensity of the pulsed laser, characterized in that it is adjusted to 0.5J / cm 2 ~2.5J / cm 2 . 半導体基板の主材料にはシリコンが用いられており、
前記照射工程では、半導体基板の裏面の温度がシリコンの溶融温度以上であり、且つシリコンの昇華温度以下に昇温する条件でパルスレーザを照射することを特徴とする請求項１０〜１５のいずれかの製造方法。 Silicon is used as the main material of the semiconductor substrate,
16. The pulse laser irradiation is performed in the irradiation step under a condition that the temperature of the back surface of the semiconductor substrate is higher than or equal to the melting temperature of silicon and lower than the sublimation temperature of silicon. Manufacturing method. ＩＧＢＴ（Insulated Gate Bipolar Transistor）であり、
半導体基板の裏面から深い位置に形成されている第１導電型のフィールドストップ領域と、
半導体基板の裏面から浅い位置に形成されている第２導電型のコレクタ領域を備えており、
フィールドストップ領域の少なくとも一部は、半導体基板の裏面から０．５μｍよりも深い位置に形成されており、
コレクタ領域は、半導体基板の裏面から深部に向けて不純物濃度が一様に分布している領域を備えていることを特徴とするＩＧＢＴ。 IGBT (Insulated Gate Bipolar Transistor)
A first conductivity type field stop region formed deep from the back surface of the semiconductor substrate;
A second conductivity type collector region formed at a shallow position from the back surface of the semiconductor substrate;
At least a part of the field stop region is formed at a position deeper than 0.5 μm from the back surface of the semiconductor substrate,
The IGBT is characterized in that the collector region includes a region where the impurity concentration is uniformly distributed from the back surface of the semiconductor substrate toward the deep portion.
JP2005309308A 2005-10-25 2005-10-25 Method for activating impurities, laser annealer, semiconductor device and method for fabricating same Pending JP2007123300A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005309308A JP2007123300A (en) 2005-10-25 2005-10-25 Method for activating impurities, laser annealer, semiconductor device and method for fabricating same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005309308A JP2007123300A (en) 2005-10-25 2005-10-25 Method for activating impurities, laser annealer, semiconductor device and method for fabricating same

Publications (1)

Publication Number Publication Date
JP2007123300A true JP2007123300A (en) 2007-05-17

Family

ID=38146861

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005309308A Pending JP2007123300A (en) 2005-10-25 2005-10-25 Method for activating impurities, laser annealer, semiconductor device and method for fabricating same

Country Status (1)

Country Link
JP (1) JP2007123300A (en)

Cited By (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008041868A (en) * 2006-08-04 2008-02-21 Sumitomo Heavy Ind Ltd Impurity activating method and laser irradiation apparatus
JP2010171057A (en) * 2009-01-20 2010-08-05 Denso Corp Semiconductor device, and method of manufacturing the same
JP2010283325A (en) * 2009-05-07 2010-12-16 Sumitomo Heavy Ind Ltd Method for manufacturing semiconductor element and laser annealing device
WO2011055691A1 (en) * 2009-11-06 2011-05-12 株式会社日立製作所 Method for manufacturing semiconductor device
JP2011243836A (en) * 2010-05-20 2011-12-01 Sumitomo Heavy Ind Ltd Laser annealing method and laser annealing device
US8084814B2 (en) 2008-01-23 2011-12-27 Fuji Electric Co., Ltd. Semiconductor device and method of producing the same
JP2012023171A (en) * 2010-07-14 2012-02-02 Sumitomo Heavy Ind Ltd Laser annealing method and laser annealing device
WO2012107979A1 (en) * 2011-02-09 2012-08-16 住友重機械工業株式会社 Laser annealing method and laser annealing apparatus
CN102859660A (en) * 2010-12-07 2013-01-02 住友电气工业株式会社 Method for manufacturing semiconductor device
JP2013258288A (en) * 2012-06-13 2013-12-26 Sumitomo Heavy Ind Ltd Semiconductor device manufacturing method and laser annealing apparatus
CN103489764A (en) * 2012-06-13 2014-01-01 住友重机械工业株式会社 Semiconductor device manufacturing method and laser annealing apparatus
WO2014024589A1 (en) * 2012-08-08 2014-02-13 住友重機械工業株式会社 Semiconductor device producing method
JP2014036111A (en) * 2012-08-08 2014-02-24 Sumitomo Heavy Ind Ltd Semiconductor device manufacturing method
JP2014049456A (en) * 2012-08-29 2014-03-17 Toyota Motor Corp Heating device and heating method
WO2014112228A1 (en) * 2013-01-18 2014-07-24 株式会社日立パワーデバイス Diode and power conversion device
JP2015018980A (en) * 2013-07-12 2015-01-29 アイシン精機株式会社 Laser processing apparatus and laser processing method
JP2016096280A (en) * 2014-11-17 2016-05-26 住友重機械工業株式会社 Semiconductor device manufacturing method and laser annealing device
WO2016151723A1 (en) * 2015-03-23 2016-09-29 国立大学法人九州大学 Laser doping device and laser doping method
CN109686686A (en) * 2019-01-30 2019-04-26 北京华卓精科科技股份有限公司 Laser heat treatment equipment and laser heat treatment method
JP2019145810A (en) * 2019-04-01 2019-08-29 国立大学法人九州大学 Laser doping apparatus and laser doping method
JP2021040107A (en) * 2019-09-05 2021-03-11 株式会社東芝 Manufacturing method of semiconductor device

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001023918A (en) * 1999-07-08 2001-01-26 Nec Corp Semiconductor thin-film forming apparatus
JP2001319891A (en) * 2000-05-10 2001-11-16 Nec Corp Method and apparatus for processing thin film
JP2005223301A (en) * 2003-06-24 2005-08-18 Fuji Electric Device Technology Co Ltd Method for manufacturing semiconductor device
JP2005268487A (en) * 2004-03-18 2005-09-29 Fuji Electric Device Technology Co Ltd Manufacturing method of semiconductor device, and manufacturing equipment thereof

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001023918A (en) * 1999-07-08 2001-01-26 Nec Corp Semiconductor thin-film forming apparatus
JP2001319891A (en) * 2000-05-10 2001-11-16 Nec Corp Method and apparatus for processing thin film
JP2005223301A (en) * 2003-06-24 2005-08-18 Fuji Electric Device Technology Co Ltd Method for manufacturing semiconductor device
JP2005268487A (en) * 2004-03-18 2005-09-29 Fuji Electric Device Technology Co Ltd Manufacturing method of semiconductor device, and manufacturing equipment thereof

Cited By (38)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008041868A (en) * 2006-08-04 2008-02-21 Sumitomo Heavy Ind Ltd Impurity activating method and laser irradiation apparatus
US8084814B2 (en) 2008-01-23 2011-12-27 Fuji Electric Co., Ltd. Semiconductor device and method of producing the same
US10068998B2 (en) 2008-01-23 2018-09-04 Fuji Electric Co., Ltd. Semiconductor device and method of producing the same
JP2010171057A (en) * 2009-01-20 2010-08-05 Denso Corp Semiconductor device, and method of manufacturing the same
JP2010283325A (en) * 2009-05-07 2010-12-16 Sumitomo Heavy Ind Ltd Method for manufacturing semiconductor element and laser annealing device
JP5557848B2 (en) * 2009-11-06 2014-07-23 株式会社日立製作所 Manufacturing method of semiconductor device
WO2011055691A1 (en) * 2009-11-06 2011-05-12 株式会社日立製作所 Method for manufacturing semiconductor device
CN102668037B (en) * 2009-11-06 2015-07-15 株式会社日立制作所 Method for manufacturing semiconductor device
CN102668037A (en) * 2009-11-06 2012-09-12 株式会社日立制作所 Method for manufacturing semiconductor device
JP2011243836A (en) * 2010-05-20 2011-12-01 Sumitomo Heavy Ind Ltd Laser annealing method and laser annealing device
JP2012023171A (en) * 2010-07-14 2012-02-02 Sumitomo Heavy Ind Ltd Laser annealing method and laser annealing device
CN102859660A (en) * 2010-12-07 2013-01-02 住友电气工业株式会社 Method for manufacturing semiconductor device
EP2674967A4 (en) * 2011-02-09 2016-05-11 Sumitomo Heavy Industries Laser annealing method and laser annealing apparatus
CN103339712A (en) * 2011-02-09 2013-10-02 住友重机械工业株式会社 Laser annealing method and laser annealing apparatus
KR101561364B1 (en) 2011-02-09 2015-10-16 스미도모쥬기가이고교 가부시키가이샤 Laser annealing method and laser annealing apparatus
JP2012164921A (en) * 2011-02-09 2012-08-30 Sumitomo Heavy Ind Ltd Laser annealing method and laser annealing apparatus
TWI497572B (en) * 2011-02-09 2015-08-21 Sumitomo Heavy Industries Laser annealing method and laser annealing device
WO2012107979A1 (en) * 2011-02-09 2012-08-16 住友重機械工業株式会社 Laser annealing method and laser annealing apparatus
CN103489764A (en) * 2012-06-13 2014-01-01 住友重机械工业株式会社 Semiconductor device manufacturing method and laser annealing apparatus
JP2013258288A (en) * 2012-06-13 2013-12-26 Sumitomo Heavy Ind Ltd Semiconductor device manufacturing method and laser annealing apparatus
KR101572717B1 (en) * 2012-06-13 2015-11-27 스미도모쥬기가이고교 가부시키가이샤 Method for manufacturing semiconductor device and laser annealing device
CN104508796A (en) * 2012-08-08 2015-04-08 住友重机械工业株式会社 Semiconductor device producing method
US9653299B2 (en) 2012-08-08 2017-05-16 Sumitomo Heavy Industries, Ltd. Semiconductor device producing method
WO2014024589A1 (en) * 2012-08-08 2014-02-13 住友重機械工業株式会社 Semiconductor device producing method
JP2014036110A (en) * 2012-08-08 2014-02-24 Sumitomo Heavy Ind Ltd Semiconductor device manufacturing method
JP2014036111A (en) * 2012-08-08 2014-02-24 Sumitomo Heavy Ind Ltd Semiconductor device manufacturing method
JP2014049456A (en) * 2012-08-29 2014-03-17 Toyota Motor Corp Heating device and heating method
WO2014112228A1 (en) * 2013-01-18 2014-07-24 株式会社日立パワーデバイス Diode and power conversion device
JP2014138182A (en) * 2013-01-18 2014-07-28 Hitachi Power Semiconductor Device Ltd Diode and electric power conversion system
JP2015018980A (en) * 2013-07-12 2015-01-29 アイシン精機株式会社 Laser processing apparatus and laser processing method
JP2016096280A (en) * 2014-11-17 2016-05-26 住友重機械工業株式会社 Semiconductor device manufacturing method and laser annealing device
WO2016151723A1 (en) * 2015-03-23 2016-09-29 国立大学法人九州大学 Laser doping device and laser doping method
JPWO2016151723A1 (en) * 2015-03-23 2018-01-11 国立大学法人九州大学 Laser doping apparatus and laser doping method
US10629438B2 (en) 2015-03-23 2020-04-21 Kyushu University Laser doping apparatus and laser doping method
CN109686686A (en) * 2019-01-30 2019-04-26 北京华卓精科科技股份有限公司 Laser heat treatment equipment and laser heat treatment method
JP2019145810A (en) * 2019-04-01 2019-08-29 国立大学法人九州大学 Laser doping apparatus and laser doping method
JP2021040107A (en) * 2019-09-05 2021-03-11 株式会社東芝 Manufacturing method of semiconductor device
JP7181845B2 (en) 2019-09-05 2022-12-01 株式会社東芝 Semiconductor device manufacturing method

Similar Documents

Publication Publication Date Title
JP2007123300A (en) Method for activating impurities, laser annealer, semiconductor device and method for fabricating same
JP4590880B2 (en) Manufacturing method of semiconductor device
JP2010171057A (en) Semiconductor device, and method of manufacturing the same
JP4678700B1 (en) Laser annealing apparatus and laser annealing method
US7135387B2 (en) Method of manufacturing semiconductor element
WO2013108911A1 (en) Semiconductor device and method for producing same
US7517777B2 (en) Method of manufacturing semiconductor device and semiconductor device formed by the method
JP2006351659A (en) Method of manufacturing semiconductor device
US20120329257A1 (en) Method for manufacturing semiconductor device
JP2010212530A (en) Method of manufacturing semiconductor device
WO2016042954A1 (en) Semiconductor device and method for manufacturing semiconductor device
JP6547724B2 (en) Semiconductor device manufacturing method
KR20140143836A (en) Semiconductor device producing method
US8420512B2 (en) Method for manufacturing semiconductor device
JP2007059431A (en) Process for fabricating semiconductor device and laser processing system
US9418852B2 (en) Method of manufacturing a semiconductor device
KR101572717B1 (en) Method for manufacturing semiconductor device and laser annealing device
JP2012146716A (en) Manufacturing method of semiconductor device
JP5500573B2 (en) Method for activating semiconductor impurities
JP2009267095A (en) Method of manufacturing semiconductor
JP4043865B2 (en) Manufacturing method of semiconductor device using laser irradiation
JP5201305B2 (en) Manufacturing method of semiconductor device
JP2008270243A (en) Manufacturing method of semiconductor device
JP2000260731A (en) Method and equipment for laser heat treatment and semiconductor device
JPWO2011055691A1 (en) Manufacturing method of semiconductor device

Legal Events

Date Code Title Description
A621 Written request for application examination

Effective date: 20080123

Free format text: JAPANESE INTERMEDIATE CODE: A621

A977 Report on retrieval

Effective date: 20091127

Free format text: JAPANESE INTERMEDIATE CODE: A971007

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110920

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20120313