JP2006351659A - Method of manufacturing semiconductor device - Google Patents

Method of manufacturing semiconductor device Download PDF

Info

Publication number
JP2006351659A
JP2006351659A JP2005173273A JP2005173273A JP2006351659A JP 2006351659 A JP2006351659 A JP 2006351659A JP 2005173273 A JP2005173273 A JP 2005173273A JP 2005173273 A JP2005173273 A JP 2005173273A JP 2006351659 A JP2006351659 A JP 2006351659A
Authority
JP
Japan
Prior art keywords
laser
wafer
semiconductor device
implanted
type substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2005173273A
Other languages
Japanese (ja)
Inventor
Masanori Saito
正典 斉藤
Masaki Ajioka
正樹 味岡
Shinji Koike
伸二 小池
Maki Terada
真樹 寺田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toyota Motor Corp
Original Assignee
Toyota Motor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toyota Motor Corp filed Critical Toyota Motor Corp
Priority to JP2005173273A priority Critical patent/JP2006351659A/en
Publication of JP2006351659A publication Critical patent/JP2006351659A/en
Pending legal-status Critical Current

Links

Images

Landscapes

  • Electrodes Of Semiconductors (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide a method of manufacturing a semiconductor device by which impurity ions injected into a deep part can be activated. <P>SOLUTION: The method of manufacturing a semiconductor device includes first to third steps, wherein the frontal structure of the semiconductor device is formed on the front side of a wafer 14 in the first step, impurity ions are injected into the wafer 14 from the rear surface in the second step, and a laser light is given to the rear surface of the wafer 14 under the satisfactory conditions of (1) wavelength of 690-900 nm, (2) irradiation time of 10-100 μ sec, and (3) power density of 250-750 kW/cm<SP>2</SP>in the third step. <P>COPYRIGHT: (C)2007,JPO&INPIT

Description

本発明は、半導体装置の製造方法に関するものである。詳しくは、ウェーハに注入した不純物イオンを活性化する技術に関するものである。   The present invention relates to a method for manufacturing a semiconductor device. Specifically, the present invention relates to a technique for activating impurity ions implanted into a wafer.

ウェーハの表側に半導体装置の表側構造を形成する第1工程と、ウェーハの裏面からウェーハに不純物イオンを注入する第2工程と、ウェーハの裏面にレーザ光を照射することによって第2工程で注入した不純物イオンを活性化する第3工程を備える半導体装置の製造方法が知られている(例えば、特許文献1)。   The first step of forming the front side structure of the semiconductor device on the front side of the wafer, the second step of implanting impurity ions into the wafer from the back side of the wafer, and the second step by irradiating the back side of the wafer with laser light A manufacturing method of a semiconductor device including a third step of activating impurity ions is known (for example, Patent Document 1).

特開2003−59856号公報JP 2003-59856 A

不純物イオンの活性化のために、従来は、エキシマレーザ(波長:308nm)、YAG第2高調波レーザ(波長:532nm)、YLF第2高調波レーザ(波長:527nm)等を用いる。これらのレーザ光でウェーハを照射した場合、ウェーハによるレーザ光の吸収係数が高いために、レーザ光の大部分がウェーハの表面近傍で吸収され、深部にまで到達しない。従来のレーザ光照射技術では深部まで加熱することができず、深部に注入した不純物イオンを活性化することができない。
深部に注入した不純物イオンを活性化しようとしてレーザのパワー密度を強くすると、ウェーハの表面近傍が高温になり過ぎて溶融し、ウェーハが損傷してしまう。あるいは、ウェーハに注入した不純物イオンの深さ方向の濃度分布が変化してしまう。
本発明は、その問題を解決するためになされたものであり、深部に注入した不純物イオンを活性化することが可能な半導体装置の製造方法を提供することを課題とする。
Conventionally, an excimer laser (wavelength: 308 nm), a YAG second harmonic laser (wavelength: 532 nm), a YLF second harmonic laser (wavelength: 527 nm), or the like is used to activate impurity ions. When the wafer is irradiated with these laser beams, since the absorption coefficient of the laser beams by the wafer is high, most of the laser beams are absorbed near the surface of the wafer and do not reach the deep part. The conventional laser beam irradiation technique cannot heat to the deep part and cannot activate the impurity ions implanted into the deep part.
If the power density of the laser is increased in order to activate the impurity ions implanted in the deep part, the vicinity of the wafer surface becomes too hot and melts, resulting in damage to the wafer. Alternatively, the concentration distribution of impurity ions implanted into the wafer in the depth direction changes.
The present invention has been made to solve the problem, and an object of the present invention is to provide a method of manufacturing a semiconductor device capable of activating impurity ions implanted in a deep portion.

本発明の半導体装置の製造方法は、第1工程と、第2工程と、第3工を備えている。第1工程では、ウェーハの表側に半導体装置の表側構造を形成する。第2工程では、ウェーハの裏面からウェーハに不純物イオンを注入する。第3工程では、ウェーハの裏面に以下の条件を満足するレーザ光を照射する。その条件は、(1)波長が690〜900nmであり、(2)照射時間が10〜100μsecであり、(3)パワー密度が250〜750kW/cmである。ここで、パワー密度とは、ウェーハの裏面におけるものである。
ウェーハの裏面に、上述した(1)、(2)、(3)の条件を満足するレーザ光を照射すると、ウェーハの裏面から深部にまでレーザ光が侵入し、ウェーハの深部まで加熱することができる。深部に注入した不純物イオンを活性化することができる。その一方において、ウェーハの裏面からレーザ光が侵入しすぎることがなく、ウェーハの表側に形成されている半導体装置の表側構造を損傷することもない。
The method for manufacturing a semiconductor device of the present invention includes a first step, a second step, and a third step. In the first step, the front side structure of the semiconductor device is formed on the front side of the wafer. In the second step, impurity ions are implanted into the wafer from the back surface of the wafer. In the third step, the back surface of the wafer is irradiated with laser light that satisfies the following conditions. The conditions are (1) the wavelength is 690 to 900 nm, (2) the irradiation time is 10 to 100 μsec, and (3) the power density is 250 to 750 kW / cm 2 . Here, the power density is on the back surface of the wafer.
When the back surface of the wafer is irradiated with laser light that satisfies the above-mentioned conditions (1), (2), and (3), the laser light penetrates from the back surface of the wafer to the deep part and can be heated to the deep part of the wafer. it can. Impurity ions implanted in the deep part can be activated. On the other hand, the laser beam does not enter too much from the back surface of the wafer, and the front side structure of the semiconductor device formed on the front side of the wafer is not damaged.

IGBTを製造する場合、n型半導体のウェーハを用い、第2工程では、リンイオンを注入エネルギー500〜1500keV、ドーズ量5×1012〜5×1015/cmで注入した後に、ボロンイオンを注入エネルギー10〜50keV、ドーズ量1×1013〜1×1014/cmで注入することが好ましい。
このような条件でリンイオンとボロンイオンを注入することによって、ウェーハの裏面近傍にコレクタ層を形成し、それよりも深部にフィールドストップ層を形成することができる。フィールドストップ層を形成するために深部に注入したリンを効果的に活性化することができる。
When manufacturing an IGBT, an n-type semiconductor wafer is used, and in the second step, phosphorus ions are implanted at an implantation energy of 500 to 1500 keV and a dose of 5 × 10 12 to 5 × 10 15 / cm 2 , and then boron ions are implanted. It is preferable to implant at an energy of 10 to 50 keV and a dose of 1 × 10 13 to 1 × 10 14 / cm 2 .
By implanting phosphorus ions and boron ions under such conditions, a collector layer can be formed near the back surface of the wafer, and a field stop layer can be formed deeper than that. It is possible to effectively activate phosphorus implanted in the deep part to form the field stop layer.

本発明によれば、半導体装置のウェーハを損傷することなく、あるいは、ウェーハの深さ方向の不純物イオンの濃度分布に影響を与えることなく、深部に注入した不純物イオンの活性化率を高くすることができる。同時に、ウェーハの表側に形成されている半導体装置の表側構造が損傷することも避けられる。   According to the present invention, the activation rate of impurity ions implanted into the deep portion can be increased without damaging the wafer of the semiconductor device or without affecting the concentration distribution of impurity ions in the depth direction of the wafer. Can do. At the same time, damage to the front side structure of the semiconductor device formed on the front side of the wafer can be avoided.

本発明の好適な実施形態を例示する。
(形態1)
半導体装置がIGBTであることを特徴とする半導体装置の製造方法。
The preferred embodiment of this invention is illustrated.
(Form 1)
A semiconductor device manufacturing method, wherein the semiconductor device is an IGBT.

本発明の製造方法に係る一実施例について、図面を参照しながら説明する。本実施例の製造方法では、図1に示すように、裏面側から順に、コレクタ電極20、p型コレクタ層17、n型フィールドストップ層16、n型基板(ウェーハ)14、p型ボディ層15、n型エミッタ領域24、ゲート電極23、ゲート絶縁膜22、層間絶縁膜25、エミッタ電極27、ポリイミド層28を備えているIGBTを製造する。
コレクタ電極20は、p型コレクタ層17の裏面に形成されており、アルミ電極である。エミッタ電極27は、p型ボディ層15とn型エミッタ領域24の表面に形成されており、アルミ電極である。エミッタ電極27は、n型エミッタ領域24に接続されている。図示しない断面において、p型ボディ層15の表面にはp型コンタクト領域が形成されている。エミッタ電極27は、p型コンタクト領域を介してp型ボディ層15にも接続されている。ゲート電極23は、n型エミッタ領域24とp型ボディ層15を貫通してn型基板14に達するトレンチ21内に形成されている。ゲート電極23は、ゲート絶縁膜22に覆われた状態で、トレンチ21内に配置されている。ゲート電極23は、層間絶縁膜25によって、エミッタ電極27から絶縁されている。ゲート電極23は、図示しない断面において、ゲート電圧用信号線に導通している。ポリイミド層28は、p型ボディ層15とエミッタ電極27を覆っている。
An embodiment according to the manufacturing method of the present invention will be described with reference to the drawings. In the manufacturing method of the present embodiment, as shown in FIG. 1, the collector electrode 20, the p + -type collector layer 17, the n + -type field stop layer 16, the n-type substrate (wafer) 14, the p-type body are sequentially arranged from the back side. An IGBT including the layer 15, the n + -type emitter region 24, the gate electrode 23, the gate insulating film 22, the interlayer insulating film 25, the emitter electrode 27, and the polyimide layer 28 is manufactured.
The collector electrode 20 is formed on the back surface of the p + type collector layer 17 and is an aluminum electrode. The emitter electrode 27 is formed on the surfaces of the p-type body layer 15 and the n + -type emitter region 24, and is an aluminum electrode. The emitter electrode 27 is connected to the n + -type emitter region 24. In a cross section (not shown), ap + type contact region is formed on the surface of the p type body layer 15. The emitter electrode 27 is also connected to the p-type body layer 15 through a p + -type contact region. The gate electrode 23 is formed in a trench 21 that reaches the n-type substrate 14 through the n + -type emitter region 24 and the p-type body layer 15. The gate electrode 23 is disposed in the trench 21 while being covered with the gate insulating film 22. The gate electrode 23 is insulated from the emitter electrode 27 by the interlayer insulating film 25. The gate electrode 23 is electrically connected to the gate voltage signal line in a cross section (not shown). The polyimide layer 28 covers the p-type body layer 15 and the emitter electrode 27.

半導体10を製造するときには、図2に示ように、n型基板14を用意する。n型基板14は、例えば、CZ法、MCZ法、FZ法等を用いて安価に製造することができる。製造工程中に取り扱いやすいように、厚めのn型基板14を用意する。n型基板14が薄いと、n型基板14が簡単に破壊されてしまうからである。
次に、図3に示すように、n型基板14の表側の表面にp型の不純物イオン(具体的にはボロンイオン)を注入してp型ボディ層15を形成する。次に、n型の不純物イオンを注入してn型エミッタ領域24を形成する。
次に、IRE等のエッチング技術を利用して、n型エミッタ領域24とp型ボディ層15を貫通してn型基板14に達するトレンチ21を形成する。次に熱酸化してトレンチ21の内面にゲート絶縁膜22を形成する。次に、トレンチ21内に多結晶シリコンを結晶成長させることによってゲート電極23を形成する。
次に層間絶縁膜25を形成し、エミッタ電極27を形成し、ポリイミド層28を形成する。エミッタ電極27とポリイミド層28を形成する前に、熱処理するために、注入した不純物イオンが活性化されている。
IGBTの表側構造を製造する技術は公知であるので、これ以上の説明は省略する。
When the semiconductor 10 is manufactured, an n-type substrate 14 is prepared as shown in FIG. The n-type substrate 14 can be manufactured at low cost using, for example, the CZ method, the MCZ method, the FZ method, or the like. A thick n-type substrate 14 is prepared so that it can be easily handled during the manufacturing process. This is because if the n-type substrate 14 is thin, the n-type substrate 14 is easily destroyed.
Next, as shown in FIG. 3, p-type body layers 15 are formed by implanting p-type impurity ions (specifically, boron ions) into the front surface of the n-type substrate 14. Next, n type impurity ions are implanted to form an n + type emitter region 24.
Next, a trench 21 that reaches the n-type substrate 14 through the n + -type emitter region 24 and the p-type body layer 15 is formed using an etching technique such as IRE. Next, the gate insulating film 22 is formed on the inner surface of the trench 21 by thermal oxidation. Next, a gate electrode 23 is formed by growing polycrystalline silicon in the trench 21.
Next, an interlayer insulating film 25 is formed, an emitter electrode 27 is formed, and a polyimide layer 28 is formed. Before forming the emitter electrode 27 and the polyimide layer 28, the implanted impurity ions are activated for heat treatment.
Since the technique for manufacturing the front side structure of the IGBT is known, further description thereof is omitted.

図3の状態で、IGBTの表側構造は完成している。次には、図4に示すように、n型基板14の裏側を研磨する等によって、n型基板14の厚さを薄くする。n型基板14の厚さを薄くすることによって、IGBTのオン電圧が低減される。
次に、図5に示すように、n型基板14に裏面からリン(P)32をイオン注入する。リンの注入条件は、注入エネルギーが500〜1500keV、ドーズ量が5×1012〜5×1015/cmである。次に図6に示すように、n型基板14に裏側からボロン(B)33をイオン注入する。ボロンの注入条件は、注入エネルギーが10〜50keV、ドーズ量が1×1013〜1×1014/cmである。リンが深部に注入され、ボロンが浅部に注入される。
次に、図7に示すように、n型基板14の裏面にレーザ光34を照射し、n型基板14の裏側を加熱するレーザアニール処理を実行する。レーザアニールを実行すると、注入されたリン32とボロン33が活性化し、nフィールドストップ層16とpコレクタ層17が形成される。最後に、pコレクタ層17の裏側にコレクタ電極20を接合することによって、図1に示す半導体装置10が完成する。
In the state of FIG. 3, the front side structure of the IGBT is completed. Next, as shown in FIG. 4, the thickness of the n-type substrate 14 is reduced by polishing the back side of the n-type substrate 14 or the like. By reducing the thickness of the n-type substrate 14, the on-voltage of the IGBT is reduced.
Next, as shown in FIG. 5, phosphorus (P) 32 is ion-implanted into the n-type substrate 14 from the back surface. The phosphorus implantation conditions are an implantation energy of 500 to 1500 keV and a dose of 5 × 10 12 to 5 × 10 15 / cm 2 . Next, as shown in FIG. 6, boron (B) 33 is ion-implanted into the n-type substrate 14 from the back side. Boron implantation conditions are an implantation energy of 10 to 50 keV and a dose of 1 × 10 13 to 1 × 10 14 / cm 2 . Phosphorus is implanted deep and boron is implanted shallow.
Next, as shown in FIG. 7, laser annealing is performed in which the back surface of the n-type substrate 14 is irradiated with laser light 34 and the back side of the n-type substrate 14 is heated. When laser annealing is performed, the implanted phosphorus 32 and boron 33 are activated, and the n + field stop layer 16 and the p + collector layer 17 are formed. Finally, the collector electrode 20 is bonded to the back side of the p + collector layer 17 to complete the semiconductor device 10 shown in FIG.

上述したように、半導体装置10は、n型基板14に注入したリンとボロンをレーザアニールすることによって活性化し、nフィールドストップ層16とpコレクタ層17を形成している。その場合、半導体レーザからn型基板14の裏面に、波長が690〜900nmであり、パワー密度が250〜750kW/cmであるレーザ光を、10〜100μsecの照射時間で照射するのが好ましい。この照射条件の設定根拠を以下に詳細に説明する。 As described above, the semiconductor device 10 is activated by laser annealing phosphorus and boron implanted into the n-type substrate 14 to form the n + field stop layer 16 and the p + collector layer 17. In that case, it is preferable to irradiate the back surface of the n-type substrate 14 from the semiconductor laser with a laser beam having a wavelength of 690 to 900 nm and a power density of 250 to 750 kW / cm 2 for an irradiation time of 10 to 100 μsec. The basis for setting the irradiation conditions will be described in detail below.

図8は、レーザアニールに用いるレーザ光の波長毎に、照射面からの深さ(μm)(横軸)に対するレーザ吸収強度(W/cm)(縦軸)の関係をシミュレーションした結果を示している。ここで、照射面とは、n型基板14の裏面のことである。レーザ吸収強度は、n型基板14(シリコン)が単位体積当りに吸収する熱量の大きさを意味する。レーザ吸収強度が大きいほど、吸収部位の温度が高くなる。308nmの波長のレーザ光は、エキシマレーザから照射されたものである。532nmの波長のレーザ光は、YAG第2高調波レーザから照射されたものである。527nmの波長のレーザ光は、YLF第2高調波レーザから照射されたものである。690nm、808nm、940nmの波長のレーザ光は、III−V族の化合物(例えば、AlGaAs)を素材とする半導体レーザから照射されたものである。 FIG. 8 shows the result of simulating the relationship of the laser absorption intensity (W / cm 3 ) (vertical axis) to the depth (μm) (horizontal axis) from the irradiated surface for each wavelength of laser light used for laser annealing. ing. Here, the irradiation surface is the back surface of the n-type substrate 14. The laser absorption intensity means the amount of heat absorbed by the n-type substrate 14 (silicon) per unit volume. The higher the laser absorption intensity, the higher the temperature of the absorption site. Laser light with a wavelength of 308 nm is emitted from an excimer laser. The laser beam having a wavelength of 532 nm is emitted from the YAG second harmonic laser. The laser beam having a wavelength of 527 nm is emitted from the YLF second harmonic laser. Laser beams having wavelengths of 690 nm, 808 nm, and 940 nm are emitted from a semiconductor laser made of a III-V group compound (for example, AlGaAs).

フィールドストップ層16を形成するためにn型基板14に注入されたリンは、深さ1μm付近で濃度がピークを形成している。このため、深さ1μmよりも深いところまでレーザ吸収強度が大きくないと、リンを良好に活性化することができない。しかしながら、エキシマレーザで照射した場合(308nm)には、n型基板14の裏側の極めて浅いところまでしかレーザ吸収強度を確保することができない。YAG第2高調波レーザ(532nm)やYLF第2高調波レーザ(527nm)を照射する場合は、深さ1μmでもレーザ吸収強度を確保することができる。しかしながら、YAG第2高調波レーザやYLF第2高調波レーザで照射した場合には、裏面から深さ1μmに至るまでの間にレーザ吸収強度が急激に低下している。従って、n型基板14の裏面が溶融しないようにレーザアニールを実行しようとすると、深さ1μmの部位は活性化に必要な温度にならない。このため、YAG第2高調波やYLF第2高調波でレーザアニールを実行しても、注入されたリンとボロンの活性化が良好に行われない(活性化率が低くなる)。これに対して、半導体レーザで照射した場合(690nm、808nm、940nm)には、深さ1μmでのレーザ吸収強度を確保することができるとともに、深さ方向に沿ってレーザ吸収強度が急激に変化することがない。従って、半導体レーザから得られる690nm、808nm、940nmの波長のレーザ光でレーザアニールを実行することによって、n型基板14の裏面が溶融しない状態で、注入されたリンとボロンを良好に活性化することができる。 The phosphorus implanted into the n-type substrate 14 to form the n + field stop layer 16 has a peak concentration at a depth of about 1 μm. For this reason, phosphorous cannot be activated satisfactorily unless the laser absorption intensity is increased to a depth deeper than 1 μm. However, when irradiated with an excimer laser (308 nm), the laser absorption intensity can be secured only to a very shallow portion on the back side of the n-type substrate 14. When YAG second harmonic laser (532 nm) or YLF second harmonic laser (527 nm) is irradiated, laser absorption intensity can be secured even at a depth of 1 μm. However, when irradiated with a YAG second harmonic laser or a YLF second harmonic laser, the laser absorption intensity rapidly decreases from the back surface to a depth of 1 μm. Therefore, when laser annealing is performed so that the back surface of the n-type substrate 14 is not melted, the portion having a depth of 1 μm does not reach the temperature necessary for activation. For this reason, even if laser annealing is performed with the YAG second harmonic or the YLF second harmonic, the implanted phosphorus and boron are not activated well (the activation rate is lowered). In contrast, when irradiated with a semiconductor laser (690 nm, 808 nm, 940 nm), the laser absorption intensity at a depth of 1 μm can be secured and the laser absorption intensity changes rapidly along the depth direction. There is nothing to do. Therefore, by performing laser annealing with laser light having a wavelength of 690 nm, 808 nm, and 940 nm obtained from a semiconductor laser, the implanted phosphorus and boron are activated well with the back surface of the n-type substrate 14 not melted. be able to.

図9は、光の波長(nm)(横軸)に対する厚さが100μmのシリコンにおける光の透過率(%)(縦軸)を計測した結果である。光の透過率とは、照射した光の強さに対する透過した光の強さの比である。図9から明らかなように、光の波長が900nmを超えると、シリコンの透過率が急激に増加している。このため、波長が900nm以上のレーザ光でレーザアニールを実行すると、半導体装置10の表面側が高温(例えば、450℃以上)になり、アルミで形成されているエミッタ電極27が溶融したり、ポリイミド層28が炭化したりする。従って、透過率を抑制する観点から、半導体レーザから照射するレーザ光の波長は、900nm以下である必要がある。
図8に示したレーザ吸収強度と、図9に示した透過率から、半導体レーザから照射するレーザ光の波長は690〜900nmであることが好ましいことが確認される。
FIG. 9 shows the result of measuring the light transmittance (%) (vertical axis) in silicon having a thickness of 100 μm with respect to the wavelength (nm) of light (horizontal axis). The light transmittance is a ratio of the intensity of transmitted light to the intensity of irradiated light. As is clear from FIG. 9, when the wavelength of light exceeds 900 nm, the transmittance of silicon increases rapidly. For this reason, when laser annealing is performed with a laser beam having a wavelength of 900 nm or more, the surface side of the semiconductor device 10 becomes a high temperature (for example, 450 ° C. or more), and the emitter electrode 27 formed of aluminum melts or a polyimide layer 28 is carbonized. Therefore, from the viewpoint of suppressing the transmittance, the wavelength of the laser light emitted from the semiconductor laser needs to be 900 nm or less.
From the laser absorption intensity shown in FIG. 8 and the transmittance shown in FIG. 9, it is confirmed that the wavelength of the laser light emitted from the semiconductor laser is preferably 690 to 900 nm.

図10は、n型基板14の裏面からの深さ毎に、半導体レーザの照射時間(μs)(横軸)に対するn型基板14の温度(℃)(縦軸)の関係をシミュレーションした結果を示している。nフィールドストップ層16とpコレクタ層17を良好に活性化するためには、n型基板14のリンとボロンが注入された部位を950℃程度に加熱する必要がある。図10から明らかなように、照射面と、深さ0.5μmと、深さ1μmの各場合について、照射時間が10〜100μmの範囲であるときに、各深さにおけるn型基板14の温度が950℃に近い値になる。深さ0.5μmと、深さ1μmでは、照射時間が10μs以下では温度が上昇しない。照射時間は10μs以上は必要である。照射時間が100μs以上になると、深さ100μmの位置(半導体装置10の表面近傍)の温度が450℃を超えてしまう。深さ100μm(半導体装置10の表面近傍)の温度が450℃を超えてしまうと、アルミ製のエミッタ電極27が溶融し、ポリイミド層28が炭化してしまう可能性がある。照射時間は100μs以下である必要がある。半導体レーザの照射時間は10〜100μsであることが好ましい。 FIG. 10 shows the result of simulating the relationship of the temperature (° C.) (vertical axis) of the n-type substrate 14 to the irradiation time (μs) (horizontal axis) of the semiconductor laser for each depth from the back surface of the n-type substrate 14. Show. In order to activate the n + field stop layer 16 and the p + collector layer 17 satisfactorily, it is necessary to heat the portion of the n-type substrate 14 into which phosphorus and boron are implanted to about 950 ° C. As is apparent from FIG. 10, the temperature of the n-type substrate 14 at each depth when the irradiation time is in the range of 10 to 100 μm for each of the irradiation surface, the depth of 0.5 μm, and the depth of 1 μm. Becomes a value close to 950 ° C. At a depth of 0.5 μm and a depth of 1 μm, the temperature does not increase when the irradiation time is 10 μs or less. The irradiation time needs to be 10 μs or more. When the irradiation time is 100 μs or more, the temperature at a position of 100 μm depth (near the surface of the semiconductor device 10) exceeds 450 ° C. If the temperature at a depth of 100 μm (near the surface of the semiconductor device 10) exceeds 450 ° C., the aluminum emitter electrode 27 may melt and the polyimide layer 28 may be carbonized. The irradiation time needs to be 100 μs or less. The irradiation time of the semiconductor laser is preferably 10 to 100 μs.

図11は、n型基板14の裏面からの深さ毎に、半導体レーザが照射するパワー密度(kW/cm)(横軸)に対するn型基板14の温度(℃)(縦軸)の関係をシミュレーションした結果である。半導体レーザが照射するレーザ光の波長は808nmである。図11では、照射面(n型基板14の裏面)と、深さ1μmの場合については、差が極めて小さいために、両者を1本のラインで示している。パワー密度は、n型基板14の照射面におけるものである。図11から明らかなように、照射面と、深さ1μmの場合については、パワー密度が250〜750kW/cmの範囲で、温度が950℃前後の値になる。深さ100μmの場合については、パワー密度が500kW/cmを超えると温度は急に高くなり、750kW/cmでは300℃に達する。図11には示されていないが、深さ100μmの部位の温度は、パワー密度が750kW/cm以上では更に高くなる傾向を示す。深さ100μmは、半導体素子10の表面近傍に相当する。半導体素子10の表面近傍には、熱影響を受けやすいアルミ製のエミッタ電極27やポリイミド層28が配置されており、温度が高くなるのは好ましくない。従って、n型基板14の裏面と、深さ1μmの温度が、nフィールドストップ層16とpコレクタ層17を良好に活性化する950℃前後の値になり、かつn型基板14の表面近傍がさほど高温にならないように、パワー密度を250〜750kW/cmに設定するのが好ましい。 FIG. 11 shows the relationship of the temperature (° C.) (vertical axis) of the n-type substrate 14 to the power density (kW / cm 2 ) (horizontal axis) irradiated by the semiconductor laser for each depth from the back surface of the n-type substrate 14. It is the result of having simulated. The wavelength of the laser beam irradiated by the semiconductor laser is 808 nm. In FIG. 11, the difference between the irradiation surface (the back surface of the n-type substrate 14) and the depth of 1 μm is extremely small, and thus both are shown by one line. The power density is on the irradiation surface of the n-type substrate 14. As is clear from FIG. 11, the temperature is about 950 ° C. in the power density range of 250 to 750 kW / cm 2 for the irradiation surface and the depth of 1 μm. For a depth of 100 μm, the temperature suddenly increases when the power density exceeds 500 kW / cm 2 and reaches 300 ° C. at 750 kW / cm 2 . Although not shown in FIG. 11, the temperature of the portion having a depth of 100 μm tends to be higher when the power density is 750 kW / cm 2 or more. The depth of 100 μm corresponds to the vicinity of the surface of the semiconductor element 10. In the vicinity of the surface of the semiconductor element 10, an aluminum emitter electrode 27 and a polyimide layer 28 which are easily affected by heat are disposed, and it is not preferable that the temperature is increased. Therefore, the back surface of the n-type substrate 14 and the temperature of 1 μm in depth become a value around 950 ° C. that activates the n + field stop layer 16 and the p + collector layer 17 well, and the surface of the n-type substrate 14 The power density is preferably set to 250 to 750 kW / cm 2 so that the vicinity does not become so hot.

図12は、リンを注入したままの場合と、注入したリンをレーザで活性化した場合について、n型基板14の裏面からの深さ(μm)(横軸)に対するキャリア濃度(atoms/cm3)(縦軸)の関係を実測した結果である。レーザによる活性化は、比較のために、従来から用いられているYLF第2高調波レーザとエキシマレーザによるものと、本実施例による半導体レーザによるものを実施した。n型基板14は、CZ法によって製造されたものであり、その厚さは100μmである。リンは、注入エネルギー1000keV、ドーズ量1×1013cmで注入した。半導体レーザは、波長808nm、照射時間10μsec、パワー密度400kW/cmで照射した。YLF第2高調波レーザは、波長527nm、照射時間200nsec、パワー密度20MW/cmで照射した。エキシマレーザは、波長308nm、照射時間50nsec、パワー密度40MW/cmで照射した。活性化率は「SR積分値/SIMS積分値×100」によって算出した。
図12から明らかなように、YLF第2高調波レーザから照射して活性化を実行した場合には、5%という低い活性化率しか得られなかった。エキシマレーザから照射して活性化を実行した場合には、活性化率が30%であった。本発明の技術である半導体レーザから照射した場合には、70%という高い活性化率を達成することができた。
FIG. 12 shows the carrier concentration (atoms / cm 3 ) relative to the depth (μm) (horizontal axis) from the back surface of the n-type substrate 14 when phosphorus is implanted and when the implanted phosphorus is activated by a laser. ) (Vertical axis) is a result of actual measurement. For comparison, activation by a laser was performed using a YLF second harmonic laser and an excimer laser conventionally used and a semiconductor laser according to this embodiment for comparison. The n-type substrate 14 is manufactured by the CZ method and has a thickness of 100 μm. Phosphorus was implanted with an implantation energy of 1000 keV and a dose of 1 × 10 13 cm 2 . The semiconductor laser was irradiated at a wavelength of 808 nm, an irradiation time of 10 μsec, and a power density of 400 kW / cm 2 . The YLF second harmonic laser was irradiated at a wavelength of 527 nm, an irradiation time of 200 nsec, and a power density of 20 MW / cm 2 . The excimer laser was irradiated at a wavelength of 308 nm, an irradiation time of 50 nsec, and a power density of 40 MW / cm 2 . The activation rate was calculated by “SR integral value / SIMS integral value × 100”.
As is clear from FIG. 12, when activation was performed by irradiation from a YLF second harmonic laser, an activation rate as low as 5% was obtained. When activation was performed by irradiation from an excimer laser, the activation rate was 30%. When irradiated from the semiconductor laser which is the technology of the present invention, a high activation rate of 70% could be achieved.

図13は、ボロンを注入したままの場合と、YLF第2高調波レーザと半導体レーザで活性化した場合について、n型基板14の裏面からの深さ(μm)(横軸)に対する不純物濃度(atoms/cm)(縦軸)のプロファイルを実測した結果である。
図13から明らかなように、YLF第2高調波レーザを照射した場合には、プロファイルがボロンを注入したままの状態から大きく変化している。それに対して、半導体レーザで照射した場合には、そのプロファイルが注入したままの状態をほぼ保っている。従って、半導体レーザで照射することによって、意図した濃度分布プロファイルを得ることが容易になる。
FIG. 13 shows the impurity concentration with respect to the depth (μm) (horizontal axis) from the back surface of the n-type substrate 14 when boron is implanted and when activated by the YLF second harmonic laser and the semiconductor laser. This is a result of actually measuring a profile of atoms / cm 3 ) (vertical axis).
As is apparent from FIG. 13, when the YLF second harmonic laser beam is irradiated, the profile greatly changes from the state in which boron is implanted. On the other hand, when irradiated with a semiconductor laser, the profile remains almost as it is implanted. Therefore, it is easy to obtain an intended concentration distribution profile by irradiating with a semiconductor laser.

既に説明したように、半導体レーザの照射時間は10〜100μsであることが好ましい。以下、その照射時間を調整する技術について説明する。
図14に示すように、半導体レーザが照射するレーザ光の照射時間を調整するときには、ステージ50上にウェーハ51をセットする。図15に示すように、ウェーハ51には、裏側にリンとボロンが注入された段階まで製造が進行したn型基板14(図6に示す状態)が、裏面を上方に向けた状態で複数配置されている。図14に示すように、ステージ50は、図示しない駆動装置に駆動されて、x方向とy方向(すなわち、水平方向)に移動する。ステージ50の上方には、半導体レーザ源52が設けられている。
半導体レーザ源52は、レーザ光53を連続的にステージ50上のウェーハ51に照射する。レーザ光53は、ウェーハ51にレーザスポットを形成する。ステージ50が移動すると、それにともなってレーザスポットがウェーハ51上を進行する。図15の矢印54は、レーザスポットがウェーハ51上を進行する経路を例示している。
As already described, the irradiation time of the semiconductor laser is preferably 10 to 100 μs. Hereinafter, a technique for adjusting the irradiation time will be described.
As shown in FIG. 14, when adjusting the irradiation time of the laser light irradiated by the semiconductor laser, the wafer 51 is set on the stage 50. As shown in FIG. 15, a plurality of n-type substrates 14 (the state shown in FIG. 6) that has been manufactured up to the stage where phosphorus and boron are implanted on the back side are arranged on the wafer 51 with the back side facing upward. Has been. As shown in FIG. 14, the stage 50 is driven by a driving device (not shown) and moves in the x direction and the y direction (that is, the horizontal direction). A semiconductor laser source 52 is provided above the stage 50.
The semiconductor laser source 52 continuously irradiates the wafer 51 on the stage 50 with the laser beam 53. The laser beam 53 forms a laser spot on the wafer 51. As the stage 50 moves, the laser spot travels on the wafer 51 accordingly. An arrow 54 in FIG. 15 illustrates a path along which the laser spot travels on the wafer 51.

図16は、ウェーハ51に列状に並んだn型基板14に、レーザ光53が照射されることによって、レーザスポット56が形成された状態を図示している。レーザスポット53は矩形状である。例えば、レーザスポット56の短手方向の長さAが50μmであり、n型基板14として要求される照射時間が10μsecであるとする。その場合には、5μm/μsecでレーザスポット56を矢印58で示した方向に進行させることにより、照射時間を10μsec(50μm/5μsec)に調整することができる。
半導体レーザ源52から、レーザ光53を断続的に照射することもできる。この場合には、図17に示すように、ステージ50を停止することによって、位置Bに所定時間(例えば、100μsec)継続してレーザスポット56を形成する。そして、レーザ光53の照射を中断した状態で、ステージ50を移動させてレーザスポット56が位置Cを照射可能にしてから、レーザ光53を照射する。レーザ光の照射とその中断を繰り返し、それにともなってステージ50を移動させることによって、照射時間の調整が可能になる。
FIG. 16 illustrates a state in which a laser spot 56 is formed by irradiating the n-type substrate 14 arranged in a row on the wafer 51 with the laser beam 53. The laser spot 53 is rectangular. For example, it is assumed that the length A in the short direction of the laser spot 56 is 50 μm, and the irradiation time required for the n-type substrate 14 is 10 μsec. In that case, the irradiation time can be adjusted to 10 μsec (50 μm / 5 μsec) by advancing the laser spot 56 in the direction indicated by the arrow 58 at 5 μm / μsec.
Laser light 53 can also be irradiated intermittently from the semiconductor laser source 52. In this case, as shown in FIG. 17, by stopping the stage 50, the laser spot 56 is formed at the position B continuously for a predetermined time (for example, 100 μsec). Then, with the irradiation of the laser beam 53 interrupted, the stage 50 is moved so that the laser spot 56 can irradiate the position C, and then the laser beam 53 is irradiated. The irradiation time can be adjusted by repeatedly irradiating and interrupting the laser beam and moving the stage 50 accordingly.

以上、本発明の具体例を詳細に説明したが、これらは例示にすぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例を様々に変形、変更したものが含まれる。
また、本明細書または図面に説明した技術要素は、単独であるいは各種の組合せによって技術的有用性を発揮するものであり、出願時の請求項に記載の組合せに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成するものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。
Specific examples of the present invention have been described in detail above, but these are merely examples and do not limit the scope of the claims. The technology described in the claims includes various modifications and changes of the specific examples illustrated above.
In addition, the technical elements described in the present specification or drawings exhibit technical usefulness alone or in various combinations, and are not limited to the combinations described in the claims at the time of filing. In addition, the technology illustrated in the present specification or the drawings achieves a plurality of objects at the same time, and has technical utility by achieving one of the objects.

半導体装置の断面図。FIG. 14 is a cross-sectional view of a semiconductor device. 半導体装置の製造途中の状態における断面図。Sectional drawing in the state in the middle of manufacture of a semiconductor device. 半導体装置の製造途中の状態における断面図。Sectional drawing in the state in the middle of manufacture of a semiconductor device. 半導体装置の製造途中の状態における断面図。Sectional drawing in the state in the middle of manufacture of a semiconductor device. 半導体装置の製造途中の状態における断面図。Sectional drawing in the state in the middle of manufacture of a semiconductor device. 半導体装置の製造途中の状態における断面図。Sectional drawing in the state in the middle of manufacture of a semiconductor device. 半導体装置の製造途中の状態における断面図。Sectional drawing in the state in the middle of manufacture of a semiconductor device. 照射面からの深さとレーザ吸収強度の関係を示すグラフ。The graph which shows the relationship between the depth from an irradiation surface, and laser absorption intensity. レーザの波長とシリコンの透過率の関係を示すグラフ。The graph which shows the relationship between the wavelength of a laser, and the transmittance | permeability of a silicon | silicone. レーザの照射時間とn型基板の温度の関係を示すグラフ。The graph which shows the relationship between the irradiation time of a laser, and the temperature of an n-type board | substrate. レーザのパワー密度とn型基板の温度の関係を示すグラフ。The graph which shows the relationship between the power density of a laser, and the temperature of an n-type board | substrate. n型基板の深さとキャリア濃度の関係を示すグラフ。The graph which shows the relationship between the depth of an n-type board | substrate, and carrier concentration. n型基板の深さとキャリア濃度の関係を示すグラフ。The graph which shows the relationship between the depth of an n-type board | substrate, and carrier concentration. 半導体レーザ源がウェーハにレーザ光を照射している状態の斜視図。The perspective view in the state where the semiconductor laser source is irradiating the wafer with laser light. ウェーハ上をレーザスポットが進行する経路を説明する図。The figure explaining the path | route which a laser spot advances on a wafer. ウェーハ上をレーザスポットが連続して進行する状態を説明する図。The figure explaining the state which a laser spot advances continuously on a wafer. ウェーハ上をレーザスポットがステップ状に進行する状態を説明する図。The figure explaining the state in which a laser spot advances in a step shape on a wafer.

符号の説明Explanation of symbols

10:半導体装置
14:n型基板
15:p型ボディ層
16:nフィールドストップ層
17:pコレクタ層
20:裏面アルミ電極
21:トレンチ
22:絶縁皮膜
23:ゲート電極
24:n型エミッタ領域
25:層間絶縁膜
27:エミッタ電極
28:ポリイミド層
32:リン
33:ボロン
34:レーザ光
50:ステージ
51:ウェーハ
52:半導体レーザ源
53:レーザ光
54:進行経路
58:矢印
10: Semiconductor device 14: n-type substrate 15: p-type body layer 16: n + field stop layer 17: p + collector layer 20: back surface aluminum electrode 21: trench 22: insulating film 23: gate electrode 24: n + type emitter Region 25: Interlayer insulating film 27: Emitter electrode 28: Polyimide layer 32: Phosphorous 33: Boron 34: Laser beam 50: Stage 51: Wafer 52: Semiconductor laser source 53: Laser beam 54: Travel path 58: Arrow

Claims (2)

ウェーハの表側に半導体装置の表側構造を形成する第1工程と、
ウェーハの裏面からウェーハに不純物イオンを注入する第2工程と、
ウェーハの裏面に以下の(1)、(2)、(3)の条件を満足するレーザ光、即ち、
(1)波長:690〜900nm、
(2)照射時間:10〜100μsec、
(3)パワー密度:250〜750kW/cm
を照射する第3工程を備えることを特徴とする半導体装置の製造方法。
A first step of forming the front side structure of the semiconductor device on the front side of the wafer;
A second step of implanting impurity ions into the wafer from the backside of the wafer;
Laser light that satisfies the following conditions (1), (2), and (3) on the back surface of the wafer:
(1) Wavelength: 690 to 900 nm,
(2) Irradiation time: 10 to 100 μsec,
(3) Power density: 250 to 750 kW / cm 2 ,
And a third step of irradiating the semiconductor device.
ウェーハはn型半導体であり、
第2工程では、リンイオンを注入エネルギー500〜1500keV、ドーズ量5×1012〜5×1015/cmで注入した後に、ボロンイオンを注入エネルギー10〜50keV、ドーズ量1×1013〜1×1014/cmで注入することを特徴とする請求項1に記載の半導体装置の製造方法。
The wafer is an n-type semiconductor,
In the second step, phosphorus ions are implanted with an implantation energy of 500 to 1500 keV and a dose of 5 × 10 12 to 5 × 10 15 / cm 2 , and then boron ions are implanted with an implantation energy of 10 to 50 keV and a dose of 1 × 10 13 to 1 ×. The method for manufacturing a semiconductor device according to claim 1, wherein implantation is performed at 10 14 / cm 2 .
JP2005173273A 2005-06-14 2005-06-14 Method of manufacturing semiconductor device Pending JP2006351659A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005173273A JP2006351659A (en) 2005-06-14 2005-06-14 Method of manufacturing semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005173273A JP2006351659A (en) 2005-06-14 2005-06-14 Method of manufacturing semiconductor device

Publications (1)

Publication Number Publication Date
JP2006351659A true JP2006351659A (en) 2006-12-28

Family

ID=37647215

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005173273A Pending JP2006351659A (en) 2005-06-14 2005-06-14 Method of manufacturing semiconductor device

Country Status (1)

Country Link
JP (1) JP2006351659A (en)

Cited By (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102008003953A1 (en) 2007-02-28 2008-09-04 Fuji Electric Device Technology Co. Ltd. Method for manufacturing semiconductor element, involves implanting ions of doped material with large diffusion coefficients in semiconductor and irradiating multiple pulsed laser radiation using multiple laser irradiation devices
JP2009176892A (en) * 2008-01-23 2009-08-06 Fuji Electric Device Technology Co Ltd Semiconductor device and manufacturing method therefor
JP2009267095A (en) * 2008-04-25 2009-11-12 Japan Steel Works Ltd:The Method of manufacturing semiconductor
WO2011055691A1 (en) * 2009-11-06 2011-05-12 株式会社日立製作所 Method for manufacturing semiconductor device
JP2011243836A (en) * 2010-05-20 2011-12-01 Sumitomo Heavy Ind Ltd Laser annealing method and laser annealing device
JP2012134228A (en) * 2010-12-20 2012-07-12 Sumitomo Heavy Ind Ltd Laser annealing method and laser annealing device
CN102859660A (en) * 2010-12-07 2013-01-02 住友电气工业株式会社 Method for manufacturing semiconductor device
JP2013058610A (en) * 2011-09-08 2013-03-28 Sumitomo Heavy Ind Ltd Semiconductor device manufacturing method
EP2574418A1 (en) 2011-09-27 2013-04-03 Sumitomo Heavy Industries, Ltd. Laser annealing device and laser annealing method using a pulsed laser diode
US8420512B2 (en) 2008-12-11 2013-04-16 Fuji Electric Co., Ltd. Method for manufacturing semiconductor device
JP2014036110A (en) * 2012-08-08 2014-02-24 Sumitomo Heavy Ind Ltd Semiconductor device manufacturing method
JP2014045186A (en) * 2012-08-27 2014-03-13 Ultratech Inc Non-melt thin-wafer laser annealing methods
JP2015023039A (en) * 2013-07-16 2015-02-02 住友重機械工業株式会社 Method and apparatus of manufacturing semiconductor device
JP2015095534A (en) * 2013-11-12 2015-05-18 住友重機械工業株式会社 Method for manufacturing semiconductor device and device for manufacturing semiconductor
JP2015115401A (en) * 2013-12-10 2015-06-22 三菱電機株式会社 Laser annealing method and laser anneal device
JP2015164194A (en) * 2012-06-11 2015-09-10 ウルトラテック インク Laser annealing system whose retention time is significantly short and method
US9418852B2 (en) 2010-06-24 2016-08-16 Fuji Electric Co., Ltd. Method of manufacturing a semiconductor device
US9558973B2 (en) 2012-06-11 2017-01-31 Ultratech, Inc. Laser annealing systems and methods with ultra-short dwell times
JP2017041626A (en) * 2015-08-18 2017-02-23 富士電機株式会社 Semiconductor device and manufacturing method of the same
WO2017154597A1 (en) * 2016-03-09 2017-09-14 三菱電機株式会社 Heat treatment device, heat treatment method, laser annealing device, and laser annealing method
US10026831B2 (en) 2015-08-18 2018-07-17 Fuji Electric Co., Ltd. Semiconductor device and method of manufacturing semiconductor device
US10083843B2 (en) 2014-12-17 2018-09-25 Ultratech, Inc. Laser annealing systems and methods with ultra-short dwell times

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5661179A (en) * 1979-10-24 1981-05-26 Fuji Electric Co Ltd Preparation of semiconductor radiation detector
JPS5834915A (en) * 1981-08-26 1983-03-01 Nec Corp Manufacture of semiconductor device
JPS62274620A (en) * 1986-05-22 1987-11-28 Mitsubishi Electric Corp Annealing method for ion implanted layer
JP2003059856A (en) * 2001-08-09 2003-02-28 Fuji Electric Co Ltd Method of manufacturing semiconductor
WO2005022249A2 (en) * 2003-09-02 2005-03-10 Ultratech, Inc. Laser thermal processing with laser diode radiation
JP2006005291A (en) * 2004-06-21 2006-01-05 Toyota Motor Corp Laser annealing device and method

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5661179A (en) * 1979-10-24 1981-05-26 Fuji Electric Co Ltd Preparation of semiconductor radiation detector
JPS5834915A (en) * 1981-08-26 1983-03-01 Nec Corp Manufacture of semiconductor device
JPS62274620A (en) * 1986-05-22 1987-11-28 Mitsubishi Electric Corp Annealing method for ion implanted layer
JP2003059856A (en) * 2001-08-09 2003-02-28 Fuji Electric Co Ltd Method of manufacturing semiconductor
WO2005022249A2 (en) * 2003-09-02 2005-03-10 Ultratech, Inc. Laser thermal processing with laser diode radiation
JP2006005291A (en) * 2004-06-21 2006-01-05 Toyota Motor Corp Laser annealing device and method

Cited By (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102008003953A1 (en) 2007-02-28 2008-09-04 Fuji Electric Device Technology Co. Ltd. Method for manufacturing semiconductor element, involves implanting ions of doped material with large diffusion coefficients in semiconductor and irradiating multiple pulsed laser radiation using multiple laser irradiation devices
JP2008244446A (en) * 2007-02-28 2008-10-09 Fuji Electric Device Technology Co Ltd Semiconductor device manufacturing method
US7807554B2 (en) 2007-02-28 2010-10-05 Fuji Electric Systems Co., Ltd. Method of manufacturing semiconductor element
JP2009176892A (en) * 2008-01-23 2009-08-06 Fuji Electric Device Technology Co Ltd Semiconductor device and manufacturing method therefor
US10068998B2 (en) 2008-01-23 2018-09-04 Fuji Electric Co., Ltd. Semiconductor device and method of producing the same
US8084814B2 (en) 2008-01-23 2011-12-27 Fuji Electric Co., Ltd. Semiconductor device and method of producing the same
JP2009267095A (en) * 2008-04-25 2009-11-12 Japan Steel Works Ltd:The Method of manufacturing semiconductor
US8420512B2 (en) 2008-12-11 2013-04-16 Fuji Electric Co., Ltd. Method for manufacturing semiconductor device
CN102668037A (en) * 2009-11-06 2012-09-12 株式会社日立制作所 Method for manufacturing semiconductor device
JP5557848B2 (en) * 2009-11-06 2014-07-23 株式会社日立製作所 Manufacturing method of semiconductor device
WO2011055691A1 (en) * 2009-11-06 2011-05-12 株式会社日立製作所 Method for manufacturing semiconductor device
CN102668037B (en) * 2009-11-06 2015-07-15 株式会社日立制作所 Method for manufacturing semiconductor device
JP2011243836A (en) * 2010-05-20 2011-12-01 Sumitomo Heavy Ind Ltd Laser annealing method and laser annealing device
US9418852B2 (en) 2010-06-24 2016-08-16 Fuji Electric Co., Ltd. Method of manufacturing a semiconductor device
CN102859660A (en) * 2010-12-07 2013-01-02 住友电气工业株式会社 Method for manufacturing semiconductor device
JP2012134228A (en) * 2010-12-20 2012-07-12 Sumitomo Heavy Ind Ltd Laser annealing method and laser annealing device
JP2013058610A (en) * 2011-09-08 2013-03-28 Sumitomo Heavy Ind Ltd Semiconductor device manufacturing method
KR101466848B1 (en) * 2011-09-27 2014-12-10 스미도모쥬기가이고교 가부시키가이샤 Laser annealing apparatus and laser annealing method
EP2574418A1 (en) 2011-09-27 2013-04-03 Sumitomo Heavy Industries, Ltd. Laser annealing device and laser annealing method using a pulsed laser diode
TWI552208B (en) * 2011-09-27 2016-10-01 Sumitomo Heavy Industries Laser Annealing Device and Laser Annealing Method
JP2015164194A (en) * 2012-06-11 2015-09-10 ウルトラテック インク Laser annealing system whose retention time is significantly short and method
US9558973B2 (en) 2012-06-11 2017-01-31 Ultratech, Inc. Laser annealing systems and methods with ultra-short dwell times
JP2014036110A (en) * 2012-08-08 2014-02-24 Sumitomo Heavy Ind Ltd Semiconductor device manufacturing method
JP2014045186A (en) * 2012-08-27 2014-03-13 Ultratech Inc Non-melt thin-wafer laser annealing methods
US9490128B2 (en) 2012-08-27 2016-11-08 Ultratech, Inc. Non-melt thin-wafer laser thermal annealing methods
JP2015023039A (en) * 2013-07-16 2015-02-02 住友重機械工業株式会社 Method and apparatus of manufacturing semiconductor device
JP2015095534A (en) * 2013-11-12 2015-05-18 住友重機械工業株式会社 Method for manufacturing semiconductor device and device for manufacturing semiconductor
JP2015115401A (en) * 2013-12-10 2015-06-22 三菱電機株式会社 Laser annealing method and laser anneal device
US10083843B2 (en) 2014-12-17 2018-09-25 Ultratech, Inc. Laser annealing systems and methods with ultra-short dwell times
US10026831B2 (en) 2015-08-18 2018-07-17 Fuji Electric Co., Ltd. Semiconductor device and method of manufacturing semiconductor device
JP2017041626A (en) * 2015-08-18 2017-02-23 富士電機株式会社 Semiconductor device and manufacturing method of the same
US10205010B2 (en) 2015-08-18 2019-02-12 Fuji Electric Co., Ltd. Semiconductor device and method of manufacturing semiconductor device
WO2017154597A1 (en) * 2016-03-09 2017-09-14 三菱電機株式会社 Heat treatment device, heat treatment method, laser annealing device, and laser annealing method
JPWO2017154597A1 (en) * 2016-03-09 2018-09-20 三菱電機株式会社 Heat treatment apparatus, heat treatment method, laser annealing apparatus, and laser annealing method

Similar Documents

Publication Publication Date Title
JP2006351659A (en) Method of manufacturing semiconductor device
JP5641965B2 (en) Laser annealing method and laser annealing apparatus
JP4678700B1 (en) Laser annealing apparatus and laser annealing method
JP2010171057A (en) Semiconductor device, and method of manufacturing the same
US9653299B2 (en) Semiconductor device producing method
JP2007123300A (en) Method for activating impurities, laser annealer, semiconductor device and method for fabricating same
JP2003059856A (en) Method of manufacturing semiconductor
JPS6244849B2 (en)
KR101572717B1 (en) Method for manufacturing semiconductor device and laser annealing device
JP2010283325A (en) Method for manufacturing semiconductor element and laser annealing device
JP5299950B2 (en) Semiconductor manufacturing method
KR102478873B1 (en) DIP junction electronic device and its manufacturing process
JP4043865B2 (en) Manufacturing method of semiconductor device using laser irradiation
CN102163551A (en) Reverse block-type insulated gate bipolar transistor manufacturing method
JP5500573B2 (en) Method for activating semiconductor impurities
JP5557848B2 (en) Manufacturing method of semiconductor device
JP2008270243A (en) Manufacturing method of semiconductor device
JP5751128B2 (en) Manufacturing method of semiconductor device
US20140363986A1 (en) Laser scanning for thermal processing
JP5610493B2 (en) Semiconductor device manufacturing method and manufacturing apparatus
JP5307093B2 (en) Manufacturing method of semiconductor device
WO2018179798A1 (en) Semiconductor device manufacturing method
JP2014195004A (en) Process of manufacturing semiconductor element and manufacturing apparatus of semiconductor element
JP6143591B2 (en) Semiconductor device manufacturing method and manufacturing apparatus
JPS60182132A (en) Manufacture of semiconductor device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070801

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100812

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100831

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20110118