JP2014195004A - Process of manufacturing semiconductor element and manufacturing apparatus of semiconductor element - Google Patents

Process of manufacturing semiconductor element and manufacturing apparatus of semiconductor element Download PDF

Info

Publication number
JP2014195004A
JP2014195004A JP2013070902A JP2013070902A JP2014195004A JP 2014195004 A JP2014195004 A JP 2014195004A JP 2013070902 A JP2013070902 A JP 2013070902A JP 2013070902 A JP2013070902 A JP 2013070902A JP 2014195004 A JP2014195004 A JP 2014195004A
Authority
JP
Japan
Prior art keywords
semiconductor substrate
ion implantation
laser
semiconductor
surface layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2013070902A
Other languages
Japanese (ja)
Inventor
Takeomi Suzuki
剛臣 鈴木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Heavy Industries Ltd
Original Assignee
Sumitomo Heavy Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Heavy Industries Ltd filed Critical Sumitomo Heavy Industries Ltd
Priority to JP2013070902A priority Critical patent/JP2014195004A/en
Publication of JP2014195004A publication Critical patent/JP2014195004A/en
Pending legal-status Critical Current

Links

Images

Landscapes

  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide a process of manufacturing a semiconductor element capable of shortening an annealing time by enlarging a beam spot area without raising output power of a laser light source.SOLUTION: Dopant ions are injected into a surface layer part of a semiconductor substrate. By, after injecting the dopant ions, injecting the same element as a constituting element of the semiconductor substrate into the surface layer part of a semiconductor substrate, density of crystal defects in the surface layer part of a semiconductor substrate is raised. By, after raising the density of crystal defects, making a laser beam incident on a surface of the semiconductor substrate, the dopants are activated.

Description

本発明は、レーザアニールを行う半導体素子の製造方法、及びレーザアニールを行う半導体素子の製造装置に関する。   The present invention relates to a method for manufacturing a semiconductor element that performs laser annealing, and a semiconductor element manufacturing apparatus that performs laser annealing.

半導体基板、例えばシリコンウエハの熱処理に、一般的に、電気炉を用いた加熱、及びラピッドサーマルアニール(RTA)等が適用される。RTAを適用する場合の加熱時間は、ミリ秒のオーダである。近年、RTAよりも加熱時間の短いレーザアニールの適用が進んでいる(特許文献1、特許文献2)。レーザアニール用のレーザ光源として、例えばNd:YAGレーザ等の固体レーザが用いられる。   Generally, heating using an electric furnace, rapid thermal annealing (RTA), and the like are applied to heat treatment of a semiconductor substrate, for example, a silicon wafer. The heating time when applying RTA is on the order of milliseconds. In recent years, laser annealing, which has a heating time shorter than that of RTA, has been applied (Patent Documents 1 and 2). As a laser light source for laser annealing, for example, a solid-state laser such as an Nd: YAG laser is used.

パルス幅1μs〜100μsのパルスレーザビームを用いてアニールを行う技術が公知である(特許文献3)。この方法では、レーザ光源として半導体レーザ(レーザダイオード)が用いられる。   A technique for performing annealing using a pulse laser beam having a pulse width of 1 μs to 100 μs is known (Patent Document 3). In this method, a semiconductor laser (laser diode) is used as a laser light source.

特開2011−060868号公報JP 2011-060868 A 特開2011−119297号公報JP 2011-119297 A 特開2012−134228号公報JP 2012-134228 A

半導体基板に注入されたドーパントの活性化アニールを行う場合、活性化を行うために十分なパルスエネルギ密度を確保するために、レーザ光源の出力パワー、及び半導体基板の表面におけるビームスポットの寸法が決定される。パルスレーザビームで半導体基板の表面を走査することにより、半導体基板の全域のアニール処理が行われる。ビームスポットの面積を大きくすることにより、アニール時間を短縮することができる。ところが、ビームスポットを大きくすると、十分なパルスエネルギ密度を確保するためにレーザ光源の出力パワーを高くしなければならない。   When performing activation annealing of the dopant implanted into the semiconductor substrate, the output power of the laser light source and the size of the beam spot on the surface of the semiconductor substrate are determined in order to ensure a sufficient pulse energy density for activation. Is done. By scanning the surface of the semiconductor substrate with a pulsed laser beam, an annealing process is performed on the entire area of the semiconductor substrate. The annealing time can be shortened by increasing the area of the beam spot. However, when the beam spot is enlarged, the output power of the laser light source must be increased in order to ensure a sufficient pulse energy density.

本発明の目的は、レーザ光源の出力パワーを高くすることなく、ビームスポットの面積を大きくし、アニール時間の短縮を図ることが可能な半導体素子の製造方法を提供することである。本発明の他の目的は、このレーザアニール方法を適用して半導体装置を製造する半導体素子の製造装置を提供することである。   An object of the present invention is to provide a method of manufacturing a semiconductor device capable of increasing the area of a beam spot and shortening the annealing time without increasing the output power of a laser light source. Another object of the present invention is to provide a semiconductor device manufacturing apparatus for manufacturing a semiconductor device by applying the laser annealing method.

本発明の一観点によると、
半導体基板の表層部にドーパントのイオンを注入する工程と、
前記ドーパントのイオンを注入した後、前記半導体基板の表層部に、前記半導体基板の構成元素と同一の元素のイオンを注入することにより、前記半導体基板の表層部の結晶欠陥の密度を高める工程と、
結晶欠陥の密度を高めた後、前記半導体基板の表面にレーザビームを入射することにより、前記ドーパントを活性化する工程と
を有する半導体素子の製造方法が提供される。
According to one aspect of the invention,
Implanting dopant ions into the surface layer of the semiconductor substrate;
A step of increasing the density of crystal defects in the surface layer portion of the semiconductor substrate by implanting ions of the same element as the constituent elements of the semiconductor substrate into the surface layer portion of the semiconductor substrate after implanting the dopant ions; ,
After increasing the density of crystal defects, a method of manufacturing a semiconductor device is provided which includes a step of activating the dopant by irradiating a laser beam on the surface of the semiconductor substrate.

本発明の他の観点によると、
半導体基板に、前記半導体基板の構成元素と同一の元素のイオンを注入する第1のイオン注入装置と、
前記半導体基板にレーザビームを入射してアニールを行うレーザアニール装置と、
前記第1のイオン注入装置から前記レーザアニール装置に前記半導体基板を移送する移送装置と、
前記第1のイオン注入装置、前記レーザアニール装置、及び前記移送装置を制御する制御装置と
を有し、
前記制御装置は、前記第1のイオン注入装置、前記レーザアニール装置、及び前記移送装置を制御して、
半導体基板の表層部の結晶欠陥密度が高くなる条件で、前記第1のイオン注入装置に搬入された半導体基板の表層部に前記半導体基板の構成元素と同一の元素のイオンを注入する工程と、
その後、前記半導体基板を前記第1のイオン注入装置から前記レーザアニール装置に移送する工程と、
その後、前記半導体基板にレーザビームを入射して、レーザアニールを行う工程と
を実行する半導体素子の製造装置が提供される。
According to another aspect of the invention,
A first ion implantation apparatus for implanting ions of the same element as a constituent element of the semiconductor substrate into the semiconductor substrate;
A laser annealing apparatus that performs annealing by applying a laser beam to the semiconductor substrate;
A transfer device for transferring the semiconductor substrate from the first ion implanter to the laser annealing device;
A control device for controlling the first ion implantation device, the laser annealing device, and the transfer device;
The control device controls the first ion implantation device, the laser annealing device, and the transfer device,
Implanting ions of the same element as the constituent elements of the semiconductor substrate into the surface layer portion of the semiconductor substrate carried into the first ion implantation apparatus under the condition that the crystal defect density of the surface layer portion of the semiconductor substrate is high;
Thereafter, transferring the semiconductor substrate from the first ion implantation apparatus to the laser annealing apparatus;
Thereafter, there is provided a semiconductor device manufacturing apparatus for performing a laser annealing process by making a laser beam incident on the semiconductor substrate.

レーザアニールを行う前に、結晶欠陥の密度を高くしておくと、レーザビームの吸収率が高くなる。このため、所望のアニール効果を得るためのパルスエネルギ密度を低くすることが可能になる。   If the density of crystal defects is increased before laser annealing, the absorption rate of the laser beam is increased. For this reason, the pulse energy density for obtaining a desired annealing effect can be lowered.

図1A〜図1Cは、実施例による半導体素子の製造方法の製造途中段階における半導体素子の断面図である。FIG. 1A to FIG. 1C are cross-sectional views of a semiconductor device in the course of manufacturing a semiconductor device manufacturing method according to an embodiment. 図1D〜図1Eは、実施例による半導体素子の製造方法の製造途中段階における半導体素子の断面図である。FIG. 1D to FIG. 1E are cross-sectional views of a semiconductor element in the course of manufacturing a semiconductor element manufacturing method according to an embodiment. 図1F〜図1Gは、実施例による半導体素子の製造方法の製造途中段階における半導体素子の断面図である。FIG. 1F to FIG. 1G are cross-sectional views of a semiconductor device in the course of manufacturing a semiconductor device manufacturing method according to an embodiment. 図2は、実施例による半導体素子の製造装置の概略図である。FIG. 2 is a schematic diagram of a semiconductor device manufacturing apparatus according to an embodiment. 図3は、実施例による半導体素子の製造装置に用いられるレーザアニール装置の概略図である。FIG. 3 is a schematic view of a laser annealing apparatus used in the semiconductor device manufacturing apparatus according to the embodiment.

図1A〜図1Gを参照して、実施例による半導体素子の製造方法について説明する。以下、絶縁ゲートバイポーラトランジスタ(IGBT)の製造を例に挙げて説明する。   With reference to FIGS. 1A to 1G, a method for manufacturing a semiconductor device according to an embodiment will be described. Hereinafter, the manufacture of an insulated gate bipolar transistor (IGBT) will be described as an example.

図1Aに示すように、n型のシリコンからなる半導体基板31の一方の面(以下、第1の面という)に、p型のベース領域33、n型のエミッタ領域34、ゲート電極35、ゲート絶縁膜36、及びエミッタ電極37を形成する。これらは、一般的な半導体製造プロセスにより形成される。   As shown in FIG. 1A, a p-type base region 33, an n-type emitter region 34, a gate electrode 35, a gate are formed on one surface (hereinafter referred to as a first surface) of a semiconductor substrate 31 made of n-type silicon. An insulating film 36 and an emitter electrode 37 are formed. These are formed by a general semiconductor manufacturing process.

図1Bに示すように、半導体基板31の他方の面(以下、第2の面という。)を研削することにより、半導体基板31を薄くする。第1の面に素子構造を形成する段階で半導体基板31を薄くしておくと、半導体基板31のハンドリングに不便である。また、IGBTの素子抵抗を低減させるために、半導体基板31を薄くすることが好ましい。第1の面に素子構造を形成する段階でのハンドリングを容易にし、かつ素子抵抗を低減させるために、第1の面に素子構造を形成した後、第2の面の加工を行う前に、半導体基板31の研削が行われる。研削後の工程では、半導体基板31の第2の面に対して処理が行われる。   As shown in FIG. 1B, the semiconductor substrate 31 is thinned by grinding the other surface of the semiconductor substrate 31 (hereinafter referred to as the second surface). If the semiconductor substrate 31 is thinned at the stage of forming the element structure on the first surface, it is inconvenient for handling the semiconductor substrate 31. Moreover, it is preferable to make the semiconductor substrate 31 thin in order to reduce the element resistance of the IGBT. In order to facilitate handling at the stage of forming the element structure on the first surface and reduce the element resistance, after forming the element structure on the first surface and before processing the second surface, The semiconductor substrate 31 is ground. In the process after grinding, the second surface of the semiconductor substrate 31 is processed.

図1Cに示すように、半導体基板31の表層部にリン(P)イオンを注入する。これにより、n型のバッファ層39が形成される。図1Dに示すように、半導体基板31の表層部にボロン(B)イオンを注入する。これにより、p型のコレクタ層38が形成される。ボロンイオンの注入深さは、図1Cに示したイオン注入工程におけるリンイオンの注入深さより浅い。このため、p型のコレクタ層38より深い領域に、n型のバッファ層39が残る。   As shown in FIG. 1C, phosphorus (P) ions are implanted into the surface layer portion of the semiconductor substrate 31. Thereby, an n-type buffer layer 39 is formed. As shown in FIG. 1D, boron (B) ions are implanted into the surface layer portion of the semiconductor substrate 31. Thereby, a p-type collector layer 38 is formed. The boron ion implantation depth is shallower than the phosphorus ion implantation depth in the ion implantation step shown in FIG. 1C. Therefore, the n-type buffer layer 39 remains in a region deeper than the p-type collector layer 38.

図1Eに示すように、半導体基板31の表層部にシリコン(Si)イオンを注入する。シリコンイオンの注入は、半導体基板31の表層部の結晶欠陥41を増加させる条件で行う。結晶欠陥41を増加させるために注入する元素は、半導体基板31の構成元素と同一とすることが好ましい。実施例においては、半導体基板31がシリコン基板であるため、注入元素としてシリコンが用いられる。半導体基板31がSiC基板の場合には、注入元素として、シリコン及びカーボン(C)が用いられる。注入元素を半導体基板31の構成元素と同一にすることにより、半導体基板31の表層部のドーパントの濃度に影響を与えることなく、結晶欠陥41を増加させることができる。   As shown in FIG. 1E, silicon (Si) ions are implanted into the surface layer portion of the semiconductor substrate 31. Silicon ions are implanted under conditions that increase crystal defects 41 in the surface layer portion of the semiconductor substrate 31. It is preferable that the elements implanted to increase the crystal defects 41 are the same as the constituent elements of the semiconductor substrate 31. In the embodiment, since the semiconductor substrate 31 is a silicon substrate, silicon is used as an implantation element. When the semiconductor substrate 31 is a SiC substrate, silicon and carbon (C) are used as an implantation element. By making the implanted element the same as the constituent element of the semiconductor substrate 31, the crystal defects 41 can be increased without affecting the dopant concentration in the surface layer portion of the semiconductor substrate 31.

図1Fに示すように、半導体基板31の第2の面、すなわちバッファ層39及びコレクタ層38が形成されている面に、レーザビーム45を入射させ、活性化アニールを行う。例えば、レーザビーム45として、パルスレーザビームが用いられ、その波長は690nm〜950nmの範囲内であり、パルス幅は10μs〜100μsの範囲内であり、半導体基板31の表面におけるパルスエネルギ密度は250kW/cm〜750kW/cmの範囲内である。このようなパルスレーザビームの光源として、例えばレーザダイオードアレイを用いることができる。このレーザアニールにより、バッファ層39及びコレクタ層38内のリン及びボロンが活性化されると同時に、結晶欠陥41(図1E)が回復する。レーザアニール後、図1Gに示すように、コレクタ層38の上にコレクタ電極40を形成する。 As shown in FIG. 1F, a laser beam 45 is incident on the second surface of the semiconductor substrate 31, that is, the surface on which the buffer layer 39 and the collector layer 38 are formed, and activation annealing is performed. For example, a pulse laser beam is used as the laser beam 45, the wavelength thereof is in the range of 690 nm to 950 nm, the pulse width is in the range of 10 μs to 100 μs, and the pulse energy density on the surface of the semiconductor substrate 31 is 250 kW / It is in the range of cm 2 to 750 kW / cm 2 . As a light source of such a pulse laser beam, for example, a laser diode array can be used. By this laser annealing, phosphorus and boron in the buffer layer 39 and the collector layer 38 are activated, and at the same time, the crystal defects 41 (FIG. 1E) are recovered. After the laser annealing, a collector electrode 40 is formed on the collector layer 38 as shown in FIG. 1G.

上記実施例では、図1Fに示したレーザアニールを行う前に、図1Eに示したシリコンのイオン注入工程で、半導体基板31の表層部の結晶欠陥41を増加させている。結晶欠陥密度が高くなると、レーザ光の吸収率が高くなる。このため、パルスエネルギ密度を低くしても、十分なアニール効果を得ることが可能になる。   In the above embodiment, before the laser annealing shown in FIG. 1F, the crystal defects 41 in the surface layer portion of the semiconductor substrate 31 are increased in the silicon ion implantation step shown in FIG. 1E. As the crystal defect density increases, the absorption rate of the laser light increases. For this reason, even if the pulse energy density is lowered, a sufficient annealing effect can be obtained.

活性化アニールに必要なパルスエネルギ密度が低くてもよいため、レーザパワーが不変という条件の下で、ビームスポットを大きくすることができる。ビームスポットが大きくなると、アニール時間を短縮することができる。ビームスポットの大きさが不変という条件の下では、レーザパワーを低下させることができる。レーザパワーを低くすると、レーザ光源の劣化を抑制し、長寿命化を図ることが可能になる。   Since the pulse energy density required for the activation annealing may be low, the beam spot can be enlarged under the condition that the laser power is unchanged. When the beam spot is increased, the annealing time can be shortened. Under the condition that the size of the beam spot is unchanged, the laser power can be reduced. When the laser power is lowered, deterioration of the laser light source can be suppressed and the life can be extended.

レーザを用いた活性化アニールは、半導体基板31の表面が溶融する条件で行ってもよいし、溶融しない条件で行ってもよい。溶融条件で活性化アニールを行う場合、深さ方向に関するドーパントの濃度分布を維持するために、溶融する深さは、コレクタ層38の深さより浅くすることが好ましい。溶融した領域においては、再結晶化するときにドーパントが活性化する。溶融しない領域においては、固相拡散によりドーパントが活性化する。溶融しない条件で活性化アニールを行う場合には、全域で固相拡散によってドーパントが活性化する。   Activation annealing using a laser may be performed under a condition that the surface of the semiconductor substrate 31 is melted or may be performed under a condition that the surface is not melted. When activation annealing is performed under melting conditions, the melting depth is preferably shallower than the collector layer 38 in order to maintain the dopant concentration distribution in the depth direction. In the molten region, the dopant is activated when recrystallizing. In the region that does not melt, the dopant is activated by solid phase diffusion. When activation annealing is performed under conditions that do not melt, the dopant is activated by solid phase diffusion throughout the entire region.

結晶欠陥密度を高めるためのシリコンイオンの注入(図1E)において、過度に深い領域まで結晶欠陥を生じさせると、欠陥を回復させることが困難になる。シリコンイオンの注入により生じた結晶欠陥を十分回復させるために、シリコンイオンの注入の深さを、図
1Dに示したイオン注入工程で注入されたボロンの注入の深さよりも浅くすることが好ましい。
In the implantation of silicon ions for increasing the crystal defect density (FIG. 1E), if the crystal defect is caused to an excessively deep region, it becomes difficult to recover the defect. In order to sufficiently recover crystal defects caused by silicon ion implantation, it is preferable to make the depth of silicon ion implantation shallower than the depth of boron implanted in the ion implantation step shown in FIG. 1D.

図2に、実施例による半導体素子の製造装置の概略平面図を示す。実施例による半導体素子の製造装置は、リン注入装置51、ボロン注入装置52、シリコン注入装置53、レーザアニール装置54、移送装置55、及びこれらの装置を制御する制御装置50を含む。リン注入装置51は、搬入された半導体基板31にリンイオンを注入(図1C)する。ボロン注入装置52は、搬入された半導体基板31にボロンイオンを注入(図1D)する。シリコン注入装置53は、搬入された半導体基板31にシリコンイオンを注入(図1E)することにより、結晶欠陥を増加させる。   FIG. 2 is a schematic plan view of a semiconductor device manufacturing apparatus according to the embodiment. The semiconductor device manufacturing apparatus according to the embodiment includes a phosphorus implantation apparatus 51, a boron implantation apparatus 52, a silicon implantation apparatus 53, a laser annealing apparatus 54, a transfer apparatus 55, and a control apparatus 50 for controlling these apparatuses. The phosphorus implantation apparatus 51 implants phosphorus ions into the semiconductor substrate 31 that has been carried in (FIG. 1C). The boron implantation device 52 implants boron ions into the semiconductor substrate 31 that has been carried in (FIG. 1D). The silicon implantation apparatus 53 increases crystal defects by implanting silicon ions into the semiconductor substrate 31 that is carried in (FIG. 1E).

移送装置55は、ウエハキャリア60から半導体基板31を受け取り、リン注入装置51に搬入する。さらに、半導体基板31を、リン注入装置51からボロン注入装置52へ、ボロン注入装置52からシリコン注入装置53へ、シリコン注入装置53からレーザアニール装置54へ移送する。さらに、レーザアニール装置54から半導体基板31を搬出し、ウエハキャリア60に戻す。   The transfer device 55 receives the semiconductor substrate 31 from the wafer carrier 60 and carries it into the phosphorus implantation device 51. Further, the semiconductor substrate 31 is transferred from the phosphorus implantation device 51 to the boron implantation device 52, from the boron implantation device 52 to the silicon implantation device 53, and from the silicon implantation device 53 to the laser annealing device 54. Further, the semiconductor substrate 31 is unloaded from the laser annealing apparatus 54 and returned to the wafer carrier 60.

図3に、レーザアニール装置54(図2)の概略図を示す。レーザ光源10が、ドライバ11及びレーザ発振器12を含む。レーザ光源10は、制御装置50からトリガ信号が入力されると、トリガ信号で規定されるパルス幅に応じたレーザパルスを出射する。レーザ発振器12には、例えば発振波長690nm〜950nmのレーザダイオードが用いられる。   FIG. 3 shows a schematic diagram of the laser annealing apparatus 54 (FIG. 2). The laser light source 10 includes a driver 11 and a laser oscillator 12. When a trigger signal is input from the control device 50, the laser light source 10 emits a laser pulse corresponding to a pulse width defined by the trigger signal. For the laser oscillator 12, for example, a laser diode having an oscillation wavelength of 690 nm to 950 nm is used.

レーザ発振器12は、一列に配列した複数の発光点を有する。発光点の各々は、配列方向に長い形状を有し、長軸方向と短軸方向との寸法の比は、例えば100:1である。発光点の長軸方向の寸法と、相互に隣り合う2つの発光点の間隔とは、ほぼ等しい。言い換えると、発光点と非発光領域とが、交互に等間隔で並んでいる。   The laser oscillator 12 has a plurality of light emitting points arranged in a line. Each of the light emitting points has a shape that is long in the arrangement direction, and the ratio of the dimension between the major axis direction and the minor axis direction is, for example, 100: 1. The dimension of the light emitting point in the major axis direction is approximately equal to the interval between two light emitting points adjacent to each other. In other words, the light emitting points and the non-light emitting regions are alternately arranged at equal intervals.

ドライバ11は、キャパシタ及びパルス波形整形回路を含む。パルス波形整形回路は、キャパシタからの放電電流が、例えばトップフラットのパルス電流になるように電流波形を整形する。トップフラットのパルス電流がレーザ発振器12に供給される。パルス波形整形回路は、例えばパワーMOSFETやIGBT等のパワー半導体素子と制御回路を用いて構成することができる。レーザ発振器12は、ドライバ11からパルス電流が供給されることにより、レーザ発振し、レーザパルスを出射する。   The driver 11 includes a capacitor and a pulse waveform shaping circuit. The pulse waveform shaping circuit shapes the current waveform so that the discharge current from the capacitor becomes, for example, a top flat pulse current. A top flat pulse current is supplied to the laser oscillator 12. The pulse waveform shaping circuit can be configured by using a power semiconductor element such as a power MOSFET or IGBT and a control circuit, for example. When a pulse current is supplied from the driver 11, the laser oscillator 12 oscillates and emits a laser pulse.

レーザ光源10から出射したパルスレーザビームが、シャッタ13、半波長板15、ビームホモジナイザ16、ビームスプリッタ17、1/4波長板20、及び集光レンズ21を経由して、加工対象物30に入射する。加工対象物30は、例えば、ドーパントが注入されたシリコンウエハであり、ステージ22に保持されている。   A pulse laser beam emitted from the laser light source 10 enters the workpiece 30 via the shutter 13, the half-wave plate 15, the beam homogenizer 16, the beam splitter 17, the quarter-wave plate 20, and the condenser lens 21. To do. The workpiece 30 is, for example, a silicon wafer into which a dopant has been implanted, and is held on the stage 22.

シャッタ13の開閉は、制御装置50により制御される。半波長板15は、その遅相軸の向きを変化させることにより、パルスレーザビームの偏光方向を変化させる。半波長板15の遅相軸の向きの変化は、制御装置50により制御される。   Opening and closing of the shutter 13 is controlled by the control device 50. The half-wave plate 15 changes the polarization direction of the pulse laser beam by changing the direction of the slow axis. The change in the direction of the slow axis of the half-wave plate 15 is controlled by the control device 50.

ビームスプリッタ17は、入射したパルスレーザビームの一部の成分をビームダンパ18に向けて反射させ、残りの成分を直進させる。ビームスプリッタ17を直進する成分の比率は、半波長板15の遅相軸の向きを変えて偏光方向を変化させることにより、制御することができる。このため、半波長板15の遅相軸の向きを変化させることにより、加工対象物30に到達するパルスレーザビームを減衰させることができる。   The beam splitter 17 reflects a part of the incident pulse laser beam toward the beam damper 18 and advances the remaining component straight. The ratio of the component that travels straight through the beam splitter 17 can be controlled by changing the direction of the slow axis of the half-wave plate 15 to change the polarization direction. For this reason, by changing the direction of the slow axis of the half-wave plate 15, the pulsed laser beam that reaches the workpiece 30 can be attenuated.

ビームスプリッタ17を直進したパルスレーザビームが、1/4波長板20及び集光レンズ21を透過して、加工対象物30に入射する。ビームホモジナイザ16と集光レンズ21とにより、加工対象物30の表面におけるビーム断面が、一方向に長い長尺形状にされるとともに、長軸及びそれに直交する方向(幅方向)に関する光強度が均一化される(空間プロファイルがトップフラットにされる。)。ビームホモジナイザ16には、例えばカレイドスコープ、光ファイバ、アレイレンズ、フライアイレンズ等を用いることができる。ステージ22は、制御装置50により制御されて、加工対象物30を、パルスレーザビームの光軸に垂直な2方向、具体的にはビーム断面の長軸方向と幅方向とに移動させる。   The pulsed laser beam that has traveled straight through the beam splitter 17 passes through the quarter-wave plate 20 and the condenser lens 21 and enters the workpiece 30. The beam homogenizer 16 and the condensing lens 21 make the beam cross section on the surface of the workpiece 30 elongated in one direction, and the light intensity in the major axis and the direction (width direction) perpendicular to the major axis is uniform. (The spatial profile is made top flat). As the beam homogenizer 16, for example, a kaleidoscope, an optical fiber, an array lens, a fly-eye lens, or the like can be used. The stage 22 is controlled by the control device 50 to move the workpiece 30 in two directions perpendicular to the optical axis of the pulse laser beam, specifically in the major axis direction and the width direction of the beam cross section.

加工対象物30の表面で反射した反射光が、集光レンズ21及び1/4波長板20を透過して、ビームスプリッタ17に入射する。往路と復路とで1/4波長板20を2回透過することにより、偏光方向が90°変化する。このため、反射光は、ビームスプリッタ17で反射され、ビームダンパ19に入射する。   The reflected light reflected from the surface of the workpiece 30 passes through the condenser lens 21 and the quarter wavelength plate 20 and enters the beam splitter 17. By passing through the quarter-wave plate 20 twice in the forward path and the return path, the polarization direction changes by 90 °. Therefore, the reflected light is reflected by the beam splitter 17 and enters the beam damper 19.

以下、制御装置50(図2)の制御について説明する。まず、制御装置50が移送装置55を制御し、処理すべき半導体基板31(図1A)をウエハキャリア60(図2)から取り出し、リン注入装置51に搬入する。この段階で、ウエハキャリア60に保管されている半導体基板31は、図1Bに示した研削後のものである。半導体基板31をリン注入装置51に搬入した後、制御装置50がリン注入装置51を制御して、半導体基板31にリンイオンの注入を行う(図1C)。   Hereinafter, the control of the control device 50 (FIG. 2) will be described. First, the control device 50 controls the transfer device 55 to take out the semiconductor substrate 31 (FIG. 1A) to be processed from the wafer carrier 60 (FIG. 2) and carry it into the phosphorus implantation device 51. At this stage, the semiconductor substrate 31 stored in the wafer carrier 60 is the one after grinding shown in FIG. 1B. After carrying the semiconductor substrate 31 into the phosphorus implantation apparatus 51, the control apparatus 50 controls the phosphorus implantation apparatus 51 to implant phosphorus ions into the semiconductor substrate 31 (FIG. 1C).

リンを注入した後、制御装置50の制御により、以下の手順が実行される。まず、移送装置55が半導体基板31をリン注入装置51からボロン注入装置52に移送する。ボロン注入装置52が、半導体基板31にボロンイオンを注入する(図1D)。移送装置55が、ボロンイオンが注入された半導体基板31を、ボロン注入装置52からシリコン注入装置53に移送する。シリコン注入装置53が、半導体基板31にシリコンイオンを注入する(図1E)。これにより、半導体基板31の表層部の結晶欠陥を増加させる。移送装置55が、シリコンイオンが注入された半導体基板31を、シリコン注入装置53からレーザアニール装置54に移送する。レーザアニール装置54がレーザアニールを行うことにより、ボロン及びリンの活性化、及び結晶欠陥の回復を行う(図1F)。   After injecting phosphorus, the following procedure is executed under the control of the control device 50. First, the transfer device 55 transfers the semiconductor substrate 31 from the phosphorus injection device 51 to the boron injection device 52. Boron implanter 52 implants boron ions into semiconductor substrate 31 (FIG. 1D). The transfer device 55 transfers the semiconductor substrate 31 implanted with boron ions from the boron implanter 52 to the silicon implanter 53. The silicon implanter 53 implants silicon ions into the semiconductor substrate 31 (FIG. 1E). Thereby, crystal defects in the surface layer portion of the semiconductor substrate 31 are increased. The transfer device 55 transfers the semiconductor substrate 31 implanted with silicon ions from the silicon injection device 53 to the laser annealing device 54. The laser annealing device 54 performs laser annealing to activate boron and phosphorus and recover crystal defects (FIG. 1F).

図2及び図3に示した半導体素子の製造装置により、図1Aから図1Gまでのイオン注入及び活性化アニールを、効率的に行うことができる。   The ion implantation and activation annealing shown in FIGS. 1A to 1G can be efficiently performed by the semiconductor device manufacturing apparatus shown in FIGS.

以上実施例に沿って本発明を説明したが、本発明はこれらに制限されるものではない。例えば、種々の変更、改良、組み合わせ等が可能なことは当業者に自明であろう。   Although the present invention has been described with reference to the embodiments, the present invention is not limited thereto. It will be apparent to those skilled in the art that various modifications, improvements, combinations, and the like can be made.

10 レーザ光源
11 ドライバ
12 レーザ発振器
13 シャッタ
15 半波長板
16 ビームホモジナイザ
17 ビームスプリッタ
18、19 ビームダンパ
20 1/4波長板
21 集光レンズ
22 ステージ
30 半導体基板
31 半導体基板
33 p型のベース領域
34 n型のエミッタ領域
35 ゲート電極
36 ゲート絶縁膜
37 エミッタ電極37
38 n型のバッファ層
39 p型のコレクタ層
40 コレクタ電極
41 結晶欠陥
45 レーザビーム
50 制御装置
51 リン注入装置
52 ボロン注入装置
53 シリコン注入装置
54 レーザアニール装置
55 移送装置
60 ウエハキャリア
DESCRIPTION OF SYMBOLS 10 Laser light source 11 Driver 12 Laser oscillator 13 Shutter 15 Half wave plate 16 Beam homogenizer 17 Beam splitter 18, 19 Beam damper 20 1/4 wavelength plate 21 Condensing lens 22 Stage 30 Semiconductor substrate 31 Semiconductor substrate 33 P type base region 34 n Type emitter region 35 gate electrode 36 gate insulating film 37 emitter electrode 37
38 n-type buffer layer 39 p-type collector layer 40 collector electrode 41 crystal defect 45 laser beam 50 control device 51 phosphorus implantation device 52 boron implantation device 53 silicon implantation device 54 laser annealing device 55 transfer device 60 wafer carrier

Claims (5)

半導体基板の表層部にドーパントのイオンを注入する工程と、
前記ドーパントのイオンを注入した後、前記半導体基板の表層部に、前記半導体基板の構成元素と同一の元素のイオンを注入することにより、前記半導体基板の表層部の結晶欠陥の密度を高める工程と、
結晶欠陥の密度を高めた後、前記半導体基板の表面にレーザビームを入射することにより、前記ドーパントを活性化する工程と
を有する半導体素子の製造方法。
Implanting dopant ions into the surface layer of the semiconductor substrate;
A step of increasing the density of crystal defects in the surface layer portion of the semiconductor substrate by implanting ions of the same element as the constituent elements of the semiconductor substrate into the surface layer portion of the semiconductor substrate after implanting the dopant ions; ,
And a step of activating the dopant by irradiating a laser beam on the surface of the semiconductor substrate after increasing the density of crystal defects.
前記結晶欠陥の密度を高める工程における注入の深さが、前記ドーパントのイオンを注入する工程における注入の深さより浅い請求項1に記載の半導体素子の製造方法。   The method of manufacturing a semiconductor device according to claim 1, wherein an implantation depth in the step of increasing the density of crystal defects is shallower than an implantation depth in the step of implanting the dopant ions. 半導体基板に、前記半導体基板の構成元素と同一の元素のイオンを注入する第1のイオン注入装置と、
前記半導体基板にレーザビームを入射してアニールを行うレーザアニール装置と、
前記第1のイオン注入装置から前記レーザアニール装置に前記半導体基板を移送する移送装置と、
前記第1のイオン注入装置、前記レーザアニール装置、及び前記移送装置を制御する制御装置と
を有し、
前記制御装置は、前記第1のイオン注入装置、前記レーザアニール装置、及び前記移送装置を制御して、
半導体基板の表層部の結晶欠陥密度が高くなる条件で、前記第1のイオン注入装置に搬入された半導体基板の表層部に前記半導体基板の構成元素と同一の元素のイオンを注入する工程と、
その後、前記半導体基板を前記第1のイオン注入装置から前記レーザアニール装置に移送する工程と、
その後、前記半導体基板にレーザビームを入射して、レーザアニールを行う工程と
を実行する半導体素子の製造装置。
A first ion implantation apparatus for implanting ions of the same element as a constituent element of the semiconductor substrate into the semiconductor substrate;
A laser annealing apparatus that performs annealing by applying a laser beam to the semiconductor substrate;
A transfer device for transferring the semiconductor substrate from the first ion implanter to the laser annealing device;
A control device for controlling the first ion implantation device, the laser annealing device, and the transfer device;
The control device controls the first ion implantation device, the laser annealing device, and the transfer device,
Implanting ions of the same element as the constituent elements of the semiconductor substrate into the surface layer portion of the semiconductor substrate carried into the first ion implantation apparatus under the condition that the crystal defect density of the surface layer portion of the semiconductor substrate is high;
Thereafter, transferring the semiconductor substrate from the first ion implantation apparatus to the laser annealing apparatus;
And a step of performing laser annealing by applying a laser beam to the semiconductor substrate.
さらに、前記半導体基板にドーパントのイオンを注入する第2のイオン注入装置を有し、
前記移送装置は、さらに、前記第2のイオン注入装置から前記第1のイオン注入装置へ前記半導体基板を移送し、
前記制御装置は、前記第1のイオン注入装置、前記第2のイオン注入装置、前記レーザアニール装置、及び前記移送装置を制御して、
前記第1のイオン注入装置で前記半導体基板にイオンを注入する前に、前記第2のイオン注入装置に搬入された前記半導体基板にドーパントのイオンを注入する工程と、
その後、前記半導体基板を前記第2のイオン注入装置から前記第1のイオン注入装置に移送する工程と
を実行する請求項3に記載の半導体素子の製造装置。
A second ion implanter for implanting dopant ions into the semiconductor substrate;
The transfer device further transfers the semiconductor substrate from the second ion implanter to the first ion implanter,
The control device controls the first ion implantation device, the second ion implantation device, the laser annealing device, and the transfer device,
Before implanting ions into the semiconductor substrate with the first ion implanter, implanting dopant ions into the semiconductor substrate carried into the second ion implanter;
The apparatus for manufacturing a semiconductor device according to claim 3, wherein the semiconductor substrate is transferred from the second ion implanter to the first ion implanter.
前記制御装置は、前記第1のイオン注入装置及び前記第2のイオン注入装置を制御して、前記第1のイオン注入装置によるイオンの注入の深さを、前記第2のイオン注入装置によるイオンの注入の深さより浅くする請求項4に記載の半導体素子の製造装置。   The control device controls the first ion implantation device and the second ion implantation device to determine the depth of ion implantation by the first ion implantation device to determine the ion implantation depth by the second ion implantation device. The apparatus for manufacturing a semiconductor device according to claim 4, wherein the depth is less than a depth of implantation of the semiconductor element.
JP2013070902A 2013-03-29 2013-03-29 Process of manufacturing semiconductor element and manufacturing apparatus of semiconductor element Pending JP2014195004A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2013070902A JP2014195004A (en) 2013-03-29 2013-03-29 Process of manufacturing semiconductor element and manufacturing apparatus of semiconductor element

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013070902A JP2014195004A (en) 2013-03-29 2013-03-29 Process of manufacturing semiconductor element and manufacturing apparatus of semiconductor element

Publications (1)

Publication Number Publication Date
JP2014195004A true JP2014195004A (en) 2014-10-09

Family

ID=51840058

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013070902A Pending JP2014195004A (en) 2013-03-29 2013-03-29 Process of manufacturing semiconductor element and manufacturing apparatus of semiconductor element

Country Status (1)

Country Link
JP (1) JP2014195004A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016213390A (en) * 2015-05-12 2016-12-15 トヨタ自動車株式会社 Semiconductor device manufacturing method
JP2018107190A (en) * 2016-12-22 2018-07-05 トヨタ自動車株式会社 Semiconductor device manufacturing method

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016213390A (en) * 2015-05-12 2016-12-15 トヨタ自動車株式会社 Semiconductor device manufacturing method
JP2018107190A (en) * 2016-12-22 2018-07-05 トヨタ自動車株式会社 Semiconductor device manufacturing method
CN108321082A (en) * 2016-12-22 2018-07-24 丰田自动车株式会社 The manufacturing method of semiconductor device

Similar Documents

Publication Publication Date Title
TWI523083B (en) Semiconductor device manufacturing method
US7943534B2 (en) Semiconductor device manufacturing method and semiconductor device manufacturing system
JP5726031B2 (en) Laser annealing apparatus and laser annealing method
JP2010171057A (en) Semiconductor device, and method of manufacturing the same
JP2007123300A (en) Method for activating impurities, laser annealer, semiconductor device and method for fabricating same
JP2006351659A (en) Method of manufacturing semiconductor device
JP6910742B2 (en) Laser annealing method and laser annealing equipment
SG186542A1 (en) Ultrafast laser annealing with reduced pattern density effects in integrated circuit fabrication
US9302348B2 (en) Ultrafast laser annealing with reduced pattern density effects in integrated circuit fabrication
KR101572717B1 (en) Method for manufacturing semiconductor device and laser annealing device
JP2010283325A (en) Method for manufacturing semiconductor element and laser annealing device
JPWO2014136237A1 (en) Laser annealing apparatus and semiconductor device manufacturing method
JP5661009B2 (en) Manufacturing method of semiconductor device
JP6004765B2 (en) Semiconductor device manufacturing method and laser annealing apparatus
TWI559378B (en) Semiconductor device manufacturing method
JP2011114052A (en) Method of manufacturing semiconductor substrate and laser annealing apparatus
JP2012044046A (en) Apparatus and method for laser annealing
JP6143650B2 (en) Semiconductor device manufacturing method and semiconductor manufacturing apparatus
JP2014195004A (en) Process of manufacturing semiconductor element and manufacturing apparatus of semiconductor element
JP2008270243A (en) Manufacturing method of semiconductor device
JP2010272587A (en) Activation method of semiconductor impurity
JP2014036111A (en) Semiconductor device manufacturing method
US20140363986A1 (en) Laser scanning for thermal processing
JP2015115401A (en) Laser annealing method and laser anneal device
JP6143591B2 (en) Semiconductor device manufacturing method and manufacturing apparatus