JP6143591B2 - Semiconductor device manufacturing method and manufacturing apparatus - Google Patents
Semiconductor device manufacturing method and manufacturing apparatus Download PDFInfo
- Publication number
- JP6143591B2 JP6143591B2 JP2013147294A JP2013147294A JP6143591B2 JP 6143591 B2 JP6143591 B2 JP 6143591B2 JP 2013147294 A JP2013147294 A JP 2013147294A JP 2013147294 A JP2013147294 A JP 2013147294A JP 6143591 B2 JP6143591 B2 JP 6143591B2
- Authority
- JP
- Japan
- Prior art keywords
- laser
- pulse
- semiconductor substrate
- semiconductor
- laser pulse
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Insulated Gate Type Field-Effect Transistor (AREA)
- Recrystallisation Techniques (AREA)
Description
本発明は、キャリアのライフタイムキラーを有する半導体装置の製造方法及び製造装置に関する。 The present invention relates to a method and apparatus for manufacturing a semiconductor device having a lifetime killer of a carrier.
絶縁ゲートバイポーラトランジスタ(IGBT)の応答速度を高めるために、IGBTのドリフト領域に格子欠陥を形成する技術が知られている(特許文献1)。格子欠陥が、電子とホールとの再結合中心として働くことにより、少数キャリアの寿命が短くなる。このような格子欠陥は、ライフタイムキラーと呼ばれる。特許文献1に開示された方法では、半導体基板に水素やヘリウムのイオンビームを照射して格子欠陥を発生させる。
In order to increase the response speed of an insulated gate bipolar transistor (IGBT), a technique for forming lattice defects in the drift region of the IGBT is known (Patent Document 1). The lattice defects act as recombination centers between electrons and holes, so that the lifetime of minority carriers is shortened. Such lattice defects are called lifetime killer. In the method disclosed in
本発明の目的は、工程数の増加を抑制し、簡易な方法でライフタイムキラーを発生させることが可能な半導体装置の製造方法及び製造装置を提供することである。 An object of the present invention is to provide a semiconductor device manufacturing method and a manufacturing apparatus capable of suppressing an increase in the number of processes and generating a lifetime killer by a simple method.
本発明の一観点によると、
半導体基板にイオン注入を行うことにより、前記半導体基板の表層部に格子欠陥を生じさせる工程と、
前記格子欠陥が生じた前記半導体基板にレーザビームを入射させることにより、前記表層部の前記格子欠陥の密度を低減させ、深さ10μmより深い深層部の格子欠陥の密度を高める工程と
を有する半導体装置の製造方法が提供される。
According to one aspect of the invention,
A step of causing lattice defects in a surface layer portion of the semiconductor substrate by performing ion implantation on the semiconductor substrate;
A step of reducing a density of the lattice defects in the surface layer portion and increasing a density of lattice defects in a deep layer portion deeper than 10 μm by making a laser beam incident on the semiconductor substrate in which the lattice defects have occurred. A method of manufacturing a device is provided.
本発明の他の観点によると、
第1のレーザパルスを出射する半導体レーザ発振器と、
不純物をイオン注入することによって格子欠陥が形成された半導体基板を保持するステージと、
前記第1のレーザパルスを、前記ステージに保持された半導体基板に入射させる伝搬光学系と、
前記半導体レーザ発振器から出射される前記第1のレーザパルスの出射タイミング及びパルス幅を制御する制御装置と
を有し、
前記半導体基板への前記第1のレーザパルスの入射によって、前記半導体基板の表面を溶融させることなく、イオン注入によって形成された前記格子欠陥を深さ10μmより深い深層部まで移動させる半導体装置の製造装置が提供される。
According to another aspect of the invention,
A semiconductor laser oscillator for emitting a first laser pulse;
A stage for holding a semiconductor substrate on which lattice defects are formed by ion implantation of impurities;
A propagation optical system for causing the first laser pulse to be incident on a semiconductor substrate held on the stage;
A control device for controlling the emission timing and pulse width of the first laser pulse emitted from the semiconductor laser oscillator;
Manufacturing of a semiconductor device that moves the lattice defects formed by ion implantation to a deep layer deeper than 10 μm without melting the surface of the semiconductor substrate by the incidence of the first laser pulse on the semiconductor substrate. An apparatus is provided.
レーザビームの入射により、深層部の格子欠陥密度を高めることができる。この格子欠陥がライフタイムキラーとして働く。このレーザビームは、不純物の活性化アニール用のレーザビームと共用することも可能である。これにより、工程数の増加を抑制することができる。 By the incidence of the laser beam, the lattice defect density in the deep layer can be increased. This lattice defect works as a lifetime killer. This laser beam can be shared with a laser beam for impurity activation annealing. Thereby, the increase in the number of processes can be suppressed.
図1に、実施例による半導体装置の製造方法で用いられるレーザ照射装置の概略図を示す。半導体レーザ発振器21が、例えば波長808nmのパルスレーザビームを出射する。なお、波長950nm以下のパルスレーザビームを出射する半導体レーザ発振器を用いてもよい。
FIG. 1 is a schematic view of a laser irradiation apparatus used in a method for manufacturing a semiconductor device according to an embodiment. The
半導体レーザ発振器21には、複数のレーザダイオードを二次元にアレイ化したレーザダイオードアレイが用いられる。以下、レーザダイオードアレイの構造について説明する。複数のレーザダイオードがモノリシックに一次元アレイ化されてレーザバーが構成される。複数のレーザバーを積み重ねることにより、二次元アレイ化したレーザダイオードアレイが構成される。レーザバーを構成する複数のレーザダイオードが配列する方向を遅軸という。複数のレーザバーが積み重ねられた方向を速軸という。レーザバーごとにシリンドリカルレンズが配置されている。シリンドリカルレンズは、レーザバーから出射されたレーザビームを、速軸方向、または速軸方向と遅軸方向との2方向に関して収束させる。
As the
固体レーザ発振器31が、緑色の波長域のパルスレーザビームを出射する。固体レーザ発振器31には、例えば第2高調波を出射するNd:YAGレーザ、Nd:YLFレーザ、Nd:YVO4レーザ等が用いられる。
The solid-
半導体レーザ発振器21から出射したパルスレーザビーム及び固体レーザ発振器31から出射したパルスレーザビームが、伝搬光学系27を経由して、アニールの対象の半導体基板50に入射する。半導体レーザ発振器21から出射したパルスレーザビームと固体レーザ発振器31から出射したパルスレーザビームとは、半導体基板50の表面の同一の領域に入射する。
The pulse laser beam emitted from the
次に、伝搬光学系27の構成及び作用について説明する。半導体レーザ発振器21から出射したパルスレーザビームが、アッテネータ22、ビームエキスパンダ23、シリンドリカルレンズアレイ群24、ダイクロイックミラー25、及びコンデンサレンズ26を経由して、半導体基板50に入射する。
Next, the configuration and operation of the propagation
固体レーザ発振器31から出射したパルスレーザビームが、アッテネータ32、ビームエキスパンダ33、シリンドリカルレンズアレイ群34、ベンディングミラー35、ダイクロイックミラー25、及びコンデンサレンズ26を経由して、半導体基板50に入射する。
The pulse laser beam emitted from the solid-
ビームエキスパンダ23、33は、入射したパルスレーザビームをコリメートするとともに、ビーム径を拡大する。シリンドリカルレンズアレイ群24、34及びコンデンサレンズ26は、半導体基板50の表面におけるビーム断面を長尺形状に整形するとともに、ビームプロファイル(光強度分布)を均一化する。半導体レーザ発振器21から出射したパルスレーザビームと、固体レーザ発振器31から出射したパルスレーザビームとは、半導体基板50の表面において、ほぼ同一の長尺領域に入射する。シリンドリカルレンズアレイ群24及びコンデンサレンズ26が、半導体レーザ発振器21から出射されたレーザビーム用のホモジナイザとして機能し、シリンドリカルレンズアレイ群34及びコンデンサレンズ26が、固体レーザ発振器31から出射されたレーザビーム用のホモジナイザとして機能する。
The beam expanders 23 and 33 collimate the incident pulse laser beam and expand the beam diameter. The cylindrical
半導体基板50は、ステージ41に保持されている。半導体基板50の表面に平行な面をXY面とし、半導体基板50の表面の法線方向をZ方向とするXYZ直交座標系を定義する。制御装置20が、半導体レーザ発振器21、固体レーザ発振器31、及びステージ41を制御する。ステージ41は、制御装置20からの制御を受けて、半導体基板50をX方向及びY方向に移動させる。
The
図2に、実施例による方法で製造される半導体装置の例として、絶縁ゲートバイポーラトランジスタ(IGBT)の断面図を示す。n型のシリコンからなる半導体基板50の第1の面50Tに、p型のベース領域51、n型のエミッタ領域52、ゲート電極53、ゲート絶縁膜54、エミッタ電極55が形成されている。半導体基板50の第2の面50Bの表層部に、p型のコレクタ層57及びn型のバッファ層56が形成されている。バッファ層56は、コレクタ層57よりも深い位置に配置される。コレクタ層57の表面にコレクタ電極58が形成されている。半導体基板50として、通常はシリコン単結晶基板が用いられる。ゲート−エミッタ間の電圧で、電流のオンオフ制御を行うことができる。
FIG. 2 shows a cross-sectional view of an insulated gate bipolar transistor (IGBT) as an example of a semiconductor device manufactured by the method according to the embodiment. A p-
第2の面50Bからコレクタ層57とバッファ層56との界面までの深さは、例えば約0.3〜0.5μmの範囲内である。第2の面からバッファ層56の最も深い位置までの深さは、例えば1μm〜10μmの範囲内である。
The depth from the
ベース領域51とバッファ層56との間、すなわち第2の面50Bから見てバッファ層56よりも深い領域に、格子欠陥60が形成されている。格子欠陥60がライフタイムキラーとして働く。バッファ層56より深い領域を深層部59ということとする。
A
図3A及び図3Bを参照して、実施例による半導体装置の製造方法について説明する。
図3Aに示すように、半導体基板50の第1の面50Tに、p型のベース領域51、n型のエミッタ領域52、ゲート電極53、ゲート絶縁膜54、及びエミッタ電極55を形成する。これらの素子構造は、一般的なMOSFETの作製工程と同様のプロセスにより作製することができる。
With reference to FIG. 3A and FIG. 3B, the manufacturing method of the semiconductor device by an Example is demonstrated.
As shown in FIG. 3A, a p-
半導体基板50の第2の面50Bから不純物としてボロン及びリンをイオン注入することにより、半導体基板50の第2の面50Bの表層部に、それぞれ第1の層57a及び第2の層56aを形成する。ボロンが注入された第1の層57aより深い第2の層56aに、リンがイオン注入されている。この時点では、第1の層57a内のボロン、及び第2の
層56a内のリンは、活性化していない。一般に、第1の層57aのボロン濃度は、第2の層56aのリン濃度より高い。イオン注入によって、第1の層57a及び第2の層56a内に格子欠陥60が形成される。
Boron and phosphorus are ion-implanted as impurities from the
図3Bに示すように、半導体基板50の第2の面50BにレーザパルスLP1、LP2を入射させることにより、活性化アニールを行う。この活性化アニールに、図1に示したレーザ照射装置が適用される。活性化アニールにより、第1の層57a(図3A)内のボロン、及び第2の層56a(図3A)内のリンが活性化する。この時、活性化に必要な温度より低い温度で、第1の層57a及び第2の層56a内の格子欠陥60(図3A)が深層部59に移動する。このため、活性化アニール後に深層部59に格子欠陥60が残る。活性化アニールの後に、コレクタ層57の表面にコレクタ電極58(図2)を形成する。
As shown in FIG. 3B, activation annealing is performed by causing laser pulses LP1 and LP2 to enter the
図4Aに、半導体基板50(図2B)に入射するレーザパルスLP1、LP2の波形の概略を示す。図4Aでは、パルス波形を長方形で表しているが、実際のパルス波形は、パルスの立ち上がり、減衰、及び立ち下がり等の部分を含む。図4Aに示されたパルス波形の出射タイミングは、制御装置20(図1)が半導体レーザ発振器21及び固体レーザ発振器31を制御することにより決定される。半導体レーザ発振器21から出射されるレーザパルスLP1のパルス幅は、制御装置20により制御される。
FIG. 4A schematically shows waveforms of laser pulses LP1 and LP2 incident on the semiconductor substrate 50 (FIG. 2B). In FIG. 4A, the pulse waveform is represented by a rectangle, but the actual pulse waveform includes portions such as a rising edge, an attenuation, and a falling edge of the pulse. The emission timing of the pulse waveform shown in FIG. 4A is determined by controlling the
時刻t1に、半導体レーザ発振器21から出射した第1のレーザパルスLP1の、半導体基板50への入射が開始する。時刻t1の後の時刻t2に、固体レーザ発振器31から出射した第2のレーザパルスLP2が半導体基板50に入射する。第1のレーザパルスLP1と第2のレーザパルスLP2とが入射する領域は、ほぼ重なる。第2のレーザパルスLP2のピークパワーは、第1のレーザパルスLP1のピークパワーより高く、第2のレーザパルスLP2のパルス幅PW2は、第1のレーザパルスLP1のパルス幅PW1より短い。時刻t3で、第2のレーザパルスLP2の入射が終了する。その後、時刻t4で、第1のレーザパルスLP1の入射が終了する。なお、時刻t4の後に、第2のレーザパルスLP2を入射させてもよい。
At time t1, the first laser pulse LP1 emitted from the
第1のレーザパルスLP1のパルス幅PW1は、例えば10μs以上である。第2のレーザパルスLP2のパルス幅PW2は、例えば1μs以下である。一例として、パルス幅PW1が10μs〜30μsの範囲内であり、パルス幅PW2が100ns〜200nsの範囲内である。第2のレーザパルスLP2のパルス幅PW2を、第1のレーザパルスLP1のパルス幅PW1の1/10以下とすることが好ましい。 The pulse width PW1 of the first laser pulse LP1 is, for example, 10 μs or more. The pulse width PW2 of the second laser pulse LP2 is, for example, 1 μs or less. As an example, the pulse width PW1 is in the range of 10 μs to 30 μs, and the pulse width PW2 is in the range of 100 ns to 200 ns. The pulse width PW2 of the second laser pulse LP2 is preferably set to 1/10 or less of the pulse width PW1 of the first laser pulse LP1.
図4Bに、半導体基板50(図2B)の第2の面50B(図2B)におけるレーザパルスの入射領域の平面図を示す。第1のレーザパルスLP1(図4A)及び第2のレーザパルスLP2(図4A)は、半導体基板50の第2の面50B(図2B)において、X方向に長い同一のビーム入射領域40に入射する。例えば、ビーム入射領域40の好適な長さL及び幅Wtは、それぞれ2mm〜4mm及び200μm〜400μmである。
FIG. 4B shows a plan view of a laser pulse incident region on the
アニール中は、半導体基板50(図2B)をY方向に移動させながら、第1のレーザパルスLP1及び第2のレーザパルスLP2(図4A)を、一定の繰り返し周波数で半導体基板50に入射させる。第1のレーザパルスLP1及び第2のレーザパルスLP2の繰り返し周波数の1周期の間に半導体基板50が移動する距離をWoで表す。時間軸上で隣り合う2つの第1のレーザパルスLP1のビーム入射領域40は、相互に部分的に重なる。両者の重複率Wo/Wtは、例えば50%である。
During the annealing, the first laser pulse LP1 and the second laser pulse LP2 (FIG. 4A) are incident on the
図4Aに示した時刻t1で第1のレーザパルスLP1の入射が開始すると、半導体基板50の第2の面50B(図2B)の表面の温度が上昇し始める。時刻t2の時点で、半導
体基板50の第2の面50Bの温度は、アモルファスシリコンの融点(1300K〜1430K)まで達していない。時刻t2で第2のレーザパルスLP2を入射させると、半導体基板50の第2の面50Bの表面の温度がアモルファスシリコンの融点まで達し、表面が溶融する。溶融した部分は、第1の層57a(図2B)の底面まで達する。
When the incidence of the first laser pulse LP1 starts at time t1 shown in FIG. 4A, the temperature of the surface of the
第2のレーザパルスLP2の入射が終了すると、半導体基板50の第1の層57aの温度が低下し、固化する。このとき、単結晶の第2の層56a(図2B)から結晶がエピタキシャル成長することにより、第1の層57aが単結晶になる。同時に、第1の層57aに注入されている不純物が活性化する。
When the incidence of the second laser pulse LP2 is completed, the temperature of the
時刻t3以降も、第1のレーザパルスLP1(図4A)の入射が継続しているため、半導体基板50の第2の面50Bから第2の層56a(図2B)まで加熱され、温度が上昇する。これにより、第2の層56aに注入されている不純物が活性化する。時刻t4で第1のレーザパルスLP1の入射が終了する時点で、半導体基板50の第2の面50Bの温度は、単結晶シリコンの融点まで到達しない。このため、再結晶化した半導体基板50の第2の面50Bの第1の層57aは再溶融しない。
Since the incidence of the first laser pulse LP1 (FIG. 4A) continues after time t3, the
相対的にパルス幅の長い第1のレーザパルスLP1により、深い位置の第2の層56a内の不純物を活性化させることができる。第2のレーザパルスLP2が入射する前に、第1のレーザパルスLP1によって半導体基板50が予熱される。これにより、半導体基板50の第1の層57a(図3A)を溶融させるために必要な第2のレーザパルスLP2のパルスエネルギ密度を低く抑えることができる。
Impurities in the
第1のレーザパルスLP1(図4A)が照射されている期間、格子欠陥60が第1の層57a及び第2の層56a(図3A)から深層部59(図3B)に移動する。これにより、深層部59において、ライフタイムキラーとして働く格子欠陥60(図2A)が増加する。
During the period of irradiation with the first laser pulse LP1 (FIG. 4A), the
時刻t4よりも後に第2のレーザパルスLP2を入射させる場合には、第1のレーザパルスLP1の照射によって第2の層56a(図2B)内の不純物が活性化する。その後、第2のレーザパルスLP2の照射によって第1の層57a(図2B)を溶融させる。第1の層57aが再結晶化する時に、第1の層57a内の不純物が活性化する。この場合、第1のレーザパルスLP1による熱的影響が残っている状態で、第2のレーザパルスLP2を入射させることが好ましい。
When the second laser pulse LP2 is incident after the time t4, the impurities in the
図4Bでは、半導体基板50の表面における第1のレーザパルスLP1のビーム入射領域40と第2のレーザパルスLP2のビーム入射領域40とを、ほぼ一致させたが、必ずしも両者を一致させる必要はない。図4Cに示すように、第1のレーザパルスLP1のビーム入射領域40Aを第2のレーザパルスLP2のビーム入射領域40Bよりもやや大きくしてもよい。このとき、第2のレーザパルスLP2のビーム入射領域40Bが、第1のレーザパルスLP1のビーム入射領域40Aに含まれる。
In FIG. 4B, the
図5A〜図9Bを参照して、単結晶シリコン基板にイオン注入した不純物の活性化及びライフタイムキラーの形成を行う評価実験の結果について説明する。 With reference to FIGS. 5A to 9B, description will be made on the result of an evaluation experiment for activating impurities implanted into a single crystal silicon substrate and forming a lifetime killer.
図5Aに、評価実験でシリコン基板に照射した第1のレーザパルスLP1及び第2のレーザパルスLP2の波形を示す。第1のレーザパルスLP1のパルス幅PW1は15μsであり、第2のレーザパルスLP2のパルス幅PW2は150nsである。第1のレーザパルスLP1の立下り時刻t4と、第2のレーザパルスLP2の立下り時刻t3とが一致する。すなわち、第2のレーザパルスLP2の立ち上がり時刻t2は、第1のレーザパル
スLP1の立下り時刻t4よりも150ns前である。第1のレーザパルスLP1のパルスエネルギ密度(フルエンス)は6.4J/cm2であり、第2のレーザパルスLP2のフルエンスは1.2J/cm2である。
FIG. 5A shows waveforms of the first laser pulse LP1 and the second laser pulse LP2 irradiated on the silicon substrate in the evaluation experiment. The pulse width PW1 of the first laser pulse LP1 is 15 μs, and the pulse width PW2 of the second laser pulse LP2 is 150 ns. The fall time t4 of the first laser pulse LP1 coincides with the fall time t3 of the second laser pulse LP2. That is, the rising time t2 of the second laser pulse LP2 is 150 ns before the falling time t4 of the first laser pulse LP1. The pulse energy density (fluence) of the first laser pulse LP1 is 6.4 J / cm 2 , and the fluence of the second laser pulse LP2 is 1.2 J / cm 2 .
図5Bに、シリコン基板の表面におけるビーム断面形状を示す。第1のレーザパルスLP1のビーム入射領域40Aの長さL1は2.9mmであり、第2のレーザパルスLP2のビーム入射領域40Bの長さL2は2.6mmである。第1のレーザパルスLP1のビーム入射領域40Aの幅Wt1及び第2のレーザパルスLP2のビーム入射領域40Bの幅Wt2は、共に0.26mmである。ビーム走査時の重複率は50%である。
FIG. 5B shows a beam cross-sectional shape on the surface of the silicon substrate. The length L1 of the
図6に、深さ方向に関する不純物プロファイル及びキャリアのプロファイルの測定結果を示す。横軸は、シリコン基板の表面からの深さを単位「μm」で表し、縦軸は濃度を単位「cm−3」で表す。細い破線はレーザアニール前のリン(P)濃度分布を表し、太い破線はレーザアニール前のボロン(B)濃度分布を表す。細い実線はレーザアニール後のn型キャリア(電子)濃度分布を表し、太い実線はレーザアニール後のp型キャリア(正孔)濃度分布を表す。リンのイオン注入は、加速エネルギ700keV、ドーズ量1×1013cm−2の条件で行い、ボロンのイオン注入は、加速エネルギ40keV、ドーズ量1×1015cm−2の条件で行った。 FIG. 6 shows measurement results of impurity profiles and carrier profiles in the depth direction. The horizontal axis represents the depth from the surface of the silicon substrate in the unit “μm”, and the vertical axis represents the concentration in the unit “cm −3 ”. The thin broken line represents the phosphorus (P) concentration distribution before laser annealing, and the thick broken line represents the boron (B) concentration distribution before laser annealing. The thin solid line represents the n-type carrier (electron) concentration distribution after laser annealing, and the thick solid line represents the p-type carrier (hole) concentration distribution after laser annealing. Phosphorus ion implantation was performed under the conditions of an acceleration energy of 700 keV and a dose amount of 1 × 10 13 cm −2 , and boron ion implantation was performed under the conditions of an acceleration energy of 40 keV and a dose amount of 1 × 10 15 cm −2 .
シリコン基板の表面から深さ0.5μmまでの第1の層57aに、ボロンが注入されており、深さ0.5μmから深さ2.5μmまでの第2の層56aに、リンが注入されている。p型キャリア濃度分布はボロン濃度分布にほぼ重なり、n型キャリア濃度分布はリン濃度分布にほぼ重なっている。この結果から、レーザアニールにより、ほとんどの不純物が活性化していることがわかる。
Boron is implanted into the
次に、シリコン基板内の格子欠陥密度をカソードルミネッセンス法により測定した結果について説明する。 Next, the result of measuring the lattice defect density in the silicon substrate by the cathodoluminescence method will be described.
図7に、シリコン基板の断面からのカソードルミネッセンスのスペクトルの一例を示す。バンドギャップエネルギに基づいてカソードルミネッセンスのスペクトルにピークが現れると共に、種々の格子欠陥が発光中心となり、カソードルミネッセンスのスペクトルにピークが現れる。具体的には、格子間シリコン原子のクラスタが発光中心となって、波長約1217nmの位置にピークWが現れ、格子間シリコン原子の作る複合センターに起因して、波長約1192nmの位置にピークXが現れる。ピークXの発光には、ピークWの発光よりも多くの格子間シリコン原子が関与する。 FIG. 7 shows an example of the spectrum of cathodoluminescence from the cross section of the silicon substrate. Peaks appear in the spectrum of cathodoluminescence based on the band gap energy, and various lattice defects become the emission center, and peaks appear in the spectrum of cathodoluminescence. Specifically, a cluster of interstitial silicon atoms serves as the emission center, and a peak W appears at a wavelength of about 1217 nm. Due to a composite center formed by interstitial silicon atoms, a peak X appears at a position of about 1192 nm. Appears. The light emission of the peak X involves more interstitial silicon atoms than the light emission of the peak W.
図8Aに、ピークWの発光強度と深さとの関係を示す。図8Bに、図8Aに示したグラフのうち深さ0μm〜3μmの範囲を拡大したグラフを示す。図8A、図8Bの中実の丸印及び中空の丸印が、それぞれレーザアニール前、及びレーザアニール後の発光強度を示す。 FIG. 8A shows the relationship between the emission intensity of the peak W and the depth. FIG. 8B shows a graph obtained by enlarging the depth range of 0 μm to 3 μm from the graph shown in FIG. 8A. Solid circles and hollow circles in FIGS. 8A and 8B indicate the emission intensities before and after laser annealing, respectively.
深さ0μm〜2.5μmの範囲において、レーザアニールによってピークWの発光強度が低下していることがわかる。これは、レーザアニールによって、第1の層57a及び第2の層56a内の格子欠陥が減少したことを意味する。逆に、深さ10μmよりも深い深層部においては、レーザアニールによってピークWの発光強度が大きくなっている。これは、深さ10μmよりも深い深層部において、格子欠陥が増加していることを意味する。表層部の格子欠陥が、レーザアニールによって深層部に移動したことにより、深層部における格子欠陥が増加したと考えられる。
It can be seen that the emission intensity of the peak W is reduced by laser annealing in the depth range of 0 μm to 2.5 μm. This means that the lattice defects in the
図9Aに、ピークXの発光強度と深さとの関係を示す。図9Bに、図9Aに示したグラ
フのうち深さ0μm〜3μmの範囲を拡大したグラフを示す。図9A、図9Bの中実の丸印及び中空の丸印が、それぞれレーザアニール前、及びレーザアニール後の発光強度を示す。
FIG. 9A shows the relationship between the emission intensity and depth of peak X. FIG. 9B shows a graph obtained by enlarging the depth range of 0 μm to 3 μm from the graph shown in FIG. 9A. Solid circles and hollow circles in FIGS. 9A and 9B indicate the emission intensity before laser annealing and after laser annealing, respectively.
レーザアニール前は、ピークXの原因となる格子欠陥はほとんど存在しない。レーザアニールを行うと、深さ10μmより深い深層部において、ピークXの原因となる格子欠陥が顕著に増加していることがわかる。図9Aのグラフは、図8Aのグラフと類似した傾向を示している。このことから、レーザアニールによって表層部の格子欠陥が深層部に移動する際に、格子欠陥の一部が、ピークWの発光に関与する形態からピークXに関与する形態に変化したことにより、深層部において、ピークXの原因となる形態の格子欠陥が増加したと考えられる。 Before laser annealing, there are almost no lattice defects that cause the peak X. When laser annealing is performed, it can be seen that lattice defects causing the peak X are remarkably increased in the deep layer portion deeper than 10 μm. The graph of FIG. 9A shows a tendency similar to the graph of FIG. 8A. From this, when the lattice defects of the surface layer portion moved to the deep layer portion by laser annealing, a part of the lattice defects was changed from the form related to the emission of the peak W to the form related to the peak X. It is considered that the number of lattice defects that cause the peak X increased in the portion.
実施例においては、不純物原子の活性化のためのレーザアニールが、ライフタイムキラーとして働く格子欠陥の形成のためのレーザアニールを兼ねる。このため、活性化アニールより後に実施するライフタイムキラー形成のための工程に要する時間を短くすることが可能である。場合によっては、ライフタイムキラー形成のための工程を独立して実施することなく、簡易にライフタイムキラーを形成することができる。 In the embodiment, laser annealing for activating impurity atoms also serves as laser annealing for forming a lattice defect that acts as a lifetime killer. For this reason, it is possible to shorten the time required for the process for forming the lifetime killer performed after the activation annealing. In some cases, the lifetime killer can be easily formed without performing the process for forming the lifetime killer independently.
上記実施例では、図4A及び図5Aに示したように、第1のレーザパルスLP1が半導体基板50に入射している期間に、第2のレーザパルスLP2を立ち上げた。他の例として、第1のレーザパルスLP1の立ち下がり後に、第2のレーザパルスLP2を立ち上げてもよい。この場合にも、第1のレーザパルスLP1によって、深い領域の不純物が活性化し、第2のレーザパルスLP2によって、相対的に浅い領域の不純物が活性化する。第1のレーザパルスLP1によって、格子欠陥60(図3A)を深い領域に移動させることができる。
In the above embodiment, the second laser pulse LP2 is raised during the period in which the first laser pulse LP1 is incident on the
上記実施例では、相対的に深い領域の不純物を活性化させるために、半導体レーザ発振器21(図1)からの第1のレーザパルスLP1(図4A)を用い、相対的に浅い領域の不純物を活性化させるために、固体レーザ発振器31(図1)からの第2のレーザパルスLP2(図4A)を用いた。浅い領域のみの不純物を活性化させるためには、深さに応じて、好適なパルス幅、波長を有する1種類のレーザパルスのみを用いてもよい。 In the above embodiment, the first laser pulse LP1 (FIG. 4A) from the semiconductor laser oscillator 21 (FIG. 1A) is used to activate the impurities in the relatively deep region, and the impurities in the relatively shallow region are used. To activate, the second laser pulse LP2 (FIG. 4A) from the solid state laser oscillator 31 (FIG. 1) was used. In order to activate the impurities only in the shallow region, only one type of laser pulse having a suitable pulse width and wavelength may be used according to the depth.
また、上記実施例では、IGBTにライフタイムキラーを形成する例について説明したが、上記実施例は、その他のライフタイムキラーを有する半導体装置の製造に適用することも可能である。 Moreover, although the example which forms a lifetime killer in IGBT was demonstrated in the said Example, the said Example can also be applied to manufacture of the semiconductor device which has another lifetime killer.
以上実施例に沿って本発明を説明したが、本発明はこれらに制限されるものではない。例えば、種々の変更、改良、組み合わせ等が可能なことは当業者に自明であろう。 Although the present invention has been described with reference to the embodiments, the present invention is not limited thereto. It will be apparent to those skilled in the art that various modifications, improvements, combinations, and the like can be made.
20 制御装置
21 半導体レーザ発振器
22 アッテネータ
23 ビームエキスパンダ
24 シリンドリカルレンズアレイ群
25 ダイクロイックミラー
26 コンデンサレンズ
27 伝搬光学系
31 固体レーザ発振器
32 アッテネータ
33 ビームエキスパンダ
34 シリンドリカルレンズアレイ群
35 ベンディングミラー
40、40A、40B ビーム入射領域
41 ステージ
50 半導体基板
50T 第1の面
50B 第2の面
51 p型のベース領域
52 n型のエミッタ領域
53 ゲート電極
54 ゲート絶縁膜
55 エミッタ電極
56 バッファ層
56a 第2の層
57 コレクタ層
57a 第1の層
58 コレクタ電極
59 深層部
60 格子欠陥
DESCRIPTION OF
Claims (5)
前記格子欠陥が生じた前記半導体基板にレーザビームを入射させることにより、前記表層部の前記格子欠陥の密度を低減させ、深さ10μmより深い深層部の格子欠陥の密度を高める工程と
を有する半導体装置の製造方法。 A step of causing lattice defects in a surface layer portion of the semiconductor substrate by performing ion implantation on the semiconductor substrate;
A step of reducing a density of the lattice defects in the surface layer portion and increasing a density of lattice defects in a deep layer portion deeper than 10 μm by making a laser beam incident on the semiconductor substrate in which the lattice defects have occurred. Device manufacturing method.
不純物をイオン注入することによって格子欠陥が形成された半導体基板を保持するステージと、
前記第1のレーザパルスを、前記ステージに保持された半導体基板に入射させる伝搬光学系と、
前記半導体レーザ発振器から出射される前記第1のレーザパルスの出射タイミング及びパルス幅を制御する制御装置と
を有し、
前記半導体基板への前記第1のレーザパルスの入射によって、前記半導体基板の表面を溶融させることなく、イオン注入によって形成された前記格子欠陥を深さ10μmより深い深層部まで移動させる半導体装置の製造装置。
A semiconductor laser oscillator for emitting a first laser pulse;
A stage for holding a semiconductor substrate on which lattice defects are formed by ion implantation of impurities;
A propagation optical system for causing the first laser pulse to be incident on a semiconductor substrate held on the stage;
A control device for controlling the emission timing and pulse width of the first laser pulse emitted from the semiconductor laser oscillator;
Manufacturing of a semiconductor device that moves the lattice defects formed by ion implantation to a deep layer deeper than 10 μm without melting the surface of the semiconductor substrate by the incidence of the first laser pulse on the semiconductor substrate. apparatus.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013147294A JP6143591B2 (en) | 2013-07-16 | 2013-07-16 | Semiconductor device manufacturing method and manufacturing apparatus |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013147294A JP6143591B2 (en) | 2013-07-16 | 2013-07-16 | Semiconductor device manufacturing method and manufacturing apparatus |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2015023039A JP2015023039A (en) | 2015-02-02 |
JP6143591B2 true JP6143591B2 (en) | 2017-06-07 |
Family
ID=52487277
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013147294A Active JP6143591B2 (en) | 2013-07-16 | 2013-07-16 | Semiconductor device manufacturing method and manufacturing apparatus |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6143591B2 (en) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6398861B2 (en) * | 2015-05-12 | 2018-10-03 | トヨタ自動車株式会社 | Manufacturing method of semiconductor device |
Family Cites Families (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS57177530A (en) * | 1981-04-27 | 1982-11-01 | Hitachi Ltd | Processing of semiconductor wafer |
JPH07226405A (en) * | 1994-12-19 | 1995-08-22 | Meidensha Corp | Manufacture of semiconductor device |
JP3413021B2 (en) * | 1996-07-30 | 2003-06-03 | 株式会社東芝 | Semiconductor device |
JP2004158627A (en) * | 2002-11-06 | 2004-06-03 | Renesas Technology Corp | Method for manufacturing semiconductor device |
JP2006278641A (en) * | 2005-03-29 | 2006-10-12 | Elpida Memory Inc | Method for manufacturing semiconductor device |
JP2006319137A (en) * | 2005-05-12 | 2006-11-24 | Renesas Technology Corp | Semiconductor device and its manufacturing method |
JP2006351659A (en) * | 2005-06-14 | 2006-12-28 | Toyota Motor Corp | Method of manufacturing semiconductor device |
JP2007284324A (en) * | 2006-04-20 | 2007-11-01 | Sumco Corp | Manufacturing device and manufacturing method for semiconductor single crystal |
JP4857948B2 (en) * | 2006-06-26 | 2012-01-18 | 株式会社デンソー | Manufacturing method of semiconductor device |
JP2011082461A (en) * | 2009-10-09 | 2011-04-21 | Renesas Electronics Corp | Semiconductor device and method for manufacturing the same |
JP4678700B1 (en) * | 2009-11-30 | 2011-04-27 | 株式会社日本製鋼所 | Laser annealing apparatus and laser annealing method |
JP5641965B2 (en) * | 2011-02-09 | 2014-12-17 | 住友重機械工業株式会社 | Laser annealing method and laser annealing apparatus |
-
2013
- 2013-07-16 JP JP2013147294A patent/JP6143591B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
JP2015023039A (en) | 2015-02-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5980043B2 (en) | Laser irradiation device | |
US9653299B2 (en) | Semiconductor device producing method | |
TWI552208B (en) | Laser Annealing Device and Laser Annealing Method | |
JP2006351659A (en) | Method of manufacturing semiconductor device | |
JP5455598B2 (en) | Manufacturing method of semiconductor device | |
US11239349B2 (en) | Method of manufacturing semiconductor device and semiconductor device | |
JP6004765B2 (en) | Semiconductor device manufacturing method and laser annealing apparatus | |
JP6143650B2 (en) | Semiconductor device manufacturing method and semiconductor manufacturing apparatus | |
JP2012044046A (en) | Apparatus and method for laser annealing | |
JP5500573B2 (en) | Method for activating semiconductor impurities | |
JP6143591B2 (en) | Semiconductor device manufacturing method and manufacturing apparatus | |
JP2008270243A (en) | Manufacturing method of semiconductor device | |
JP2014195004A (en) | Process of manufacturing semiconductor element and manufacturing apparatus of semiconductor element | |
JP6095515B2 (en) | Laser annealing apparatus and laser annealing method | |
WO2022176443A1 (en) | Method for producing semiconductor element, and semiconductor element | |
JP6732371B2 (en) | Laser annealing equipment | |
JP6497903B2 (en) | Laser annealing equipment |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20160616 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20170214 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20170216 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20170414 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20170509 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20170509 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6143591 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |