JP5997711B2 - 不揮発性アンチヒューズメモリセル - Google Patents
不揮発性アンチヒューズメモリセル Download PDFInfo
- Publication number
- JP5997711B2 JP5997711B2 JP2013558095A JP2013558095A JP5997711B2 JP 5997711 B2 JP5997711 B2 JP 5997711B2 JP 2013558095 A JP2013558095 A JP 2013558095A JP 2013558095 A JP2013558095 A JP 2013558095A JP 5997711 B2 JP5997711 B2 JP 5997711B2
- Authority
- JP
- Japan
- Prior art keywords
- memory cell
- region
- polysilicon gate
- type
- gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 50
- 229920005591 polysilicon Polymers 0.000 claims description 50
- 239000012212 insulator Substances 0.000 claims description 27
- 238000000034 method Methods 0.000 claims description 19
- 239000002019 doping agent Substances 0.000 claims description 11
- 150000004767 nitrides Chemical class 0.000 claims description 8
- 239000000758 substrate Substances 0.000 claims description 7
- 238000002955 isolation Methods 0.000 claims description 4
- 239000002184 metal Substances 0.000 claims description 4
- 238000000151 deposition Methods 0.000 claims description 3
- 238000005530 etching Methods 0.000 claims description 3
- 229920002120 photoresistant polymer Polymers 0.000 claims description 3
- 239000007943 implant Substances 0.000 claims 3
- 238000004519 manufacturing process Methods 0.000 claims 1
- 101100521334 Mus musculus Prom1 gene Proteins 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 125000001475 halogen functional group Chemical group 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000013100 final test Methods 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 230000005641 tunneling Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B20/00—Read-only memory [ROM] devices
- H10B20/20—Programmable ROM [PROM] devices comprising field-effect components
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C17/00—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
- G11C17/14—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM
- G11C17/16—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM using electrically-fusible links
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/4983—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET with a lateral structure, e.g. a Polysilicon gate with a lateral doping variation or with a lateral composition variation or characterised by the sidewalls being composed of conductive, resistive or dielectric material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/861—Diodes
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B20/00—Read-only memory [ROM] devices
- H10B20/27—ROM only
- H10B20/30—ROM only having the source region and the drain region on the same level, e.g. lateral transistors
- H10B20/34—Source electrode or drain electrode programmed
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Semiconductor Memories (AREA)
- Non-Volatile Memory (AREA)
Description
Claims (17)
- 不揮発性アンチヒューズメモリセルであって、
プログラマブルNチャネルダイオード接続可能なトランジスタを含み、
前記プログラマブルNチャネルダイオード接続可能なトランジスタが、
チャネル領域の上のポリシリコンゲートであって、前記ポリシリコンゲートが第1の部分と第2の部分とを有し、前記ゲートの前記第1の部分が前記メモリセルのワード線に電気的に接続され、前記チャネル領域が或る長さを有してPウェル領域に位置する、前記ポリシリコンゲートと、
前記Pウェル領域に形成されるN型ソース領域であって、前記N型ソース領域が第1の部分と第2の部分とを有し、前記ソース領域の前記第1の部分が前記チャネル領域の第1の端部に近接し、前記ソース領域の前記第2の部分が前記メモリセルのビット線に電気的に接続される、前記N型ソース領域と、
前記Pウェル領域に形成されるフィールド酸化物領域であって、前記チャネル領域の第2の端部に近接する、前記フィールド酸化物領域と、
前記ポリシリコンゲートと前記チャネル領域との間に位置する実質的に一定の厚みを有する絶縁体と、
を含み、
前記ポリシリコンゲートがN型ドープされたポリシリコンを含み、前記ポリシリコンゲートの前記第1の部分が前記ポリシリコンゲートの前記第2の部分より高いN型ドーピング濃度を有し、前記ポリシリコンゲートの前記第2の部分が前記ソースの前記第1の部分に近接して位置し、
前記メモリセルがプログラムされるとき、前記ポリシリコンゲートの前記第1の部分と前記フィールド酸化物領域に近接する前記チャネル領域との間にラプチャーが生じるように前記メモリセルが構成される、メモリセル。 - 請求項1に記載のメモリセルであって、
前記ポリシリコンゲートの前記第1の部分と前記第2の部分との間のドーピング濃度の差が少なくとも1桁である、メモリセル。 - 請求項2に記載のメモリセルであって、
前記N型ドープされたポリシリコンゲートの前記第1の部分の前記ドーピング濃度が5×1020/cm3であり、前記N型ドープされたポリシリコンゲートの前記第2の部分の前記ドーピング濃度が5×1018/cm3である、メモリセル。 - 請求項3に記載のメモリセルであって、
前記絶縁体が、酸化物と窒化物と酸化物/窒化物の組み合わせとから成るグループから選択される、メモリセル。 - 請求項3に記載のメモリセルであって、
前記絶縁体が高K誘電性絶縁体である、メモリセル。 - 不揮発性アンチヒューズメモリセルであって、
プログラマブルPチャネルダイオード接続可能なトランジスタを含み、
前記プログラマブルPチャネルダイオード接続可能なトランジスタが、
チャネル領域の上のポリシリコンゲートであって、前記ポリシリコンゲートが第1の部分と第2の部分とを有し、前記ゲートの前記第1の部分が前記メモリセルのワード線に電気的に接続され、前記チャネル領域が或る長さを有してNウェル領域に位置する、前記ポリシリコンゲートと、
前記Nウェル領域に形成されるP型ソース領域であって、前記P型ソース領域が第1の部分と第2の部分とを有し、前記ソース領域の前記第1の部分が前記チャネル領域の第1の端部に近接し、前記ソース領域の前記第2の部分が前記メモリセルのビット線に電気的に接続される、前記P型ソース領域と、
前記Nウェル領域に形成されるフィールド酸化物領域であって、前記チャネル領域の第2の端部に近接する前記フィールド酸化物領域と、
前記ポリシリコンゲートと前記チャネル領域との間に位置する実質的に一定の厚みを有する絶縁体と、
を含み、
前記ポリシリコンゲートがP型ドープされたポリシリコンを含み、前記ポリシリコンゲートの前記第1の部分が前記ポリシリコンゲートの前記第2の部分より高いP型ドーピング濃度を有し、前記ポリシリコンゲートの前記第2の部分が前記ソースの前記第1の部分に近接し、
前記メモリセルがプログラムされるとき、前記ポリシリコンゲートの前記第1の部分と前記フィールド酸化物領域に近接する前記チャネル領域との間にラプチャーが生じるように前記メモリセルが構成される、メモリセル。 - 請求項6に記載のメモリセルであって、
前記P型ドープされたポリシリコンゲートの前記第1の部分の前記ドーピング濃度が3×10 20 /cm 3 であり、前記P型ドープされたポリシリコンゲートの前記第2の部分の前記ドーピング濃度が5×10 18 /cm 3 である、メモリセル。 - 請求項6に記載のメモリセルであって、
前記ポリシリコンゲートの前記第1の部分と前記第2の部分との間のドーピング濃度の差が少なくとも1桁である、メモリセル。 - 請求項6に記載のメモリセルであって、
前記ソースの前記第1の部分と前記第2の部分との間のドーピング濃度の差が少なくとも1桁である、メモリセル。 - 請求項6に記載のメモリセルであって、
前記絶縁体が、酸化物と窒化物と酸化物/窒化物の組み合わせとから成るグループから選択される、メモリセル。 - 請求項6に記載のメモリセルであって、
前記絶縁体が高K誘電性絶縁体である、メモリセル。 - プログラマブルダイオード接続可能なトランジスタを形成することを含む、不揮発性アンチヒューズメモリセルを製造する方法であって、
前記方法が、
所与のN型又はP型ドーパントタイプの基板上に厚い酸化物領域を形成することと、
前記基板に別のドーパントタイプのウェル領域をインプラントすることと、
前記ウェル領域上にゲート絶縁体を成長させることと、
前記ゲート絶縁体上にポリシリコンを堆積することと、
ポリシリコンゲートを形成するように前記ポリシリコンをエッチングすることと、
第1の濃度を有する前記所与のタイプのドーパントを前記ポリシリコンゲートと前記ウェル領域の一部とにインプラントすることであって、前記ウェル領域の前記別のタイプでドープされた部分がソースを画定する、前記インプラントすることと、
前記ポリシリコンゲートと厚い酸化物とソースとの上にフォトレジストを堆積することと、
前記ポリシリコンゲートの第1の部分の上と前記ソースの第1の部分の上とにマスクを残すように前記フォトレジストをエッチングすることと、
第2の濃度を有する前記所与のタイプのドーパントを前記マスクによって覆われていないエリアにインプラントすることと、
前記マスクを取り除くことと、
前記ポリシリコンゲートの一層高度にドープされた部分上と前記ソースの一層高度にドープされた部分上とに金属コンタクトを形成することと、
を含む、方法。 - 請求項12に記載の方法であって、
前記所与のタイプがN型であり、前記別のタイプがP型であり、N型ドーピングの前記第2の濃度がN型ドーピングの前記第1の濃度より少なくとも1桁大きい、方法。 - 請求項12に記載の方法であって、
前記絶縁体が、酸化物と窒化物と酸化物/窒化物の組み合わせとから成るグループから選択される、方法。 - 請求項12に記載の方法であって、
前記厚い酸化物領域が、シャロートレンチアイソレーションとLOCOSアイソレーションとから成るグループから選択される、方法。 - 少なくとも1つの集積回路を含む、システムであって、
前記少なくとも1つの集積回路が、少なくとも1つの不揮発性アンチヒューズメモリセルを含み、
前記少なくとも1つの不揮発性アンチヒューズメモリセルが、少なくとも1つのプログラマブルNチャネルダイオード接続可能なトランジスタを含み、
前記少なくとも1つのプログラマブルNチャネルダイオード接続可能なトランジスタが、
チャネル領域の上のポリシリコンゲートであって、前記ポリシリコンゲートが第1の部分と第2の部分とを有し、前記ゲートの前記第1の部分が前記メモリセルのワード線に電気的に接続され、前記チャネル領域が或る長さを有してPウェル領域に位置する、前記ポリシリコンゲートと、
前記Pウェル領域に形成されるN型ソース領域であって、前記N型ソース領域が第1の部分と第2の部分とを有し、前記ソース領域の前記第1の部分が前記チャネル領域の第1の端部に近接し、前記ソース領域の前記第2の部分が前記メモリセルのビット線に電気的に接続される、前記N型ソース領域と、
前記Pウェル領域に形成されるフィールド酸化物領域であって、前記チャネル領域の第2の端部に近接する、前記フィールド酸化物領域と、
前記ポリシリコンゲートと前記チャネル領域との間に位置する実質的に一定の厚みを有する絶縁体と、
を含み、
前記ポリシリコンゲートがN型ドープされたポリシリコンを含み、前記ポリシリコンゲートの前記第1の部分が前記ポリシリコンゲートの前記第2の部分より高いN型ドーピング濃度を有し、前記ポリシリコンゲートの前記第2の部分が前記ソースの前記第1の部分に近接して位置し、
前記メモリセルがプログラムされるとき、前記ポリシリコンゲートの前記第1の部分と前記フィールド酸化物領域に近接する前記チャネル領域との間にラプチャーが生じるように前記メモリセルが構成される、システム。 - 請求項16に記載のシステムであって、
前記システムが、ビデオゲーム機と携帯電話と無線周波数識別タグとインプラント可能な医療用デバイスと高精細のマルチメディアインタフェースと車載用電子機器デバイスとから成るグループから選択される、システム。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US13/045,725 US8258586B1 (en) | 2011-03-11 | 2011-03-11 | Non-volatile anti-fuse with consistent rupture |
US13/045,725 | 2011-03-11 | ||
PCT/US2012/028809 WO2012125580A2 (en) | 2011-03-11 | 2012-03-12 | Non-volatile anti-fuse memory cell |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2014508421A JP2014508421A (ja) | 2014-04-03 |
JP2014508421A5 JP2014508421A5 (ja) | 2015-04-23 |
JP5997711B2 true JP5997711B2 (ja) | 2016-09-28 |
Family
ID=46726465
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013558095A Active JP5997711B2 (ja) | 2011-03-11 | 2012-03-12 | 不揮発性アンチヒューズメモリセル |
Country Status (3)
Country | Link |
---|---|
US (3) | US8258586B1 (ja) |
JP (1) | JP5997711B2 (ja) |
WO (1) | WO2012125580A2 (ja) |
Families Citing this family (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013232494A (ja) * | 2012-04-27 | 2013-11-14 | Sony Corp | 記憶素子、半導体装置およびその動作方法、ならびに電子機器 |
KR101966278B1 (ko) * | 2012-12-28 | 2019-04-08 | 에스케이하이닉스 주식회사 | 반도체 소자의 안티 퓨즈 어레이 및 그 제조 방법 |
US9105310B2 (en) * | 2013-02-05 | 2015-08-11 | Qualcomm Incorporated | System and method of programming a memory cell |
KR102173038B1 (ko) * | 2013-11-26 | 2020-11-02 | 에스케이하이닉스 주식회사 | 반도체 소자의 안티퓨즈 어레이 및 그 동작 방법 |
US9589967B2 (en) * | 2014-01-21 | 2017-03-07 | Nxp Usa, Inc. | Fast programming antifuse and method of manufacture |
US9202815B1 (en) * | 2014-06-20 | 2015-12-01 | Infineon Technologies Ag | Method for processing a carrier, a carrier, and a split gate field effect transistor structure |
JP5756971B1 (ja) * | 2014-10-31 | 2015-07-29 | 株式会社フローディア | アンチヒューズメモリおよび半導体記憶装置 |
US9406397B1 (en) | 2015-03-20 | 2016-08-02 | Donghyuk Ju | Anti-fuse non-volatile semiconductor memory |
KR102248308B1 (ko) * | 2015-04-06 | 2021-05-04 | 에스케이하이닉스 주식회사 | 안티-퓨즈 메모리셀 및 안티-퓨즈 메모리 셀어레이 |
WO2017004409A1 (en) * | 2015-07-02 | 2017-01-05 | The Regents Of The University Of California | Gate-induced source tunneling field-effect transistor |
KR102633049B1 (ko) | 2016-01-08 | 2024-02-06 | 삼성전자주식회사 | 반도체 소자 |
US9941017B1 (en) | 2017-02-16 | 2018-04-10 | Donghyuk Ju | Antifuse one-time programmable semiconductor memory |
US9953973B1 (en) * | 2017-03-15 | 2018-04-24 | International Business Machines Corporation | Diode connected vertical transistor |
CN112447666A (zh) * | 2019-09-03 | 2021-03-05 | 长鑫存储技术有限公司 | 存储器、反熔丝器件及其制造方法 |
US11152382B2 (en) | 2019-10-28 | 2021-10-19 | Donghyuk Ju | Semiconductor one-time programmable memory for nanometer CMOS |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE4440539C2 (de) * | 1994-11-12 | 1996-09-19 | Itt Ind Gmbh Deutsche | Programmierbarer Halbleiterspeicher |
US6940751B2 (en) * | 2002-04-26 | 2005-09-06 | Kilopass Technologies, Inc. | High density semiconductor memory cell and memory array using a single transistor and having variable gate oxide breakdown |
US6777757B2 (en) * | 2002-04-26 | 2004-08-17 | Kilopass Technologies, Inc. | High density semiconductor memory cell and memory array using a single transistor |
KR101144218B1 (ko) * | 2004-05-06 | 2012-05-10 | 싸이던스 코포레이션 | 분리 채널 안티퓨즈 어레이 구조 |
US7638855B2 (en) | 2005-05-06 | 2009-12-29 | Macronix International Co., Ltd. | Anti-fuse one-time-programmable nonvolatile memory |
US7253496B2 (en) * | 2005-06-28 | 2007-08-07 | Cypress Semiconductor Corporation | Antifuse circuit with current regulator for controlling programming current |
US8369148B2 (en) * | 2007-11-06 | 2013-02-05 | Macronix International Co., Ltd. | Operation methods for memory cell and array thereof immune to punchthrough leakage |
US20100039868A1 (en) * | 2008-08-12 | 2010-02-18 | Mitchell Allan T | Low voltage, low power single poly EEPROM |
US8610206B2 (en) * | 2011-02-18 | 2013-12-17 | Macronix International Co., Ltd. | Split-gate lateral diffused metal oxide semiconductor device |
-
2011
- 2011-03-11 US US13/045,725 patent/US8258586B1/en active Active
-
2012
- 2012-03-12 JP JP2013558095A patent/JP5997711B2/ja active Active
- 2012-03-12 WO PCT/US2012/028809 patent/WO2012125580A2/en active Application Filing
- 2012-08-08 US US13/569,730 patent/US8748235B2/en active Active
-
2014
- 2014-05-02 US US14/268,493 patent/US9257440B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
WO2012125580A2 (en) | 2012-09-20 |
US20120228724A1 (en) | 2012-09-13 |
US8748235B2 (en) | 2014-06-10 |
US9257440B2 (en) | 2016-02-09 |
JP2014508421A (ja) | 2014-04-03 |
US8258586B1 (en) | 2012-09-04 |
WO2012125580A3 (en) | 2012-12-20 |
US20140239409A1 (en) | 2014-08-28 |
US20120313180A1 (en) | 2012-12-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5997711B2 (ja) | 不揮発性アンチヒューズメモリセル | |
US9324381B2 (en) | Antifuse OTP memory cell with performance improvement, and manufacturing method and operating method of memory | |
KR101144218B1 (ko) | 분리 채널 안티퓨즈 어레이 구조 | |
US8305790B2 (en) | Electrical anti-fuse and related applications | |
TWI578325B (zh) | 反熔絲型一次編程的記憶胞及其相關的陣列結構 | |
TWI493555B (zh) | 電子系統、反熔絲記憶體元件及其提供方法 | |
US6992925B2 (en) | High density semiconductor memory cell and memory array using a single transistor and having counter-doped poly and buried diffusion wordline | |
US8957482B2 (en) | Electrical fuse and related applications | |
KR102178025B1 (ko) | 감소된 레이아웃 면적을 갖는 otp 셀 | |
US8283731B2 (en) | One-time programmable memory | |
US8339831B2 (en) | Single polysilicon non-volatile memory | |
TWI399847B (zh) | 可調諧反熔絲元件及其製造方法 | |
US20150062998A1 (en) | Programmable memory | |
US8741697B2 (en) | Electronic device including a nonvolatile memory structure having an antifuse component and a process of forming the same | |
US20120195091A1 (en) | Method and System for Split Threshold Voltage Programmable Bitcells | |
US7075127B2 (en) | Single-poly 2-transistor based fuse element | |
US9496270B2 (en) | High density single-transistor antifuse memory cell | |
KR101958518B1 (ko) | 프로그래밍의 신뢰성이 개선된 otp 셀 | |
US10032522B2 (en) | Three-transistor OTP memory cell | |
US9406397B1 (en) | Anti-fuse non-volatile semiconductor memory | |
US20090026576A1 (en) | Anti-fuse | |
US20140209988A1 (en) | Nonvolatile memory bitcell | |
US9941017B1 (en) | Antifuse one-time programmable semiconductor memory | |
CN212907739U (zh) | 保险丝结构及存储单元 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20130911 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20150305 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20150305 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20160614 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20160614 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20160823 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20160826 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5997711 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313117 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R360 | Written notification for declining of transfer of rights |
Free format text: JAPANESE INTERMEDIATE CODE: R360 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |