CN112447666A - 存储器、反熔丝器件及其制造方法 - Google Patents

存储器、反熔丝器件及其制造方法 Download PDF

Info

Publication number
CN112447666A
CN112447666A CN201910829452.3A CN201910829452A CN112447666A CN 112447666 A CN112447666 A CN 112447666A CN 201910829452 A CN201910829452 A CN 201910829452A CN 112447666 A CN112447666 A CN 112447666A
Authority
CN
China
Prior art keywords
doped region
antifuse
region
substrate
ions
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201910829452.3A
Other languages
English (en)
Inventor
冯鹏
李雄
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Changxin Memory Technologies Inc
Original Assignee
Changxin Memory Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Changxin Memory Technologies Inc filed Critical Changxin Memory Technologies Inc
Priority to CN201910829452.3A priority Critical patent/CN112447666A/zh
Publication of CN112447666A publication Critical patent/CN112447666A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
    • H01L23/5252—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising anti-fuses, i.e. connections having their state changed from non-conductive to conductive
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment

Abstract

本发明公开一种存储器、反熔丝器件及其制造方法。该反熔丝器件包括：反熔丝电极，由金属材料制成；第一掺杂区，设置于所述基底内；反熔丝层，夹设于所述反熔丝电极与所述第一掺杂区之间；第二掺杂区，设置于所述基底内且紧邻于所述第一掺杂区；其中，所述第一掺杂区、所述反熔丝电极和所述第二掺杂区均为P型掺杂或均为N型掺杂，所述反熔丝层具有绝缘性，所述绝缘层的介电常数大于二氧化硅的介电常数。这种反熔丝器件的击穿电压低、更容易被击穿，在反熔丝层被击穿后由于其击穿区域变大，反熔丝层被击穿后击穿效果更明显。

Description

存储器、反熔丝器件及其制造方法
技术领域
本发明总体来说涉及一种半导体技术，具体而言，涉及一种存储器、反 熔丝器件及其制造方法。
背景技术
反熔丝存储器是一种支持一次编程的非易失性存储器，能应用于 DRAM(动态随机存取存储器)存储器中作为DRAM存储器的冗余单元来存储 缺陷地址。在未编辑状态下，反熔丝存储器中的反熔丝层呈现高阻抗状态。 在存储缺陷地址的过程中对反熔丝存储器进行编辑，以击穿反熔丝存储器中 的反熔丝层。反熔丝存储器中的反熔丝层被击穿后呈现低阻状态，从而能记 录下该缺陷地址的信息。
然而，采用现有的反熔丝层被击穿的区域集中于反熔丝层的边缘，反熔 丝层被击穿的区域小，导致其击穿效果不灵敏。
在所述背景技术部分公开的上述信息仅用于加强对本发明的背景的理 解，因此它可以包括不构成对本领域普通技术人员已知的现有技术的信息。
发明内容
在发明内容部分中引入了一系列简化形式的概念，这将在具体实施方式 部分中进一步详细说明。本发明内容部分并不意味着要试图限定出所要求保 护的技术方案的关键特征和必要技术特征，更不意味着试图确定所要求保护 的技术方案的保护范围。
本发明的一个主要目的在于克服上述现有技术的至少一种缺陷，提供一 种反熔丝器件，设置于一基底上，所述反熔丝器件包括：
反熔丝电极，由金属材料制成；
第一掺杂区，设置于所述基底内；
反熔丝层，夹设于所述反熔丝电极与所述第一掺杂区之间；
第二掺杂区，设置于所述基底内且紧邻于所述第一掺杂区；
其中，所述第一掺杂区和所述第二掺杂区均为P型掺杂或均为N型掺杂， 所述反熔丝层具有绝缘性，所述绝缘层的介电常数大于二氧化硅的介电常 数。
根据本发明的一个实施例，第一掺杂区与反熔丝层的接触面积大于反熔 丝层面积的50％。
根据本发明的一个实施例，反熔丝器件还包括设置在所述基底中的浅槽 隔离区，所述浅槽隔离区设置在第一掺杂区背离第二掺杂区的一侧。
根据本发明的一个实施例，所述浅槽隔离区的厚度大于所述第一掺杂区 的厚度。
根据本发明的一个实施例，所述浅槽隔离区延伸到所述反熔丝层的底 部。
根据本发明的一个实施例，反熔丝器件还包括设置在所述基底内的阱 区，所述阱区包围在第一掺杂区、第二掺杂区和浅槽隔离区的周围；
当所述第一掺杂区和所述第二掺杂区均为N型掺杂时，阱区为P型阱区； 所述第一掺杂区和所述第二掺杂区均为P型掺杂时，阱区为N型阱区。
根据本发明的一个实施例，所述绝缘层材料为氧化铪。
根据本发明的一个实施例，所述金属材料为钨、铝或铜。
根据本发明的一个实施例，所述金属材料为钨。
根据本发明的一个实施例，所述第一掺杂区的掺杂深度小于所述第二掺 杂区的掺杂深度的二分之一。
根据本发明的一个实施例，所述第二掺杂区的掺杂深度小于所述第一掺 杂区的掺杂深度的二分之一。
根据本发明的一个实施例，所述第一掺杂区与所述第二掺杂区的离子掺 杂浓度相等。
本发明还提出了一种存储器，其包括如上所述的反熔丝器件。
本发明还提出了一种制造反熔丝器件的方法，其特征在于，包括：
将第二离子注入到基底以在基底中形成第一掺杂区，所述第一掺杂区暴 露于所述基底的表面；
将第二离子注入到基底以在所述第一掺杂区的外侧形成第二掺杂区；
在所述第一掺杂区的上方沉积覆盖第一掺杂区的反熔丝层；
在反熔丝层的上方沉积金属层以形成反熔丝电极；
其中，所述第二离子为三价离子或五价离子。
根据本发明的一个实施例，在形成所述第一掺杂区之前，所述方法还包 括：
将第一离子注入到基底以使得基底形成阱型基底；
其中，当所述第二离子为五价离子时所述第一离子为三价离子，所述基 底注入第一离子后，所述基底形成P阱型基底；当所述第二离子为三价离子 时所述第一离子为五价离子，所述基底注入第一离子后，基底形成N阱型基 底。
根据本发明的一个实施例，在形成所述第二掺杂区之后，所述方法还包 括
在所述基底内设置浅槽隔离区，所述第一掺杂区位于所述浅槽隔离区与 所述第二掺杂区之间。
由上述技术方案可知，本发明的反熔丝器件以及存储器的优点和积极效 果在于：
第一掺杂区与反熔丝电极分别设置在反熔丝层的相对两侧，在反熔丝电 极与第二掺杂区之间加载击穿电压时第一掺杂区与反熔丝电极之间的电场 几乎垂直于该反熔丝层，同时也扩大了反熔丝层的击穿区域，从而降低了击 穿电压的电压值使反熔丝层更容易被击穿，在反熔丝层被击穿后由于其击穿 区域变大，反熔丝层两侧的电阻的降低幅度变大、反熔丝层被击穿后击穿效 果更明显。同时，由于反熔丝电极由金属材料制成，其电阻小，能进一步降 低击穿电压。
附图说明
通过结合附图考虑以下对本发明的优选实施例的详细说明，本发明的各 种目标、特征和优点将变得更加显而易见。附图仅为本发明的示范性图解， 并非一定是按比例绘制。在附图中，同样的附图标记始终表示相同或类似的 部件。其中：
图1是根据一示例性实施方式示出的一种反熔丝器件的全剖示意图。
图2是根据一示例性实施方式示出的一种制造反熔丝器件的方法的路程 图；
图3是根据一示例性实施方式示出的进行步骤S1后的反熔丝器件半成 品的全剖示意图；
图4是根据一示例性实施方式示出的进行步骤S2后的反熔丝器件半成 品的全剖示意图；
图5是根据一示例性实施方式示出的进行步骤S3后的反熔丝器件半成 品的全剖示意图；
图6是根据一示例性实施方式示出的进行步骤S4后的反熔丝器件半成 品的全剖示意图；
图7是根据一示例性实施方式示出的进行步骤S5后的反熔丝器件半成 品的全剖示意图；
图8是根据一示例性实施方式示出的进行步骤S6后的反熔丝器件的全 剖示意图；
图9是根据一示例性实施方式示出的一种反熔丝器件的全剖示意图；
图10是根据一示例性实施方式示出的一种反熔丝器件的全剖示意图。
其中，附图标记说明如下：
1、反熔丝器件；10、基底；11、第一掺杂区；12、第二掺杂区；13、 反熔丝层；14、反熔丝电极；15、浅槽隔离区；16、阱区。
具体实施方式
现在将参考附图更全面地描述示例实施方式。然而，示例实施方式能够 以多种形式实施，且不应被理解为限于在此阐述的实施方式；相反，提供这 些实施方式使得本发明将全面和完整，并将示例实施方式的构思全面地传达 给本领域的技术人员。图中相同的附图标记表示相同或类似的结构，因而将 省略它们的详细描述。
本实施例公开了一种存储器。该存储器可以是DRAM存储器。该储存 器中包括至少一个反熔丝器件。
参照图1，图1显示了本实施例中的一种反熔丝器件1。该反熔丝器件1 设置在一个基底10上。该反熔丝器件1包括反熔丝电极14、反熔丝层13、 第一掺杂区11和第二掺杂区12。
基底10可以呈大致的平板状。基底10可以是硅基底10。第一掺杂区 11和第二掺杂区12都设置在基底10内。第一掺杂区11和第二掺杂区12均 位于基底10的顶部。第二掺杂区12设置在第一掺杂区11的一侧，且紧邻 于第一掺杂区11设置。第一掺杂区11与第二掺杂区12之间可以是相互抵 接。在本申请中厚度方向是指垂直于基底10的方向，第一掺杂区11和第二 掺杂区12的厚度可以相同。第一掺杂区11和第二掺杂区12设置在基底10 的表层。第一掺杂区11和第二掺杂区12均暴露于基底10。反熔丝层13覆 盖在基底10上且至少部分覆盖在第一掺杂区11上。第一掺杂区11位于反 熔丝层13的底部且与反熔丝层13相互接触。
反熔丝电极14设置在反熔丝层13背离第一掺杂区11的一面上。反熔 丝电极14为覆盖在反熔丝层13上的金属层。反熔丝电极14由金属材料制 成。该金属材料可以是钨、铝或铜。该金属材料优选为钨。
反熔丝层13为绝缘层。反熔丝层13的制造材料可以是氧化硅、HfO2、 Al2O3等绝缘材料，也可以是氧化铪等高介电常数绝缘材料。在本实施例中， 采用氧化铪作为绝缘层，氧化铪相比二氧化硅具有更大的介电常数，这可以 降低反熔丝器件的击穿电压。同时，氧化铪在沉积工艺过程中，相比二氧化 硅更容易产生缺陷，利用氧化铪的天然缺陷，可以进一步的降低反熔丝器件 的击穿电压。
第一掺杂区11和第二掺杂区12均为半导体部件。第一掺杂区11和第 二掺杂区12均为P型掺杂或均为N型掺杂。P型掺杂的半导体部件中掺入 了三价杂质离子，例如掺入硼、铟、镓离子；N型掺杂的半导体部件中掺入 了五价杂质离子，例如磷、砷、锑离子。优选地，第一掺杂区11、第二掺杂 区12均为N型。更优选地，第一掺杂区11、第二掺杂区12中均掺杂五价 磷离子。
由于反熔丝层13设置在反熔丝电极14与第一掺杂区11之间，第一掺 杂区11与反熔丝电极14之间形成反熔丝电容。在对该反熔丝器件1进行编 程时，在反熔丝电极14与第二掺杂区12之间加载一个击穿电压以将反熔丝 层13击穿。通常在施加击穿电压时，第二掺杂区12上的电位高于反熔丝电 极14上的电位，例如第二掺杂区12上的电位为正、反熔丝电极14上的电 位为零。
第一掺杂区11与反熔丝电极14分别设置在反熔丝层13的相对两侧， 在反熔丝电极14与第二掺杂区12之间加载击穿电压时第一掺杂区11与反 熔丝电极14之间的电场几乎垂直于该反熔丝层13，同时也扩大了反熔丝层 13的击穿区域，从而降低了击穿电压的电压值使反熔丝层13更容易被击穿， 在反熔丝层13被击穿后由于其击穿区域变大，反熔丝层13两侧的电阻的降 低幅度变大、反熔丝层13被击穿后击穿效果更明显。同时，由于反熔丝电极14由金属材料制成，相比现有技术中的采用多晶硅制备成的电极的电阻 小，因此能进一步降低击穿电压。
进一步地，第一掺杂区11与反熔丝层13的接触面积大于反熔丝层13 面积的50％。这样能保证第一掺杂区11与反熔丝层13之间的接触面积足够 大，从而使得反熔丝层13的击穿区域足够大，反熔丝层13击穿效果更明显。
进一步地，反熔丝器件1还包括浅槽隔离区15(shallow trench isolation)。 浅槽隔离区15设置在基底10中。浅槽隔离区15具有绝缘性，浅槽隔离区 15的材质通常为氧化硅，拥有较高的隔离特性。浅槽隔离区设置在第一掺杂 区11背离第二掺杂区12的一侧。浅槽隔离区15优选与第一掺杂区11相邻。
浅槽隔离区15能有效的将反熔丝器件1与其他器件相互隔离开，减小 漏电流的发生，能进一步地降低击穿电压。将反熔丝器件1应用到DRAM 存储器中时，反熔丝器件1不会影响其中对漏电流非常敏感的DRAM器件。
进一步地，浅槽隔离区15的厚度大于第一掺杂区11的厚度。
由于浅槽隔离区15的厚度大于第一掺杂区11的厚度，因此能完全将反 熔丝器件1的第一掺杂区11与其他器件相隔离，能完全避免漏电流通过浅 槽隔离区15。
进一步地，浅槽隔离区15延伸到反熔丝层13的底部。浅槽隔离区15 与反熔丝层13之间的接触面积小于反熔丝层13面积的50％。
这样可以保证在第一掺杂区11与反熔丝层13之间具有足够大的接触面 积的前提下缩小反熔丝器件1的尺寸。
进一步地，反熔丝器件1还包括阱区16。阱区16设置在基底10内。阱 区16包围在第一掺杂区11、第二掺杂区12和浅槽隔离区15的周围。当第 一掺杂区和第二掺杂区均为N型掺杂时，阱区16为P型阱区；当第一掺杂 区和第二掺杂区均为P型掺杂时，阱区16为N型阱区。
设置该阱区16后，减小了漏电流的发生，能进一步降低反熔丝层13的 击穿电压的电压值，提升反熔丝层13击穿效果。
进一步地，第一掺杂区11中掺入的杂质离子的浓度范围优选为 1×1015～5×1015个每立方厘米。第二掺杂区12中掺入的杂质离子的浓度范围优 选为1×1015～1×1016个每立方厘米。阱区16中掺入的杂质离子的浓度范围优选 为1×1012～6×1012个每立方厘米。
进一步地，第一掺杂区11的掺杂深度小于第二掺杂区12的掺杂深度的 二分之一。
在对基底进行离子注入形成第一掺杂区11时，由于第一掺杂区11的掺 杂深度远小于第二掺杂区12的掺杂深度，因此，形成第一掺杂区11所需的 离子注入能量要小很多，能节省能源。同时，由于第一掺杂区11的掺杂深 度小，第一掺杂区11的导通电阻也较小。
进一步地，第二掺杂区12的掺杂深度小于第一掺杂区11的掺杂深度的 二分之一。
在对基底进行离子注入形成第二掺杂区12时，由于第二掺杂区12的掺 杂深度远小于第一掺杂区11的掺杂深度，因此，形成第二掺杂区12所需的 离子注入能量要小很多，能节省能源。同时，由于第二掺杂区12的掺杂深 度小，第二掺杂区12的导通电阻也较小。
进一步地，第一掺杂区11与第二掺杂区12的离子掺杂浓度相等。
由于第一掺杂区11和第二掺杂区12的离子掺杂浓度相等，第一掺杂区 11和第二掺杂区12可以由同一次离子注入工艺同时加工形成，这样就简化 了工艺流程，缩短了加工时间，节约了加工成本。
反熔丝电极14的厚度优选为100～120A；绝缘层13的厚度优选为15埃 到25埃。
参照图2，本实施例还提出一种用于制造上述反熔丝器件1的方法。该 方法包括以下步骤：
参照图3，步骤S1：将第一离子注入到基底10以使得基底10形成阱型 基底；
参照图4，步骤S2：将第二离子注入到基底10以在基底10中形成第一 掺杂区11，该第一掺杂区11暴露于该基底10的表面；
参照图5，步骤S3：将第二离子注入到基底10以在第一掺杂区11的外 侧形成第二掺杂区12；
参照图6，步骤S4：在基底10内设置浅槽隔离区15，该第一掺杂区11 位于该浅槽隔离区15与该第二掺杂区12之间；
参照图7，步骤S5：在第一掺杂区11的上方沉积覆盖第一掺杂区11的 反熔丝层13；
参照图8，步骤S6：在反熔丝层13的上方沉积金属层以形成反熔丝电 极14。该金属层的制作材料可以是钨、铝或铜，优选为钨。
其中，第一离子和第二离子中的一种离子为三价离子，第一离子和第二 离子中的另一种离子为五价离子。该三价离子例如是硼、铟、镓的三价离子， 该五价离子例如是磷、砷或锑的五价离子。
采用该方法就能制成上述的反熔丝器件1。
在步骤S1中，当第一离子为三价离子时，基底10注入第一离子后，基 底10形成P阱型基底；当第一离子为五价离子时，基底10注入第一离子后， 基底10形成N阱型基底。
进一步地，在步骤S1中，第一离子注入的能量为150KeV，第一离子注 入的剂量为1×1015～3×1015个每立方厘米；
在步骤S2中，第二离子注入的能量为15～20KeV，第一离子注入的剂量 为1×1015～5×1015个每立方厘米；
在步骤S3中，第二离子注入的能量为15～20KeV，第二离子注入的剂量 为1×1015～5×1015个每立方厘米；
进一步地，在步骤S2中，采用channel imp工艺进行第二离子注入。在 步骤S2中，优选注入磷离子。
尽管已经参照某些实施例公开了本发明，但是在不背离本发明的范围和 范畴的前提下，可以对所述的实施例进行多种变型和修改。因此，应该理解 本发明并不局限于所阐述的实施例，其保护范围应当由所附权利要求的内容 及其等价的结构和方案限定。

Claims (16)

1.一种反熔丝器件，其特征在于，设置于一基底上，所述反熔丝器件包括：
反熔丝电极，由金属材料制成；
第一掺杂区，设置于所述基底内；
反熔丝层，夹设于所述反熔丝电极与所述第一掺杂区之间；
第二掺杂区，设置于所述基底内且紧邻于所述第一掺杂区；
其中，所述第一掺杂区和所述第二掺杂区均为P型掺杂或均为N型掺杂，所述反熔丝层具有绝缘性，所述绝缘层的介电常数大于二氧化硅的介电常数。
2.如权利要求1所述的反熔丝器件，其特征在于，第一掺杂区与反熔丝层的接触面积大于反熔丝层面积的50％。
3.如权利要求1所述的反熔丝器件，其特征在于，反熔丝器件还包括设置在所述基底中的浅槽隔离区，所述浅槽隔离区设置在第一掺杂区背离第二掺杂区的一侧。
4.如权利要求3所述的反熔丝器件，其特征在于，所述浅槽隔离区的厚度大于所述第一掺杂区的厚度。
5.如权利要求3所述的反熔丝器件，其特征在于，所述浅槽隔离区延伸到所述反熔丝层的底部。
6.如权利要求2所述的反熔丝器件，其特征在于，反熔丝器件还包括设置在所述基底内的阱区，所述阱区包围在第一掺杂区、第二掺杂区和浅槽隔离区的周围；
当所述第一掺杂区和所述第二掺杂区均为N型掺杂时，阱区为P型阱区；所述第一掺杂区和所述第二掺杂区均为P型掺杂时，阱区为N型阱区。
7.如权利要求1所述的反熔丝器件，其特征在于，所述绝缘层的材料为氧化铪。
8.如权利要求1所述的反熔丝器件，其特征在于，所述金属材料为钨、铝或铜。
9.如权利要求8所述的反熔丝器件，其特征在于，所述金属材料为钨。
10.如权利要求1所述的反熔丝器件，其特征在于，所述第一掺杂区的掺杂深度小于所述第二掺杂区的掺杂深度的二分之一。
11.如权利要求1所述的反熔丝器件，其特征在于，所述第二掺杂区的掺杂深度小于所述第一掺杂区的掺杂深度的二分之一。
12.如权利要求1所述的反熔丝器件，其特征在于，所述第一掺杂区与所述第二掺杂区的离子掺杂浓度相等。
13.一种存储器，其特征在于，包括权利要求1至12中任一项所述的反熔丝器件。
14.一种制造反熔丝器件的方法，其特征在于，包括：
将第二离子注入到基底以在基底中形成第一掺杂区，所述第一掺杂区暴露于所述基底的表面；
将第二离子注入到基底以在所述第一掺杂区的外侧形成第二掺杂区；
在所述第一掺杂区的上方沉积覆盖第一掺杂区的反熔丝层；
在反熔丝层的上方沉积金属层以形成反熔丝电极；
其中，所述第二离子为三价离子或五价离子。
15.根据权利要求14所述的方法，其特征在于，在形成所述第一掺杂区之前，所述方法还包括：
将第一离子注入到基底以使得基底形成阱型基底；
其中，当所述第二离子为五价离子时所述第一离子为三价离子，所述基底注入第一离子后所述基底形成P阱型基底；当所述第二离子为三价离子时所述第一离子为五价离子，所述基底注入第一离子后所述基底形成N阱型基底。
16.根据权利要求14所述的方法，其特征在于，在形成所述第二掺杂区之后，所述方法还包括
在所述基底内设置浅槽隔离区，所述第一掺杂区位于所述浅槽隔离区与所述第二掺杂区之间。
CN201910829452.3A 2019-09-03 2019-09-03 存储器、反熔丝器件及其制造方法 Pending CN112447666A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910829452.3A CN112447666A (zh) 2019-09-03 2019-09-03 存储器、反熔丝器件及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910829452.3A CN112447666A (zh) 2019-09-03 2019-09-03 存储器、反熔丝器件及其制造方法

Publications (1)

Publication Number Publication Date
CN112447666A true CN112447666A (zh) 2021-03-05

Family

ID=74734080

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910829452.3A Pending CN112447666A (zh) 2019-09-03 2019-09-03 存储器、反熔丝器件及其制造方法

Country Status (1)

Country Link
CN (1) CN112447666A (zh)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004153015A (ja) * 2002-10-30 2004-05-27 Fujitsu Ltd 半導体装置及びその製造方法
JP2009147003A (ja) * 2007-12-12 2009-07-02 Toshiba Corp 半導体記憶装置
US8258586B1 (en) * 2011-03-11 2012-09-04 Texas Instruments Incorporated Non-volatile anti-fuse with consistent rupture
US20120314474A1 (en) * 2011-06-09 2012-12-13 Hsin-Ming Chen Non-volatile memory cell structure and method for programming and reading the same
TW201611015A (zh) * 2014-05-30 2016-03-16 瑟藍納半導體美國股份有限公司 高密度單電晶體反熔絲記憶體單元

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004153015A (ja) * 2002-10-30 2004-05-27 Fujitsu Ltd 半導体装置及びその製造方法
JP2009147003A (ja) * 2007-12-12 2009-07-02 Toshiba Corp 半導体記憶装置
US8258586B1 (en) * 2011-03-11 2012-09-04 Texas Instruments Incorporated Non-volatile anti-fuse with consistent rupture
US20120314474A1 (en) * 2011-06-09 2012-12-13 Hsin-Ming Chen Non-volatile memory cell structure and method for programming and reading the same
TW201611015A (zh) * 2014-05-30 2016-03-16 瑟藍納半導體美國股份有限公司 高密度單電晶體反熔絲記憶體單元

Similar Documents

Publication Publication Date Title
KR940008569B1 (ko) 시간 종속 유전체 결함을 감소시킨 반도체장치 및 그 제조방법
US6657249B2 (en) Nonvolatile semiconductor memory device with peripheral circuit part comprising at least one of two transistors having lower conductive layer same perpendicular structure as a floating gate
KR100866960B1 (ko) 반도체 집적 회로
US7244650B2 (en) Transistor and method for manufacturing the same
US5395778A (en) Method of manufacturing an integrated circuit having a memory element
TWI706517B (zh) 整合總成及形成整合總成之方法
KR20040103342A (ko) 반도체 장치의 제조 방법 및 반도체 장치
US20180190661A1 (en) Semiconductor device and method for fabricating the same
US6232179B1 (en) Semiconductor device and method of manufacturing the same
US10170597B2 (en) Method for forming flash memory unit
US20020182793A1 (en) Transistors having selectively doped channel regions
US6448126B1 (en) Method of forming an embedded memory
TW201709425A (zh) 記憶胞、半導體積體電路裝置、及半導體積體電路裝置之製造方法
USRE36777E (en) Integration of high performance submicron CMOS and dual-poly non-volatile memory devices using a third polysilicon layer
CN112447733A (zh) 存储器、反熔丝存储单元及其制造方法
CN112447666A (zh) 存储器、反熔丝器件及其制造方法
US11658228B2 (en) Semiconductor device layout structure manufacturing method
CN112397516A (zh) 反熔丝存储单元及其制作方法
US10163520B1 (en) OTP cell with improved programmability
US5432103A (en) Method of making semiconductor ROM cell programmed using source mask
JP2010205791A (ja) 半導体装置およびその製造方法
US20030001228A1 (en) Antistatic contact for a polycrystalline silicon line
CN211208446U (zh) 反熔丝存储单元
JPH04316333A (ja) 薄膜トランジスタの製造方法
CN117677192B (zh) 半导体器件的制作方法以及半导体器件

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20210305

WD01 Invention patent application deemed withdrawn after publication