JP5994097B2 - 静電気対策部品の製造方法および静電気対策部品 - Google Patents

静電気対策部品の製造方法および静電気対策部品 Download PDF

Info

Publication number
JP5994097B2
JP5994097B2 JP2011257529A JP2011257529A JP5994097B2 JP 5994097 B2 JP5994097 B2 JP 5994097B2 JP 2011257529 A JP2011257529 A JP 2011257529A JP 2011257529 A JP2011257529 A JP 2011257529A JP 5994097 B2 JP5994097 B2 JP 5994097B2
Authority
JP
Japan
Prior art keywords
electrodes
thin film
film layer
pair
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2011257529A
Other languages
English (en)
Other versions
JP2013114788A (ja
Inventor
優克 縄手
優克 縄手
託司 川嶋
託司 川嶋
兼司 植野
兼司 植野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Intellectual Property Management Co Ltd
Original Assignee
Panasonic Intellectual Property Management Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Intellectual Property Management Co Ltd filed Critical Panasonic Intellectual Property Management Co Ltd
Priority to JP2011257529A priority Critical patent/JP5994097B2/ja
Publication of JP2013114788A publication Critical patent/JP2013114788A/ja
Application granted granted Critical
Publication of JP5994097B2 publication Critical patent/JP5994097B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Elimination Of Static Electricity (AREA)

Description

本発明は、静電気などから電子機器を保護する静電気対策部品の製造方法および静電気対策部品に関する。
近年、電子部品の小型化により静電気放電に対する耐性が低下しており、静電気放電の対策は電子機器等にとって非常に重要なものとなっている。
静電気対策部品は、保護したい電子回路や電子部品に対し静電気が印加される端子側とグランドとの間に電気的に接続して使われる。静電気対策部品は、通常は絶縁体として機能するが、所定以上の電圧が印加されると急激にインピーダンスが低下する。この特徴を利用して、静電気対策部品は、静電気が印加されると、その静電気をグランドに流し、これによって電子回路や電子部品を保護する。
静電気対策部品に求められる特性は、放電開始電圧特性、ピーク電圧特性、繰り返し放電に対する信頼性などが挙げられる。また、高周波を取り扱う回路に対して使用する場合には、静電容量が低いことも求められる。
そうした中で、導電性無機材料からなる一対の電極間に絶縁性無機材料を含有する薄膜を形成し、その後に一対の電極間に電圧を印加させ、導電性無機材料の一部を薄膜に飛散させる静電気対策素子の製造方法が知られている。この製造方法は、電極間に電圧を印加させることで、絶縁性無機材料の薄膜を静電気対策部品の機能層に変えるものである(特許文献1参照。)。
特開2010−28026号公報
近年、静電気対策部品に対し、より高い信頼性が求められるようになってきた。そうした中で、想定される静電気の電圧よりもより高い電圧での印加試験や、連続して繰り返す印加試験なども行われるようになってきた。これらは、想定される使用の範囲を超えたものであるが、安全率を考慮してこのような試験が行われている。
連続した繰り返しの印加試験により、連続して繰り返しの放電が生じる。この放電により一対の電極には大きな熱が発生し、電極の熱容量が小さいと、電極の温度が上昇しダメージを受けてしまう。特に、電極の厚みが1μm未満になってしまう薄膜電極の場合には、その点で不利である。一方、印刷工法などで形成する厚膜電極は、5μmや10μm以上の厚みにすることは容易であり、十分な熱容量を確保することが可能である。しかし、印刷工法の場合には、一対の電極間の距離を狭めることが困難である。勿論、印刷後にエッチングやレーザー照射を行うことで一対の電極を形成するのであれば、一対の電極間を5〜6μm程度にすることは可能であるが、そのような工法を取り得ることが出来ない場合も存在する。一般に、一対の電極間の距離は、放電開始電圧に影響を与え、電極間距離が短い方が放電開始電圧を低くすることが知られている。従って、厚膜電極の場合には、放電開始電圧を低くすることが困難であった。
本発明は上記従来の課題を解決するもので、連続した繰り返し放電に対する信頼性が高く、放電開始電圧を低くすることが可能となる静電気対策部品の製造方法および静電気対策部品を提供するものである。
上記目的を達成するために、本発明は以下の手段を有している。
請求項1記載の発明は絶縁基板上に第1の導電性無機材料を含む厚みが5μm以上の一対の電極を形成する工程と、前記一対の電極間に加熱により消失する消失材と第2の導電性無機材料を含有する消失部を形成する工程と、少なくとも前記消失部を加熱して前記消失材を消失させる工程と、前記一対の電極間に電圧を印加させ前記一対の電極間に放電を生じさせ前記一対の電極間に1μm未満の厚みの前記第1の導電性無機材料と前記第2の導電性無機材料との合金または化合物からなる導電性を有する薄膜層を不連続に形成する工程と、を備えたものである。
請求項1に記載の発明は、厚みが、5μm以上であるので連続の繰り返しの電圧の印加に対しても信頼性が優れ、また、第1の導電性無機材料と第2の導電性無機材料とによる合金または化合物による不連続な薄膜層が一対の電極間に存在することにより、放電開始電圧を下げることができるという作用効果を有する。
請求項2に記載の発明は、特に、前記絶縁基板は未焼成セラミックシートであり、前記消失部を形成する工程の後であり、前記消失部を加熱する工程の前に、前記消失部を覆うように未焼成のセラミックシートを形成する工程を追加し、前記消失部を加熱する工程において、全ての前記未焼成のセラミックシートの焼成を行い、さらに前記消失材が消失することにより空洞が形成されるものである。
請求項2に記載の発明は、特に、未焼成のセラミックシートを積層して形成する静電気対策部品において、請求項1に記載の発明と同様に、連続の繰り返しの電圧の印加に対しても信頼性が優れ、また、放電開始電圧を下げることができるという作用効果を有する。
請求項3に記載の発明は、内部に空洞を有する基体と、前記基体の外部から前記空洞まで延伸している厚みが5μm以上の一対の電極とを備え、前記一対の電極間にその厚みが1μm未満かつ前記基体中のガラス粒子径より小さい薄膜層が不連続に形成されており、前記一対の電極と前記薄膜層は前記空洞内部においては同一平面上に形成されており、前記薄膜層は前記一対の電極を構成する第1の導電性無機材料と、第2の導電性無機材料との合金または化合物であるものである。
請求項3に記載の発明は、厚みが、5μm以上であるので連続の繰り返しの電圧の印加に対しても信頼性が優れ、また、第1の導電性無機材料と第2の導電性無機材料とによる合金または化合物による不連続な薄膜層が一対の電極間に存在することにより、放電開始電圧を下げることができるという作用効果を有する。
以上のように本発明の静電気対策部品の製造方法および静電気対策部品は、連続の繰り返しの電圧の印加に対しても信頼性が優れ、また、放電開始電圧を下げることができるという作用効果を有する。
本発明の実施の形態1における静電気対策部品の斜視図 同静電気対策部品の断面図 (a)〜(c)同静電気対策部品の製造時の断面図 (a)〜(c)同静電気対策部品の製造時の断面図 (a)、(b)同静電気対策部品の製造時の断面図 (a)〜(c)同静電気対策部品の製造時の平面図 (a)〜(c)同静電気対策部品の製造時の平面図 (a)、(b)同静電気対策部品の製造時の平面図 同静電気対策部品における薄膜層を形成する前の空洞内部の平面方向の電子顕微鏡写真 同静電気対策部品における薄膜層形成後の空洞内部の平面方向の電子顕微鏡写真 (a)は図10の正面断面の電子顕微鏡写真、(b)図11(a)のA部拡大電子顕微鏡写真 (a)図11(b)におけるAgの存在を示す図、(b)図11(b)におけるAuの存在を示す図 本発明の実施の形態2における静電気対策部品の焼成前の分解斜視図
(実施の形態1)
以下、実施の形態1を用いて、本発明について説明する。
図1は本発明の実施の形態1における静電気対策部品の斜視図、図2は同静電気対策部品の断面図であり、図1の横断面図である。
静電気対策部品1の外形は、略直方体形状のセラミックの基体2の相対向する端面の一方に第1の放電電極用端子3、他方に第2の放電電極用端子4が形成されている。また、第1の放電電極用端子3または第2の放電電極用端子4が形成されていない相対向する側面の一方にグランド用端子5、他方にグランド用端子6が形成されている。基体2の内部には第1の放電電極7と第2の放電電極8が形成されている。第1の放電電極7は第1の放電電極用端子3と電気的に接続しており、第2の放電電極8は第2の放電電極用端子4と電気的に接続している。第1の放電電極7、第2の放電電極8およびグランド電極9はいずれも第1の導電性無機材料としてのAuを主成分とする電極である。なお、空洞12内に位置している第1の放電電極7、第2の放電電極8およびグランド電極9は、後述する第2の導電性無機材料であるAgも含有しており、少なくともその表面においてはAuとAgとの合金である。グランド電極9はグランド用端子5およびグランド用端子6と電気的に接続している。空洞12は基体2の中に形成された空間であり、第1の放電電極7および第2の放電電極8の先端部は空洞12内に露出している。また、グランド電極9の中央部が空洞12内で露出している。第1の放電電極7とグランド電極9とは空洞12内で間隔を隔てて対向している。その間隔は20〜30μm程度である。第2の放電電極8とグランド電極9も空洞12内で間隔を隔てて対向しており、その間隔は20〜30μmである。第1の放電電極7、第2の放電電極8およびグランド電極9はいずれも同一平面上に形成されている。
薄膜層10は、第1の放電電極7およびグランド電極9間に不連続に位置するもので、Auと第2の導電性無機材料としてのAgとの合金からなるものである。従って、第1の放電電極7およびグランド電極9間は、通常は電気的に絶縁状態にある。同様に、薄膜層11は、第2の放電電極8およびグランド電極9間に不連続に位置するもので、AuとAgとの合金からなるものである。従って、第2の放電電極8およびグランド電極9間も、通常は電気的に絶縁状態にある。
以上の構成の静電気対策部品の製造方法について、以下に説明する。
図3〜図5は本発明の実施の形態1における静電気対策部品の製造時の断面図、図6〜図8は同静電気対策部品の製造時の平面図である。また、断面図である図3(a)、(b)、(c)、図4(a)、(b)、(c)、図5(a)、(b)はそれぞれ平面図である図6(a)、(b)、(c)、図7(a)、(b)、(c)、図8(a)、(b)に対応する。図9は同静電気対策部品における薄膜層を形成する前の空洞内部の平面方向の電子顕微鏡写真、図10は同静電気対策部品における薄膜層形成後の空洞内部の平面方向の電子顕微鏡写真、図11(a)は図10の正面断面の電子顕微鏡写真、図11(b)は図11(a)のA部拡大電子顕微鏡写真、図12(a)は図11(b)におけるAgの存在を示す図面、図12(b)は図11(b)におけるAuの存在を示す図面である。
まず、図3(a)、図6(a)に示すように未焼成セラミックシート21を準備する。
次に、図3(b)、図6(b)に示すように未焼成セラミックシート21上に第1の放電電極ペースト層22、第2の放電電極ペースト層23およびグランド電極ぺースト層24を形成する。これらは、Auペーストからなるものであり、印刷工法によって塗布することで形成される。
図3(c)、図6(c)に示すように未焼成セラミックシート21、第1の放電電極ペースト層22、第2の放電電極ペースト層23およびグランド電極ぺースト層24上に開口部付未焼成セラミックシート25を形成する。開口部付未焼成セラミックシート25は中央部に開口部を有する。この開口部からは第1の放電電極ペースト層22および第2の放電電極ペースト層23の先端部が露出している。また、グランド電極ぺースト層24の中央部も露出している。
図4(a)、図7(a)に示すように開口部付未焼成セラミックシート25の開口部に消失部26を充填する。消失部26は、Agと加熱により消失してしまう消失材としてのアクリルビーズとの混合物である。
図4(b)、図7(b)に示すように、開口部付未焼成セラミックシート25および消失部26を覆うように未焼成セラミックシート27を形成する。
図4(b)、図7(b)の工程のあとに焼成を行う。これにより、図4(c)、図7(c)に示すように、未焼成セラミックシート21、開口部付未焼成セラミックシート25および未焼成セラミックシート27を一体化させ基体2を得る。また、この焼成において、第1の放電電極ペースト層22、第2の放電電極ペースト層23、グランド電極ぺースト層24、はそれぞれ、第1の放電電極7、第2の放電電極8、グランド電極9となる。
さらに、この焼成工程において、消失部26を構成していたアクリルビーズが蒸発などにより消失し、これにより基体2内に空洞12が形成される。
図5(a)、図8(a)に示すように、外部に、第1の放電電極7と電気的に接続するように第1の放電電極用端子3を、第2の放電電極8と電気的に接続するように第2の放電電極用端子4を、グランド電極9と電気的に接続するようにグランド用端子5およびグランド用端子6をそれぞれ形成する。第1の放電電極用端子3、第2の放電電極用端子4、グランド用端子5およびグランド用端子6は、Agとガラスを含んだ導電性ペーストを塗布し乾燥させた後に、NiめっきとSnめっきを施すことで得ることが出来る。
これらの工程が終了した後に、第1の放電電極用端子3とグランド用端子5およびグランド用端子6間、並びに第2の放電電極用端子4とグランド用端子5およびグランド用端子6間に500〜600VのDC電圧を印加する。このとき、第1の放電電極用端子3および第2の放電電極用端子4を高電位側に、グランド用端子5およびグランド用端子6をグランド側にして電圧を印加している。この放電により図5(b)に示すように空洞12内に薄膜層10および薄膜層11が形成される。この放電後の空洞12内の平面方向の状態を示したものが図10である。図9は比較のために放電の前の状態を示したものである。放電の前は、第2の放電電極8とグランド電極9との間には、空間が存在するだけで、基体2の空洞12の内壁面が露出している。一方、焼成後には、第2の放電電極8とグランド電極9との間に薄膜層11が形成されている。この薄膜層11の厚み方向の断面を示したものが、図11(a)であり、そのA部拡大図が図11(b)である。薄膜層10および薄膜層11は、0.2μm未満の非常に薄い層である。一方、基体2の空洞12の内壁の表面は、図11(a)、(b)に示すように、凹凸が大きい。これは、基体2中のガラス粒子径は0.65μm程度であるので、薄膜層10および薄膜層11の厚みに対し凹凸が大きいものとなっている。このため薄膜層10および薄膜層11は、所々で断線した状態になっている。
薄膜層10および薄膜層11の成分について分析した結果が図12(a)および(b)である。図12(a)はAg成分を示しており、図12(b)はAu成分を示している。これらのデータから、薄膜層10および薄膜層11はAuとAgの合金であることが判る。
薄膜層10および薄膜層11中のAgは、消失部26中のAgである。薄膜層10および薄膜層11中のAuは、第1の放電電極7、第2の放電電極8、グランド電極9中の少なくとも一つの電極から飛散したものである。Auがこれらのいずれの電極から、飛散したものであるか、そして何故飛散するのかについては、明確ではない。推測であるが、アーク放電が生じることで空洞12内がプラズマ状態になって一種のスパッタリングが生じ、第1の放電電極7または第2の放電電極8中のAuが飛散したのではないかと考えられる。また、図10に示すように、薄膜層11はグランド電極9側から延伸しているようになっており、薄膜層11と第2の放電電極8間にはギャップが存在している。同様に薄膜層10はグランド電極9側から延伸しているようになっており、薄膜層10と第1の放電電極7間にはギャップが存在している。
以上のような静電気対策部品1の動作について、以下、説明をする。
薄膜層10および薄膜層11は不連続であり、さらに第1の放電電極7および第2の放電電極8とはギャップを隔てているため、グランド電極9と第1の放電電極7間、およびグランド電極9と第2の放電電極8間はともに通常時は絶縁状態にある。
静電気が第1の放電電極用端子3側に印加されると、第1の放電電極7およびグランド電極9間に放電が生じ、静電気は、グランド用端子5およびグランド用端子6へ通ってグランドに流れる。同様に静電気が第2の放電電極用端子4側に印加されると、第2の放電電極8およびグランド電極9間に放電が生じ、静電気は、グランド用端子5およびグランド用端子6へ通ってグランドに流れる。このようにして、電子機器等を静電気から保護する。
ここで、放電開始電圧は、一般的には、第1の放電電極7とグランド電極9間の距離、第2の放電電極8とグランド電極9の距離に影響されるものであるが、導電物質であるAuとAgとの合金による薄膜層10および薄膜層11が存在するため、放電が生じ易くなっている。即ち、放電開始電圧を低下させることができるのである。
なお、本実施の形態においては、第1の放電電極7とグランド電極9間で一対の電極を構成し、また第2の放電電極8とグランド電極9間でも一対の電極を構成する。そして、これらの電極の厚みの上限は、厚ければ厚い方が放電時に電極が受けるダメージを分散させることができ信頼性を向上させることが出来るが、厚すぎると製造が難しくなる。厚みの上限としては、15μmが信頼性の確保の点および厚膜印刷工法での形成の容易さの点で適当である。
薄膜層10および薄膜層11は、AuとAgとの合金になっていなくても、導電性を有していればこれらを含んだ化合物であってもよい。そして、薄膜層10および薄膜層11の厚みは、1μmを超えると不連続に形成することが困難になってくるので、1μm未満がよい。さらに、0.2μm未満であれば、一般的なアルミナ基板に含有されるガラス粒子径よりも小さくなるので、より不連続な形成が容易となり好ましい。この薄膜層10および薄膜層11の形成は第1の放電電極7とグランド電極9間および第2の放電電極8とグランド電極9間で放電を行わせることにより行うので、製造方法としては薄膜層10および薄膜層11が薄い方が作りやすい。0.04μm以上であれば、放電開始電圧を低下させるのに十分な効果を有するので、厚みの下限は0.04μmまで薄くてもよい。
(実施の形態2)
以下、本発明の実施の形態2について、図面を用いて説明する。図13は本発明の実施の形態2における静電気対策部品の焼成前の分解斜視図である。実施の形態2の静電気対策部品は、実施の形態1における静電気対策部品が4個存在し、さらにコモンモードノイズフィルタを取り込んだものである。
絶縁シート101、開口部付絶縁シート102、絶縁シート112、絶縁シート113、絶縁シート116、絶縁シート121、絶縁シート124、絶縁シート129、絶縁シート130、開口部付絶縁シート138、および絶縁シート141はいずれも未焼成のセラミックシートであり、下から順番に積層している。開口部付絶縁シート102には開口部103および開口部104が設けられ、消失部105、消失部106が充填されている。同様に開口部付絶縁シート138にも開口部139および開口部140が設けられ、消失部136、消失部137が充填されている。消失部105、消失部106、消失部136、消失部137は実施の形態1に用いた材質のものを用いている。放電電極107、放電電極108、放電電極109、放電電極110、グランド電極111は同一平面上に形成されており、放電電極107、放電電極108、放電電極109、放電電極110はいずれも先端部でグランド電極111と対向している。放電電極131、放電電極132、放電電極133、放電電極134、グランド電極135の関係も同様である。
引出電極114はビア117を通じて渦巻部119と電気的に接続し、同様に引出電極127はビア125を通じて渦巻部122と電気的に接続している。渦巻部119と渦巻部122とは、絶縁シート121を介して対向しており、引出電極114、ビア117、渦巻部119、引出電極127、ビア125および渦巻部122によってコモンモードノイズフィルターを構成している。
引出電極115、ビア118、渦巻部120、引出電極128、ビア126および渦巻部123においても、同様の構成によりコモンモードノイズフィルタを構成している。
以上の構成で焼成し、その後にDC放電をさせることで、開口部103、開口部104、開口部139、開口部140は空洞(図示せず)となり、さらに放電電極107、放電電極108、放電電極109、放電電極110のそれぞれの電極とグランド電極111間に薄膜層(図示せず)が、放電電極131、放電電極132、放電電極133、放電電極134のそれぞれの電極とグランド電極135間に薄膜層(図示せず)が実施の形態1と同様に形成される。
実施の形態2の静電気対策部品の動作については、公知のコモンモードノイズフィルタの動作が加わっただけで、静電気印加時の動作は実施の形態1の場合と同様である。
なお、実施の形態2の静電気対策部品においては、コモンモードノイズフィルタを2個そろえたアレイタイプであるが、単体のコモンモードノイズフィルタや、3個以上のアレイタイプであっても適用可能である。
また、コモンモードノイズフィルタの入出力の両側に静電気を通すための放電電極を設けた構成にしているが、必要に応じて、入力側のみにすることも可能である。
また、実施の形態1および2において、一対の電極が、放電電極とグランド電極とし、1個のグランド電極が2個の放電電極と対を成す構成にしているが、1個の放電電極と1個のグランド電極とで対を成す構成にしてもよい。
本発明にかかる静電気対策部品の製造方法および静電気対策部品は、静電気から電子機器等を守ることが出来るので、電子機器等の分野に適用できるものである。
1 静電気対策部品
2 基体
3 第1の放電電極用端子
4 第2の放電電極用端子
5 グランド用端子
6 グランド用端子
7 第1の放電電極
8 第2の放電電極
9 グランド電極
10 薄膜層
11 薄膜層
12 空洞
21 未焼成セラミックシート
22 第1の放電電極ペースト層
23 第2の放電電極ペースト層
24 グランド電極ぺースト層
25 開口部付未焼成セラミックシート
26 消失部
27 未焼成セラミックシート
101 絶縁シート
102 開口部付絶縁シート
103 開口部
104 開口部
105 消失部
106 消失部
107 放電電極
108 放電電極
109 放電電極
110 放電電極
111 グランド電極
112 絶縁シート
113 絶縁シート
114 引出電極
115 引出電極
116 絶縁シート
117 ビア
118 ビア
119 渦巻部
120 渦巻部
121 絶縁シート
122 渦巻部
123 渦巻部
124 絶縁シート
125 ビア
126 ビア
127 引出電極
128 引出電極
129 絶縁シート
130 絶縁シート
131 放電電極
132 放電電極
133 放電電極
134 放電電極
135 グランド電極
136 消失部
137 消失部
138 開口部付絶縁シート
139 開口部
140 開口部
141 絶縁シート

Claims (5)

  1. 絶縁基板上に第1の導電性無機材料を含む厚みが5μm以上の一対の電極を形成する工程と、
    前記一対の電極間に加熱により消失する消失材と第2の導電性無機材料を含有する消失部を形成する工程と、
    少なくとも前記消失部を加熱して前記消失材を消失させる工程と、
    前記一対の電極間に電圧を印加させ前記一対の電極間に放電を生じさせ前記一対の電極間に1μm未満の厚みの前記第1の導電性無機材料と前記第2の導電性無機材料との合金または化合物からなる導電性を有する薄膜層を不連続に形成する工程と、
    を備えた静電気対策部品の製造方法。
  2. 前記絶縁基板は未焼成セラミックシートであり、
    前記消失部を形成する工程の後であり、前記消失部を加熱する工程の前に、
    前記消失部を覆うように未焼成のセラミックシートを形成する工程を追加し、
    前記消失部を加熱する工程において、全ての前記未焼成のセラミックシートの焼成を行い、さらに前記消失材が消失することにより空洞が形成される請求項1記載の静電気対策部品の製造方法。
  3. 内部に空洞を有する基体と、
    前記基体の外部から前記空洞まで延伸している厚みが5μm以上の一対の電極とを備え、前記一対の電極間にその厚みが1μm未満かつ前記基体中のガラス粒子径より小さい薄膜層が不連続に形成されており、
    前記一対の電極と前記薄膜層は前記空洞内部においては同一平面上に形成されており、
    前記薄膜層は前記一対の電極を構成する第1の導電性無機材料と、第2の導電性無機材料との合金または化合物である静電気対策部品。

  4. 前記第1の導電性無機材料をAuを主成分とする材料で構成し、前記薄膜層をAuとAgの合金で構成した請求項3に記載の静電気対策部品。
  5. 前記薄膜層と前記一対の電極との間にギャップを形成した請求項3に記載の静電気対策部品。
JP2011257529A 2011-11-25 2011-11-25 静電気対策部品の製造方法および静電気対策部品 Active JP5994097B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2011257529A JP5994097B2 (ja) 2011-11-25 2011-11-25 静電気対策部品の製造方法および静電気対策部品

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011257529A JP5994097B2 (ja) 2011-11-25 2011-11-25 静電気対策部品の製造方法および静電気対策部品

Publications (2)

Publication Number Publication Date
JP2013114788A JP2013114788A (ja) 2013-06-10
JP5994097B2 true JP5994097B2 (ja) 2016-09-21

Family

ID=48710167

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011257529A Active JP5994097B2 (ja) 2011-11-25 2011-11-25 静電気対策部品の製造方法および静電気対策部品

Country Status (1)

Country Link
JP (1) JP5994097B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5811170B2 (ja) * 2013-12-26 2015-11-11 Tdk株式会社 静電気保護部品
JP7457946B2 (ja) 2020-05-22 2024-03-29 パナソニックIpマネジメント株式会社 保護装置

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102224648B (zh) * 2008-11-26 2013-09-18 株式会社村田制作所 Esd保护器件及其制造方法
JP5257679B2 (ja) * 2008-11-26 2013-08-07 株式会社村田製作所 Esd保護デバイスの製造方法及びesd保護デバイス
CN102365797A (zh) * 2009-04-23 2012-02-29 松下电器产业株式会社 浪涌吸收元件

Also Published As

Publication number Publication date
JP2013114788A (ja) 2013-06-10

Similar Documents

Publication Publication Date Title
JP3863777B2 (ja) 低容量多層バリスタ
KR101557157B1 (ko) 랜드 그리드 피드쓰루 로우 이에스엘 테크놀로지
KR101153769B1 (ko) 정전기 대책 소자 및 그 복합 전자 부품
JP2003022932A (ja) 貫通型三端子電子部品
US9208947B2 (en) Multilayer ceramic capacitor and board having multilayer ceramic capacitor embedded therein
JP2010146779A (ja) 過電圧保護部品
US7265964B1 (en) Multilayer feedthrough capacitor array
KR20080071514A (ko) 적층 콘덴서
JP5710708B2 (ja) 積層セラミックキャパシタ及び積層セラミックキャパシタの実装基板
JP2008547213A (ja) 低減された寄生容量を備えた電気的多層構成素子
JP6512506B2 (ja) 積層セラミックキャパシタ
JP5994097B2 (ja) 静電気対策部品の製造方法および静電気対策部品
US7535694B2 (en) Feedthrough multilayer capacitor
KR102057914B1 (ko) 적층 세라믹 커패시터
JP5093044B2 (ja) 積層コンデンサ
US20090015982A1 (en) Feedthrough multilayer capacitor
JP2010087260A (ja) 積層コンデンサ
JP2011049418A (ja) コモンモードノイズフィルタ
JP4983381B2 (ja) 積層電子部品
JP6537766B2 (ja) チップ型電子部品
JP5077180B2 (ja) 積層コンデンサ
KR101934580B1 (ko) 평판형 소자
JP5760894B2 (ja) 静電気保護素子
JP2009038333A (ja) 貫通型積層コンデンサ
JP2008117999A (ja) 電気素子

Legal Events

Date Code Title Description
RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20141020

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20141030

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20141121

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20150729

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150804

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150827

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160202

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160219

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20160518

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20160712

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20160725

R151 Written notification of patent or utility model registration

Ref document number: 5994097

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151