JP5985419B2 - レーダ装置用モニタ回路 - Google Patents

レーダ装置用モニタ回路 Download PDF

Info

Publication number
JP5985419B2
JP5985419B2 JP2013045640A JP2013045640A JP5985419B2 JP 5985419 B2 JP5985419 B2 JP 5985419B2 JP 2013045640 A JP2013045640 A JP 2013045640A JP 2013045640 A JP2013045640 A JP 2013045640A JP 5985419 B2 JP5985419 B2 JP 5985419B2
Authority
JP
Japan
Prior art keywords
circuit
frequency
signal
output
oscillator
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2013045640A
Other languages
English (en)
Other versions
JP2014173944A (ja
Inventor
義則 久慈
義則 久慈
善郎 青木
善郎 青木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2013045640A priority Critical patent/JP5985419B2/ja
Publication of JP2014173944A publication Critical patent/JP2014173944A/ja
Application granted granted Critical
Publication of JP5985419B2 publication Critical patent/JP5985419B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Radar Systems Or Details Thereof (AREA)

Description

本発明の実施形態は、レーダ装置の受信系の監視に用いられるモニタ回路に関する。
レーダ装置等において、受信系が正常に動作しているかどうかを監視するモニタ回路が知られている。
レーダ装置においては、装置が正常に動作しているかどうかを常時監視している。この正常動作確認は、基準になるモニタ信号を発生させ、受信系に戻してそのレベルが正常であるかどうかを確認することにより行うのが一般的な方法である。
ところで、現在では高周波(RF)基板においてもICの制御や基板の状態監視等を行っており、RF回路とデジタル回路を混在させたものが主流となってきている。
デジタル回路とRF回路を混在させたレーダ装置用モニタ回路の従来の構成例を図1に示す。例えば搬送波f1の受信高周波信号が入力される受信信号処理部11は、高周波増幅回路12と、この増幅された高周波信号を一方の入力とするカプラ回路13と、このカプラ回路13の出力をフィルタするフィルタ回路14と、フィルタ回路14の出力を混合するミキサ回路15と、混合された出力をフィルタするフィルタ回路16と、このフィルタ回路16の出力を増幅する増幅回路17とを有する。
この受信信号処理部11のカプラ回路13の他方の入力として動作監視部21の出力が入力される。この動作監視部21は、発振周波数f1で常時連続して発振する発振器22と、この出力を所定期間だけ通すスイッチ回路23と、このスイッチ回路23の制御を行うスイッチ制御回路24と、スイッチ制御回路24を駆動する発振器25とを有する。この動作監視部21は小型化等のために受信信号処理部11に近接しておかれる。
しかし、発振器22は、常時、すなわち受信信号処理部11が動作しているときにも、周波数f1で発振している。したがって、スイッチ回路23がオンしているときだけでなく、オフしているときにも、発振器22の出力が回り込みカプラ回路13に入ってしまい、レーダの受信性能に悪影響を与えてしまう。特に受信信号が弱いときにはその影響は大きい。したがって、この悪影響を避けるために動作監視部21は受信信号処理部11から離したいが、離せば離すほど全体の装置が大型化してしまう。
特開平5−164841号公報
この発明の課題は、受信経路に悪影響を与えることが少なくしかも小型化可能なレーダ装置用モニタ回路を提供することである。
一実施形態は、レーダ装置の受信信号の受信経路の高周波増幅回路の後に設けられたカプラ回路に接続して設けられるレーダ装置用モニタ回路であって、前記受信信号の搬送波周波数f1と異なる発振周波数f2で発振する第1の発振器と、前記受信信号の搬送波周波数f1と異なる発振周波数f3で発振する第2の発振器と、この第2の発振器の発振出力を逓倍し周波数f4の信号を出力する逓倍回路及びこの逓倍回路の出力をオンオフ制御しオンのとき前記周波数f4の信号を出力する第1のスイッチ回路を有するスイッチ制御回路と、このスイッチ制御回路により制御され、前記第1の発振器の発振出力をオンオフ制御し、オンのとき前記発振周波数f2の信号を出力する第2のスイッチ回路と、前記第1のスイッチ回路の出力信号と前記第2のスイッチ回路の出力信号の排他的論理和を取ることにより、前記発振周波数f2と前記発振周波数f3の前記逓倍回路により逓倍された出力信号の周波数f4との和又は差の信号を得て前記搬送波周波数f1と一致する信号を前記カプラ回路に出力するフィルタ回路と、を有するレーダ装置用モニタ回路を提供する。
従来のレーダ装置用モニタ回路の構成例を示す図である。 一実施形態のレーダ装置用モニタ回路の構成例を示す図である。
以下、図面を用いて一実施形態について説明する。本発明一実施形態の構成例を図2に示す。
例えば搬送波周波数f1の受信高周波信号が入力される、レーダ装置の受信信号処理部31は、高周波増幅回路32と、この増幅された高周波信号を一方の入力とするカプラ回路33と、このカプラ回路33の出力をフィルタするフィルタ回路34と、フィルタ回路34の出力を局部発振信号と混合するミキサ回路35と、このミキサ回路35で混合された出力をフィルタし差信号を取り出すことにより周波数を変換するフィルタ回路36と、このフィルタ回路36の出力の低周波信号を増幅する増幅回路37とを有する。
この受信信号処理部31のカプラ回路33の他方の入力として動作監視部41の出力が入力される。この動作監視部41は、発振周波数f2で常時連続して発振する発振器42と、この発振器42の出力を所定期間だけ通すスイッチ回路43と、スイッチ回路43の制御を行うスイッチ制御回路44と、スイッチ制御回路44を駆動する発振周波数がf3の発振器45と、スイッチ制御回路44に内蔵する逓倍回路46と、逓倍回路46の出力端に設けられているスイッチ回路46Sと、スイッチ回路46S出力の周波数f4の信号と上記スイッチ回路43の排他的論理和を取る排他的論理和(XOR)回路47と、このXOR回路47の出力を入力とし上記カプラ回路33の他方の入力とするフィルタ回路48とを有する。フィルタ回路34、フィルタ回路36、フィルタ回路48はいずれもバンドパスフィルタ機能を有する。
発振器45の出力周波数はf3であり、この出力はスイッチ制御回路44内の逓倍回路46でn(整数)倍、例えば6倍とされる。したがってf4=n×f3。
XOR回路47でその和又は差がとられ、これがフィルタ回路48でフィルタされて周波数f1でカプラ回路に入力されるので、f1=f2+f4=f2+nf3、又はf1=f2−f4=f2−nf3、となる。
スイッチ制御回路44は、例えばFPGA(Field-Programmable Gate Array)により構成される。
次にこの実施形態の動作を説明する。通常、レーダ装置が動作しているときには、スイッチ回路43はオフとなっている。したがってレーダアンテナで受信した、搬送周波数f1の受信信号は、高周波増幅回路32を通ってカプラ回路33を通り、フィルタ回路34を通ってミキサ回路35及びフィルタ回路36で低い周波数の信号として増幅回路37に入って増幅されその後、表示のためなどの処理がされる。
レーダアンテナが走査する1周期の受信信号を処理した後の例えば最後の部分で、スイッチ制御回路44はスイッチ回路43をオンにする。すると、発振器42から周波数f2の発振出力信号がスイッチ回路43を介して排他的論理和回路47に入力される。このスイッチ回路43の制御はスイッチ制御回路44によりなされる。スイッチ制御回路44は更に外部の回路から制御される。
一方、発振器45からの周波数f3の発振出力は、スイッチ制御回路44内の逓倍回路46で逓倍され、スイッチ回路46Sを介して排他的論理和回路47に入れられる。排他的論理和回路47の出力は、フィルタ回路48においてフィルタ処理されてカプラ回路33に入力される。そしてその出力信号は、フィルタ回路34、ミキサ回路、フィルタ回路36及び増幅回路で処理されてレーダの受信系が正常に動作しているかどうかモニタされる。
この実施形態では、発振器42の発振周波数f2及び発振器45の発振周波数f3は、受信信号の搬送波周波数f1と異なるので、発振器42及び発振器45がレーダ装置の動作時に動作していても、受信経路に悪影響を与えることは少ない。このような実施形態では、発振器も図1に示す場合と同じ数とすることができ、大型化することはない。
本実施形態によれば、受信経路に悪影響を与えることが少なく、しかも小型化可能なレーダ装置用モニタ回路が得られる。
特にスイッチ制御回路をFPGAによる構成とすると、性能に影響を与えずより小型にすることが可能となる。
本発明のいくつかの実施形態を説明したがこれらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
11、31・・・・受信信号処理部
12、32・・・・高周波増幅回路
13、33・・・・カプラ回路
14、16、34、36・・・・フィルタ回路
15、35・・・・ミキサ回路
17、37・・・・増幅回路
21、41・・・・動作監視部
22、25、42、45・・・・発振器
23、43・・・・スイッチ回路
24、44・・・・スイッチ制御回路

Claims (2)

  1. レーダ装置の受信信号の受信経路の高周波増幅回路の後に設けられたカプラ回路に接続して設けられるレーダ装置用モニタ回路であって、
    前記受信信号の搬送波周波数f1と異なる発振周波数f2で発振する第1の発振器と、
    前記受信信号の搬送波周波数f1と異なる発振周波数f3で発振する第2の発振器と、
    この第2の発振器の発振出力を逓倍し周波数f4の信号を出力する逓倍回路及びこの逓倍回路の出力をオンオフ制御しオンのとき前記周波数f4の信号を出力する第1のスイッチ回路を有するスイッチ制御回路と、
    このスイッチ制御回路により制御され、前記第1の発振器の発振出力をオンオフ制御し、オンのとき前記発振周波数f2の信号を出力する第2のスイッチ回路と、
    前記第1のスイッチ回路の出力信号と前記第2のスイッチ回路の出力信号の排他的論理和を取ることにより、前記発振周波数f2と前記発振周波数f3の前記逓倍回路により逓倍された出力信号の周波数f4との和又は差の信号を得て前記搬送波周波数f1と一致する信号を前記カプラ回路に出力するフィルタ回路と、
    を有するレーダ装置用モニタ回路。
  2. 前記スイッチ制御回路はFPGAにより構成されていることを特徴とする請求項1記載のレーダ装置用モニタ回路。
JP2013045640A 2013-03-07 2013-03-07 レーダ装置用モニタ回路 Active JP5985419B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2013045640A JP5985419B2 (ja) 2013-03-07 2013-03-07 レーダ装置用モニタ回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013045640A JP5985419B2 (ja) 2013-03-07 2013-03-07 レーダ装置用モニタ回路

Publications (2)

Publication Number Publication Date
JP2014173944A JP2014173944A (ja) 2014-09-22
JP5985419B2 true JP5985419B2 (ja) 2016-09-06

Family

ID=51695301

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013045640A Active JP5985419B2 (ja) 2013-03-07 2013-03-07 レーダ装置用モニタ回路

Country Status (1)

Country Link
JP (1) JP5985419B2 (ja)

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2762543B2 (ja) * 1989-04-07 1998-06-04 日本電気株式会社 合成開口レーダ装置
JPH0926475A (ja) * 1995-07-12 1997-01-28 Mitsubishi Electric Corp Fm−cwレーダ
JP3276856B2 (ja) * 1996-08-09 2002-04-22 古河電気工業株式会社 無線送受信装置
JP4664948B2 (ja) * 2007-07-30 2011-04-06 株式会社東芝 送受信モジュール

Also Published As

Publication number Publication date
JP2014173944A (ja) 2014-09-22

Similar Documents

Publication Publication Date Title
KR101913238B1 (ko) 무선 주파수 수신기 및 수신 방법
JP5950016B2 (ja) 高周波モジュールおよび通信装置
US7366485B2 (en) Multimode wireless transmitter and a portable wireless device using the same
JP2017539151A5 (ja)
JP5985419B2 (ja) レーダ装置用モニタ回路
JP2018509053A5 (ja)
JP5726948B2 (ja) 増幅器
JP2015167324A5 (ja)
JP3970284B2 (ja) マルチモード無線送信機及びこれを用いた携帯無線機
JP2010028276A (ja) 無線装置
JP2004088609A (ja) 周波数変換装置
JP2007142712A (ja) 高周波装置
JP6737632B2 (ja) 周波数変換装置および周波数変換方法
US8710932B2 (en) Signal processing device and method for providing oscillating signal in the signal processing device
JP2011145116A (ja) 光線式検知装置のヘテロダイン検波
JP2007322260A (ja) 多周波発振装置
JP2005286810A (ja) 無線通信用集積回路、及び無線通信用集積回路の制御方法
JP2010109421A5 (ja)
JP2009159012A (ja) 発振モジュール
JP2008028539A (ja) 高周波回路装置
KR20100018705A (ko) 수정발진기
JP2007235433A (ja) ローノイズブロックコンバータ
JP6449677B2 (ja) 通信装置
JP6434822B2 (ja) 通信装置および通信装置の制御方法
KR20230117827A (ko) Dds 칩 동작을 위한 외부 기준 신호원 생성기

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150202

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20151224

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160105

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160215

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20160705

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20160803

R151 Written notification of patent or utility model registration

Ref document number: 5985419

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151