JP2005286810A - 無線通信用集積回路、及び無線通信用集積回路の制御方法 - Google Patents

Abstract

【課題】無線通信用ＩＣにＡＣカップリングによるＤＣＯＣ回路を備える場合に形成するハイパスフィルタの低カットオフ周波数の実現、及び回路の高速動作の実現
【解決手段】制御回路７０が、ＲＦ信号の受信開始から所定の時定数制御時間が経過するまでの間はＤＣＯＣ回路３０の時定数を小さくする制御を行うと共に、ＲＦ信号の受信開始から所定のミュート制御時間が経過するまでの間はミュート回路８０にＲＦアンプ１０のミュートを実行させる制御を行う。
【選択図】図１

Description

本発明は、特にダイレクトコンバージョン方式による無線データ通信の受信時に発生するＤＣオフセットを除去可能とする無線通信用集積回路、及び無線通信用集積回路の制御方法に関する。

近年、ノート型のパーソナルコンピュータや携帯情報端末（ＰＤＡ：Personal Digital Assistance）等のモバイル情報機器における無線データ通信機能や、無線ＬＡＮでの無線データ通信を実現する無線通信用集積回路（ＲＦ（Radio Frequency）ＩＣ）の開発が進められている。また、無線通信用集積回路による受信方式として、従来のスーパーヘテロダイン方式に変わり、ダイレクトコンバージョン方式が注目されている。

ダイレクトコンバージョン方式は、スーパーヘテロダイン方式のように搬送波（ＲＦ）を中間周波数（ＩＦ）に変換することなく、ベースバンド周波数帯域へ直接変換する方式である。このため、スーパーヘテロダイン方式を採用した場合に必要とされるＩＦ処理部がダイレクトコンバージョン方式では不要となるため、回路の小型化、外付け部品点数の削減などといったメリットがある。よって、ダイレクトコンバージョン方式は無線通信用集積回路に採用する受信方式として好適である。

しかし、ダイレクトコンバージョン方式の場合、搬送波の周波数とローカル周波数が一致したときにＩＦ周波数＝０Ｈｚとなり、その結果、ＤＣオフセットが発生するといった問題が生じてしまう。また、このＤＣオフセットは回路のばらつきによっても発生してしまう。そこで、無線通信用集積回路内にＤＣオフセットキャンセル回路（以下、ＤＣＯＣ回路という）を設けることにより、発生したＤＣオフセットを除去する必要がある。

ところで、ＤＣオフセットを除去する手法として、抽出した直流電圧成分を帰還するフィードバックループを用い、直流電圧オフセット分を抑圧する方法が知られているが（例えば、特許文献１）、この手法を採用するには回路内にフィードバックループを構成しなくてはならないため、回路構成が複雑になるという欠点がある。

また、他のＤＣオフセット除去方法として、受信信号をアナログ‐ディジタル変換器によりディジタル信号に変換し、ディジタル回路による演算処理でＤＣオフセット除去を行うというものもあるが、この場合にもディジタル回路によって演算処理を行うため、動作が複雑で、且つ回路規模の増大を招くといった欠点がある。

これに対し、ミキサの後段にコンデンサを直列に結合してＤＣオフセットを除去する手法（ＡＣカップリング）によれば、ＤＣＯＣ回路の回路構成が非常にシンプルであるため、他の方式における欠点は解消される。

以上より、ダイレクトコンバージョン方式の無線通信用集積回路に採用するＤＣＯＣ回路としては、回路の小型化という点を鑑みると、ＡＣカップリングによるものが好適であるといえる。

特開平３−２２０８２３号公報

ここで、ＡＣカップリングによるＤＣＯＣ回路を設けると、直列にコンデンサを結合する構成となるため、ミキサの後段にハイパスフィルタが形成されることとなるが、通常の変調信号のスペクトラムは０Ｈｚ付近まで信号成分が存在するため、このように形成されたハイパスフィルタのカットオフ周波数を可能な限り低くしておかなければならない。

しかしながら、このハイパスフィルタにおいて低いカットオフ周波数を実現するためには容量を大きくすることになるため、時定数の値が大きくなり、その結果、回路が定常状態（所定の電位）になるまで時間がかかってしまうといった問題が生じてしまう。また、ＤＣオフセットが生じた状態では回路のスループットが低下してしまうため、結果的には、この無線通信用集積回路を備えた端末などの性能面にまで影響を及ぼすことになってしまう（例えば、この無線通信用集積回路を備えたトランシーバにおいて、送受信切替え時の高速動作が実現できない、等）。

本発明の目的は、ＡＣカップリングによるＤＣＯＣ回路を備えるダイレクトコンバージョン方式の無線通信用集積回路において、ＡＣカップリングにより形成されたハイパスフィルタにおける低カットオフ周波数を実現できると共に、回路の高速動作を実現することができる無線通信用集積回路、及び無線通信用集積回路の制御方法を提供することにある。

上記目的を達成するため、本発明の無線通信用集積回路は、ＲＦ信号をダウンコンバートして得られた信号、例えば、ベースバンド帯域周波数の信号に含まれたＤＣオフセットを除去するＤＣオフセットキャンセル回路と、前記ＤＣオフセットキャンセル回路の前段部に対しミュート実行あるいはミュート解除の制御を行うミュート回路と、ＲＦ信号の受信開始から所定の時定数制御時間が経過するまでの間は前記ＤＣオフセットキャンセル回路の時定数を小さくする制御を行うと共に、ＲＦ信号の受信開始から所定のミュート制御時間が経過するまでの間は前記ミュート回路のミュートを実行させる制御を行う制御回路と、を有するものである。

また、本発明の無線通信用集積回路において、ＤＣオフセットキャンセル回路はＡＣカップリングによる回路構成となっているものであり、さらに、時定数制御時間は、ミュート制御時間よりも短く設定されているものである。

また、本発明の無線通信用集積回路におけるＤＣオフセットキャンセル回路は、複数のコンデンサが配置されると共に、前記複数のコンデンサの合成容量値を変化させるスイッチと、を有する構成であっても良く、例えば、異なる大きさの容量を持つ複数のコンデンサが並列に配置されると共に、前記複数のコンデンサの内の何れか一つを回路に対して直列に結合させるスイッチと、を有する構成とすることができる。あるいは、複数の抵抗と、前記複数の抵抗の合成抵抗値を変化させるスイッチと、を有する構成であっても良く、例えば、異なる大きさの抵抗値を持つ複数の抵抗と、前記複数の抵抗の合成抵抗値を変化させるスイッチと、を有する構成とすることができる。この場合、制御回路が前記スイッチを制御することにより当該ＤＣオフセットキャンセル回路の時定数の制御を行うこととなる。

また、本発明の無線通信用集積回路の制御方法は、ＲＦ信号をダウンコンバートして得られた信号、例えば、ベースバンド帯域周波数の信号に含まれたＤＣオフセットを除去するＤＣオフセットキャンセル回路を有する無線通信用集積回路の制御方法であって、ＲＦ信号の受信開始から所定の時定数制御時間が経過するまでの間は前記ＤＣオフセットキャンセル回路の時定数を小さくし、且つＲＦ信号の受信開始から所定のミュート制御時間が経過するまでの間は前記ＤＣオフセットキャンセル回路の前段部に対しミュートを実行するものである。そして、この方法によって上記目的を達成することができる。

本発明によれば、ダイレクトコンバージョン方式の無線通信用集積回路において、ＡＣカップリングによるＤＣＯＣ回路を採用した場合にも、ＡＣカップリングにより形成されたハイパスフィルタにおける低カットオフ周波数を実現でき、且つ、回路が定常状態になるまでに要する収束時間の短縮により、回路の高速動作が実現できる。

以下、本発明の一実施形態について、図面を参照して説明する。図１は、本発明の無線通信用集積回路の受信側の一部の構成を示す図であり、また図２、図３は、それぞれ本発明の無線通信用集積回路においてＤＣＯＣ回路の時定数を変換する場合のＤＣＯＣ回路の構成を示す図である。

本実施形態に係る無線通信用集積回路は、図１に示すように、ＲＦアンプ１０と、ミキサ２０Ｉ，２０Ｑと、ＤＣＯＣ回路３０と、アンプ４０と、局部発振器５０と、９０度移相器６０と、制御回路７０と、ミュート回路８０と、を有する構成となっている。そして、図１の構成の回路では、受信信号（ＲＦ信号）は以下のように処理されることとなる。

まず、アンテナ（図示せず）にて受信したＲＦ信号は、ＲＦアンプ１０にて増幅されてからミキサ２０Ｉ，２０Ｑにそれぞれ入力される。そして、ミキサ２０Ｉでは、ＲＦ信号が局部発振器５０の局部発振周波数と乗算され、ミキサ２０Ｑでは、ＲＦ信号が、９０度移相器６０により生成された局部発振器５０の局部発振周波数の直交成分と乗算される。そして、ベースバンド帯域周波数にダウンコンバートされた互いに直交するベースバンド信号（同相成分Ｉ信号及び直交成分Ｑ信号）が各ミキサ２０Ｉ，２０Ｑからそれぞれ出力される。

次に、各ミキサ２０Ｉ，２０Ｑから出力された同相成分Ｉ信号及び直交成分Ｑ信号は、それぞれＤＣＯＣ回路３０にてＤＣオフセットの除去が行われ、除去済みの各信号がアンプ４０にて増幅された後に、後段のベースバンド処理部（図示せず）で所定のディジタル処理が行われることとなる。

ここで、前記ＤＣＯＣ回路３０は、ミキサ２０Ｉ，２０Ｑの出力信号に含まれるＤＣオフセットを除去する回路であり、本実施形態では図２、図３のように、各ミキサ２０Ｉ，２０Ｑの後段にコンデンサが直列に結合されたＡＣカップリングによる回路構成となっている。尚、上述の如く、この回路構成により、ハイパスフィルタが形成された状態となっている。

図２では、異なる大きさの容量を持つコンデンサＣ１、Ｃ２（Ｃ１＞Ｃ２）が並列に配置されると共に、後述の制御回路７０からの時定数制御信号に基づいて、コンデンサＣ１、Ｃ２の何れか一方を直列に結合させるスイッチ３１が、ＤＣＯＣ回路３０の信号受信側に設けられている。この構成により、図２のＤＣＯＣ回路３０によれば、ミキサ２０Ｉ，２０Ｑの後段に直列に結合されたコンデンサの容量の大きさを変えることができる。図２ではコンデンサＣ１の容量をコンデンサＣ２の容量より大としている。また、コンデンサＣ１は、低いカットオフ周波数を実現可能な程度の大きな容量のものである。

また、図３では、異なる大きさの抵抗値を持つ抵抗Ｒ１、Ｒ２が直列に配置されると共に、後述の制御回路７０からの時定数制御信号に基づいて、抵抗Ｒ１、Ｒ２の何れか一方（本実施形態では、抵抗Ｒ２）を直列に結合させるスイッチ３１が、ＤＣＯＣ回路３０の信号受信側に設けられている。この構成により、図３のＤＣＯＣ回路３０によれば、ミキサ２０Ｉ，２０Ｑの後段に直列に結合された抵抗値の大きさを変えることができる。つまり、制御回路７０からの時定数制御信号に基づいて、ＤＣＯＣ回路３０に形成されたハイパスフィルタの時定数を変えることができる構成となっている。図３のコンデンサＣは、低いカットオフ周波数を実現可能な程度の大きな容量のものである。

尚、ＤＣＯＣ回路３０は、図２や図３に示される構成に限定されるものではなく、時定数を変えることができる回路構成であれば良く、コンデンサや抵抗も上記個数に限定されるものではない。例えば、本実施の形態では、コンデンサＣ１、Ｃ２を互いに異なる容量値のものとしたが、制御回路７０の制御によりコンデンサの選択や組み合わせを変更することによって全体として容量値が変化できる構成であれば良い。また、抵抗Ｒ１、Ｒ２を互いに異なる抵抗値のものとしたが、制御回路７０の制御により抵抗の選択や組み合わせを変更することによって全体として抵抗値が変化できる構成であれば良い。

また、前記制御回路７０は、発振器７１と、分周器７２と、カウンタ７３と、比較回路７４ａ，７４ｂと、判定回路７５とを有する構成となっている。そして、前記発振器７１及び分周器７２によって、基準周波数ｆｓの基準クロックが発生する。また、前記カウンタ７３は、ＲＦ信号の受信によりイネーブル信号がＬ（ローレベル）になるとイネーブル状態となりカウントを開始し、受信が完了してＨ（ハイレベル）になるとカウントを終了してカウント数をリセットする構成となっている。尚、カウンタ７３については、Ｌ（ローレベル）になるとイネーブル状態となりカウント数をリセットしてからカウントを開始し、受信が完了してＨ（ハイレベル）になるとカウントを終了するようにしても良い。

また、前記カウンタ７３は基準周波数ｆｓの基準クロックを計数するものであり、各比較回路７４ａ，７４ｂは、後述の如くカウンタ７３の計数値と予め設定された値（設定値）との比較を行う回路である。尚、第一比較回路７４ａには、時定数を小さくする時間（例えば、受信開始から５μｓｅｃ）に対応したカウント数が設定され、第二比較回路７４ｂには、ミュートする時間（例えば、受信開始から８μｓｅｃ）に対応したカウント数が設定されている。また、第一比較回路７４ａにおける設定値よりも第二比較回路７４ｂにおける設定値が所定数だけ大きくなるように設定されている。換言すれば、時定数制御時間（時定数を小さくする時間）よりもミュート制御時間（ミュートＯＮ状態の時間）の方が長時間となるように設定されている。

また、前記判定回路７５は、各比較回路７４ａ，７４ｂからの比較結果に基づき、ＤＣＯＣ回路３０及びミュート回路８０の制御を行う回路である。尚、本実施形態における判定回路７５は、ＲＦ信号の受信によりイネーブル信号がＬ（ローレベル）になるとイネーブル状態となり動作を開始するのみならず、ＤＣＯＣ回路３０に対して時定数を小さくする（速くする）制御を行うと共に、ミュート回路８０に、ＲＦアンプ１０をミュートする旨の信号（ミュートＯＮ信号）を送信する構成となっている。

また、前記ミュート回路８０は、前記制御回路７０からの制御信号に基づいて、ＲＦアンプ１０のミュートあるいはミュート解除を行う回路である。

本実施形態においては、無線通信用集積回路の受信側の一部を以上のような構成としているが、この構成の無線通信用集積回路による処理動作について、図４及び図５を参照して以下説明する。

まず、本実施形態に係る無線通信用集積回路がＲＦ信号を受信すると、イネーブル信号がＬ（ローレベル）になり、カウンタ７３が基準周波数ｆｓの基準クロックの計数を開始する。また、これと同時に、判定回路７５がＤＣＯＣ回路３０に対して時定数を小さくする（速くする）旨の時定数制御信号を送信すると共に、ミュート回路８０に対してＲＦアンプ１０をミュートする旨の信号（ミュートＯＮ信号）を送信する。

そして、ＤＣＯＣ回路３０では時定数が小さくなるような制御が実行される。例えば、ＤＣＯＣ回路３０が図２のような構成の場合には、時定数制御信号によりコンデンサＣ２を直列結合するようにスイッチ３１を切り換えることで時定数を小さくする（速くする）ことができ、図３のような構成の場合には、時定数制御信号によりスイッチ３１を閉じることにより、抵抗値の減少に伴い時定数を小さくする（速くする）ことができる。また、これと同時に、ミュート回路８０はミュートＯＮ信号に基づいてＲＦアンプ１０をミュートすることとなる。

次に、各比較回路７４ａ，７４ｂが、カウンタ７３の計数値と、各比較回路７４ａ，７４ｂに予め設定された値（設定値）との比較を行う。まず、第一比較回路７４ａにおいて計数値と設定値とが一致すると、その旨の信号を判定回路７５に送り、該信号を受信した判定回路７５は、ＤＣＯＣ回路３０に対して時定数を大きくする（遅くする）旨の時定数制御信号を送信する。そして、その信号に基づいてＤＣＯＣ回路３０の時定数が大きくなるような制御が実行される。例えば、ＤＣＯＣ回路３０が図２のような構成の場合には、時定数制御信号によりコンデンサＣ１を直列結合するようにスイッチ３１を切り換えることで時定数を大きくする（遅くする）ことができ、図３のような構成の場合には、時定数制御信号によりスイッチ３１を開くことにより、抵抗値の増加に伴い時定数を大きくする（遅くする）ことができる。

さらに、時定数制御後に一定時間経過すると、第二比較回路７４ｂにおいて計数値と設定値とが一致し、第二比較回路７４ｂからその旨の信号が判定回路７５に送信される。そして、該信号を受信した判定回路７５は、ミュート回路８０に対してＲＦアンプ１０のミュートを解除する旨のミュートＯＦＦ信号を送信し、その信号に基づいてミュート回路８０がＲＦアンプ１０のミュートを解除することとなる。

以上のように、制御回路７０によってＤＣＯＣ回路３０の時定数の制御及びミュート回路８０を介したＲＦアンプ１０のミュート制御を行い、時定数が速いときには前段の増幅器をミュートしておき、時定数を遅くした後に一定時間をおいてミュートを解除するという動作を実行することで、図５のように、ＤＣオフセットの発生を回避し、低いカットオフ周波数を実現可能な程度の大きなコンデンサ容量を確保しつつ、ＤＣＯＣ回路３０の時定数を変えて回路が定常状態になるまでに要する収束時間の短縮化を図ることができるようになる。例えば、ＲＦ信号を対象とした回路では、時定数制御までの時間を１０μｓｅｃ〜１ｍｓｅｃとし、時定数制御からミュートを解除するまでの時間をその１／１００〜１／２の時間に設定することが好ましい。これにより、確実にＤＣオフセットの発生を回避できると共に、収束時間の短縮化を図ることができる。また、時定数制御を複数のタイミングにおいて段階的に行う構成とすることも好ましい。尚、図５では、受信開始から１００μｓｅｃ後までの時定数は小さく（速く）、１００μｓｅｃで時定数を大きく（遅く）し、１０１μｓｅｃでミュートを解除している。

尚、ハイパスフィルタにおける低カットオフ周波数の実現、及び、回路が定常状態になるまでに要する収束時間の短縮化という観点から、ミュート回路８０を設けずに単に時定数の制御を行うという手法を採ることも考えられるが、この場合には新たなＤＣオフセットが発生してしまうといった問題が生じてしまう。例えば、単純にＡＣカップリングの時定数を一時的に小さくしてから（速めてから）一定時間後に時定数を大きくする（遅くする）場合、ＤＣＯＣ回路３０にて扱う信号が差動のＡＣ信号であるため、図６のように、時定数を遅らせたタイミングでの差動電位差により新たにＤＣオフセットが発生してしまい、収束時間が長くなってしまう。尚、図６では、受信開始から１００μｓｅｃ後までの時定数は小さく（速く）、１００μｓｅｃで時定数を大きく（遅く）している。

よって、本実施形態のようにＡＣカップリングによるＤＣＯＣ回路３０に対しては、時定数の制御のみならず、ＲＦアンプ１０のミュート制御も併せて行うことが重要である。

また、本発明の好適な実施形態について説明したが、上記実施形態で説明したのはあくまでその一例に過ぎず、受信開始と同時にＡＣカップリングによるＤＣＯＣ回路３０に対しては、時定数の制御のみならず、前記ＤＣＯＣ回路３０の前段部に対するミュート制御も併せて行うという本発明の技術思想を実現可能なものであれば、いかなる回路構成であっても良い。

本発明の実施形態における無線通信用集積回路の受信側の一部概略構成図である。 本発明の実施形態におけるＤＣＯＣ回路の容量の大きさを変換する場合のＤＣＯＣ回路の一例を示す構成図である。 本発明の実施形態におけるＤＣＯＣ回路の抵抗値の大きさを変換する場合のＤＣＯＣ回路の一例を示す構成図である。 本発明の実施形態におけるＤＣＯＣ回路およびミュート回路の動作のタイミングを示す図である。 本発明の実施形態における制御を行った場合のＡＣカップリング図である。 ミュート制御を行わない場合のＡＣカップリング図である。

符号の説明

１０ ＲＦアンプ、２０Ｉ，２０Ｑ ミキサ、３０ ＤＣオフセットキャンセル（ＤＣＯＣ）回路、３１ スイッチ、４０ アンプ、５０ 局部発振器、６０ ９０度移相器、７０ 制御回路、７１ 発振器、７２ 分周器、７３ カウンタ、７４ａ 第一比較回路、７４ｂ 第二比較回路、７５ 判定回路、８０ ミュート回路。

Claims (6)

1. ＲＦ信号をダウンコンバートして得られた信号に含まれたＤＣオフセットを除去するＤＣオフセットキャンセル回路と、
   前記ＤＣオフセットキャンセル回路の前段部に対しミュート実行あるいはミュート解除の制御を行うミュート回路と、
   ＲＦ信号の受信開始から所定の時定数制御時間が経過するまでの間は前記ＤＣオフセットキャンセル回路の時定数を小さくする制御を行うと共に、ＲＦ信号の受信開始から所定のミュート制御時間が経過するまでの間は前記ミュート回路のミュートを実行させる制御を行う制御回路と、
   を有することを特徴とする無線通信用集積回路。
2. 前記ＤＣオフセットキャンセル回路は、ＡＣカップリングによる回路構成となっていることを特徴とする請求項１に記載の無線通信用集積回路。
3. 前記時定数制御時間は、前記ミュート制御時間よりも短く設定されていることを特徴とする請求項１または２に記載の無線通信用集積回路。
4. 前記ＤＣオフセットキャンセル回路は、複数のコンデンサが配置されると共に、前記複数のコンデンサの合成容量を変化させるスイッチと、を有し、
   前記制御回路は、前記スイッチの制御により当該ＤＣオフセットキャンセル回路の時定数の制御を行うことを特徴とする請求項１から３の何れか一つに記載の無線通信用集積回路。
5. 前記ＤＣオフセットキャンセル回路は、複数の抵抗と、前記複数の抵抗の合成抵抗値を変化させるスイッチと、を有し、
   前記制御回路は、前記スイッチの制御により当該ＤＣオフセットキャンセル回路の時定数の制御を行うことを特徴とする請求項１から３の何れか一つに記載の無線通信用集積回路。
6. ＲＦ信号をダウンコンバートして得られた信号に含まれたＤＣオフセットを除去するＤＣオフセットキャンセル回路を有する無線通信用集積回路の制御方法であって、
   ＲＦ信号の受信開始から所定の時定数制御時間が経過するまでの間は前記ＤＣオフセットキャンセル回路の時定数を小さくし、且つＲＦ信号の受信開始から所定のミュート制御時間が経過するまでの間は前記ＤＣオフセットキャンセル回路の前段部に対しミュートを実行することを特徴とする無線通信用集積回路の制御方法。
   
   
   
   

Images