実施するための形態について、以下に説明する。尚、同じ部材等については、同一の符号を付して説明を省略する。
〔第1の実施の形態〕
(半導体光変調素子)
最初に、図3及び図4に基づき第1の実施の形態における半導体光変調素子について説明する。図3は、本実施の形態における半導体光変調素子の上面図である。また、図4(a)は、図3における一点鎖線3Aにより囲まれた領域の拡大図であり、図4(b)は、図4(a)における一点鎖線4A−4Bにおいて切断された断面図であり、図4(c)は、図4(a)における一点鎖線4C−4Dにおいて切断された断面図である。
本実施の形態における半導体光変調素子は、マッハツェンダ型の光変調器であり、連続光を入射側の光導波路10aに入射させることにより、変調光が出射側の光導波路10bより出射する構造のものである。この半導体光変調素子は、第1の光導波路11と第2の光導波路12とを有しており、第1の光導波路11及び第2の光導波路12は、光が入射する側は入射側の光導波路10aと接続されており、光が出射する側は出射側の光導波路10bと接続されている。従って、入射側の光導波路10aに入射した連続光は、第1の光導波路11を伝搬する光と第2の光導波路12を伝搬する光に分岐され、所望の変調がなされた後、出射側の光導波路10bにおいて合流し、変調光として出射される。
また、本実施の形態における半導体光変調素子は、共通電極20、第1の信号電極21、第2の信号電極22を有している。具体的には、共通電極20は、第1の光導波路11と第2の光導波路12との間に形成されており、第1の光導波路11は、共通電極20と第1の信号電極21との間に挟まれており、第2の光導波路12は、共通電極20と第2の信号電極22との間に挟まれている。
本実施の形態においては、コア層となる第1の光導波路11及び第2の光導波路12が形成される領域の両側の半導体層50の一部を除去することにより接続構造部11a及び接続構造部11bが形成されている。これにより、入射した光は、コア層となる第1の光導波路11及び第2の光導波路12の内部を伝搬する。尚、半導体層50は、Si基板等の基板60の上に形成された酸化膜層61の上に形成されており、基板60面に略平行に形成されている。また、コア層となる第1の光導波路11等の両側には、複数の接続構造部11a及び11b等が所定の間隔で形成されており、これらの複数の接続構造部11a及び11b等が共通電極20及び第1の信号電極21等と接続されている。具体的には、第1の光導波路11の側面の一方の側には、所定の間隔で半導体層50を除去することにより一方の接続構造部11aが形成されており、一方の接続構造部11aは、共通電極20と接続されている。また、第1の光導波路11の側面の他方の側には、所定の間隔で半導体層50を除去することにより他方の接続構造部11bが形成されており、他方の接続構造部11bは、第1の信号電極21と接続されている。
本実施の形態においては、コア層となる第1の光導波路11等の幅W1は、約450nmとなるように形成されている。また、コア層となる第1の光導波路11等と共通電極20との間及び、第1の光導波路11等と第1の信号電極21との間の間隔D1は、約2μmとなるように形成されている。接続構造部11a及び11bは、コア層となる第1の光導波路11等における光の伝搬方向と略垂直方向に延びるように形成されており、形成される接続構造部11a及び11bは、幅W2が約70nm、ピッチP1が約285nmとなるように形成されている。
尚、接続構造部11a及び11b等の幅W2は、第1の光導波路11等を伝搬する光が第1の光導波路11等より漏れ出すことがないように、所定の幅、具体的には、第1の光導波路11等の幅W1よりも狭い幅となるように形成されている。このような構造のものは、接続構造部11a及び11b等が格子状に形成されるものであるため、側面格子構造と称される場合がある。また、本実施の形態では、コア層となる第1の光導波路11等と接続構造部11a及び11b等とは、略同じ厚さで形成されており、例えば、約220nmの厚さで形成されている。
このように、本実施の形態における半導体光変調素子は、共通電極20と第1の信号電極21等との間に、電圧信号源30により所定の電圧等を印加することにより、接続構造部11a及び11b等を介し、第1の光導波路11等に電圧を印加することができる。これにより、第1の光導波路11等を伝搬する光の位相を変調させることができ、光変調を行なうことができる。
本実施の形態における半導体光変調素子においては、半導体層50には、n型領域51a及びn+型領域51bと、p型領域52a及びp+型領域52bとが形成されている。尚、本実施の形態では、n型を第1の導電型と、p型を第2の導電型として説明するが、これらの関係は逆であってもよい。半導体層50においては、p型領域52aとn型領域51aとが、この順で積層形成されており、p型領域52aとn型領域51aとが積層形成されている部分に、コア層である第1の光導波路11等が形成されている。よって、コア層である第1の光導波路11等には、pn接合面50aが、基板60面に対し略平行に形成される。
また、n型領域51aと接しているn+型領域51bは、共通電極20の近傍において、共通電極20と接続されており、p型領域52aと接しているp+型領域52bは、第1の信号電極21等の近傍において、第1の信号電極21等と接続されている。このように、n型領域51aは、一方の接続構造部11aとなる半導体層50の上側の一部にも形成されており、n+型領域51bと接続されている。また、p型領域52aは、他方の接続構造部11bとなる半導体層50の下側の一部にも形成されており、p+型領域52bと接続されている。
尚、本実施の形態においては、ドーピングマージンM1として、一方の接続構造部11aとなる半導体層50の下側にはp型領域52aが、コア層である第1の光導波路11等から約100nmの位置まで形成されている。同様に、ドーピングマージンM2として、他方の接続構造部11bとなる半導体層50の上側にはn型領域51aが、コア層である第1の光導波路11等から約100nmの位置まで形成されている。
本実施の形態における半導体光変調素子は、半導体層50は、シリコン等により形成されている。また、n型領域51a及びn+型領域51bは、n型となる不純物元素をドープすることにより形成されており、p型領域52a及びp+型領域52bは、p型となる不純物元素をドープすることにより形成されている。更に、本実施の形態における半導体光変調素子では、一方の接続構造部11aの下側においては、n+型領域51bとp型領域52aとの間に、不純物元素がドープされていないノンドープ領域53aが形成されている。また、他方の接続構造部11bの上側においては、p+型領域52bとn型領域51aとの間に、不純物元素がドープされていないノンドープ領域53bが形成されている。
本実施の形態における半導体光変調素子は、半導体層50の上側となるいわゆる浅い領域には、n型となる不純物元素がイオン注入されており、これによりn型領域51aが形成されている。また、半導体層50の下側となるいわゆる深い領域には、p型となる不純物元素がイオン注入されており、これによりp型領域52aが形成されている。従って、本実施の形態においては、所望の深さ領域に所望の量の不純物元素をイオン注入することにより形成することができるため、所望の半導体光変調素子を容易に作製することができる。また、本実施の形態においては、形成されるpn接合面50aの幅は略一定であるため、製造される半導体光変調素子における特性を均一にすることができ、また、歩留りを向上させることができる。
本実施の形態における半導体光変調素子においては、半導体層50の上側に形成されるn型領域51aには、不純物濃度のピークの値が約1×1018cm−3となるように、不純物元素としてP(リン)がイオン注入されている。また、半導体層50の下側に形成されるp型領域52aには、不純物濃度のピークの値が約5×1017cm−3となるように、不純物元素としてB(ボロン)がイオン注入されている。本実施の形態においては、n型領域51a及びp型領域52aの不純物濃度は異なっているが、半導体層50の深さ方向における略中央では、n型の不純物元素の不純物濃度とp型の不純物元素の不純物濃度とが略等しくなっている。これにより、基板60面に対し略平行にpn接合面50aが形成される。尚、n+型領域51bでは、不純物濃度が約1×1020cm−3となるように、不純物元素としてPがイオン注入されており、p+型領域52bでは、不純物濃度が約1×1020cm−3となるように、不純物元素としてBがイオン注入されている。
また、本実施の形態における半導体光変調素子では、半導体層50等の上には、不図示の酸化シリコン層が形成されている。よって、半導体層50におけるコア層である第1の光導波路11等は、基板60の上に形成された酸化膜層61と不図示の酸化シリコン層により上下が挟まれた構造となっている。
このような構造の半導体光変調素子においては、共通電極20と第1の信号電極21との間に印加する電圧を変化させることにより、pn接合面50aの近傍における電子及びホールのフリー・キャリアの濃度を変化させることができる。これにより、フリー・キャリア・プラズマ効果によって、コア層である第1の光導波路11等における屈折率が変化するため、第1の光導波路11等において紙面に対し垂直に伝搬する光の位相を変調させることができる。尚、本実施の形態における半導体光変調素子においては、コア層である第1の光導波路11等の光導波路は、基板60面に平行方向、即ち、半導体層50の面内方向よりも、半導体層50の膜厚方向の方が短く形成される。従って、コア層である第1の光導波路11等の光導波路を通過する光の強度分布は、基板60面に対し平行方向、即ち、半導体層50の面内方向に扁平したものとなる。
このように、本実施の形態における半導体光変調素子は、pn接合面50aは基板60面に対し略平行に形成されているため、伝搬する光とpn接合面50aとの空間的な重なりを広くすることができる。従って、図2に示す構造のものと同様に、高い変調効率を得ることができる。
尚、本実施の形態においては、n型領域51a及びn+型領域51bを形成するための不純物元素としては、P以外にもAs等を用いることができ、p型領域52a及びp+型領域52bを形成するための不純物元素としては、B以外にもAl等を用いることができる。また、コア層である第1の光導波路11等においては、n型領域51aとp型領域52aとは、いずれが上側になってもよい。尚、下側に注入される不純物元素のイオンは、上側に注入される不純物元素のイオンよりも、質量数が小さいものであることが好ましい。質量数が小さなものの方が、質量数の大きいものよりも、半導体層50の深い領域に注入しやすいからである。
(半導体光変調素子の製造方法)
次に、本実施の形態における半導体光変調素子の製造方法について、図5〜図21に基づき説明する。
最初に、図5に示すように、SOI(silicon on insulator)基板を準備する。SOI基板は、Si等の基板60上に、BOX(buried oxide)層と呼ばれる酸化膜層61及び、この酸化膜層61の上に、SOI層と呼ばれる半導体層50が形成されているものである。本実施の形態においては、SOI基板には、酸化膜層61として厚さが約2μmの酸化シリコンが形成されており、半導体層50として厚さが約220nmの結晶シリコンが形成されている。尚、図5(a)は、この状態における上面図であり、図5(b)は断面図である。
次に、図6に示すように、半導体層50の上に、n+型領域51bを形成するためのレジストパターン71を形成する。具体的には、半導体層50の上にフォトレジストを塗布し、露光装置による露光、現像を行なうことにより、n+型領域51bが形成される領域に開口部を有するレジストパターン71を形成する。尚、図6(a)は、この工程における上面図であり、図6(b)は断面図である。
次に、図7に示すように、レジストパターン71の開口部において、半導体層50が露出している領域に、不純物元素としてPをイオン注入し、n+型領域51bを形成する。注入されるPは、n+型領域51bにおける不純物濃度が約1×1020cm−3となるように注入する。この後、有機溶剤等によりレジストパターン71を除去する。尚、図7(a)は、この工程における上面図であり、図7(b)は断面図である。
次に、図8に示すように、半導体層50の上に、n型領域51aを形成するためのレジストパターン72を形成する。具体的には、半導体層50の上にフォトレジストを塗布し、露光装置による露光、現像を行なうことにより、n型領域51aが形成される領域に開口部を有するレジストパターン72を形成する。尚、図8(a)は、この工程における上面図であり、図8(b)は断面図である。
次に、図9に示すように、レジストパターン72の開口部において、半導体層50が露出している領域に、不純物元素としてPをイオン注入し、n型領域51aを形成する。Pのイオン注入の条件は、加速電圧が60keV、ドーズ量が6×1013cm−2であり、n型領域51aにおける不純物濃度のピークの値が約1×1018cm−3となるように注入する。これにより、半導体層50の上側の所定の領域には、n型領域51aが形成される。尚、図8に示される形状のレジストパターン72を用いた場合には、図9に示されるように、n型領域51a以外のn+型領域51bにもPが注入される。しかしながら、n型領域51aが形成される領域のみ開口部を有するレジストパターン72を用いた場合には、n型領域51aにのみPを注入することができる。この後、有機溶剤等によりレジストパターン72を除去する。尚、図9(a)は、この工程における上面図であり、図9(b)は断面図である。
次に、図10に示すように、半導体層50の上に、p+型領域52bを形成するためのレジストパターン73を形成する。具体的には、半導体層50の上にフォトレジストを塗布し、露光装置による露光、現像を行なうことにより、p+型領域52bが形成される領域に開口部を有するレジストパターン73を形成する。尚、図10(a)は、この工程における上面図であり、図10(b)は断面図である。
次に、図11に示すように、レジストパターン73の開口部において、半導体層50が露出している領域に、不純物元素としてBをイオン注入し、p+型領域52bを形成する。注入されるBは、p+型領域52bにおける不純物濃度が約1×1020cm−3となるように注入する。この後、有機溶剤等によりレジストパターン73を除去する。尚、図11(a)は、この工程における上面図であり、図11(b)は断面図である。
次に、図12に示すように、半導体層50の上に、p型領域52aを形成するためのレジストパターン74を形成する。具体的には、半導体層50の上にフォトレジストを塗布し、露光装置による露光、現像を行なうことにより、p型領域52aが形成される領域に開口部を有するレジストパターン74を形成する。尚、図12(a)は、この工程における上面図であり、図12(b)は断面図である。
次に、図13に示すように、レジストパターン74の開口部において、半導体層50が露出している領域に、不純物元素としてBをイオン注入し、p型領域52aを形成する。Bのイオン注入の条件は、加速電圧が45keV、ドーズ量が1×1014cm−2であり、p型領域52aにおける不純物濃度のピークの値が約5×1017cm−3となるように注入する。これにより、半導体層50の下側の所定の領域には、p型領域52aを形成することができる。この際、半導体層50の下側におけるn+型領域51bとp型領域52aとの間には、ノンドープ領域53aが形成され、半導体層50の上側におけるp+型領域52bとn型領域51aとの間には、ノンドープ領域53bが形成される。尚、図12に示される形状のレジストパターン74を用いた場合には、図13に示されるように、p型領域52a以外のp+型領域52bにもBが注入される。しかしながら、p型領域52aが形成される領域のみ開口部を有するレジストパターン74を用いた場合には、p型領域52aにのみBを注入することができる。この後、有機溶剤等によりレジストパターン74を除去する。尚、図13(a)は、この工程における上面図であり、図13(b)は断面図である。
次に、図14に示すように、接続構造部11a及び11b等を形成するためのレジストパターン75を形成する。具体的には、半導体層50の上にフォトレジストを塗布し、露光装置による露光、現像を行なうことにより、半導体層50が除去される領域に開口部を有するレジストパターン75を形成する。尚、図14(a)は、この工程における上面図であり、図14(b)は、図14(a)における一点鎖線14A−14Bにおいて切断された断面図であり、図14(c)は、図14(a)における一点鎖線14C−14Dにおいて切断された断面図である。
次に、図15に示すように、レジストパターン75の形成されていない領域の半導体層50を除去する。具体的には、RIE等のドライエッチングにより、レジストパターン75が形成されていない領域の半導体層50を除去し、酸化膜層61の表面を露出させる。これにより、残存する半導体層50によって、コア層である第1の光導波路11等、接続構造部11a及び11b等が形成される。この後、有機溶剤等によりレジストパターン75を除去する。尚、図15(a)は、この工程における上面図であり、図15(b)は、図15(a)における一点鎖線15A−15Bにおいて切断された断面図であり、図15(c)は、図15(a)における一点鎖線15C−15Dにおいて切断された断面図である。
次に、図16に示すように、プラズマCVD(Chemical Vapor Deposition)により酸化シリコン膜76を全面に形成する。酸化シリコン膜76は、後述するようにパッシベーション膜となるものである。尚、図16(a)は、この工程における上面図であり、図16(b)は、図16(a)における一点鎖線16A−16Bにおいて切断された断面図であり、図16(c)は、図16(a)における一点鎖線16C−16Dにおいて切断された断面図である。
次に、図17に示すように、酸化シリコン膜76の上に、共通電極20、第1の信号電極21、不図示の第2の信号電極22が形成される領域に開口部を有するレジストパターン77を形成する。具体的には、酸化シリコン膜76の上にフォトレジストを塗布し、露光装置による露光、現像を行なうことにより、共通電極20、第1の信号電極21等が形成される領域に開口部を有するレジストパターン77を形成する。尚、図17(a)は、この工程における上面図であり、図17(b)は、図17(a)における一点鎖線17A−17Bにおいて切断された断面図であり、図17(c)は、図17(a)における一点鎖線17C−17Dにおいて切断された断面図である。
次に、図18に示すように、レジストパターン77が形成されていない領域の酸化シリコン膜76を除去する。具体的には、RIE等のドライエッチングにより、レジストパターン77が形成されていない領域の酸化シリコン膜76を除去し、半導体層50におけるn+型領域51bの一部及びp+型領域52bの一部を露出させる。この後、有機溶剤等によりレジストパターン77を除去する。尚、図18(a)は、この工程における上面図であり、図18(b)は、図18(a)における一点鎖線18A−18Bにおいて切断された断面図であり、図18(c)は、図18(a)における一点鎖線18C−18Dにおいて切断された断面図である。
次に、図19に示すように、共通電極20、第1の信号電極21、不図示の第2の信号電極22を形成するための金属膜79を形成する。具体的には、スパッタリングによりAl膜を全面に成膜することにより金属膜79を形成する。尚、図19(a)は、この工程における上面図であり、図19(b)は、図19(a)における一点鎖線19A−19Bにおいて切断された断面図であり、図19(c)は、図19(a)における一点鎖線19C−19Dにおいて切断された断面図である。
次に、図20に示すように、金属膜79の上において、共通電極20、第1の信号電極21、不図示の第2の信号電極22が形成される領域に、レジストパターン80を形成する。具体的には、金属膜79の上にフォトレジストを塗布し、露光装置による露光、現像を行なうことにより、共通電極20、第1の信号電極21等が形成される領域に、レジストパターン80を形成する。尚、図20(a)は、この工程における上面図であり、図20(b)は、図20(a)における一点鎖線20A−20Bにおいて切断された断面図であり、図20(c)は、図20(a)における一点鎖線20C−20Dにおいて切断された断面図である。
次に、図21に示すように、レジストパターン80が形成されていない領域の金属膜79をRIE等により除去する。この工程では、レジストパターン80が形成されていない領域における金属膜79が完全に除去され、酸化シリコン膜76の表面が露出するまでRIE等のドライエッチングを行なう。これにより、残存する金属膜79により、共通電極20、第1の信号電極21、不図示の第2の信号電極22が形成される。この後、有機溶剤等によりレジストパターン80を除去する。尚、図21(a)は、この工程における上面図であり、図21(b)は、図21(a)における一点鎖線21A−21Bにおいて切断された断面図であり、図21(c)は、図21(a)における一点鎖線21C−21Dにおいて切断された断面図である。
以上により、本実施の形態における半導体光変調素子を製造することができる。尚、本実施の形態における製造方法は、ドライエッチングにより接続構造部11a及び11b等を形成した後、n型領域51a及びn+型領域51b、p型領域52a及びp+型領域52bを形成する方法であってもよい。しかしながら、n型領域51a及びp型領域52aにおいて、略均一に所望の不純物濃度となるように形成するためには、上述した図5から図21において説明した製造方法により製造することが好ましい。
〔第2の実施の形態〕
次に、第2の実施の形態について説明する。本実施の形態は、第1の実施の形態とは異なる構造の半導体光変調素子及び半導体光変調素子の製造方法である。
(半導体光変調素子)
本実施の形態における半導体光変調素子について、図22に基づき説明する。図22(a)は、本実施の形態における半導体光変調素子の要部を示すものであり、図3において、一点鎖線3Aにより囲まれた領域に相当する部分に対応する本実施の形態における半導体光変調素子の拡大図である。また、図22(b)は、図22(a)における一点鎖線22A−22Bにおいて切断された断面図であり、図22(c)は、図22(a)における一点鎖線22C−22Dにおいて切断された断面図である。
本実施の形態における半導体光変調素子は、第1の実施の形態における半導体光変調素子において、ノンドープ領域53bが形成されていた領域にも、p型領域152aを形成した構造のものである。尚、p型領域152aには、第1の実施の形態におけるp型領域52aに相当する部分が含まれており、p型領域152aにおいては、不純物濃度が約5×1017cm−3となるように、p型となる不純物元素がドープされている。このように、p型領域152aを形成することにより、他方の接続構造部11bにおける抵抗を低くすることができ、高速動作が可能となり、周波数特性等を向上させることができる。
更に、本実施の形態は、図23に示されるように、第1の実施の形態における半導体光変調素子において、ノンドープ領域53aが形成されていた領域にも、n型領域151aを形成した構造のものであってもよい。尚、n型領域151aは、第1の実施の形態におけるn型領域51aに相当する部分が含まれている。このように、n型領域151aを形成することにより、一方の接続構造部11aにおける抵抗をより一層低くすることができ、更なる高速動作が可能となり、周波数特性等を向上させることができる。尚、図23は、この半導体光変調素子を図22(a)における一点鎖線22A−22Bに対応する部分において切断した断面図である。
(半導体光変調素子の製造方法)
次に、本実施の形態における半導体光変調素子の製造方法について、一例として、図22に示す構造の半導体光変調素子の製造方法について、図24〜図40に基づき説明する。
最初に、図24に示すように、SOI基板を準備する。SOI基板は、Si等の基板60上に、BOX層と呼ばれる酸化膜層61及び、この酸化膜層61の上に、SOI層と呼ばれる半導体層50が形成されているものである。本実施の形態においては、SOI基板には、酸化膜層61として厚さが約2μmの酸化シリコンが形成されており、半導体層50として厚さが約220nmの結晶シリコンが形成されている。尚、図24(a)は、この状態における上面図であり、図24(b)は断面図である。
次に、図25に示すように、半導体層50の上に、p+型領域52bを形成するためのレジストパターン171を形成する。具体的には、半導体層50の上にフォトレジストを塗布し、露光装置による露光、現像を行なうことにより、p+型領域52bが形成される領域に開口部を有するレジストパターン171を形成する。尚、図25(a)は、この工程における上面図であり、図25(b)は断面図である。
次に、図26に示すように、レジストパターン171の開口部において、半導体層50が露出している領域に、不純物元素としてBをイオン注入し、p+型領域52bを形成する。注入されるBは、p+型領域52bにおける不純物濃度が約1×1020cm−3となるように注入する。この後、有機溶剤等によりレジストパターン171を除去する。尚、図26(a)は、この工程における上面図であり、図26(b)は断面図である。
次に、図27に示すように、半導体層50の上に、p型領域152aを形成するためのレジストパターン172を形成する。具体的には、半導体層50の上にフォトレジストを塗布し、露光装置による露光、現像を行なうことにより、p型領域152aが形成される領域に開口部を有するレジストパターン172を形成する。尚、図27(a)は、この工程における上面図であり、図27(b)は断面図である。
次に、図28に示すように、レジストパターン172の開口部において、半導体層50が露出している領域に、不純物元素としてBをイオン注入し、p型領域152aを形成する。Bのイオン注入の条件は、加速電圧が45keV、ドーズ量が1×1014cm−2であり、p型領域152aにおける不純物濃度が約5×1017cm−3となるように注入する。これにより、半導体層50の所定の領域に、膜厚方向の全体にわたりp型領域152aを形成することができる。尚、図27に示される形状のレジストパターン172を用いた場合には、図28に示されるように、p型領域152a以外のp+型領域52bにもBが注入される。しかしながら、p型領域152aが形成される領域のみ開口部を有するレジストパターン172を用いた場合には、p型領域152aにのみBを注入することができる。この後、有機溶剤等によりレジストパターン172を除去する。尚、図28(a)は、この工程における上面図であり、図28(b)は断面図である。
次に、図29に示すように、半導体層50の上に、n+型領域51bを形成するためのレジストパターン173を形成する。具体的には、半導体層50の上にフォトレジストを塗布し、露光装置による露光、現像を行なうことにより、n+型領域51bが形成される領域に開口部を有するレジストパターン173を形成する。尚、図29(a)は、この工程における上面図であり、図29(b)は断面図である。
次に、図30に示すように、レジストパターン173の開口部において、半導体層50が露出している領域に、不純物元素としてPをイオン注入し、n+型領域51bを形成する。注入されるPは、n+型領域51bにおける不純物濃度が約1×1020cm−3となるように注入する。この後、有機溶剤等によりレジストパターン173を除去する。尚、図30(a)は、この工程における上面図であり、図30(b)は断面図である。
次に、図31に示すように、半導体層50の上に、n型領域51aを形成するためのレジストパターン174を形成する。具体的には、半導体層50の上にフォトレジストを塗布し、露光装置による露光、現像を行なうことにより、n型領域51aが形成される領域に開口部を有するレジストパターン174を形成する。尚、図31(a)は、この工程における上面図であり、図31(b)は断面図である。
次に、図32に示すように、レジストパターン174の開口部において、半導体層50が露出している領域に、不純物元素としてPをイオン注入し、n型領域51aを形成する。Pのイオン注入の条件は、加速電圧が60keV、ドーズ量が6×1013cm−2であり、n型領域51aにおけるn型となる不純物元素の濃度が約1×1018cm−3となるように注入する。これにより、半導体層50の上側のp型領域152aが形成されていた領域には、n型となる不純物元素であるPの濃度が約1×1018cm−3となるようにイオン注入がされるため、p型となる不純物元素よりもn型となる不純物元素の濃度が約2倍多くなる。よって、半導体層50の上側に、n型領域51aを形成することができる。この際、半導体層50の下側におけるn+型領域51bとp型領域152aとの間には、ノンドープ領域53aが形成される。尚、図32に示される形状のレジストパターン174を用いた場合には、図33に示されるように、n型領域51a以外のn+型領域51bにもPが注入される。しかしながら、n型領域51aが形成される領域のみ開口部を有するレジストパターン174を用いた場合には、n型領域51aにのみPを注入することができる。この後、有機溶剤等によりレジストパターン174を除去する。尚、図32(a)は、この工程における上面図であり、図32(b)は断面図である。
次に、図33に示すように、接続構造部11a及び11b等を形成するためのレジストパターン75を形成する。具体的には、半導体層50の上にフォトレジストを塗布し、露光装置による露光、現像を行なうことにより、半導体層50が除去される領域に開口部を有するレジストパターン75を形成する。尚、図33(a)は、この工程における上面図であり、図33(b)は、図33(a)における一点鎖線33A−33Bにおいて切断された断面図であり、図33(c)は、図33(a)における一点鎖線33C−33Dにおいて切断された断面図である。
次に、図34に示すように、レジストパターン75の形成されていない領域の半導体層50を除去する。具体的には、RIE等のドライエッチングにより、レジストパターン75が形成されていない領域の半導体層50を除去し、酸化膜層61の表面を露出させる。これにより、残存する半導体層50によって、コア層である第1の光導波路11等、接続構造部11a及び11b等が形成される。この後、有機溶剤等によりレジストパターン75を除去する。尚、図34(a)は、この工程における上面図であり、図34(b)は、図34(a)における一点鎖線34A−34Bにおいて切断された断面図であり、図34(c)は、図34(a)における一点鎖線34C−34Dにおいて切断された断面図である。
次に、図35に示すように、プラズマCVDにより酸化シリコン膜76を全面に形成する。酸化シリコン膜76は、後述するようにパッシベーション膜となるものである。尚、図35(a)は、この工程における上面図であり、図35(b)は、図35(a)における一点鎖線35A−35Bにおいて切断された断面図であり、図35(c)は、図35(a)における一点鎖線35C−35Dにおいて切断された断面図である。
次に、図36に示すように、酸化シリコン膜76の上に、共通電極20、第1の信号電極21、不図示の第2の信号電極22が形成される領域に開口部を有するレジストパターン77を形成する。具体的には、酸化シリコン膜76の上にフォトレジストを塗布し、露光装置による露光、現像を行なうことにより、共通電極20、第1の信号電極21等が形成される領域に開口部を有するレジストパターン77を形成する。尚、図36(a)は、この工程における上面図であり、図36(b)は、図36(a)における一点鎖線36A−36Bにおいて切断された断面図であり、図36(c)は、図36(a)における一点鎖線36C−36Dにおいて切断された断面図である。
次に、図37に示すように、レジストパターン77が形成されていない領域の酸化シリコン膜76を除去する。具体的には、RIE等のドライエッチングにより、レジストパターン77が形成されていない領域の酸化シリコン膜76を除去し、半導体層50におけるn+型領域51bの一部及びp+型領域52bの一部を露出させる。この後、有機溶剤等によりレジストパターン77を除去する。尚、図37(a)は、この工程における上面図であり、図37(b)は、図37(a)における一点鎖線37A−37Bにおいて切断された断面図であり、図37(c)は、図37(a)における一点鎖線37C−37Dにおいて切断された断面図である。
次に、図38に示すように、共通電極20、第1の信号電極21、不図示の第2の信号電極22を形成するための金属膜79を形成する。具体的には、スパッタリングによりAl膜を全面に成膜することにより金属膜79を形成する。尚、図38(a)は、この工程における上面図であり、図38(b)は、図38(a)における一点鎖線38A−38Bにおいて切断された断面図であり、図38(c)は、図38(a)における一点鎖線38C−38Dにおいて切断された断面図である。
次に、図39に示すように、金属膜79の上において、共通電極20、第1の信号電極21、不図示の第2の信号電極22が形成される領域に、レジストパターン80を形成する。具体的には、金属膜79の上にフォトレジストを塗布し、露光装置による露光、現像を行なうことにより、共通電極20、第1の信号電極21等が形成される領域に、レジストパターン80を形成する。尚、図39(a)は、この工程における上面図であり、図39(b)は、図39(a)における一点鎖線39A−39Bにおいて切断された断面図であり、図39(c)は、図39(a)における一点鎖線39C−39Dにおいて切断された断面図である。
次に、図40に示すように、レジストパターン80が形成されていない領域の金属膜79をRIE等により除去する。この工程では、レジストパターン80が形成されていない領域における金属膜79が完全に除去され、酸化シリコン膜76の表面が露出するまでRIE等のドライエッチングを行なう。これにより、残存する金属膜79により、共通電極20、第1の信号電極21、不図示の第2の信号電極22が形成される。この後、有機溶剤等によりレジストパターン80を除去する。尚、図40(a)は、この工程における上面図であり、図40(b)は、図40(a)における一点鎖線40A−40Bにおいて切断された断面図であり、図40(c)は、図40(a)における一点鎖線40C−40Dにおいて切断された断面図である。
以上により、本実施の形態における半導体光変調素子を製造することができる。尚、上記以外の内容については、第1の実施の形態と同様である。
〔第3の実施の形態〕
次に、第3の実施の形態について説明する。本実施の形態は、第1の実施の形態及び第2の実施の形態とは異なる構造の半導体光変調素子及び半導体光変調素子の製造方法である。
(半導体光変調素子)
本実施の形態における半導体光変調素子について、図41に基づき説明する。図41(a)は、本実施の形態における半導体光変調素子の要部を示すものであり、図3において、一点鎖線3Aにより囲まれた領域に相当する部分に対応する本実施の形態における半導体光変調素子の拡大図である。また、図41(b)は、図41(a)における一点鎖線41A−41Bにおいて切断された断面図であり、図41(c)は、図41(a)における一点鎖線41C−41Dにおいて切断された断面図である。
本実施の形態における半導体光変調素子は、第1の実施の形態における半導体光変調素子において、ノンドープ領域53aが形成されていた領域にもp型領域252aを形成し、ノンドープ領域53bが形成されていた領域にもn型領域251aを形成したものである。尚、n型領域251aには、第1の実施の形態におけるn型領域51aに相当する部分が含まれており、p型領域252aには、第1の実施の形態におけるp型領域52aに相当する部分が含まれている。本実施の形態における半導体光変調素子は、後述するように製造工程が簡略化されるため、第1の実施の形態と同等の半導体光変調素子を低コストで製造することができる。
(半導体光変調素子の製造方法)
次に、本実施の形態における半導体光変調素子の製造方法について、図42〜図56に基づき説明する。
最初に、図42に示すように、SOI基板を準備する。SOI基板は、Si等の基板60上に、BOX層と呼ばれる酸化膜層61及び、この酸化膜層61の上に、SOI層と呼ばれる半導体層50が形成されているものである。本実施の形態においては、SOI基板には、酸化膜層61として厚さが約2μmの酸化シリコンが形成されており、半導体層50として厚さが約220nmの結晶シリコンが形成されている。尚、図42(a)は、この状態における上面図であり、図42(b)は断面図である。
次に、図43に示すように、半導体層50の上に、p+型領域52bを形成するためのレジストパターン271を形成する。具体的には、半導体層50の上にフォトレジストを塗布し、露光装置による露光、現像を行なうことにより、p+型領域52bが形成される領域に開口部を有するレジストパターン271を形成する。尚、図43(a)は、この工程における上面図であり、図43(b)は断面図である。
次に、図44に示すように、レジストパターン271の開口部において、半導体層50が露出している領域に、不純物元素としてBをイオン注入し、p+型領域52bを形成する。注入されるBは、p+型領域52bにおける不純物濃度が約1×1020cm−3となるように注入する。この後、有機溶剤等によりレジストパターン271を除去する。尚、図44(a)は、この工程における上面図であり、図44(b)は断面図である。
次に、図45に示すように、深さ方向も含む半導体層50の全体に、不純物元素としてBをイオン注入し、p型領域252aを形成する。Bのイオン注入の条件は、加速電圧が45keV、ドーズ量が1×1014cm−2であり、p型領域252aにおける不純物濃度が約5×1017cm−3となるように注入する。これにより、半導体層50には、p型領域252aとp+型領域52bが形成される。尚、この工程においては、p+型領域52bにもBがイオン注入されるが、p+型領域52bは不純物濃度が高い領域であるため問題はない。尚、図45(a)は、この工程における上面図であり、図45(b)は断面図である。
次に、図46に示すように、半導体層50の上に、n+型領域51bを形成するためのレジストパターン272を形成する。具体的には、半導体層50の上にフォトレジストを塗布し、露光装置による露光、現像を行なうことにより、n+型領域51bが形成される領域に開口部を有するレジストパターン272を形成する。尚、図46(a)は、この工程における上面図であり、図46(b)は断面図である。
次に、図47に示すように、レジストパターン272の開口部において、半導体層50が露出している領域に、不純物元素としてPをイオン注入し、n+型領域51bを形成する。注入されるPは、n+型領域51bにおける不純物濃度が約1×1020cm−3となるように注入する。この後、有機溶剤等によりレジストパターン272を除去する。尚、図47(a)は、この工程における上面図であり、図47(b)は断面図である。
次に、図48に示すように、半導体層50の浅い領域において、全体に不純物元素としてPをイオン注入し、n型領域251aを形成する。Pのイオン注入の条件は、加速電圧が60keV、ドーズ量が6×1013cm−2で、n型領域251aにおける不純物濃度が約1×1018cm−3となるように注入する。これにより、半導体層50の上側のp型領域252aが形成されていた領域には、n型となる不純物元素であるPの濃度が約1×1018cm−3となるようにイオン注入がされるため、p型となる不純物元素よりもn型となる不純物元素の濃度が約2倍多くなる。よって、半導体層50の上側に、n型領域251aを形成することができる。尚、図48(a)は、この工程における上面図であり、図48(b)は断面図である。
次に、図49に示すように、接続構造部11a及び11b等を形成するためのレジストパターン75を形成する。具体的には、半導体層50の上にフォトレジストを塗布し、露光装置による露光、現像を行なうことにより、半導体層50が除去される領域に開口部を有するレジストパターン75を形成する。尚、図49(a)は、この工程における上面図であり、図49(b)は、図49(a)における一点鎖線49A−49Bにおいて切断された断面図であり、図49(c)は、図49(a)における一点鎖線49C−49Dにおいて切断された断面図である。
次に、図50に示すように、レジストパターン75の形成されていない領域の半導体層50を除去する。具体的には、RIE等のドライエッチングにより、レジストパターン75が形成されていない領域の半導体層50を除去し、酸化膜層61を露出させる。これにより、残存する半導体層50によって、コア層である第1の光導波路11等、接続構造部11a及び11b等が形成される。この後、有機溶剤等によりレジストパターン75を除去する。尚、図50(a)は、この工程における上面図であり、図50(b)は、図50(a)における一点鎖線50A−50Bにおいて切断された断面図であり、図50(c)は、図50(a)における一点鎖線50C−50Dにおいて切断された断面図である。
次に、図51に示すように、プラズマCVDにより酸化シリコン膜76を全面に形成する。酸化シリコン膜76は、後述するようにパッシベーション膜となるものである。尚、図51(a)は、この工程における上面図であり、図51(b)は、図51(a)における一点鎖線51A−51Bにおいて切断された断面図であり、図51(c)は、図51(a)における一点鎖線51C−51Dにおいて切断された断面図である。
次に、図52に示すように、酸化シリコン膜76の上に、共通電極20、第1の信号電極21、不図示の第2の信号電極22が形成される領域に開口部を有するレジストパターン77を形成する。具体的には、酸化シリコン膜76の上にフォトレジストを塗布し、露光装置による露光、現像を行なうことにより、共通電極20、第1の信号電極21等が形成される領域に開口部を有するレジストパターン77を形成する。尚、図52(a)は、この工程における上面図であり、図52(b)は、図52(a)における一点鎖線52A−52Bにおいて切断された断面図であり、図52(c)は、図52(a)における一点鎖線52C−52Dにおいて切断された断面図である。
次に、図53に示すように、レジストパターン77が形成されていない領域の酸化シリコン膜76を除去する。具体的には、RIE等のドライエッチングにより、レジストパターン77が形成されていない領域の酸化シリコン膜76を除去し、半導体層50におけるn+型領域51bの一部及びp+型領域52bの一部を露出させる。この後、有機溶剤等によりレジストパターン77を除去する。尚、図53(a)は、この工程における上面図であり、図53(b)は、図53(a)における一点鎖線53A−53Bにおいて切断された断面図であり、図53(c)は、図53(a)における一点鎖線53C−53Dにおいて切断された断面図である。
次に、図54に示すように、共通電極20、第1の信号電極21、不図示の第2の信号電極22を形成するための金属膜79を形成する。具体的には、スパッタリングによりAl膜を全面に成膜することにより金属膜79を形成する。尚、図54(a)は、この工程における上面図であり、図54(b)は、図54(a)における一点鎖線54A−54Bにおいて切断された断面図であり、図54(c)は、図54(a)における一点鎖線54C−54Dにおいて切断された断面図である。
次に、図55に示すように、金属膜79の上において、共通電極20、第1の信号電極21、不図示の第2の信号電極22が形成される領域に、レジストパターン80を形成する。具体的には、金属膜79の上にフォトレジストを塗布し、露光装置による露光、現像を行なうことにより、共通電極20、第1の信号電極21等が形成される領域に、レジストパターン80を形成する。尚、図55(a)は、この工程における上面図であり、図55(b)は、図55(a)における一点鎖線55A−55Bにおいて切断された断面図であり、図55(c)は、図55(a)における一点鎖線55C−55Dにおいて切断された断面図である。
次に、図56に示すように、レジストパターン80が形成されていない領域の金属膜79をRIE等により除去する。この工程では、レジストパターン80が形成されていない領域における金属膜79が完全に除去され、酸化シリコン膜76の表面が露出するまでRIE等のドライエッチングを行なう。これにより、残存する金属膜79により、共通電極20、第1の信号電極21、不図示の第2の信号電極22が形成される。この後、有機溶剤等によりレジストパターン80を除去する。尚、図56(a)は、この工程における上面図であり、図56(b)は、図56(a)における一点鎖線56A−56Bにおいて切断された断面図であり、図56(c)は、図56(a)における一点鎖線56C−56Dにおいて切断された断面図である。
以上により、本実施の形態における半導体光変調素子を製造することができる。本実施の形態は、第1の実施の形態及び第2の実施の形態と比べて、製造工程において、レジストパターンを形成する際のフォトリソグラフィの工程を2回減らすことができるため、低コストで半導体光変調素子を製造することができる。尚、上記以外の内容については、第1の実施の形態と同様である。
〔第4の実施の形態〕
次に、第4の実施の形態について説明する。本実施の形態は、第1のから第3の実施の形態とは異なる構造の半導体光変調素子である。
本実施の形態における半導体光変調素子について、図57に基づき説明する。図57(a)は、本実施の形態における半導体光変調素子の要部を示すものであり、図3において、一点鎖線3Aにより囲まれた領域に相当する部分に対応する本実施の形態における半導体光変調素子の拡大図である。
また、図57(b)は、図57(a)における一点鎖線57A−57Bにおいて切断された断面図であり、図57(c)は、図57(a)における一点鎖線57C−57Dにおいて切断された断面図である。
本実施の形態における半導体光変調素子は、フォトニック結晶スラブ導波路が形成されているものである。具体的には、中央部分に光が伝搬する導波路コア部311を有する三角格子フォトニック結晶スラブ導波路310が形成されている。三角格子フォトニック結晶スラブ導波路310におけるフォトニック結晶は三角格子型のものであり、導波路コア部311を除く領域には、直径Rが215nmの円柱形の空孔312が、半導体層50に周期的に形成されている。尚、形成されている空孔312のピッチPtは400nmである。本実施の形態では、導波路コア部311には、このような空孔312が形成されていないため、導波路コア部311において光が伝搬する。また、導波路コア部311は、半導体層50の上側にn型領域51aが形成されており、下側にp型領域52aが形成されており、n型領域51aとp型領域52aとの境界部分にはpn接合面が形成されている。
本実施の形態における半導体光変調素子は、第1の実施の形態における半導体光変調素子と同様の効果を得ることができる。また、本実施の形態における半導体光変調素子の空孔312は、第1の実施の形態における接続構造部11a及び11bと同様の工程により、形成することができる。従って、本実施の形態における半導体光変調素子は、第1の実施の形態における製造方法と同様の製造方法により製造することができる。尚、上記以外の内容については、第1の実施の形態と同様である。
以上、実施の形態について詳述したが、特定の実施形態に限定されるものではなく、特許請求の範囲に記載された範囲内において、種々の変形及び変更が可能である。
上記の説明に関し、更に以下の付記を開示する。
(付記1)
基板と、
前記基板の上に、半導体材料により形成され、入射した光を伝搬する光導波路と、
前記光導波路の一方の側面に接続されており、半導体材料により形成されている一方の接続構造部と、
前記光導波路の他方の側面に接続されており、半導体材料により形成されている他方の接続構造部と、
を有し、
前記光導波路と、前記一方の接続構造部及び前記他方の接続構造部とは略同じ厚さで形成されており、
前記光導波路の上側には、第1の導電型の領域が形成されており、下側には、第2の導電型の領域が形成されており、
前記一方の接続構造部の上側には、前記第1の導電型の領域が形成されており、
前記他方の接続構造部の下側には、前記第2の導電型の領域が形成されていることを特徴とする半導体光変調素子。
(付記2)
前記一方の接続構造部の下側には、前記第2の導電型の領域が形成されている領域を有しており、
前記他方の接続構造部の上側には、前記第1の導電型の領域が形成されている領域を有していることを特徴とする付記1に記載の半導体光変調素子。
(付記3)
前記一方の接続構造部の下側には、不純物元素が注入されていない領域を有しており、
前記他方の接続構造部の上側には、不純物元素が注入されていない領域を有していることを特徴とする付記1に記載の半導体光変調素子。
(付記4)
前記他方の接続構造部の上側には、前記第2の導電型の領域を有していることを特徴とする付記1に記載の半導体光変調素子。
(付記5)
前記一方の接続構造部の下側には、前記第1の導電型の領域を有していることを特徴とする付記4に記載の半導体光変調素子。
(付記6)
前記一方の接続構造部は、所定の間隔で複数形成されており、
前記他方の接続構造部は、所定の間隔で複数形成されているものであることを特徴とする付記1から5のいずれかに記載の半導体光変調素子。
(付記7)
前記一方の接続構造部及び前記他方の接続構造部は、フォトニック結晶により形成されているものであることを特徴とする付記1から5のいずれかに記載の半導体光変調素子。
(付記8)
前記一方の接続構造部における前記第1の導電型の領域は、共通電極に接続されており、
前記他方の接続構造部における前記第2の導電型の領域は、信号電極に接続されているものであることを特徴とする付記1から7のいずれかに記載の半導体光変調素子。
(付記9)
前記光導波路、前記一方の接続構造部及び前記他方の接続構造部は、共通の半導体層により形成されており、
前記半導体層は、基板上に形成されている酸化膜層上に形成されていることを特徴とする付記1から8のいずれかに記載の半導体光変調素子。
(付記10)
前記半導体層の上には、酸化膜が形成されていることを特徴とする付記9に記載の半導体光変調素子。
(付記11)
前記第1の導電型の領域は、第1の導電型となる第1の不純物元素がイオン注入されており、
前記第2の導電型の領域は、第2の導電型となる第2の不純物元素がイオン注入されているものであって、
前記第2の不純物元素のイオンは、前記第1の不純物元素のイオンよりも、質量数が小さいことを特徴とする付記1から10のいずれかに記載の半導体光変調素子。
(付記12)
前記半導体材料は、シリコンを含むものであることを特徴とする付記1から11のいずれかに記載の半導体光変調素子。
(付記13)
前記第1の導電型はn型であり、前記第2の導電型はp型であることを特徴とする付記1から12のいずれかに記載の半導体光変調素子。
(付記14)
基板の上に形成されている半導体層の上側に、第1の導電型となる不純物元素をイオン注入する第1のイオン注入の工程と、
前記半導体層の下側に、第2の導電型となる不純物元素をイオン注入する第2のイオン注入の工程と、
前記半導体層の一部をエッチングにより除去することにより、光導波路、前記光導波路の一方の側面に接続されている一方の接続構造部、前記光導波路の他方の側面に接続されている他方の接続構造部を形成するエッチング工程と、
を有し、
前記光導波路が形成される領域には、前記半導体層の上側に前記第1の導電型の領域が形成され、下側に前記第2の導電型の領域が形成されており、
前記一方の接続構造部が形成される領域には、前記半導体層の上側に、前記第1の導電型の領域が形成されており、
前記他方の接続構造部が形成される領域には、前記半導体層の下側に、前記第2の導電型の領域が形成されていることを特徴とする半導体光変調素子の製造方法。
(付記15)
基板の上に形成されている半導体層の上側及び下側に、第1の導電型となる不純物元素をイオン注入する第1のイオン注入の工程と、
前記半導体層の下側に、第2の導電型となる不純物元素をイオン注入する第2のイオン注入の工程と、
前記半導体層の一部をエッチングにより除去することにより、光導波路、前記光導波路の一方の側面に接続されている一方の接続構造部、前記光導波路の他方の側面に接続されている他方の接続構造部を形成するエッチング工程と、
を有し、
前記光導波路が形成される領域には、前記半導体層の上側に前記第1の導電型の領域が形成され、下側に前記第2の導電型の領域が形成されており、
前記一方の接続構造部が形成される領域には、前記半導体層の上側に、前記第1の導電型の領域が形成されており、
前記他方の接続構造部が形成される領域には、前記半導体層の下側に、前記第2の導電型の領域が形成されていることを特徴とする半導体光変調素子の製造方法。
(付記16)
前記第1の導電型となる不純物元素が注入された領域は、前記第2の導電型となる不純物元素が注入された領域よりも、不純物元素の濃度が高いことを特徴とする付記15に記載の半導体光変調素子の製造方法。
(付記17)
前記第1のイオン注入の工程及び前記第2のイオン注入の工程を行なった後、前記エッチング工程を行なうことを特徴とする付記14から16のいずれかに記載の半導体光変調素子の製造方法。
(付記18)
前記一方の接続構造部における前記第1の導電型の領域と接続される共通電極、及び、前記他方の接続構造部における前記第2の導電型の領域と接続される信号電極を形成する工程を有することを特徴とする付記14から17のいずれかに記載の半導体光変調素子の製造方法。
(付記19)
前記第1のイオン注入の工程は、
第1の導電型となる不純物元素がイオン注入される領域に開口部を有する第1のレジストパターンを形成する工程と、
前記第1のレジストパターンを形成した後、第1の導電型となる不純物元素をイオン注入する工程を有するものであって、
前記第2のイオン注入の工程は、
第2の導電型となる不純物元素がイオン注入される領域に開口部を有する第2のレジストパターンを形成する工程と、
前記第2のレジストパターンを形成した後、第2の導電型となる不純物元素をイオン注入する工程を有するものであることを特徴とする付記14から18のいずれかに記載の半導体光変調素子の製造方法。
(付記20)
前記第2の導電型となる不純物元素のイオンは、前記第1の導電型となる不純物元素のイオンよりも質量数が小さいことを特徴とする付記14から19のいずれかに記載の半導体光変調素子の製造方法。