JP2011232529A - 導波路型共振器デバイス - Google Patents

導波路型共振器デバイス Download PDF

Info

Publication number
JP2011232529A
JP2011232529A JP2010102416A JP2010102416A JP2011232529A JP 2011232529 A JP2011232529 A JP 2011232529A JP 2010102416 A JP2010102416 A JP 2010102416A JP 2010102416 A JP2010102416 A JP 2010102416A JP 2011232529 A JP2011232529 A JP 2011232529A
Authority
JP
Japan
Prior art keywords
resonator
waveguide
optical waveguide
layer
resonator device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2010102416A
Other languages
English (en)
Other versions
JP5609240B2 (ja
Inventor
Teruo Kurahashi
輝雄 倉橋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2010102416A priority Critical patent/JP5609240B2/ja
Publication of JP2011232529A publication Critical patent/JP2011232529A/ja
Application granted granted Critical
Publication of JP5609240B2 publication Critical patent/JP5609240B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Optical Integrated Circuits (AREA)
  • Optical Modulation, Optical Deflection, Nonlinear Optics, Optical Demodulation, Optical Logic Elements (AREA)

Abstract

【課題】光の伝播損失が少なく、バラツキの少ない導波路型共振器デバイスを提供する。
【解決手段】光入力端及び光出力端を有し、前記光入力端より入射した光を伝播させる光導波路と、前記光導波路に近接して配置された所定の周波数で共振する共振器と、を有し、前記光導波路及び前記共振器は、単結晶のシリコン層により形成されるものであって、前記共振器は前記シリコン層の一部によりコアが形成されるPIN接合構造を有し、前記共振器は、直線部分と角部分を有する略多角形状で形成されており、前記共振器は、前記角部分のいずれか1つにおいて前記光導波路と最も近接して配置されており、前記直線部分は、前記シリコン層における[1 0 0]方向、[0 1 0]方向、[0 0 1]方向、[1 1 0]方向、[1 0 1]方向、[0 1 1]方向のいずれかに沿って形成されていることを特徴とする導波路型共振器デバイスにより上記課題を解決する。
【選択図】 図1

Description

本発明は、導波路型共振器デバイスに関するものである。
近年、処理されるデータ量の増加及び高速通信化等に伴い、光信号の受送信及び信号処理が多くなされており、このような光信号処理に用いられるデバイスとして、導波路型共振器デバイスがある。
このような導波路型共振器デバイスは、シリコン等の基板上に光が通る光導波路を形成し、光導波路に隣接して共振器が設けられた構造のものである。このような共振器の形状としては、円形または、楕円形のパターンが用いられている構造のものが開示されている(例えば、特許文献1)。
また、光バッファとして、光導波路に沿うように長方形状の共振器を設けた構造のものが開示されている(例えば、特許文献2)。
特開2008−268276号公報 特開2009−63673号公報
ところで、シリコン等の基板上に、上述したような特許文献1に示されるような共振器を形成する場合、共振器を滑らかな円形または楕円形の形状に形成することは極めて困難である。即ち、単結晶シリコン基板上において、円形または楕円形の形状に共振器を形成する場合、シリコン基板の結晶面は直線的であるのに対し、共振器は曲面により形成されるため、円形または楕円形の共振器の形状は結晶面の方位とは一致していない。よって、円形または楕円形の共振器の外形形状は、滑らかには形成されず凹凸を有する形状で形成される。このため、できるだけ滑らかな形状となるように、微細加工が可能なリソグラフィー技術や加工技術が用いられているが、このような凹凸を有する形状は、シリコンの結晶構造に起因するものであるため、十分に滑らかな形状で形成することは困難である。このように共振器の形状が凹凸を有する形状により形成された場合、光損失が生じやすくなり、また、特性のバラツキも増加するため好ましくない。
また、特許文献2に記載されているように光導波路に沿って、長方形状の共振器を形成する場合、光導波路と共振器とが沿って形成される部分が長くなると、光導波路より、共振器に光が多く伝播してしまい、光導波路における光損失が多くなってしまう。
このため、光導波路における光損失が少なく、共振器におけるバラツキの少ない構造の導波路型共振器デバイスが望まれている。
本実施の形態の一観点によれば、光入力端及び光出力端を有し、前記光入力端より入射した光を伝播させる光導波路と、前記光導波路に近接して配置された所定の周波数で共振する共振器と、を有し、前記光導波路及び前記共振器は、単結晶のシリコン層により形成されるものであって、前記共振器は前記シリコン層の一部によりコアが形成されるPIN接合構造を有し、前記共振器は、直線部分と角部分を有する略多角形状で形成されており、前記共振器は、前記角部分のいずれか1つにおいて前記光導波路と最も近接して配置されており、前記直線部分は、前記シリコン層における[1 0 0]方向、[0 1 0]方向、[0 0 1]方向、[1 1 0]方向、[1 0 1]方向、[0 1 1]方向のいずれかに沿って形成されていることを特徴とする。
開示の導波路型共振器デバイスでは、光導波路における光損失を少なくすることができ、また、共振器におけるバラツキを少なくすることができるため、導波路型共振器デバイスにおける特性のバラツキを低減させることができる。
第1の実施の形態における導波路型共振器デバイスの説明図 第1の実施の形態における導波路型共振器デバイスの上面図 第1の実施の形態における導波路型共振器デバイスの製造方法の工程図 第1の実施の形態における導波路型共振器デバイスの製造方法の説明図 第2の実施の形態における導波路型共振器デバイスの説明図 第2の実施の形態における他の導波路型共振器デバイスの説明図 第3の実施の形態における導波路型共振器デバイスの説明図 第3の実施の形態における導波路型共振器デバイスの断面図(1) 第3の実施の形態における導波路型共振器デバイスの断面図(2)
発明を実施するための形態について、以下に説明する。
〔第1の実施の形態〕
(導波路型共振器デバイス)
図1及び図2に基づき、第1の実施の形態における導波路型共振器デバイスについて説明する。図1は、本実施の形態における導波路型共振器デバイスにおいて電極が形成される前の状態を示すものであり、図2は、本実施の形態における導波路型共振器デバイスの上面図である。
本実施の形態における導波路型共振器デバイスは、光導波路10及び共振器20を有している。光導波路10及び共振器20は、ともに導波路部分となる領域において、シリコン層が厚く形成されており、このシリコン層には、ドーパントとして微量のボロン(B)等が導入されてP−層となっている。このように光導波路10及び共振器20は、実際には、P−層であるが、後述するP+層及びN+層に比べて不純物のドープ量が極めて低いため、本願明細書においては、i層と称する場合がある。
図1に示すように、単結晶のシリコン基板または単結晶のシリコン層上において、光導波路10は、[-1 1 0]方向([1 -1 0]方向)に沿って形成されており、一方の端部と他方の端部を有している。一方の端部は光を入力する光入力端であり、他方の端部は光が出力される光出力端である。共振器20は長方形状の形状で形成されており、長方形状の辺に対応する直線部分と、4隅の角に対応する角部分とを有している。共振器20の辺に対応する直線部分20aと直線部分20bとは相互に垂直となるものであり、直線部分20aは、[1 0 0]方向に沿って形成されており、直線部分20bは、[0 1 0]方向に沿って形成されている。尚、前述のとおり、共振器20は長方形状の形状であるため、共振器20において、一方の辺に対応する直線部分20aは2本あり、他方の辺に対応する直線部分20bは2本ある。また、共振器20は、光導波路10に近接して、所定の周波数で共振するように形成されている。
このように、光導波路10を[-1 1 0]方向に沿って直線的に形成することにより、光導波路10の外形形状は凹凸等を有することなく滑らかな形状で形成することができ、光導波路10における各々の導波路領域を通る光の伝播損失を低くすることができる。また、共振器20の一方の辺に対応する直線部分20aを[1 0 0]方向に沿って形成し、他方の辺に対応する直線部分20bを[0 1 0]方向に沿って形成する。これにより、直線部分20a及び20bにおける外形形状は、凹凸等を有することなく滑らかな形状で形成することができる。このように、共振器20の直線部分20a及び20bにおける外形形状を滑らかな形状で形成することにより、共振器20におけるバラツキを低減させることができる。この場合、共振器20の一方の辺に対応する直線部分20aの方向と、他方の辺に対応する直線部分20bの方向とは直交する。尚、共振器20の4隅の角に対応する角部分20cは曲線形状で形成されるが、共振器20全体において、角部分20cの領域が占める部分は極めて小さい。よって、角部分20cにおける外形形状が多少凹凸等を有する形状で形成されても、共振器20におけるバラツキに与える影響は少ないものと考えられる。
尚、図1に示されるように、光導波路10に対し、共振器20の設けられている側であって、共振器20の外側には、N+層46が形成されており、共振器20の内側には、P+層48が形成されている。
本実施の形態における導波路型共振器デバイスでは、このように形成された光導波路10及び共振器20上の所定の領域に、図2に示すように電極30及び31を設けた構造のものである。電極30及び31は、アルミニウム(Al)等の金属材料により形成されており、必要に応じてバリアメタル等を介して電極30及び31が形成される。この電極30及び31間に印加される電圧を制御することにより、光導波路10を伝搬する光に対し変調等を行うことができる。
本実施の形態における導波路型共振器デバイスでは、光導波路10は、[-1 1 0]方向に沿って形成されている。また、共振器20は、一方の辺に対応する直線部分20aが[1 0 0]方向、他方の辺に対応する直線部分20bが[0 1 0]方向に沿った長方形状の形状で形成されている。更に、光導波路10と共振器20とは共振器20における角部分20cの一つである角部20c1において最も近接している。よって、光導波路10から共振器20への光の伝播は共振器20の角部分20c1において行われるため、光導波路10と共振器20とが近接している部分が極めて狭いことから、光導波路10における光の光損失は極めて少ないものとなる。
従って、本実施の形態における導波路型共振器デバイスでは、光導波路における光損失を低減させることができ、また、共振器20におけるバラツキを減少させることができるため、導波路型共振器デバイスにおける特性のバラツキを低減させることができる。
尚、本実施の形態における説明では、共振器20を長方形状の形状により形成したが、正方形状の形状であってもよく、更には、三角形の形状等の多角形の形状により形成してもよい。
また、本実施の形態における説明では、光導波路10を[-1 1 0]方向に沿って形成し、共振器20の一方の直線部分20aを[1 0 0]方向に沿って形成し、他方の直線部分20bを[0 1 0]方向に沿って形成した場合について説明した。しかしながら、本実施の形態における導波路型共振器デバイスは、これに限定されるものではない。具体的には、光導波路10を[1 0 0]方向、[0 1 0]方向、[0 0 1]方向のいずれかに沿って形成し、共振器20における直線部分20a及び20bを[1 1 0]方向、[1 0 1]方向、[0 1 1]方向のいずれかに沿って形成してもよい。また、光導波路10を[1 1 0]方向、[1 0 1]方向、[0 1 1]方向のいずれかに沿って形成し、共振器20における直線部分20a及び20bを[1 0 0]方向、[0 1 0]方向、[0 0 1]方向のいずれかに沿って形成してもよい。尚、[1 1 0]方向とは、結晶において[1 1 0]方向に代表される方向を意味するものであり、[-1 1 0]方向、[1 -1 0]方向、[-1 -1 0]方向も含む意味である。また、[1 0 0]方向とは、結晶において[1 0 0]方向に代表される方向を意味するものであり、[-1 0 0]方向も含む意味である。更に、[1 0 1]方向、[0 1 1]方向、[0 1 0]方向、[0 0 1]方向についても同様である。
より具体的に説明すると、光導波路10は、[1 1 0]方向、[1 0 1]方向、[0 1 1]方向のうち、いずれかの方向に沿うように形成してもよい。この場合、共振器20は光導波路10に対応し、共振器20の直線部分の一方が[1 0 0]方向、他方が[0 1 0]方向、一方が[1 0 0]方向、他方が[0 0 1]方向、一方が[0 1 0]方向、他方が[0 0 1]方向となるように形成する。
同様に、光導波路10は、[1 0 0]方向、[0 1 0]方向、[0 0 1]方向のうち、いずれかの方向に沿うように形成してもよい。この場合、共振器20は光導波路10に対応し、共振器20において、辺に対応する直線部分が[1 1 0]方向または[1 0 1]方向、[1 1 0]方向または[0 1 1]方向、[1 0 1]方向または[0 1 1]方向となるように形成する。
(導波路型共振器デバイスの製造方法)
次に、図3に基づき、本実施の形態における導波路型共振器デバイスの製造方法について説明する。尚、図3は、図2における破線2A−2Bにおいて切断した断面における製造工程を示すものである。
最初に、図3(a)に示すように、SOI(Silicon on Insulator)ウエハ基板40上にSiO層44を形成する。SOIウエハ基板40は、Si基板41上に、SiO層42、Si層43が形成されたものであり、Si層43には、ボロン(B)が約1×1015atmos/cmドーピングされており、P−型となっている。SiO層44は、SiHが20%とHeが80%の混合ガスとNOガスとをチャンバー内に導入して、CVD(Chemical Vapor Deposition)法により形成する。CVD法において、SiO層44を成膜する際の温度は、約790℃であり、約50nm形成する。
次に、図3(b)に示すように、SiO層44上において、光導波路10及び共振器20が形成される領域にレジストパターン45を形成する。具体的には、SiO層44上にフォトレジストを塗布し、露光装置による露光及び現像を行うことにより、レジストパターン45を形成する。形成されるレジストパターン45は、光導波路10が、[-1 1 0]方向に沿って形成され、共振器20が、長方形状に形成される。共振器20は、一方の辺に対応する直線部分20aが[1 0 0]方向に沿って形成され、他方の辺に対応する直線部分20bが[0 1 0]方向に沿って形成されている。尚、共振器20の角部分は曲線状に形成され、共振器20と光導波路10とは、共振器20の角部分20cの一つである角部分20c1において最も近接するように形成されている。
次に、図3(c)に示すように、レジストパターン45の形成されていない領域のSiO層44とSi層43の一部をRIE(Reactive Ion Etching)等によるドライエッチングにより除去する。具体的には、最初にチャンバー内にCFガスを導入し、チャンバー内の圧力を100mTorrとして、150Wの電力を印加しプラズマを発生させて、レジストパターン45が形成されていない領域におけるSiO層44をドライエッチングにより除去する。この後、SiO層44が除去されたレジストパターン45の形成されていない領域において、Si層43の一部をドライエッチングにより除去する。具体的には、チャンバー内にHBrガスを導入し、チャンバー内の圧力を50mTorrとし、200Wの電力を印加しプラズマを発生させて、Si層43のドライエッチングを行う。このドライエッチングは、SiO層42上に、Si層43が約50nmの厚さ残った状態で停止する。この後、レジストパターン45を除去する。
このようにして、Si層43において、RIEによるドライエッチングがされていない光導波路10及び共振器20となる導波路領域43aと、Si層43において厚さが約50nmとなるまでRIEによるドライエッチングがされたリブ領域43bとを形成する。このようにリブ領域43bの形成されるものをリブ構造という。
次に、図3(d)に示すように、N+層46が形成される部分に開口部を有するレジストパターン47を形成し、リン(P)のイオン注入を行う。具体的には、図3(c)に示す構造のものの上に、フォトレジストを塗布し、露光装置による露光、現像を行うことにより、リブ領域43bにおいて、N+層46が形成される部分に開口部を有するレジストパターン47を形成する。この後、レジストパターン47の開口部、即ち、N+層46が形成される部分にPのイオン注入を行う。これにより、光導波路10の共振器20が形成されている側であって、共振器20の外側の領域にN+層46を形成する。この後、レジストパターン47を除去する。尚、本実施の形態における導波路型共振器デバイスにおいては、共振器20の角部分20cのうち、最も光導波路10に近接している角部分20c1と光導波路10との間の領域には、N+層46は形成されない。
次に、図3(e)に示すように、P+層48が形成される部分に開口部を有するレジストパターン49を形成し、P+層48が形成される部分にBのイオン注入を行う。具体的には、レジストパターン47を除去した後、再度、フォトレジストを塗布し、露光装置による露光、現像を行うことにより、リブ領域43bにおいて、P+層48が形成される部分に開口部を有するレジストパターン49を形成する。この後、レジストパターン49の開口部、即ち、P+層48が形成される部分にBのイオン注入を行う。これにより、共振器20の内側の領域に、P+層48を形成する。
次に、図3(f)に示すように、Oアッシャーにより、レジストパターン49を除去した後、RTA(Rapid Thermal Annealing)により、温度1000で約10秒間のアニールを行い活性化させた後、層間膜となるSiO層50を成膜する。RTAによる活性化により、N+層46にはPが約1×1018atmos/cmドーピングされ、P+層48にはBが約1×1018atmos/cmドーピングされた状態で活性化される。この状態の上面図を図4に示す。
この後、層間膜となるSiO層50を成膜する。この層間膜となるSiO層50は、クラッド層としての機能を兼ねるものである。SiO層50は、SiHが20%とHeが80%の混合ガスとNOガスとをチャンバー内に導入し、CVD法により形成する。CVD法において、SiO層50を成膜する際の温度は、約790℃であり、約1μm形成する。
次に、図3(g)に示すように、層間膜となるSiO層50にコンタクトホール51及び52を形成する。具体的には、SiO層50上にフォトレジストを塗布し、露光装置による露光、現像を行うことにより、コンタクトホール51及び52の形成される領域に開口部を有する不図示のレジストパターンを形成する。この後、チャンバー内にCFを導入し、不図示のレジストパターンの形成されていない領域におけるSiO層50をN+層46及びP+層48の表面が露出するまでRIE法等によるドライエッチングを行う。これにより、N+層46上にコンタクトホール51を形成し、P+層48上にコンタクトホール52を形成する。この後、不図示のレジストパターンを除去する。
次に、図3(h)に示すように、電極30及び31を形成する。電極30はコンタクトホール51内において、N+層46と電気的に接続されるように形成し、電極31はコンタクトホール52内において、P+層48と電気的に接続されるように形成する。共振器20の導波路部分には、PIN(P-Intrinsic-N)接合構造が形成される。具体的には、コンタクトホール51及び52を形成した後、必要に応じてバリアメタルを形成し、Al等の金属膜をスパッタリング法により約1μm成膜する。この後、金属膜上にフォトレジストを塗布し、露光装置による露光、現像を行い、電極30及び31が形成される領域上に不図示のレジストパターンを形成する。更に、この後、チャンバー内にClを導入し、レジストパターンの形成されていない領域の金属膜をRIEにより除去する。レジストパターンの形成されていない領域の金属膜をRIEにより除去した後に、レジストパターンを除去することにより、電極30及び31が形成される。
以上より、図2に示されるような本実施の形態における導波路型共振器デバイスが作製される。尚、本実施の形態では、共振器20の外側にN+層46を形成し、内側にP+層48を形成した場合について説明したが、共振器20の外側にP+層を形成し、内側にN+層を形成したものであってもよい。また、本願明細書においては、P型またはN型のうち、どちらか一方を第1の導電型、他方を第2の導電型と称する場合がある。
〔第2の実施の形態〕
次に、第2の実施の形態について説明する。本実施の形態は、共振器を複数設けた構造の導波路型共振器デバイスである。
図5に基づき、本実施の形態における導波路型共振器デバイスについて説明する。尚、図5は、本実施の形態における導波路型共振器デバイスにおいて、電極が形成される前の状態を示すものである。本実施の形態は、第1の実施の形態における共振器を複数設けた構造のものである。即ち、[-1 1 0]方向に直線的に延びる光導波路110の近傍に、共振器120及び130を設けたものである。共振器120と共振器130は略同一の形状に形成されており、略長方形の形状で形成されている。共振器120及び130における各々の辺のうち、一方の辺に対応する直線部分120a及び130aは、[1 0 0]方向に沿って形成されており、他方の辺に対応する直線部分120b及び130bは、[0 1 0]方向に沿って形成されている。また、共振器120及び130の角部分120c及び130cのうち各々一つの角部分120c1及び130c1は、光導波路110に最も近い位置となるように形成されている。この後、所定の領域に電極を設けることにより導波路型共振器デバイスを形成することができる。
このように、本実施の形態における導波路型共振器デバイスにおいては、複数の略同一形状の共振器120及び130を設けることにより、伝播損失が低減され位相の変調が大きな導波路型共振器デバイスを得ることができる。
また、本実施の形態における導波路型共振器デバイスにおいては、異なる形状の共振器を複数設けた構造のものであってもよい。具体的には、図6に示すように、[-1 1 0]方向に直線的に延びる光導波路110に近接して、形状及び大きさの異なる共振器140及び150を設けた構造のものであってもよい。即ち、共振器140及び150における各々の辺のうち、一方の辺140a及び150aは、[1 0 0]方向に沿って形成されており、他方の辺140b及び150bは、[0 1 0]方向に沿って形成されている。また、共振器140及び150の角部分140c及び150cのうち各々一つの角部分140c1及び150c1が、光導波路110に最も近い位置となるように形成されている。この後、所定の領域に電極を設けることにより導波路型共振器デバイスを形成することができる。
このように、本実施の形態における導波路型共振器デバイスにおいては、形状の異なる共振器140及び150を設けることにより、伝播損失が低減され帯域の広い導波路型共振器デバイスを得ることができる。
尚、上記以外の内容については、第1の実施の形態と同様である。
〔第3の実施の形態〕
次に、第3の実施の形態について説明する。本実施の形態は、共振器の角部分においてPIN接合構造を有しない構造の導波路型共振器デバイスである。図7から図9に基づき本実施の形態における導波路型共振器デバイスについて説明する。尚、図7は、本実施の形態における導波路型共振器デバイスにおいて、電極が形成される前の構造を示すものである。また、図8及び図9は、本実施の形態における導波路型共振器デバイスの断面構造を示すものであり、図8は、図7における破線7A−7Bに相当する部分において切断した断面図であり、図9は、破線7C−7Dに相当する部分において切断した断面図である。
本実施の形態における導波路型共振器デバイスは、[-1 1 0]方向に沿って直線的に形成された光導波路210に近接して共振器220を設けたものである。共振器220は長方形状の形状で形成されており、辺に対応する直線部分と4隅の角に対応する角部分とを有している。共振器220の一方の辺に対応する直線部分220aは、[1 0 0]方向に沿って形成されており、共振器220の他方の辺に対応する直線部分220bは、[0 1 0]方向に沿って形成されている。また、共振器220の4隅の角部分220c1、220c2、220c3、220c4は曲線形状で形成されている。本実施の形態における導波路型共振器デバイスは、共振器220における角部分220c1において、光導波路210と共振器220とが最も近接している。
また、光導波路210の共振器220が設けられている側において、共振器220の外側のリブ領域には、N+層246が形成されており、共振器220の内側のリブ領域には、P+層248が形成されている。尚、角部分220c1と光導波路210との間においては、N+層246は形成されていない。
更に、角部分220c2、220c3、220c4の外側近傍のリブ領域においては、N+層246は形成されておらず、P−領域221となっており、この部分では、N+層246と電極250とは電気的に接続されていない。このため角部分220c2、220c3、220c4においては、PIN接合構造が形成されていない。
このように、共振器220の角部分220c2、220c3、220c4においては、PIN構造を形成しない構造とすることにより、電極250及び251に電界を印加して制御される領域は、共振器220の直線部分220a及び220bとなる。
尚、本実施の形態における導波路型共振器デバイスは、第1の実施の形態において、図3(d)に示す工程において、P−領域221となる領域上にもレジストパターン47を形成することにより、製造することができる。
本実施の形態における導波路型共振器デバイスでは、共振部分220におけるバラツキをより一層低減させることができる。
尚、本実施の形態は、第2の実施の形態における導波路型共振器デバイスについても適用可能である。また、上記以外の内容については、第1の実施の形態と同様である。
以上、実施の形態について詳述したが、特定の実施形態に限定されるものではなく、特許請求の範囲に記載された範囲内において、種々の変形及び変更が可能である。
上記の説明に関し、更に以下の付記を開示する。
(付記1)
光入力端及び光出力端を有し、前記光入力端より入射した光を伝播させる光導波路と、
前記光導波路に近接して配置された所定の周波数で共振する共振器と、
を有し、
前記光導波路及び前記共振器は、単結晶のシリコン層により形成されるものであって、前記共振器は前記シリコン層の一部によりコアが形成されるPIN接合構造を有し、
前記共振器は、直線部分と角部分を有する略多角形状で形成されており、
前記共振器は、前記角部分のいずれか1つにおいて前記光導波路と最も近接して配置されており、
前記直線部分は、前記シリコン層における[1 0 0]方向、[0 1 0]方向、[0 0 1]方向、[1 1 0]方向、[1 0 1]方向、[0 1 1]方向のいずれかに沿って形成されていることを特徴とする導波路型共振器デバイス。
(付記2)
前記角部分は、曲線形状により形成されていることを特徴とする付記1に記載の導波路型共振器デバイス。
(付記3)
前記共振器は、正方形状または長方形状に形成されていることを特徴とする付記1または2に記載の導波路型共振器デバイス。
(付記4)
前記光導波路は、前記シリコン層の[1 0 0]方向、[0 1 0]方向、[0 0 1]方向のいずれかに沿って形成されており、
前記共振器における直線部分は、前記シリコン層の[1 1 0]方向、[1 0 1]方向、[0 1 1]方向のいずれかに沿って形成されていることを特徴とする付記1から3のいずれかに記載の導波路型共振器デバイス。
(付記5)
前記光導波路は、前記シリコン層の[1 1 0]方向、[1 0 1]方向、[0 1 1]方向のいずれかに沿って形成されており、
前記共振器における直線部分は、前記シリコン層の[1 0 0]方向、[0 1 0]方向、[0 0 1]方向のいずれかに沿って形成されていることを特徴とする付記1から3のいずれかに記載の導波路型共振器デバイス。
(付記6)
前記共振器は、複数形成されていることを特徴とする付記1から5のいずれかに記載の導波路型共振器デバイス。
(付記7)
前記複数形成される共振器の形状は略同一形状であることを特徴とする付記6に記載の導波路型共振器デバイス。
(付記8)
前記複数形成される共振器の形状は相互に異なる形状であることを特徴とする付記6に記載の導波路型共振器デバイス。
(付記9)
前記光導波路と前記共振器が形成される領域の前記シリコン層が厚く形成されており、前記光導波路と前記共振器が形成される領域以外の領域は、前記シリコン層が薄く形成されたリブ領域を有することを特徴とする付記1から8のいずれかに記載の導波路型共振器デバイス。
(付記10)
前記共振器の内側におけるリブ領域は第1の導電型のシリコン層であり、
前記共振器の外側におけるリブ領域は第2の導電型のシリコン層であることを特徴とする付記9に記載の導波路型共振器デバイス。
(付記11)
前記共振器において、前記PIN接合構造は前記角部分には形成されていないことを特徴とする付記1から10のいずれかに記載の導波路型共振器デバイス。
10 光導波路
20 共振器
20a 直線部分
20b 直線部分
20c 角部分
30 電極
31 電極
40 SOIウエハ基板
41 Si基板
42 SiO
43 Si層
43a 導波路領域
43b リブ領域
44 SiO
45 レジストパターン
46 N+層
47 レジストパターン
48 P+層
49 レジストパターン
50 SiO
51 電極
52 電極

Claims (6)

  1. 光入力端及び光出力端を有し、前記光入力端より入射した光を伝播させる光導波路と、
    前記光導波路に近接して配置された所定の周波数で共振する共振器と、
    を有し、
    前記光導波路及び前記共振器は、単結晶のシリコン層により形成されるものであって、前記共振器は前記シリコン層の一部によりコアが形成されるPIN接合構造を有し、
    前記共振器は、直線部分と角部分を有する略多角形状で形成されており、
    前記共振器は、前記角部分のいずれか1つにおいて前記光導波路と最も近接して配置されており、
    前記直線部分は、前記シリコン層における[1 0 0]方向、[0 1 0]方向、[0 0 1]方向、[1 1 0]方向、[1 0 1]方向、[0 1 1]方向のいずれかに沿って形成されていることを特徴とする導波路型共振器デバイス。
  2. 前記共振器は、正方形状または長方形状に形成されていることを特徴とする請求項1に記載の導波路型共振器デバイス。
  3. 前記光導波路は、前記シリコン層の[1 0 0]方向、[0 1 0]方向、[0 0 1]方向のいずれかに沿って形成されており、
    前記共振器における直線部分は、前記シリコン層の[1 1 0]方向、[1 0 1]方向、[0 1 1]方向のいずれかに沿って形成されていることを特徴とする請求項1または2に記載の導波路型共振器デバイス。
  4. 前記光導波路は、前記シリコン層の[1 1 0]方向、[1 0 1]方向、[0 1 1]方向のいずれかに沿って形成されており、
    前記共振器における直線部分は、前記シリコン層の[1 0 0]方向、[0 1 0]方向、[0 0 1]方向のいずれかに沿って形成されていることを特徴とする請求項1または2に記載の導波路型共振器デバイス。
  5. 前記共振器は、複数形成されていることを特徴とする請求項1から4のいずれかに記載の導波路型共振器デバイス。
  6. 前記共振器において、前記PIN接合構造は前記角部分には形成されていないことを特徴とする請求項1から5のいずれかに記載の導波路型共振器デバイス。
JP2010102416A 2010-04-27 2010-04-27 導波路型共振器デバイス Expired - Fee Related JP5609240B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2010102416A JP5609240B2 (ja) 2010-04-27 2010-04-27 導波路型共振器デバイス

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010102416A JP5609240B2 (ja) 2010-04-27 2010-04-27 導波路型共振器デバイス

Publications (2)

Publication Number Publication Date
JP2011232529A true JP2011232529A (ja) 2011-11-17
JP5609240B2 JP5609240B2 (ja) 2014-10-22

Family

ID=45321895

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010102416A Expired - Fee Related JP5609240B2 (ja) 2010-04-27 2010-04-27 導波路型共振器デバイス

Country Status (1)

Country Link
JP (1) JP5609240B2 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018173539A (ja) * 2017-03-31 2018-11-08 日本電気株式会社 電気光学変調器
JP2018197817A (ja) * 2017-05-24 2018-12-13 ルネサスエレクトロニクス株式会社 半導体装置
CN113933244A (zh) * 2021-10-25 2022-01-14 山东理工大学 一种双环耦合结构的生化传感器

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS54129970U (ja) * 1978-03-01 1979-09-10
JPS59181704A (ja) * 1983-03-30 1984-10-16 Nec Corp 高周波フイルタ
JP2001108447A (ja) * 1998-10-19 2001-04-20 Canon Inc 半導体装置、半導体レーザー、ジャイロ及びジャイロの操作方法
JP2008268276A (ja) * 2007-04-16 2008-11-06 Nec Corp 光変調器、光源装置及び前記光変調器の駆動方法
JP2009063673A (ja) * 2007-09-04 2009-03-26 Univ Of Tokyo 導波路共振器型光バッファ
JP2010027664A (ja) * 2008-07-15 2010-02-04 Fujitsu Ltd 光半導体装置

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS54129970U (ja) * 1978-03-01 1979-09-10
JPS59181704A (ja) * 1983-03-30 1984-10-16 Nec Corp 高周波フイルタ
JP2001108447A (ja) * 1998-10-19 2001-04-20 Canon Inc 半導体装置、半導体レーザー、ジャイロ及びジャイロの操作方法
JP2008268276A (ja) * 2007-04-16 2008-11-06 Nec Corp 光変調器、光源装置及び前記光変調器の駆動方法
JP2009063673A (ja) * 2007-09-04 2009-03-26 Univ Of Tokyo 導波路共振器型光バッファ
JP2010027664A (ja) * 2008-07-15 2010-02-04 Fujitsu Ltd 光半導体装置

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018173539A (ja) * 2017-03-31 2018-11-08 日本電気株式会社 電気光学変調器
JP6992961B2 (ja) 2017-03-31 2022-01-13 日本電気株式会社 電気光学変調器
JP2018197817A (ja) * 2017-05-24 2018-12-13 ルネサスエレクトロニクス株式会社 半導体装置
CN113933244A (zh) * 2021-10-25 2022-01-14 山东理工大学 一种双环耦合结构的生化传感器

Also Published As

Publication number Publication date
JP5609240B2 (ja) 2014-10-22

Similar Documents

Publication Publication Date Title
US10748961B2 (en) Interconnects below qubit plane by substrate bonding
CN106829846B (zh) 半导体器件及其制造方法
EP2988338B1 (en) Semiconductor light-receiving element and method for manufacturing same
EP3497726A1 (en) Stripline and microstrip transmission lines for qubits
US20180314004A1 (en) Thin-film integration compatible with silicon photonics foundry production
US9618776B2 (en) Electro-absorption optical modulation device and method of fabricating the same
JP2015504183A (ja) 基板への結合損失を削減したフォトニック結晶導波路
US20140212104A1 (en) Athermal waveguide and method of manufacturing the same
JP5609240B2 (ja) 導波路型共振器デバイス
EP3497511B1 (en) Optical structure and method of fabricating an optical structure
JP5673060B2 (ja) 光半導体装置及びその製造方法
TW202132834A (zh) 半導體器件及其製造方法
US10663859B2 (en) Methods of forming photonic device structures and electronic devices
US9182543B2 (en) Optical integrated circuits, semiconductor devices including the same, and methods of manufacturing the same
KR20140048463A (ko) 반도체 레이저 및 그 제조방법
JP6130284B2 (ja) 光導波路の作製方法
US9733430B2 (en) Optical waveguide manufacturing method
US11686901B2 (en) Optical polarizer with varying waveguide core thickness and methods to form same
JP6212006B2 (ja) 光導波路の作製方法
US9423563B2 (en) Variable buried oxide thickness for a waveguide
US11988906B2 (en) Waveguide structure
US20240134119A1 (en) Optical waveguide
CN117741860A (zh) 选择性外延硅基脊型光波导及制作方法
JP6048138B2 (ja) 光導波路素子の製造方法
KR20240026498A (ko) 편광 변환기 및 제조 방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20130206

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20140130

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140212

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140404

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140805

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140818

R150 Certificate of patent or registration of utility model

Ref document number: 5609240

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees