JP2017156454A - 光変調器とその製造方法 - Google Patents
光変調器とその製造方法 Download PDFInfo
- Publication number
- JP2017156454A JP2017156454A JP2016037910A JP2016037910A JP2017156454A JP 2017156454 A JP2017156454 A JP 2017156454A JP 2016037910 A JP2016037910 A JP 2016037910A JP 2016037910 A JP2016037910 A JP 2016037910A JP 2017156454 A JP2017156454 A JP 2017156454A
- Authority
- JP
- Japan
- Prior art keywords
- rib
- optical modulator
- forming
- slab
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Optical Integrated Circuits (AREA)
- Optical Modulation, Optical Deflection, Nonlinear Optics, Optical Demodulation, Optical Logic Elements (AREA)
Abstract
【課題】リブ形成用のエッチング工程を省略でき寸法精度が高いリブ形成が可能で、かつpn接合用の注入キャリア分布の最適化ができるリブ導波路構造を提供し、これを用いたリブ導波路型光変調器の高性能化(高効率、低電力等)を図る。【解決手段】基板1上の第1のクラッド14と、第1のクラッド上のコアであって、半導体材料からなるスラブ15と、スラブ上のスラブとは異なる材料からなるリブ20とを含み、リブ下のスラブが横型または縦型のpn接合16、17を含むコアと、コア上の第2のクラッド21と、を備える光変調器100を提供する。【選択図】図1
Description
本発明は、光変調器に関し、より具体的には、電気光学効果を利用するリブ導波路型光変調器とその製造方法に関する。
シリコンフォトニクス又はフォトニック結晶といった、シリコンの微細加工技術を利用して、SOI(Silion On Insulator)基板上に光導波路及びこれを用いた光変調器、光スイッチ等を形成する技術の研究が進められている。シリコンフォトニクスによる光変調器の1つに、電気光学効果を利用するリブ導波路型光変調器がある。このリブ導波路型光変調器では、リブ直下のシリコン層中に形成されたpn接合へのバイアス電圧制御により得られる電気光学効果により光導波路(コア)中の光の位相を変調させている。
従来の電気光学効果を利用するリブ導波路型光変調器として、非特許文献1は、SOI基板のSi層中に横型の、言いかえれば水平な(以下本明細書では「横型」と呼ぶ)pn接合を形成したリブ導波路型光変調器を開示する。また、非特許文献2は、SOI基板のSi層中に縦型の、言いかえれば垂直な(以下本明細書では「縦型」と呼ぶ)PN接合を形成したリブ導波路型光変調器を開示する。これらの文献に例示される従来のリブ導波路型光変調器では、SOI基板のSi層を途中止めエッチングしてリブ及びスラブ一体型導波路構造を形成した後に、そのリブとスラブにイオン注入にしてアクティブ領域(pn接合部)を形成している。しかし、こうした形成方法を用いる従来のリブ導波路型光変調器には以下に示すような問題がある。
途中止めエッチングを用いるため、そのエッチング量のコントロールが難しく、設計通りの寸法の導波路(リブ、コア)を形成することが困難である。その結果、導波路寸法の変動は伝搬光のモードフィール形状に影響するため、光変調器の効率に悪影響を与える。また、注入キャリア分布の最適化がリブ導波路型光変調器の高性能化(高効率、低電力等)のために重要であるが、リブとスラブとの間に段差があるため、イオン注入によってリブ及びスラブ中のキャリア分布を共に最適化することが困難である。
T. B. Jones, et al. "Ultralow drive voltage silicon traveling-wave modulator", OPTICS EXPRESS 12019, Vol. 20, No. 11, 21 May 2012
M. R. Watts, et al. "Low-Voltage, Compact, Depletion-Mode, Silicon Mach-Zehnder Modulator", IEEE JOURNAL OF SELECTED TOPICS IN QUANTUM ELECTRONICS, VOL. 16, NO. 1, JANUARY/FEBRUARY 2010
本発明は、上記した従来のリブ導波路型光変調器の問題に鑑みてなされたものであり、リブ形成用のエッチング工程を省略でき、寸法精度が高いリブ形成が可能であり、かつpn接合用の注入キャリア分布の最適化が可能なリブ導波路構造を提供し、これを用いたリブ導波路型光変調器の高性能化(高効率、低電力等)を図ることを目的とする。
本発明では、基板上の第1のクラッドと、第1のクラッド上のコアであって、表面が平坦な半導体材料からなるスラブと、スラブ上のスラブとは異なる材料からなるリブとを含み、リブ下のスラブが横型または縦型のpn接合を含むコアと、コアを覆う第2のクラッドと、を備える光変調器を提供する。
本発明では、光変調器の製造方法を提供する。その製造方法は、(a)基板上の第1のクラッド層上に表面が平坦な所定領域を含む半導体層を準備するステップと、(b)所定領域の半導体層に横型または縦型のpn接合を形成するステップと、(c)pn接合上方の半導体層上に半導体層とは異なる材料からなるリブを形成するステップと、(d)所定領域の半導体層及びリブを第2のクラッド層で覆うステップと、(e)リブの両側の第2のクラッド層に半導体層に至る2つの開口を形成し、一方の開口にpn接合を形成するp型領域に接続する第1電極を形成し、他方の開口にn型領域に接続する第2電極を形成するステップと、を含む。
図面を参照しながら本発明の実施形態について説明する。図1は、本発明の一実施形態の光変調器の構成を示す図である。図1の光変調器100は、マッハツェンダ干渉計(MZI)型の光変調器の一例である。図1(a)は光変調器100の上面図であり、(b)は光位相変調部10の下側のa−a´ラインでの断面図である。なお、光位相変調部10の上側の断面図も同様である。以下の本発明の実施形態の説明では、SOI基板上に設けられた光変調器を例にとり説明するが、本発明はSOI基板、すなわち支持基板上の絶縁層(埋め込み酸化膜(BOX))の上の表面が平坦なシリコン(Si)層を用いる場合に限定されず、電気光学効果を得るための不純物ドーピング(pn)制御が可能な他の表面が平坦な半導体材料層を含む基板(ウェハ等)を用いることができる。
図1(a)において、光変調器100は、SOI基板1の所定領域上のCW光が入力する入力端と変調光が出力する出力端の間に設けられた光導波路2、3、4、5、光分岐器6、光位相変調部10、及び光結合器7を含む。SOI基板1の所定領域は、SOI基板の光変調器が形成される領域を意味する。光位相変調部10は、光分岐器6と光結合器7の間の2本の光導波路(「アーム」とも呼ばれるので以下「アーム」とも記す)3、4の各々に沿って設けられている。この2本のアーム3、4の長さは、等長または非等長のいずれでもよい。光位相変調部10は、電極11、12、13を含む。ここで、入力されるCW(Continuous Wave)光は、振幅の時間依存性がない光を意味し、例えば連続発振するレーザ光(Continuous Wave laser)によって供給される。
図1(b)において、SOI基板1の所定領域の埋め込み酸化膜(BOX層)14上のシリコン層(SOI層)15中に、縦型のpn接合を形成するようにp型(p+)領域16とn型(n+)領域17が形成されている。また、詳細は後述するように、横型のpn接合を利用することもできる。BOX層14は、光位相変調部10の第1クラッド(下側クラッド)として機能し、SOI層15はコア(その一部)として機能する。
p+領域の端部にはドーパント濃度が高いp++領域が設けられ、その上の電極11と抵抗性接合している。同様に、n+領域の端部にはドーパント濃度が高いn++領域が設けられ、その上の電極12と抵抗性接合している。2つの電極11、12は、pn接合にバイアス電圧を印加して電気光学効果(空乏層形成、屈折率変化)を生じさせるために用いられる。
表面が平坦なSOI層15のPN接合領域上には、シリコンとは異なる材料(異種材料)からなるリブ20が設けられている。リブ20はコア(その一部)として機能する。リブ20は、例えばアモルファスシリコンあるいはポリシリコンからなる。リブ20は、シリコン窒化膜(SiN)とすることもできる。リブ20及びSOI層15はシリコンとは異なる材料からなる第2クラッド(上側クラッド)21で覆われている。第2クラッド21は、例えば酸化シリコン(SiO2)、あるいはSiOCH、SiONのような材料を用いることもできる。
SOI層15の表面とリブ20の間にはさらに薄膜を設けることができる。リブ20がアモルファスシリコンあるいはポリシリコンのような導電性を有する材料(半導体等)からなる場合、リブ20を介してp+領域またはn+領域からキャリアが移動してしまう(電流が流れてしまう)ことを防ぐために、絶縁性材料からなる薄膜(例えば酸化シリコン膜)を形成することができる。また、薄膜を設ける際は、その屈折率nがSOI基板より小さい材料を光学的に影響がない範囲で薄く形成することが望ましい。
コアを成すSOI層15及びリブ20の屈折率n1と、コアを包含する第1及び第2のクラッド14、21の屈折率n2との関係は、基本的に従来からの光導波路のコアとクラッドに求められる屈折率の関係と同じであって、少なくともn1>n2が成り立つ必要がある。図1の例では、SOI層15のSiの屈折率は約3.5であり、リブ20の一例であるアモルファスシリコンの屈折率は製膜条件等に依存して変わるが約3.0以上にすることができ、ポリシリコンの屈折率は約3.5であり、また第1及び第2のクラッド14、21の一例である酸化シリコン(SiO2)の屈折率は約1.4であり、これらは上記した屈折率の関係n1>n2を満たしている。
図1の光変調器100は以下のように動作する。変調器100の入力端にCW光が入射し、光分岐器6により2本のアーム3、4に分けられる。分けられた光は各アームに沿って通過する。その通過中に光位相変調部10の電極11、12に電気信号(バイアス電圧)を印加して、光位相変調部10の導波路中のpn接合部に空乏層を形成して、すなわちキャリア密度を低下させて、コアの屈折率を変化させる。その際、電極11、12の各々に印加するバイアス電圧を異なる値とすることにより、アーム3、4の各々の伝播光の位相を異なるものに変化させることができる。位相が変化した2つの伝播光は光結合器7で結合(干渉)し、両者の位相差に応じて結合(干渉)光の振幅が変化する。振幅が変化した結合光は変調光として出力端から出射する。
図2は、本発明の一実施形態の光変調器の構成を示す断面図である。(a)は光位相変調部のpn接合が横型の例であり、(b)は図1(b)の場合と同様な縦型の例である。図2において、リブ20下のp型注入部16、n型注入部17となっている領域がそれぞれSOI層にp型ドーパント(例えばボロン(B))、n型ドーパント(例えばリン(P))が導入(例えばイオン注入)されている部分である。なお、(a)においてp型注入部16とn型注入部17を左右入れ替えてもよく、また(b)においてp型注入部16とn型注入部17を上下で入れ替えてもよい。
図2(b)の本発明の一実施形態の光変調器の光位相変調部(縦型pn接合)の構成における寸法(各サイズ)は、例えば以下のように設定することができる。なお、リブ20としてアモルファスSiを用いた場合の例である。
・リブ20 幅:500nm〜1000nm、厚さ:50nm〜120nm
・p型注入部16 厚さ:100nm〜150nm(SOI厚の約半分)
・n型注入部17 厚さ:100nm〜150nm(SOI厚の約半分)
・pn接合(p型とn型の注入部の重なり)の幅:200nm〜1000nm
・リブ20 幅:500nm〜1000nm、厚さ:50nm〜120nm
・p型注入部16 厚さ:100nm〜150nm(SOI厚の約半分)
・n型注入部17 厚さ:100nm〜150nm(SOI厚の約半分)
・pn接合(p型とn型の注入部の重なり)の幅:200nm〜1000nm
図1、図2に例示される本発明の一実施形態の光変調器100は、以下の特徴を備えている。
(1)スラブに相当するSOI(シリコン層)、言いかえればSOI層の光変調器が形成される領域(所定領域)が平坦な表面を有する。その結果、従来のリブ及びスラブ一体型の段差がある形状に較べて、工程の詳細は後述されるように、pn接合を形成するためのドーパント注入量の制御精度を高めることができ、キャリア分布の最適化を図ることができる。
(2)リブがスラブと異なる材料で平坦なSOI(スラブ)上に設けられる。その結果、工程の詳細は後述されるように、リブのエッチングのエンドポイントの検出が容易になり、従来のリブ及びスラブ一体型形成のための途中止めエッチングを用いる必要がないので、リブの寸法精度が向上し、コアを伝播する光のモードフールド形状を均一化させることができ、光変調器の効率を高めることが可能となる。
(3)更に、たとえリブの寸法にずれが生じても、伝搬光モードとpn接合部との間の相互作用への影響が少なく、従来のリブ及びスラブ一体型よりも変調器性能のばらつきを低減することができる。
(1)スラブに相当するSOI(シリコン層)、言いかえればSOI層の光変調器が形成される領域(所定領域)が平坦な表面を有する。その結果、従来のリブ及びスラブ一体型の段差がある形状に較べて、工程の詳細は後述されるように、pn接合を形成するためのドーパント注入量の制御精度を高めることができ、キャリア分布の最適化を図ることができる。
(2)リブがスラブと異なる材料で平坦なSOI(スラブ)上に設けられる。その結果、工程の詳細は後述されるように、リブのエッチングのエンドポイントの検出が容易になり、従来のリブ及びスラブ一体型形成のための途中止めエッチングを用いる必要がないので、リブの寸法精度が向上し、コアを伝播する光のモードフールド形状を均一化させることができ、光変調器の効率を高めることが可能となる。
(3)更に、たとえリブの寸法にずれが生じても、伝搬光モードとpn接合部との間の相互作用への影響が少なく、従来のリブ及びスラブ一体型よりも変調器性能のばらつきを低減することができる。
上記(1)のキャリア分布の最適化についてさらに説明する。図28は光変調器のキャリア分布の計算結果を示す図である。(a)は、従来のリブ及びスラブ一体型の光変調器の場合のキャリア分布を示す図であり、(b)は本発明の一実施形態の光変調器のキャリア分布を示す図である。(b)では、アモルファスSiからなるリブ20を用いている。図中のSOI層50、52中の横長の白い部分がいずれもキャリア分布を示している。
図28(a)に示されるように、従来のリブ及びスラブ一体型の段差がある形状の場合は、平坦で均一なpn接合面を実現することも困難であり、リブとスラブの接続部の角A、Bとpn接合面の距離が近いので、逆バイアス電圧を印加する時に、その角A、BにSOI層50中のpn接合面が食い込んで導電状態を断ち切ってしまうか、あるいは制限してしまう恐れがある。
一方、図28(b)に示す本発明の光変調器の場合は、リブ20(ここではアモルファスSiからなるリブ)下のSOI層52のドーパント注入部が平坦で段差が無いので、横型及び縦型ともに平坦で均一なキャリア分布を実現することができる。その結果、SOI層52中のpn接合面と光導波路を伝播する光波の光モードとの重合面積を大きくしやすく、駆動電圧及び電力の両方を低減することができる。
次に、図3〜図27を参照しながら、本発明の一実施形態の光変調器の製造工程について説明する。以下の説明では、SOI基板に対して従来からあるSi半導体プロセスを用いて、縦型pn接合を有する光変調器を製造する場合の例を説明する。なお、横型pn接合の場合も基本的に同様な工程を選択(一部変形を含む)しながら製造することができる。図3は、本発明の一実施形態の光変調器の製造工程のフローを示す図である。図4〜図27は、図3の各工程(図番)に対応した製造工程の一部を示す図である。
図4の工程において、SOI基板30を用意する。SOI基板30は、変調器を作る領域として表面が平坦な領域(所定領域)を含み、他の領域には従来からの製法で光導波路等が形成されている。SOI基板30の所定領域(以下、単に「SOI基板30」とも記す)のSOI(シリコン)層の厚さは例えば200nm〜300nmである。図5の工程において、SOI基板30上に熱酸化膜31を形成する。熱酸化膜31は、従来からある方法で、SOI基板30を酸素雰囲気中で例えば700℃〜1100℃程度に加熱することにより形成することができる。この熱酸化膜31は、上述したリブ20とSOI基板(層)間の薄膜に相当する。
図6の工程において、熱酸化膜31上にp+領域を形成するためのレジストパターン32の形成、すなわちレジスト32の塗布、露光及び現像を行う。なお、以下のレジストパターンの形成工程においても同様にレジストの塗布、露光及び現像を行うので、以降は単に「レジストパターンを形成する」と記載する。図7の工程において、図6で形成したレジストパターン32の開口部にSiのp+領域のドーパントの1つであるボロン(B)をイオン注入してp+領域を形成する。注入されるボロン(B)の密度、深さは、注入されるBイオンのエネルギー密度によって制御される。
図8の工程において、p+領域33が形成されたSOI基板30上のレジストパターン32を除去する。図9の工程において、図6の工程と同様に、今度はn+領域を形成するためのレジストパターン34の形成を行う。その際、pn接合部(p+領域とn+領域の重なり)を得るために、図9に示されるように、p+領域上の所定長の範囲(例えば、上述したpn接合幅:200nm〜1000nm)が開口内に含まれるように、レジストパターン34を形成する。
図10の工程において、図9で形成したレジストパターン34の開口部にSiのn+領域用のドーパントの1つであるリン(P)をイオン注入してn+領域を形成する。注入されるリン(P)の密度、深さは、注入されるPイオンのエネルギー密度によって制御される。その際、既に形成したp+領域の下側にn+領域を形成するべく、図7のBイオンの注入エネルギー密度よりも大きな注入エネルギー密度でPイオンが深い位置まで注入される。図11の工程において、n+領域35が形成されたSOI基板30上のレジストパターン34を除去する。これにより、縦型のpn接合が形成される。
図12の工程において、p+領域と電極との接触抵抗を下げるために、Bが高濃度なp++領域を形成するためのレジストパターン36を形成する。図13の工程において、レジストパターン36の開口部にボロン(B)をイオン注入してp++領域を形成する。図14の工程において、p++領域35が形成されたSOI基板30上のレジストパターン36を除去する。
同様に、図15〜図17の工程により、今度はn+領域と電極との接触抵抗を下げるために、Pが高濃度なn++領域を形成する。すなわち、熱酸化膜31上へのレジストパターン38の形成(図15)、P注入によるn++領域39の形成(図16)、及びレジスト38の除去(図17)を行う。その後、イオン注入後のシリコンの結晶性の回復等のために、図18の工程(図面上は図17と同じ)でSOI基板30をアニール(熱処理)する。
図19の工程において、熱酸化膜31上に異種材料層40を堆積する。異種材料層40は、既に述べたように例えばアモルファスシリコンあるいはポリシリコンとすることができる。それらは例えば従来からあるプラズマCVD等を用いて形成(堆積)する。異種材料層40の厚さは、リブの厚さを規定するので、例えば50nm〜120nmとすることができる。図20の工程において、リブを形成するためのレジストパターン41を形成する。その際、図20に示すように、レジストパターン41がpn接合部の真上に位置するようにする。レジストパターン41の幅は、pn接合部の幅と同等かあるいはそれより少し狭くする。レジストパターン41の幅はリブの幅を規定するので、例えば500nm〜1000nmとすることができる。
図21の工程において、レジストパターン41で覆われていない異種材料を従来からあるウエットエッチングまたはドライエッチングして、異種材料からなるリブ42を形成する。この時、リブ42がその下のSOI層(基板)とは異なる異種材料からなるために、そのエッチングのエンドポイントの検出が容易になり、従来のリブ及びスラブ一体型形成のための途中止めエッチングを用いる必要がない。その後、レジストパターン41を除去する。図22の工程において、上側のクラッドとなるシリコン酸化膜43を従来からあるプラズマCVD等を用いて形成(堆積)する。
図23の工程において、シリコン酸化膜43上にコンタクトホールを形成するためのレジストパターン44を形成する。レジストパターン44の2つの開口は、それぞれp++領域37とn++領域39の真上に位置するようにする。図24の工程において、レジストパターン44の2つの開口下(内)のシリコン酸化膜43及びその下の熱酸化膜31をウエットエッチングまたはドライエッチングしてコンタクトホール45を形成し、p++領域37とn++領域39の表面を露出させる。
図25の工程において、コンタクトホール45が形成されたSOI基板30上に電極となる金属層46を従来からあるスパッタリング等の薄膜形成技術を用いて形成(堆積)する。金属層46としては、例えばアルミニウム、銅、タングステン等の従来からある半導体デバイスのコンタクト(電極)として使用される任意の金属材料を用いることができる。
図26の工程において、金属層46上に電極を形成するためのレジストパターン47を形成する。図27の工程において、レジストパターン49の開口下(内)の金属層46をウエットエッチングまたはドライエッチングして、2つの電極48、49を形成する。その後、レジストパターン47を除去する。以上の工程により、図1(b)にも例示される本発明の一実施形態の縦型pn接合を含む光変調器を得ることができる。
本発明の実施形態について、図を参照しながら説明をした。しかし、本発明はこれらの実施形態に限られるものではない。さらに、本発明はその趣旨を逸脱しない範囲で当業者の知識に基づき種々なる改良、修正、変形を加えた態様で実施できるものである。
本発明の光変調器は、例えば光通信用のトランシーバ等の各種光通信用デバイス、他の光回路、光集積回路の一部として広く利用することができる。
1、30:基板(SOI基板)
2、3、4、5:光導波路(アーム)
6:光分岐器
7:光結合器
10:光位相変調部
11:12:13、48、49:電極(コンタクト)
14:埋め込み酸化膜(BOX層、第1クラッド、下側クラッド)
15:SOI層(シリコン、Si)
16、33:p型領域(p+領域、p型注入部)
17、35:n型領域(n+領域、n型注入部)
18、37:p++領域
19、39:n++領域
20、42:リブ
21、43:第2クラッド(上側クラッド、シリコン酸化膜)
31:熱酸化膜(薄膜)
32、34、36、38、41、44、47:レジストパターン(レジスト)
40:異種材料層
45:コンタクトホール
46:金属層
50、52:SOI層
100:光変調器
2、3、4、5:光導波路(アーム)
6:光分岐器
7:光結合器
10:光位相変調部
11:12:13、48、49:電極(コンタクト)
14:埋め込み酸化膜(BOX層、第1クラッド、下側クラッド)
15:SOI層(シリコン、Si)
16、33:p型領域(p+領域、p型注入部)
17、35:n型領域(n+領域、n型注入部)
18、37:p++領域
19、39:n++領域
20、42:リブ
21、43:第2クラッド(上側クラッド、シリコン酸化膜)
31:熱酸化膜(薄膜)
32、34、36、38、41、44、47:レジストパターン(レジスト)
40:異種材料層
45:コンタクトホール
46:金属層
50、52:SOI層
100:光変調器
Claims (11)
- 基板上の第1のクラッドと、
第1のクラッド上のコアであって、表面が平坦な半導体材料からなるスラブと、スラブ上のスラブとは異なる材料からなるリブとを含み、リブ下のスラブが横型または縦型のpn接合を含む、コアと、
コアを覆う第2のクラッドと、を備える光変調器。 - 前記基板はSOI基板からなり、前記第1のクラッドは酸化シリコン層からなり、前記スラブはシリコン層からなる、請求項1に記載の光変調器。
- 前記スラブと前記リブの間に前記リブ及びスラブとは異なる材料からなる薄膜をさらに備える、請求項1または2に記載の光変調器。
- 前記リブはアモルファスシリコンまたはポリシリコンからなり、前記薄膜は絶縁材料からなる、請求項3に記載の光変調器。
- 前記リブの両側のスラブの領域に、前記pn接合を形成するp型領域に接続する第1電極及びn型領域に接続する第2電極をさらに備える、請求項1〜4のいずれかに記載の光変調器。
- 前記リブがSiN層からなる、請求項2に記載の光変調器。
- 前記第2のクラッドが、SiO2、SiOCH、又はSiON層からなる、請求項2に記載の光変調器。
- 光変調器の製造方法であって、
基板上の第1のクラッド層上に表面が平坦な所定領域を含む半導体層を準備するステップと、
所定領域の半導体層に横型または縦型のpn接合を形成するステップと、
pn接合上方の半導体層上に半導体層とは異なる材料からなるリブを形成するステップと、
所定領域の半導体層及びリブを第2のクラッド層で覆うステップと
リブの両側の第2のクラッド層に半導体層に至る2つの開口を形成し、一方の開口にpn接合を形成するp型領域に接続する第1電極を形成し、他方の開口にn型領域に接続する第2電極を形成するステップと、を含む製造方法。 - 前記半導体層と前記リブの間に前記半導体層及びリブとは異なる材料からなる薄膜を形成するステップをさらに含む、請求項8に記載の製造方法。
- 前記pn接合を形成するステップは、p型ドーパントとn型ドーパントを前記所定領域の半導体層にイオン注入するステップと含む、請求項8または9に記載の製造方法。
- 前記半導体層を準備するステップは、表面が平坦な所定領域を含むSOI基板を準備するステップを含み、
前記リブを形成するステップは、アモルファスシリコンまたはポリシリコンからなるリブを形成するステップを含み、
前記薄膜を形成するステップは、酸化シリコン層を形成するステップを含む、請求項9に記載の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016037910A JP2017156454A (ja) | 2016-02-29 | 2016-02-29 | 光変調器とその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016037910A JP2017156454A (ja) | 2016-02-29 | 2016-02-29 | 光変調器とその製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2017156454A true JP2017156454A (ja) | 2017-09-07 |
Family
ID=59808720
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2016037910A Pending JP2017156454A (ja) | 2016-02-29 | 2016-02-29 | 光変調器とその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2017156454A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN117389071A (zh) * | 2023-12-13 | 2024-01-12 | 众瑞速联(武汉)科技有限公司 | Pn结掺杂结构、低损耗电光调制器及其制备方法 |
CN117406472A (zh) * | 2023-12-14 | 2024-01-16 | 希烽光电科技(南京)有限公司 | 硅光调制器 |
US11936428B2 (en) | 2021-11-09 | 2024-03-19 | Fujitsu Optical Components Limited | Optical device and optical communication apparatus |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20060133754A1 (en) * | 2004-12-21 | 2006-06-22 | Vipulkumar Patel | Ultra low-loss CMOS compatible silicon waveguides |
US7085443B1 (en) * | 2003-08-15 | 2006-08-01 | Luxtera, Inc. | Doping profiles in PN diode optical modulators |
JP2012013935A (ja) * | 2010-06-30 | 2012-01-19 | Fujitsu Ltd | 半導体光素子 |
JP2013109170A (ja) * | 2011-11-21 | 2013-06-06 | Fujitsu Ltd | 半導体光素子 |
CN103207464A (zh) * | 2012-01-17 | 2013-07-17 | 上海硅通半导体技术有限公司 | 一种电光开关或光衰减器 |
-
2016
- 2016-02-29 JP JP2016037910A patent/JP2017156454A/ja active Pending
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7085443B1 (en) * | 2003-08-15 | 2006-08-01 | Luxtera, Inc. | Doping profiles in PN diode optical modulators |
US20060133754A1 (en) * | 2004-12-21 | 2006-06-22 | Vipulkumar Patel | Ultra low-loss CMOS compatible silicon waveguides |
JP2012013935A (ja) * | 2010-06-30 | 2012-01-19 | Fujitsu Ltd | 半導体光素子 |
JP2013109170A (ja) * | 2011-11-21 | 2013-06-06 | Fujitsu Ltd | 半導体光素子 |
CN103207464A (zh) * | 2012-01-17 | 2013-07-17 | 上海硅通半导体技术有限公司 | 一种电光开关或光衰减器 |
Non-Patent Citations (1)
Title |
---|
PNG, CHING ENG ET AL.: "Numerical Modeling and Analysis for High-Efficiency Carrier-Depletion Silicon Rib-Waveguide Phase Sh", IEEE JOURNAL OF SELECTED TOPICS IN QUANTUM ELECTRONICS, vol. Volume: 22, Issue: 6, JPN6019038328, 6 May 2016 (2016-05-06), pages 1 - 8, ISSN: 0004128460 * |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US11936428B2 (en) | 2021-11-09 | 2024-03-19 | Fujitsu Optical Components Limited | Optical device and optical communication apparatus |
CN117389071A (zh) * | 2023-12-13 | 2024-01-12 | 众瑞速联(武汉)科技有限公司 | Pn结掺杂结构、低损耗电光调制器及其制备方法 |
CN117389071B (zh) * | 2023-12-13 | 2024-03-29 | 众瑞速联(武汉)科技有限公司 | Pn结掺杂结构、低损耗电光调制器及其制备方法 |
CN117406472A (zh) * | 2023-12-14 | 2024-01-16 | 希烽光电科技(南京)有限公司 | 硅光调制器 |
CN117406472B (zh) * | 2023-12-14 | 2024-03-22 | 希烽光电科技(南京)有限公司 | 硅光调制器 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN105934703B (zh) | 具有纵向电容器结构的电光调制器 | |
US7116853B2 (en) | PN diode optical modulators fabricated in rib waveguides | |
Wei et al. | Monolithic integration of embedded III-V lasers on SOI | |
US7085443B1 (en) | Doping profiles in PN diode optical modulators | |
US9880404B2 (en) | Optical waveguide device and method of manufacturing the same | |
US7136544B1 (en) | PN diode optical modulators fabricated in strip loaded waveguides | |
US20170299902A1 (en) | Optoelectronic component | |
JP6564877B2 (ja) | 垂直pnシリコン変調器 | |
JP6622228B2 (ja) | 光変調器及びその製造方法 | |
JP2009258527A (ja) | 光学素子 | |
KR102116977B1 (ko) | 비열 광 변조기 및 그 제조 방법 | |
JP2011180595A (ja) | シリコンベース電気光学装置 | |
KR20010093640A (ko) | 열 광학 반도체 장치 | |
KR20150006419A (ko) | 하이브리드 mos 광 변조기 | |
JP2004126582A (ja) | 高速光変調器 | |
WO2016157687A1 (ja) | 電気光学装置 | |
US20120201488A1 (en) | Phase Shifting Device and a Method for Manufacturing the Same | |
JP2019215488A (ja) | 電気光学変調器 | |
US10962812B2 (en) | Electro-optic modulator | |
KR102163885B1 (ko) | 전계흡수 광변조 소자 및 그 제조 방법 | |
JP2017156454A (ja) | 光変調器とその製造方法 | |
Mogami et al. | 1.2 Tbps/cm 2 enabling silicon photonics IC technology based on 40-nm generation platform | |
US7865053B2 (en) | Multi-semiconductor slab electro-optic modulator and process for using the same | |
CN114252959B (zh) | 光耦合器及用于操作光耦合器的方法 | |
JP5824929B2 (ja) | 光半導体素子の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20181115 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20190924 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20191009 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20200603 |