JP5965466B2

JP5965466B2 - 積層セラミックキャパシタ及びその製造方法

Info

Publication number: JP5965466B2
Application number: JP2014254013A
Authority: JP
Inventors: チェ・ジ−ウォン; イム・ヘナ; ユン・ソクジン; カン・チョンユン; キム・ソングン; クォン・ポムジン; ペク・スンヒョプ; キム・ジンサン
Original assignee: コリア・インスティテュート・オブ・サイエンス・アンド・テクノロジー
Priority date: 2013-12-16
Filing date: 2014-12-16
Publication date: 2016-08-03
Anticipated expiration: 2034-12-16
Also published as: KR101522666B1; JP2015119184A

Description

本発明は、積層セラミックキャパシタ及びその製造方法に関する。より詳しくは、内部電極層と誘電体ナノシートとが交互に積層されてなる積層セラミックキャパシタを実現するに際して、垂直方向に隣り合う内部電極層同士を互いに接続させることで別途の外部電極が要されない積層セラミックキャパシタ及びその製造方法に関する。

[国家支援研究開発についての説明]
本研究は、梨花女子大学産学協力団の主管下で大韓民国産業通商資源部の部品素材産業競争力向上（素材部品技術開発）事業（韓国産業技術評価管理院、課題識別番号：1415125378）の支援により行われたものである。

各種の電子・電気機器に使用されるコンデンサはその種類が非常に多く、技術の進歩に伴い、小型化していく傾向にある。この種のコンデンサのうちの積層セラミックキャパシタ（ＭＬＣＣ、ｍｕｌｔｉｌａｙｅｒｃｅｒａｍｉｃｃａｐａｃｉｔｏｒ）は、電圧を印加して誘電体物質の厚さや電極面積に応じた電荷を測定する機能をする部品である。積層セラミックキャパシタ（ＭＬＣＣ）は、その大きさが米粒の２５０分の１程度と極めて小さいため、携帯電話やＬＣＤＴＶなどのような電子装備のさらなる小型化を可能にしている。

積層セラミックキャパシタ（ＭＬＣＣ）の製造工程を見てみると、通常、内部電極が印刷された誘電体シートを複数層に積層する。その後、高温で焼結させた後、内部電極に接続される外部電極を形成する工程によって製造される（下記の特許文献１及び２参照）。

従来の積層セラミックキャパシタ（ＭＬＣＣ）の製造方法では、内部電極及び外部電極をスクリーン印刷にて印刷してから焼結する方式を採用していたため、電極層及び誘電体シートの薄型化に限界があった。また、電極層と誘電体シートとの同時焼成の際に焼成温度の不調和によって断線（ｏｐｅｎ）が発生したり、誘電体シート間の剥離現象が発生したりして、電気的信頼性が低下するという不具合があった。さらには、内部電極に接続される外部電極の形成工程が必須に要求されている。

韓国公開特許第10-2013-45915号では、１０３０℃以下の低温焼成が可能であり且つ誘電体セラミック層の厚さを２ｍｍ以下に設計可能な技術を提示しているが、依然として焼成温度が高いという短所がある。また、２０１２年度に発表された研究の下記の非特許文献１では、Ｍｎがドープされた伝導性粒子により１μｍ以下の誘電体薄膜を製造する技術を提示しているが、粒子状の導電体を利用しなければならないという制約がある。

一方、積層セラミックキャパシタ（ＭＬＣＣ）に適用される誘電体シートには、一般に、高い誘電定数を有するＢａＴｉＯ_３（ＢＴＯ、ε_ｒ≒２００）などのチタン酸化物が主に用いられている。しかし、ＢＴＯのようなチタン酸化物の場合、焼成の際に界面の劣化及び組成のばらつきなどの問題によって非線形誘電特性（ｎｏｎ−ｌｉｎｅａｒｅｌｅｃｔｒｉｃｐｒｏｐｅｒｔｙ、ΔＣ／Ｃ_０）を生じさせ、高い誘電損失を示す。また、誘電体層が１〜３μｍ程度に薄層化すると、絶縁性及び高温負荷時の耐久性が悪くなり、信頼性の低下をもたらすようになる。そのため、高容量化を目標とするナノ厚さの誘電体から構成された積層セラミックキャパシタ（ＭＬＣＣ）への適用には不向きである。

韓国登録特許第１０−８１１３８８号韓国公開特許第１０−２０１３−６０５０３号

Electrical and reliability characteristics of Mn-doped nano BaTiO3-based ceramics for ultrathin multilayer ceramic capacitor application、Journal of Applied Physics 112, 114-119, 2012

本発明の一側面は、内部電極層と誘電体ナノシートとが交互に積層されてなる積層セラミックキャパシタを実現するに際して、垂直方向に隣り合う内部電極層同士を互いに接続させることで別途の外部電極が要されない積層セラミックキャパシタ及びその製造方法を提供することができる。

また、本発明の一側面は、高誘電率と低誘電損失特性を有する物質を誘電体ナノシートに適用することで積層セラミックキャパシタの容量特性を極大化することができる。

本発明の一実施例に係る積層セラミックキャパシタは、交互に繰り返し積層された内部電極層及び誘電体ナノシートを含み、奇数番目に積層された内部電極層は第１の内部電極層であり、偶数番目に積層された内部電極層は第２の内部電極層であり、第１の内部電極層の一部は誘電体ナノシートの第１の方向に外部へと露出し、第２の内部電極層の一部は誘電体ナノシートの第２の方向に外部へと露出し、露出した第１の内部電極層のそれぞれは垂直方向に互いに電気的に接続され、露出した第２の内部電極層のそれぞれは垂直方向に互いに電気的に接続されることを特徴とする。

前記誘電体ナノシートは、下の化学式１乃至化学式３のいずれかで表される誘電体組成物からなるか、またはＣａ_{２（１−ｘ）}Ｍ_２ｘＮｂ_３Ｏ_１０（Ｍは、Ｓｒ、Ｂａ、Ｃｕ、Ａｇ、Ｂｉのいずれかであり、モル分率ｘは０≦ｘ≦１）、Ｓｒ_{２（１−ｘ）}Ｍ_２ｘＮｂ_３Ｏ_１０（Ｍは、Ｂａ、Ｃｕ、Ａｇ、Ｂｉのいずれかであり、モル分率ｘは０≦ｘ≦１）、Ｔｉ_２ＮｂＯ_７のいずれか一種からなるものであってよい。

［化学式１］
ＫＳｒ_{２（１−ｘ）}Ｂｉ_{（ｙ／３）ｘ}Ｎｂ_３Ｏ_１０＋δ（以下、「ＫＳＢＮＯ」という）
（前記式１中、モル分率ｘは０＜ｘ≦０．３、ｙは４≦ｙ≦６、δは０≦δ≦０．３の範囲である。）

［化学式２］
ＨＳｒ_{２（１−ｘ）}Ｂｉ_{（ｙ／３）ｘ}Ｎｂ_３Ｏ_１０＋δ（以下、「ＨＳＢＮＯ」という）
（前記式２中、モル分率ｘは０＜ｘ≦０．３、ｙは４≦ｙ≦６、δは０≦δ≦０．３の範囲である。）

［化学式３］
Ｓｒ_{２（１−ｘ）}Ｂｉ_{（ｙ／３）ｘ}Ｎｂ_３Ｏ_１０＋δ（以下、「ＳＢＮＯ」という）
（前記式３中、モル分率ｘは０＜ｘ≦０．３、ｙは４≦ｙ≦６、δは０≦δ≦０．３の範囲である。）

本発明に係る積層セラミックキャパシタの製造方法は、絶縁性基板を用意するステップと、前記基板上に誘電体ナノシートを積層する第１ステップと、前記誘電体ナノシート上に第１の内部電極層を形成する第２ステップと、前記第１の内部電極層上に誘電体ナノシートを積層する第３ステップ、及び前記誘電体ナノシート上に第２の内部電極層を形成する第４ステップと、を含んでなり、前記第１ステップ乃至第４ステップは、複数回繰り返し実施され、第１の内部電極層の一部は誘電体ナノシートの第１の方向に外部へと露出する形態に形成され、第２の内部電極層の一部は誘電体ナノシートの第２の方向に外部へと露出する形態に形成され、露出した第２の内部電極層のそれぞれは垂直方向に互いに電気的に接続され、露出した第１の内部電極層のそれぞれは垂直方向に互いに電気的に接続されることを特徴とする。

前記誘電体ナノシート上に第１の内部電極層を形成する第２ステップは、前記誘電体ナノシート上に、前記誘電体ナノシートの一部の領域及び前記第１の方向の基板の一部を露出させる第１のマスクパターンを形成するステップ、及び前記第１のマスクパターンによって露出した領域に導電性物質を蒸着し、第１の内部電極層を形成するステップを含んで構成されていてよい。

前記誘電体ナノシート上に第２の内部電極層を形成する第４ステップは、前記誘電体ナノシート上に、前記誘電体ナノシートの一部の領域及び前記第２の方向の基板の一部を露出させる第２のマスクパターンを形成するステップ、及び前記第２のマスクパターンによって露出した領域に導電性物質を蒸着し、第２の内部電極層を形成するステップを含んで構成されていてよい。

前記誘電体ナノシート及び第１、第２の内部電極層は、ラングミュア−ブロジェット法（Ｌａｎｇｍｕｉｒ−Ｂｌｏｄｇｅｔｔ）、物理気相蒸着法、化学気相蒸着法、原子層蒸着法、溶解蒸着法（ｓｏｌｕｔｉｏｎｄｅｐｏｓｉｔｉｏｎ）のいずれかにて積層されていてよい。

本発明の一実施例に係る積層セラミックキャパシタ及びその製造方法では、次のような効果が得られる。

内部電極層同士が垂直方向に互いに接続される構造であることにより、別途の外部電極が要されることなく、積層セラミックキャパシタの構造を簡素化することができる。

また、高誘電率及び低誘電損失特性を有する物質を誘電体ナノシートに適用することによって積層セラミックキャパシタの誘電特性を向上することができる。

本発明の一実施例に係る積層セラミックキャパシタを示す構成図である。本発明の一実施例に係る積層セラミックキャパシタの製造方法を説明するための参考図である。ＬＢ法にて誘電体ナノシートを製作する過程を示す図である。ＬＢ法にて誘電体ナノシートを製作する過程を示す図である。

本発明は、ナノ厚さの内部電極層と誘電体ナノシートとが交互に積層されてなる積層セラミックキャパシタに関する技術を提示する。

垂直積層された内部電極層において、垂直方向に隣り合う内部電極層同士は互いに電気的に接続される構造をなす。これにより、内部電極層同士を接続するための別途の外部電極が要されない。

また、ナノ厚さの内部電極層と誘電体ナノシートとは最適の工程により積層され、高誘電率及び低誘電損失特性を有する物質を誘電体ナノシートに適用することで積層セラミックキャパシタの誘電特性を極大化する技術を提示する。

以下、図面を参照して本発明の一実施例に係る積層セラミックキャパシタ及びその製造方法について詳しく説明することにする。

図１を参照すると、本発明の一実施例に係る積層セラミックキャパシタ１００は、内部電極層１１０、１２０と誘電体ナノシート１３０とが交互に繰り返し積層された構造をなす。図１は、基板１４０上に形成された積層セラミックキャパシタ１００を示している。

前記複数の内部電極層は、細部的に複数の第１の内部電極層１１０と複数の第２の内部電極層１２０とに分けられ、第１の内部電極層１１０と第２の内部電極層１２０とは、前記誘電体ナノシート１３０によって電気的に絶縁状態をなす。前記複数の内部電極層において、奇数番目に積層される内部電極層を第１の内部電極層１１０、偶数番目に積層される内部電極層を第２の内部電極層１２０とする。例えば、１、３、５、…、（２ｎ−１）番目（ｎは自然数）に積層される内部電極層を第１の内部電極層１１０とし、２、４、６、…、（２ｎ）番目（ｎは自然数）に積層される内部電極層を第２の内部電極層１２０とする。

前記内部電極層１１０、１２０は、誘電体ナノシート１３０上に備えられ且つその一部が誘電体ナノシート１３０以外の領域へと露出する。すなわち、誘電体ナノシート１３０の間に備えられる内部電極層１１０、１２０の一部は誘電体ナノシート１３０の外部へと露出する。具体的に、第１の内部電極層１１０は誘電体ナノシート１３０の第１の方向に向けて一定の面積露出し、第２の内部電極層１２０は前記第１の方向とは逆方向の誘電体ナノシート１３０の第２の方向に向けて一定の面積露出する。すなわち、第１の内部電極層１１０の露出部位と第２の内部電極層１２０の露出部位とは、誘電体ナノシート１３０の両端に備えられて対称の形態をなす。

言い換えれば、第１の内部電極層１１０の一部は基板１４０との間に誘電体ナノシート１３０を含むことなく基板１４０上に形成され、第１の内部電極層１１０の残りの部分は誘電体ナノシート１３０上に形成される。すなわち、第１の内部電極層１１０の一部は基板１４０上の誘電体ナノシート１３０が形成された領域上に形成され、第１の内部電極層１１０の残りの部分は基板１４０上の誘電体ナノシート１３０が形成されていない領域上に形成される。

前記誘電体ナノシート１３０上に形成された前記内部電極層１１０、１２０の一部の面積は、前記誘電体ナノシート１３０の面積よりも小さく設計される。このような幾何学的構造により、前記第１の内部電極層１１０は誘電体ナノシート１３０の右側の一部を露出させる形態で配置され、前記第２の内部電極層１２０は誘電体ナノシート１３０の左側の一部を露出させる形態で配置される。露出した誘電体ナノシート１３０の部位は上層の誘電体ナノシート１３０と接するようになり、このような構造により、第１の内部電極層１１０、第２の内部電極層１２０がそれぞれ誘電体ナノシート１３０によって取り囲まれる形態をなすようになって、第１の内部電極層１１０と第２の内部電極層１２０との電気的絶縁が可能になる。

一方、誘電体ナノシート１３０の第１の方向に露出した第１の内部電極層１１０は垂直方向に互いに接するようになる。また、誘電体ナノシート１３０の第２の方向に露出した第２の内部電極層１２０も同様に、垂直方向に互いに接する構造をなす。これは内部電極層１１０、１２０及び誘電体ナノシート１３０がナノ厚さで積層されることによって可能になることであって、内部電極層１１０、１２０の間に誘電体ナノシート１３０が備えられるにも拘わらず、誘電体ナノシート１３０の厚さがナノ大きさであるため、垂直方向に隣り合う内部電極層１１０、１２０（の露出した部位）が互いに物理的に接続されるのに差支えがない。

前記各々の内部電極層１１０、１２０及び誘電体ナノシート１３０は、１〜１００ｎｍの厚さで構成されていてよく、内部電極層１１０、１２０と誘電体ナノシート１３０とが交互に積層されてなる積層セラミックキャパシタの厚さの総和は要求される容量値に応じて適宜調節されていてよく、長さ０．４ｍｍ、幅０．２ｍｍ及び厚さ０．２ｍｍを有する積層セラミックキャパシタよりも小さく小型化することができる。

ナノ厚さの内部電極層１１０、１２０及び誘電体ナノシート１３０は、スパッタリング（ｓｐｕｔｔｅｒｉｎｇ）、蒸発法（ｅｖａｐｏｒａｔｉｏｎ）、ラングミュア−ブロジェット法（Ｌａｎｇｍｕｉｒ−Ｂｌｏｄｇｅｔｔ）、原子層蒸着法（ａｔｏｍｉｃｌａｙｅｒｄｅｐｏｓｉｔｉｏｎ）などにて積層していてよく、これらについては、後述する本発明の一実施例に係る積層セラミックキャパシタの製造方法で詳しく説明することにする。

誘電体ナノシート１３０の外部へと露出した第１の内部電極層１１０、第２の内部電極層１２０がそれぞれ垂直方向に隣り合う内部電極層と互いに接続される構造であるため、従来のように複数の内部電極を互いに電気的に接続するための別途の外部電極が本発明の積層セラミックキャパシタでは要されない。

上述したとおり、本発明の一実施例は高誘電率及び低誘電損失特性を有する物質を誘電体ナノシート１３０に適用していてよい。例えば、ニオブ酸ビスマス誘電体組成物（Ｂｉｔｈｍｕｔｈｎｉｏｂａｔｅｄｉｅｌｅｃｔｒｉｃｃｏｍｐｏｓｉｔｉｏｎ）を誘電体ナノシート１３０の構成物質に適用する。前記ニオブ酸ビスマス誘電体組成物は、下の化学式１〜３のいずれかで表される。

下の化学式１〜化学式３において、化学式１の物質は、ＫＳｒ_２Ｎｂ_３Ｏ_１０誘電体物質のＳｒ位を１５族元素であるＢｉで置換した物質であり、Ｓｒイオンに比べてＢｉイオンは小さなイオン半径を有しているため、ｘ＝０．２以上ではＳｒイオンの位を置換するのではなく２次相を形成することで層状構造が破壊される。また、化学式２で表される物質は、ＫＳＢＮＯ誘電体組成物のＫ^＋イオンをＨ^＋イオンで陽イオン置換した物質であり、化学式３で表される物質はＨＳＢＮＯ誘電体組成物のＨ^＋イオンをＴＢＡ^＋イオンで置換した物質である。

前記ＫＳＢＮＯ及びＨＳＢＮＯ誘電体組成物は、高い誘電定数を保つとともに極めて低い誘電損失を示す。特に、Ｂｉが過量添加されたＨＳＢＮＯ組成物の場合、高誘電率材料として、１０^２Ｈｚ〜１０^７Ｈｚの間の周波数範囲でe_ｒ＝４６０の一定の誘電定数値と０＜ｔａｎδ＜０．２５の間の誘電損失を有し、線形的な誘電特性を示す。

一方、化学式３で表されるＳＢＮＯ誘電体組成物の場合、ナノシートの形態で剥離される特性を有しており、本発明に係る積層セラミックキャパシタの誘電体ナノシート１３０に最も適合している。

上述した化学式１〜化学式３で表される物質の他、本発明に係る誘電体ナノシート１３０は、Ｃａ_{２（１−ｘ）}Ｍ_２ｘＮｂ_３Ｏ_１０（Ｍは、Ｓｒ、Ｂａ、Ｃｕ、Ａｇ、Ｂｉのいずれかであり、モル分率ｘは０≦ｘ≦１）、Ｓｒ_{２（１−ｘ）}Ｍ_２ｘＮｂ_３Ｏ_１０（Ｍは、Ｂａ、Ｃｕ、Ａｇ、Ｂｉのいずれかであり、モル分率ｘは０≦ｘ≦１）、Ｔｉ_２ＮｂＯ_７のいずれか一種から構成されていてよい。

一方、前記第１の内部電極層１１０または第２の内部電極層１２０は、Ａｇ、Ｐｄ、Ｐｔなどの貴金属材料またはＮｉ、Ｃｕなどから構成されていてよい。

次いで、本発明の一実施例に係る積層セラミックキャパシタの製造方法について詳しく説明することにする。

図２を参照すると、先ず、絶縁性基板２１０を用意する。その後、前記基板２１０上に誘電体ナノシート２２０を積層する。前記誘電体ナノシート２２０は、ラングミュア−ブロジェット法（Ｌａｎｇｍｕｉｒ−Ｂｌｏｄｇｅｔｔ、以下、「ＬＢ法」という）または電気泳動法にて積層することができ、また、スパッタリングなどの物理気相蒸着法、化学気相蒸着法、原子層蒸着法、溶解蒸着法（ｓｏｌｕｔｉｏｎｄｅｐｏｓｉｔｉｏｎ）などの方法にて積層することもできる。図面に図示していないが、前記基板２１０上には下部電極があらかじめ備えられていてよく、前記誘電体ナノシート２２０は前記基板２１０の面積よりも小さい。

図３ａ及び図３ｂを参考して、ＬＢ法にて誘電体ナノシートを積層する過程を具体的に説明すれば次のとおりである。

図３ａは、複数の単位ナノシート３１０を水面上に分散させたことを示す図である。図３ａを参考すると、誘電体ナノシートを形成するための複数の単位ナノシート３１０を用意する。単位ナノシート３１０は、上述した化学式３で表されるＳＢＮＯまたはＳｒ_{２（１−ｘ）}Ｍ_２ｘＮｂ_３Ｏ_１０（ここで、Ｍは、Ｂａ、Ｃｕ、Ａｇ、Ｂｉのいれずか一種）からなるものであってよい。次いで、複数の単位ナノシート３１０を水面上に分散させる。このとき、単位ナノシート３１０は、コロイド形態で分散されていてよい。

次いで、水面上に分散された複数の単位ナノシート３１０を圧縮し、図３ｂに示すように一つのナノシート、すなわち誘電体ナノシート３２０を形成する。形成された誘電体ナノシート３２０を前記基板２１０（図２）上に積層すれば誘電体ナノシート２２０（図２）の積層過程が完了する。

再び図２を参考すると、誘電体ナノシート２２０は、ＳＢＮＯまたはＳｒ_{２（１−ｘ）}Ｍ_２ｘＮｂ_３Ｏ_１０の他、化学式１、化学式２で表される誘電体組成物またはＣａ_{２（１−ｘ）}Ｍ_２ｘＮｂ_３Ｏ_１０（ここで、Ｍは、Ｓｒ、Ｂａ、Ｃｕ、Ａｇ、Ｂｉのいずれか一種）、Ｔｉ_２ＮｂＯ_７のいずれか一種からなるものであってよい。

基板２１０上に誘電体ナノシート２２０が積層された状態で、前記誘電体ナノシート２２０上に第１の内部電極層２３０を積層する過程を行う。具体的に、前記誘電体ナノシート２２０上に誘電体ナノシート２２０の一部の領域を露出させる第１のマスクパターン２２５を備えさせる。前記第１のマスクパターン２２５は、誘電体ナノシート２２０の外郭部位を一定の幅で覆う形態で備えられ、誘電体ナノシート２２０の外郭部位の一部は露出する。例えば、誘電体ナノシート２２０の３面（上側、下側、右側）はいずれも覆い、誘電体ナノシート２２０の１面（左側）及び基板の一部を露出させる形態で第１のマスクパターンが備えられる。

このような状態で、スパッタリングまたは蒸発法にて基板２１０の前面上に導電性物質を蒸着して第１の内部電極層２３０を形成する。前記第１のマスクパターン２２５によって露出した誘電体ナノシート２２０及び基板２１０上に第１の内部電極層２３０が形成され、該第１の内部電極層２３０は、誘電体ナノシート２２０上に備えられ且つ一部が誘電体ナノシート２２０以外の領域、すなわち、基板２１０上に突出して形成された形態を有する。

前記第１の内部電極層２３０が形成された状態で、第２の誘電体ナノシート２４０を積層する。前記第２の誘電体ナノシート２４０は、第一の誘電体ナノシート２２０が積層された位置と同じ位置に積層され、以降の工程にて積層される誘電体ナノシートの積層位置も同じである。第２の誘電体ナノシート２４０が積層されることによって、第１の内部電極層２３０の大部分は第２の誘電体ナノシート２４０によって覆われ、基板２１０上に位置した第１の内部電極層２３０だけが露出する形態を有するようになる。

前記第２の誘電体ナノシート２４０が積層された状態で、前記基板２１０を含む第２の誘電体ナノシート２４０上に第２のマスクパターン２４５を備えさせる。前記第１のマスクパターン２２５を、誘電体ナノシート２２０の左側の一部と基板２１０を露出させるように備えさせたこととは異なり、前記第２のマスクパターン２４５は、誘電体ナノシート２４０の右側の一部と基板２１０を露出させる形態で備えさせる。

前記第２のマスクパターン２４５が備えられた状態で、スパッタリングまたは蒸発法にて基板２１０の前面上に導電性物質を蒸着して第２の内部電極層２５０を形成する。前記第２のマスクパターン２４５によって露出した誘電体ナノシート２４０及び基板２１０上に第２の内部電極層２５０が形成され、前記第２の内部電極層２５０は、誘電体ナノシート２４０上に備えられるとともにその一部が誘電体ナノシート２４０以外の領域、すなわち、基板２１０上に突出して形成された形態を有する。

次いで、前記第２の内部電極層２５０上に第３の誘電体ナノシート２６０を積層する。前記第３の誘電体ナノシート２６０が積層されることによって、第１の内部電極層２３０は誘電体ナノシート２６０の左方に突出した形態を有し、第２の内部電極層２５０は誘電体ナノシート２６０の右方に突出した形態を有するようになることが分かる。

次いで、上述した第１の内部電極層２３０の積層工程を同様に繰り返すことで第１の内部電極層２７０を積層した後、第４の誘電体ナノシート２８０を積層する。次いで、第２の内部電極層２５０の積層工程を上述した工程と同様に繰り返し行う。このように、第１の内部電極層２３０と第２の内部電極層２５０の積層工程を上述した工程と同様に交互に繰り返すことで、本発明の一実施例に係る積層セラミックキャパシタの製造方法が完了する。

このとき、第１の内部電極層が積層される位置はいずれも同一であり、また第２の内部電極層も積層される位置がいずれも同一である。すなわち、第１の内部電極層は同一の垂直及び水平座標で積層され、第２の内部電極層もまた同一の垂直及び水平座標で積層される。

第１の内部電極層が誘電体ナノシートの左方に突出する形態を有することによって垂直方向に隣り合う第１の内部電極層同士は互いに接するようになる。また、第２の内部電極層が誘電体ナノシートの右方に突出する形態を有することによって垂直方向に隣り合う第２の内部電極層同士は互いに接するようになる。第１の内部電極、第２の内部電極層のそれぞれが垂直方向に互いに電気的に接続される構造を有するようになることによって、内部電極層同士を接続するための別途の外部電極形成工程が省略される。

なお、第１の内部電極層と第２の内部電極層との間には誘電体ナノシートの積層工程が実施されることは勿論である。

また、前記第１の内部電極層または第２の内部電極層は、一実施例として、Ａｇ、Ｐｄ、Ｐｔなどの貴金属材料またはＮｉ、Ｃｕのいずれか一種からなるものであってよく、また、第１の内部電極層と第２の内部電極層とは同じ物質からなるものであってもよい。

Claims

交互に繰り返し積層された内部電極層及び誘電体ナノシートを含み、
奇数番目に積層された内部電極層は第１の内部電極層であり、偶数番目に積層された内部電極層は第２の内部電極層であり、
第１の内部電極層の一部は誘電体ナノシートの第１の方向に外部へと露出し、第２の内部電極層の一部は誘電体ナノシートの第２の方向に外部へと露出し、
露出した第１の内部電極層のそれぞれは垂直方向に互いに電気的に接続され、露出した第２の内部電極層のそれぞれは垂直方向に互いに電気的に接続されてなるキャパシタであって、
前記誘電体ナノシートが、下の化学式１、化学式２及び化学式３のいずれかで表される誘電体組成物からなる群から選ばれる少なくとも１種からなることを特徴とする積層セラミックキャパシタ。
［化学式１］
ＫＳｒ _{２（１−ｘ）} Ｂｉ _{（ｙ／３）ｘ} Ｎｂ _３Ｏ _１０＋δ （以下、「ＫＳＢＮＯ」という）
（前記式１中、モル分率ｘは０＜ｘ≦０．３、ｙは４≦ｙ≦６、δは０≦δ≦０．３の範囲である。）
［化学式２］
ＨＳｒ _{２（１−ｘ）} Ｂｉ _{（ｙ／３）ｘ} Ｎｂ _３Ｏ _１０＋δ （以下、「ＨＳＢＮＯ」という）
（前記式２中、モル分率ｘは０＜ｘ≦０．３、ｙは４≦ｙ≦６、δは０≦δ≦０．３の範囲である。）
［化学式３］
Ｓｒ _{２（１−ｘ）} Ｂｉ _{（ｙ／３）ｘ} Ｎｂ _３Ｏ _１０＋δ （以下、「ＳＢＮＯ」という）
（前記式３中、モル分率ｘは０＜ｘ≦０．３、ｙは４≦ｙ≦６、δは０≦δ≦０．３の範囲である。）
前記誘電体ナノシートは、Ｃａ _{２（１−ｘ）} Ｍ _２ｘＮｂ _３Ｏ _１０（Ｍは、Ｓｒ、Ｂａ、Ｃｕ、Ａｇ、Ｂｉのいずれかであり、モル分率ｘは０≦ｘ≦１）、Ｓｒ _{２（１−ｘ）} Ｍ _２ｘＮｂ _３Ｏ _１０（Ｍは、Ｂａ、Ｃｕ、Ａｇ、Ｂｉのいずれかであり、モル分率ｘは０≦ｘ≦１）、Ｔｉ _２ＮｂＯ _７のいずれか一種からなることを特徴とする請求項１に記載の積層セラミックキャパシタ。
前記第１の方向と第２の方向とは互いに逆方向であることを特徴とする請求項１又は２に記載の積層セラミックキャパシタ。
絶縁性基板を用意するステップと、
前記基板上に誘電体ナノシートを積層する第１ステップと、
前記誘電体ナノシート上に第１の内部電極層を形成する第２ステップと、
前記第１の内部電極層上に誘電体ナノシートを積層する第３ステップ、及び
前記誘電体ナノシート上に第２の内部電極層を形成する第４ステップと、を含んでなり、
前記第１ステップ乃至第４ステップは、複数回繰り返し実施され、
第１の内部電極層の一部は誘電体ナノシートの第１の方向に外部へと露出する形態に形成され、第２の内部電極層の一部は誘電体ナノシートの第２の方向に外部へと露出する形態に形成され、
露出した第１の内部電極層のそれぞれは垂直方向に互いに電気的に接続され、露出した第２の内部電極層のそれぞれは垂直方向に互いに電気的に接続される積層セラミックキャパシタの製造方法であって、
前記誘電体ナノシートが、下の化学式１、化学式２及び化学式３のいずれかで表される誘電体組成物からなる群から選ばれる少なくとも１種からなることを特徴とする積層セラミックキャパシタの製造方法。
［化学式１］
ＫＳｒ _{２（１−ｘ）} Ｂｉ _{（ｙ／３）ｘ} Ｎｂ _３Ｏ _１０＋δ （以下、「ＫＳＢＮＯ」という）
（前記式１中、モル分率ｘは０＜ｘ≦０．３、ｙは４≦ｙ≦６、δは０≦δ≦０．３の範囲である。）
［化学式２］
ＨＳｒ _{２（１−ｘ）} Ｂｉ _{（ｙ／３）ｘ} Ｎｂ _３Ｏ _１０＋δ （以下、「ＨＳＢＮＯ」という）
（前記式２中、モル分率ｘは０＜ｘ≦０．３、ｙは４≦ｙ≦６、δは０≦δ≦０．３の範囲である。）
［化学式３］
Ｓｒ _{２（１−ｘ）} Ｂｉ _{（ｙ／３）ｘ} Ｎｂ _３Ｏ _１０＋δ （以下、「ＳＢＮＯ」という）
（前記式３中、モル分率ｘは０＜ｘ≦０．３、ｙは４≦ｙ≦６、δは０≦δ≦０．３の範囲である。）
前記誘電体ナノシート上に第１の内部電極層を形成する第２ステップは、
前記誘電体ナノシート上に、前記誘電体ナノシートの一部の領域及び前記第１の方向の基板の一部を露出させる第１のマスクパターンを形成するステップ、及び
前記第１のマスクパターンによって露出した領域に導電性物質を蒸着し、第１の内部電極層を形成するステップを含むことを特徴とする請求項４に記載の積層セラミックキャパシタの製造方法。
前記誘電体ナノシート上に第２の内部電極層を形成する第４ステップは、
前記誘電体ナノシート上に、前記誘電体ナノシートの一部の領域及び前記第２の方向の基板の一部を露出させる第２のマスクパターンを形成するステップ、及び
前記第２のマスクパターンによって露出した領域に導電性物質を蒸着し、第２の内部電極層を形成するステップを含むことを特徴とする請求項４又は５に記載の積層セラミックキャパシタの製造方法。
前記第１の内部電極層、第２の内部電極層、及び誘電体ナノシートは、ラングミュア−ブロジェット法、物理気相蒸着法、化学気相蒸着法、原子層蒸着法、溶解蒸着法のいずれかにて積層されることを特徴とする請求項４乃至６のいずれかに記載の積層セラミックキャパシタの製造方法。
前記誘電体ナノシートは、Ｃａ _{２（１−ｘ）} Ｍ _２ｘＮｂ _３Ｏ _１０（Ｍは、Ｓｒ、Ｂａ、Ｃｕ、Ａｇ、Ｂｉのいずれかであり、モル分率ｘは０≦ｘ≦１）、Ｓｒ _{２（１−ｘ）} Ｍ _２ｘＮｂ _３Ｏ _１０（Ｍは、Ｂａ、Ｃｕ、Ａｇ、Ｂｉのいずれかであり、モル分率ｘは０≦ｘ≦１）、Ｔｉ _２ＮｂＯ _７のいずれか一種からなることを特徴とする請求項４乃至７のいずれかに記載の積層セラミックキャパシタの製造方法。