JP5932164B2 - テスト信号生成のための再構成可能な受信機回路 - Google Patents

Description

米国特許法第１１９条に基づく優先権の主張
[0001] 本特許出願は、本出願の譲受人に譲渡され、参照により本明細書に明確に組み込まれる、２０１２年１２月１０日に出願された「ＴＥＳＴ ＳＩＧＮＡＬ ＧＥＮＥＲＡＴＩＯＮ ＢＹ ＲＥＵＳＩＮＧ ＲＥＣＥＩＶＥＲ ＣＩＲＣＵＩＴＲＹ」と題する米国仮出願第６１／７３５，４５３号の優先権を主張する。

[0002] 本開示は概して、電子機器に関し、より詳細には、テスト信号を生成するための受信機回路に関する。

[0003] ワイヤレス通信システムにおけるワイヤレスデバイス（たとえば、セルラーフォンまたはスマートフォン）は、双方向通信のためのデータを送信および受信し得る。ワイヤレスデバイスは、データ送信のための送信機と、データ受信のための受信機とを含み得る。データ送信の場合、送信機は、送信局部発振器（ＬＯ）信号をデータで変調して被変調信号を取得し、被変調信号を増幅して適切な出力電力レベルを有する出力無線周波数（ＲＦ）信号を取得し、アンテナを介して出力ＲＦ信号を基地局に送信することができる。データ受信の場合、受信機は、アンテナを介して受信ＲＦ信号を取得し、受信ＲＦ信号を受信ＬＯ信号で増幅し、ダウンコンバートし、ダウンコンバート信号を処理して、基地局によって送られたデータを回復することができる。ＬＯ信号とは、周波数変換に使うことができる周期信号である。

[0004] ワイヤレスデバイスはいくつかの受信機を含むことができ、各受信機は様々な回路を含むことができる。各受信機内の回路は、仕様を満たすように設計され得るが、製造、温度、電源電圧などにおける変動により大きく変わり得る性能を有し得る。これらの変動が存在する場合でも良好な性能を保証するために、これらの回路をテスト／較正することが望ましい場合がある。

[0005] ワイヤレスシステムと通信するワイヤレスデバイスを示す図。 [0006] 図１のワイヤレスデバイスのブロック図。 [0007] テスト信号を生成するための再構成可能受信機回路をもつ２つの受信機のブロック図。 [0008] 受信（ＲＸ）モードでの２つの受信機の動作を示す図。 [0009] テスト／較正モードでの２つの受信機の動作を示す図。 テスト／較正モードでの２つの受信機の動作を示す図。 [0010] 図３の低雑音増幅器（ＬＮＡ）、ダウンコンバータ、ローパスフィルタ、およびインターフェース回路の例示的な設計を示す図。 [0011] ＲＸモードでの２つの受信機の動作を示す図。 [0012] テスト／較正モードでの２つの受信機の動作を示す図。 テスト／較正モードでの２つの受信機の動作を示す図。 テスト／較正モードでの２つの受信機の動作を示す図。 テスト／較正モードでの２つの受信機の動作を示す図。 [0013] 増幅器としてのミキサの再構成を示す図。 [0014] プログラム可能減衰器としての、共通ソースＬＮＡおよびインターフェース回路の再構成を示す図。 [0015] プログラム可能減衰器としての共通ゲートＬＮＡの再構成を示す図。 [0016] プログラム可能減衰器および振幅変調（ＡＭ）変調器としての、共通ソースＬＮＡおよびインターフェース回路の再構成を示す図。 [0017] プログラム可能減衰器およびＡＭ変調器としての共通ゲートＬＮＡの再構成を示す図。 [0018] ＬＯジェネレータの例示的な設計を示す図。 [0019] ダウンコンバージョンとテスト信号生成とを実施するためのプロセスを示す図。 [0020] 増幅とテスト信号生成とを実施するためのプロセスを示す図。

[0021] 以下に記載する詳細な説明は、本開示の例示的な設計を説明するものであり、本開示が実施され得る唯一の設計を表すものではない。「例示的」という用語は、本明細書では「例、事例、または例示の働きをすること」を意味するために使用する。「例示的」として本明細書で説明するいかなる設計も、必ずしも他の設計よりも好ましいまたは有利であると解釈されるべきではない。発明を実施するための形態は、本開示の例示的な設計の完全な理解を与えるための具体的な詳細を含む。本明細書に記載された例示的な設計は、これらの具体的な詳細なしに実践され得ることが、当業者には明らかであろう。いくつかの例では、本明細書で提示された例示的な設計の新規性を不明瞭にしないために、よく知られている構造およびデバイスがブロック図の形式で示される。

[0022] ワイヤレスデバイス内でテスト信号を生成するように再構成され得る受信機回路について、本明細書で開示する。受信機回路は、ワイヤレス通信デバイス（たとえば、セルラー電話、スマートフォンなど）、タブレット、携帯情報端末（ＰＤＡ）、ハンドヘルドデバイス、ワイヤレスモデム、ラップトップコンピュータ、スマートブック、ネットブック、コードレス電話、ワイヤレスローカルループ（ＷＬＬ）局、Ｂｌｕｅｔｏｏｔｈ（登録商標）デバイス、民生用電子デバイスなど、様々な電子回路デバイスのために使用され得る。明快のために、ワイヤレス通信デバイスのための受信機回路の使用について以下で説明する。

[0023] 図１に、ワイヤレス通信システム１２０と通信するワイヤレスデバイス１１０を示す。ワイヤレスシステム１２０は、ロングタームエボリューション（ＬＴＥ：Long Term Evolution）システム、符号分割多元接続（ＣＤＭＡ）システム、モバイル通信用グローバルシステム（ＧＳＭ（登録商標）：Global System for Mobile Communications）システム、ワイヤレスローカルエリアネットワーク（ＷＬＡＮ：wireless local area network）システム、または何らかの他のワイヤレスシステムであり得る。ＣＤＭＡシステムは、広帯域ＣＤＭＡ（ＷＣＤＭＡ（登録商標））、ＣＤＭＡ １Ｘ、エボリューションデータオプティマイズド（ＥＶＤＯ：Evolution-Data Optimized）、時分割同期ＣＤＭＡ（ＴＤ−ＳＣＤＭＡ：Time Division Synchronous CDMA）、またはＣＤＭＡの何らかの他のバージョンを実装し得る。簡単のために、図１は、２つの基地局１３０および１３２と、１つのシステムコントローラ１４０とを含むワイヤレスシステム１２０を示している。概して、ワイヤレスシステムは、任意の数の基地局と、ネットワークエンティティの任意のセットとを含み得る。

[0024] ワイヤレスデバイス１１０は、ユーザ機器（ＵＥ）、移動局、端末、アクセス端末、加入者ユニット、局などと呼ばれることもある。ワイヤレスデバイス１１０は、セルラーフォン、スマートフォン、タブレット、ワイヤレスモデム、携帯情報端末（ＰＤＡ）、ハンドヘルドデバイス、ラップトップコンピュータ、スマートブック、ネットブック、コードレスフォン、ワイヤレスローカルループ（ＷＬＬ）局、Ｂｌｕｅｔｏｏｔｈデバイスなどであり得る。ワイヤレスデバイス１１０はワイヤレスシステム１２０と通信し得る。ワイヤレスデバイス１１０はまた、放送局（たとえば、放送局１３４）からの信号、１つまたは複数のグローバルナビゲーション衛星システム（ＧＮＳＳ：global navigation satellite systems）中の衛星（たとえば、衛星１５０）からの信号などを受信し得る。ワイヤレスデバイス１１０は、ＬＴＥ、ＷＣＤＭＡ、ＣＤＭＡ １Ｘ、ＥＶＤＯ、ＴＤ−ＳＣＤＭＡ、ＧＳＭ、８０２．１１など、ワイヤレス通信のための１つまたは複数の無線技術をサポートし得る。

[0025] ワイヤレスデバイス１１０は、１０００メガヘルツ（ＭＨｚ）よりも低い周波数をカバーするローバンド（ＬＢ）、１０００ＭＨｚ〜２３００ＭＨｚの周波数をカバーするミッドバンド（ＭＢ）、および／または２３００ＭＨｚよりも高い周波数をカバーするハイバンド（ＨＢ）で動作することが可能であり得る。たとえば、ローバンドは６９８〜９６０ＭＨｚをカバーすることができ、ミッドバンドは１４７５〜２１７０ＭＨｚをカバーすることができ、ハイバンドは２３００〜２６９０ＭＨｚと３４００〜３８００ＭＨｚとをカバーすることができる。ローバンド、ミッドバンド、およびハイバンドは、帯域の３つのグループ（または帯域グループ）を指し、各帯域グループは、いくつかの周波数帯域（または単に、「帯域」）を含む。各帯域は、最高２００ＭＨｚをカバーし得る。ＬＴＥリリース１１は３５個の帯域をサポートし、それらの帯域は、ＬＴＥ／ＵＭＴＳ帯域と呼ばれ、公開されているドキュメント３ＧＰＰ ＴＳ ３６．１０１に記載されている。概して、任意の数の帯域グループが定義され得る。各帯域グループは、上に挙げた周波数範囲のうちのいずれとも整合してもしなくてもよい、どの範囲の周波数もカバーすることができる。各帯域グループは、任意の数の帯域を含み得る。

[0026] ワイヤレスデバイス１１０は、複数のキャリア上での動作である、キャリアアグリゲーションをサポートし得る。キャリアアグリゲーションはマルチキャリア動作と呼ばれることもある。キャリアは、通信のために使用される周波数の範囲を指す可能性があり、特定の特性に関連付けられる可能性がある。たとえば、キャリアは、そのキャリア上での動作を記述するシステム情報および／または制御情報に関連付けられ得る。キャリアは、コンポーネントキャリア（ＣＣ）、周波数チャネル、セルなどと呼ばれることもある。帯域は、１つまたは複数のキャリアを含み得る。各キャリアは、ＬＴＥでは最高２０ＭＨｚをカバーし得る。ワイヤレスデバイス１１０は、ＬＴＥリリース１１では、１つまたは２つの帯域中の最高５つのキャリアで構成され得る。

[0027] ワイヤレスデバイス１１０は、異なる周波数において同時に送られる複数の送信信号を受信することができる。これらの複数の送信信号は、（ｉ）キャリアアグリゲーションのための異なる周波数における複数のキャリア上の１つもしくは複数の基地局、または（ｉｉ）多地点協調（ＣｏＭＰ）のための同じワイヤレスシステムにおける異なる基地局、または（ｉｉｉ）同時サービス（たとえば、同時音声／音声、音声／データ、データ／データなど）のための１つもしくは複数のワイヤレスシステムにおける１つもしくは複数の基地局、または（ｉｖ）同時送信のための１つもしくは複数の基地局によって送られ得る。

[0028] 図２は、図１のワイヤレスデバイス１１０の例示的な設計のブロック図を示す。この例示的な設計では、ワイヤレスデバイス１１０は、１次アンテナ２１０に結合されたトランシーバ２２０と、２次アンテナ２１２に結合されたトランシーバ２２２と、データプロセッサ／コントローラ２８０とを含む。トランシーバ２２０は、複数の周波数帯域、複数の無線技術、キャリアアグリゲーションなどをサポートするために、複数（Ｋ個）の受信機２３０ｐａ〜２３０ｐｋと複数（Ｋ個）の送信機２５０ｐａ〜２５０ｐｋとを含む。トランシーバ２２２は、複数の周波数帯域、複数の無線技術、キャリアアグリゲーション、受信ダイバーシティ、複数の送信アンテナから複数の受信アンテナへの多入力多出力（ＭＩＭＯ）送信などをサポートするために、複数（Ｌ個）の受信機２３０ｓａ〜２３０ｓｌと複数（Ｌ個）の送信機２５０ｓａ〜２５０ｓｌとを含む。

[0029] 図２に示されている例示的な設計では、各受信機２３０はＬＮＡ２４０と受信回路２４２とを含む。データ受信のために、アンテナ２１０が、基地局および／または他の送信機局から信号を受信し、受信ＲＦ信号を与える。アンテナインターフェース回路２２４は、受信ＲＦ信号を受信し、１つまたは複数の入力ＲＦ信号を、１つまたは複数の選択された受信機に与える。アンテナインターフェース回路２２４は、スイッチ、デュプレクサ、ダイプレクサ、送信フィルタ、受信フィルタ、整合回路などを含み得る。以下の説明では、受信機２３０ｐａが唯一の選択された受信機であると仮定する。受信機２３０ｐａ内で、ＬＮＡ２４０ｐａが、入力ＲＦ信号を増幅し、増幅ＲＦ信号を与える。受信回路２４２ｐａは、増幅ＲＦ信号をＲＦからベースバンドにダウンコンバートし、ダウンコンバートされた信号をフィルタ処理し、増幅し、データプロセッサ２８０に入力ベースバンド信号を与える。受信回路２４２ｐａは、ミキサ、フィルタ、増幅器、整合回路、発振器、局部発振器（ＬＯ）生成器、位相ロックループ（ＰＬＬ：phase locked loop）などを含み得る。トランシーバ２２０および２２２中の各残りの受信機２３０は、受信機２３０ｐａと同様の方法で動作し得る。

[0030] 図２に示されている例示的な設計では、各送信機２５０は送信回路２５２と電力増幅器（ＰＡ）２５４とを含む。データ送信では、データプロセッサ２８０は、送信されるべきデータを処理（たとえば、符号化および変調）し、１つまたは複数の選択された送信機に１つまたは複数の出力ベースバンド信号を与える。以下の説明では、送信機２５０ｐａが唯一の選択された送信機であると仮定する。送信機２５０ｐａ内で、送信回路２５２ｐａは、アナログ出力信号を増幅し、フィルタ処理し、ベースバンドからＲＦにアップコンバートし、被変調ＲＦ信号を与える。送信回路２５２ｐａは、増幅器、フィルタ、ミキサ、整合回路、発振器、ＬＯ生成器、ＰＬＬなどを含み得る。ＰＡ２５４ｐａは、被変調ＲＦ信号を受信し、増幅し、適切な出力電力レベルを有する送信ＲＦ信号を与える。送信ＲＦ信号は、アンテナインターフェース回路２２４を介してルーティングされ、アンテナ２１０を介して送信される。トランシーバ２２０および２２２中の各残りの送信機２５０は、送信機２５０ｐａと同様の方法で動作し得る。

[0031] 図２に、受信機２３０および送信機２５０の例示的な設計を示す。受信機および送信機はまた、フィルタ、整合回路など、図２に示されていない他の回路を含み得る。トランシーバ２２０および２２２の全部または一部分が、１つまたは複数のアナログ集積回路（ＩＣ）、ＲＦ ＩＣ（ＲＦＩＣ）、混合信号ＩＣなどの上に実装され得る。たとえば、トランシーバ２２０および２２２中のＬＮＡ２４０および受信回路２４２は、１つまたは複数のＲＦＩＣ上で実装され得る。トランシーバ２２０および２２２中の回路は他の方法でも実装され得る。

[0032] データプロセッサ／コントローラ２８０は、ワイヤレスデバイス１１０のための様々な機能を実施し得る。たとえば、データプロセッサ２８０は、受信機２３０を介して受信されているデータおよび送信機２５０を介して送信されているデータのための処理を実施し得る。コントローラ２８０は、トランシーバ２２０および２２２内の様々な回路の動作を制御し得る。メモリ２８２は、データプロセッサ／コントローラ２８０のプログラムコードおよびデータを記憶し得る。データプロセッサ／コントローラ２８０は、１つまたは複数の特定用途向け集積回路（ＡＳＩＣ）および／または他のＩＣ上に実装され得る。

[0033] 一般に、ワイヤレスデバイスは、任意の数の受信機と、任意の数の送信機とを含むことができる。受信機および送信機は、仕様を満たすように設計され得るが、ＩＣプロセス、温度、電源電圧などの変動により大きく変わり得る性能を有し得る。たとえば、受信機および送信機は、ＩＣプロセス変動により変わり得る閾電圧とデバイス不整合とを有するトランジスタで実装され得る。閾電圧およびデバイス不整合の変動は、ワイヤレスデバイスの性能に悪影響を与える場合がある。ＩＣプロセス、温度、電源電圧などに変動が存在する場合であっても、良好な性能を保証するために、受信機中の回路をテスト／較正することが望ましい場合がある。

[0034] 本開示のある態様では、ある受信機内の回路が、別の受信機用のテスト信号を生成するように再構成され、再利用され得る。こうすることにより、受信機中の回路は、テスト信号を生成するための追加回路も外部機器も要求することなく、効率的にテストされることが可能になり得る。これは、以下で説明する他の利益ももたらし得る。

[0035] 図３は、テスト信号を生成するための再構成可能受信機回路をもつ２つの受信機３１０および３１２の例示的な設計のブロック図を示す。受信機３１０は、ＬＮＡ３２０と受信回路３３０とを含む。受信機３１２は、ＬＮＡ３２２と受信回路３３２とを含む。受信機３１０および３１２は、図２のどの２つの受信機２３０にも対応し得る。ＬＮＡ３２０および３２２は、図２のどの２つのＬＮＡ２４０にも対応し得る。受信回路３３０および３３２は、図２のどの２つの受信回路２４２にも対応し得る。

[0036] 受信機３１０内で、ＬＮＡ３２０は、第１の入力ＲＦ信号（ＲＦｉｎ１）を受信する入力と、受信回路３３０に結合された第１の出力と、インターフェース回路３２４に結合された第２の出力とを有する。ＬＮＡ３２０は、ＲＦｉｎ１信号を増幅し、第１の増幅ＲＦ信号（ＲＦａｍｐ１）を受信回路３３０に与えることができる。

[0037] 受信回路３３０は、ＬＮＡ３２０からＲＦａｍｐ１信号を受信し、第１の入力ベースバンド信号（ＢＢｉｎ１）をデータプロセッサ２８０に与えることができる。受信回路３３０内で、ダウンコンバータ３４０が、ＬＮＡ３２０からＲＦａｍｐ１信号を、およびＬＯジェネレータ３６０から第１の同相ＬＯ（ＩＬＯ１）信号と第１の直交ＬＯ（ＱＬＯ１）信号とを受信し得る。ダウンコンバータ３４０は、ＲＦａｍｐ１信号をＩＬＯ１およびＱＬＯ１信号でダウンコンバートすることができ、第１のＩおよびＱダウンコンバート信号を与えることができる。ＩＬＯ１およびＱＬＯ１信号の周波数は、受信回路３３０によって受信される各送信信号の搬送周波数および可能性としては帯域幅に基づいて選択され得る。たとえば、ある送信信号が受信中の場合、ＩＬＯ１およびＱＬＯ１信号の周波数は、受信される送信信号の中心周波数に等しくてよい。ローパスフィルタ３５０は、ＩおよびＱダウンコンバート信号をフィルタ処理して、周波数ダウンコンバージョンから生じる望ましくない信号成分を削除し、フィルタ処理されたＩおよびＱ信号を増幅し、第１のＩおよびＱ入力ベースバンド信号をデータプロセッサ２８０に与えることができる。

[0038] 受信機３１２内で、ＬＮＡ３２２は、第２の入力ＲＦ信号（ＲＦｉｎ２）を受信する入力と、受信回路３３２に結合された第１の出力と、インターフェース回路３２４に結合された第２の出力とを有する。ＬＮＡ３２２は、ＲＦｉｎ２信号を増幅し、第２の増幅ＲＦ信号（ＲＦａｍｐ２）を受信回路３３２に与えることができる。インターフェース回路３２４は、ある受信機からのテスト信号を別の受信機に結合するのに使われ得る。

[0039] 受信回路３３２は、ＬＮＡ３２２からＲＦａｍｐ２信号を受信し、第２の入力ベースバンド信号（ＢＢｉｎ２）をデータプロセッサ２８０に与えることができる。受信回路３３２内で、ダウンコンバータ３４２は、ＬＮＡ３２０からＲＦａｍｐ２信号を、およびＬＯジェネレータ３６２から第２の同相ＬＯ（ＩＬＯ２）信号と第２の直交ＬＯ（ＱＬＯ２）信号とを受信し、ＲＦａｍｐ２信号をＩＬＯ２およびＱＬＯ２信号でダウンコンバートし、ＩおよびＱダウンコンバート信号を与えることができる。ローパスフィルタ３５２は、ＩおよびＱダウンコンバート信号をフィルタ処理して、周波数ダウンコンバージョンから生じる望ましくない信号成分を削除し、フィルタ処理されたＩおよびＱ信号を増幅し、第２のＩおよびＱ入力ベースバンド信号をデータプロセッサ２８０に与えることができる。

[0040] 図３に、受信回路３３０および３３２の例示的な設計を示す。概して、受信回路における信号の調整は、１つまたは複数の増幅器、フィルタ、ミキサなどによって実施され得る。これらの回路は、図３に示す構成とは異なって構成され得る。たとえば、フィルタおよび／または利得制御回路が、ＬＮＡとダウンコンバータとの間に置かれ得る。さらに、図３に示されていない他の回路が受信回路において使用され得る。たとえば、図３中の様々な回路を整合させるために、整合回路が使用され得る。図３中のいくつかの回路は省略され得る。１つの例示的な設計では、受信機３１０および３１２は同じＩＣチップ上で実装され得る。別の例示的な設計では、受信機３１０は第１のＩＣチップ上で実装されてよく、受信機３１２は第２のＩＣチップ上で実装されてよい。

[0041] 受信機３１０および３１２は、受信（ＲＸ）モードとテスト／較正モードと含み得る複数の動作モードをサポートすることができる。ＲＸモードでは、１つまたは複数の受信機が、１つまたは複数の入力ＲＦ信号を処理して、たとえば、図３について上述したように、対象となる１つまたは複数の送信信号を回復するために選択され得る。テスト／較正モードでは、１つまたは複数の受信機がテスト／較正用に選択されてよく、別の受信機が、選択された受信機（複数可）向けのテスト信号を生成し得る。

[0042] 図４Ａは、ＲＸモードでの、図３の受信機３１０および３１２の動作を示す。概して、唯一の受信機３１０、もしくは唯一の受信機３１２、または両方の受信機３１０および３１２が、ＲＸモードにおいて有効にされ得る。受信機３１０が有効にされている場合、ＬＮＡ３２０は、ＲＦｉｎ１信号を増幅し、ＲＦａｍｐ１信号を受信回路３３０に与えることができる。受信回路３３０内で、ＲＦａｍｐ１信号は、ダウンコンバータ３４０によって、ＬＯジェネレータ３６０からのＩＬＯ１およびＱＬＯ１信号でダウンコンバートされ、ローパスフィルタ３５０によってフィルタ処理されて、ＢＢｉｎ１信号を取得することができる。受信機３１２が有効にされている場合、ＬＮＡ３２２は、ＲＦｉｎ２信号を増幅し、ＲＦａｍｐ２信号を受信回路３３２に与えることができる。受信回路３３２内で、ＲＦａｍｐ２信号は、ダウンコンバータ３４２によって、ＬＯジェネレータ３６２からのＩＬＯ２およびＱＬＯ２信号でダウンコンバートされ、ローパスフィルタ３５２によってフィルタ処理されて、ＢＢｉｎ２信号を取得することができる。

[0043] 図４Ｂは、受信機３１２が受信機３１０にテスト信号を与える、較正モードでの、図３の受信機３１０および３１２の動作を示す。この場合、受信機３１２内のＬＯジェネレータ３６２はＬＯ信号を生成することができ、この信号は、ダウンコンバータ３４２、ＬＮＡ３２２、およびインターフェース回路３２４を通され、テスト信号として受信機３１０に与えられ得る。ＬＯジェネレータ３６２は、全周波数範囲にわたるとともに、受信機３１０を較正するのに十分な周波数確度をもつテスト信号用のＬＯ信号を生成することができる。

[0044] 図４Ｃは、受信機３１０が受信機３１２にテスト信号を与える、較正モードでの、図３の受信機３１０および３１２の動作を示す。この場合、受信機３１０内のＬＯジェネレータ３６０はＬＯ信号を生成することができ、この信号は、ダウンコンバータ３４０、ＬＮＡ３２０、およびインターフェース回路３２４を通され、テスト信号として受信機３１２に与えられ得る。ＬＯジェネレータ３６０は、全周波数範囲にわたるとともに、受信機３１２を較正するのに十分な周波数確度をもつテスト信号用のＬＯ信号を生成することができる。

[0045] 図３に戻って参照すると、テストジェネレータ３７０および３７２は、それぞれ、受信機３１０および３１２をテストするのに使われるテスト制御信号を生成することができる。相関器３８０および３８２は、それぞれ、受信機３１０および３１２をテスト／較正するための相関を実施することができる。テストジェネレータ３７０および３７２ならびに相関器３８０および３８２について、以下で詳細に説明する。

[0046] 受信機３１０および３１２は様々な方法で実装され得る。１つの例示的な設計では、受信機３１０および３１２は、同じＩＣダイ上で実装されてよく、そうすることにより、受信機のより良好な統合が生じ得る。別の例示的な設計では、受信機３１０および３１２は、別々のＩＣダイ上で実装されてよく、これにより、２つの受信機の間の分離を向上させることができる。受信機３１０および３１２は他の方法でも実装され得る。

[0047] 受信機３１０および３１２中の回路は、様々な回路設計で実装され得る。受信機３１０および３１２中のＬＮＡ３２０および３２２、ダウンコンバータ３４０および３４２、ならびにローパスフィルタ３５０および３５２の例示的な設計については、以下で説明する。受信機３１０および３１２中の回路は様々なタイプのトランジスタでも実装され得る。Ｎチャネル金属酸化膜半導体（ＮＭＯＳ）トランジスタで実装されるＬＮＡ３２０および３２２ならびにダウンコンバータ３４０および３４２の例示的な設計については、以下で説明する。

[0048] 図５は、図３のＬＮＡ３２０および３２２、ダウンコンバータ３４０および３４２、ローパスフィルタ３５０および３５２、ならびにインターフェース回路３２４の例示的な設計の概略図を示す。図５に示す例示的な設計では、受信機３１０内で、ダウンコンバータ３４０は、ＩおよびＱ信号パス用の２つのミキサ３４０ａおよび３４０ｂを含み、ローパスフィルタ３５０は、ＩおよびＱ信号パス用の２つのローパスフィルタ３５０ａおよび３５０ｂを含む。受信機３１２内で、ダウンコンバータ３４２は、ＩおよびＱ信号パス用の２つのミキサ３４２ａおよび３４２ｂを含み、ローパスフィルタ３５２は、ＩおよびＱ信号パス用の２つのローパスフィルタ３５２ａおよび３５２ｂを含む。

[0049] 図５に示す例示的な設計では、ＬＮＡ３２０は、共通ソースＬＮＡ（ＣＳ ＬＮＡ）として実装される。ＬＮＡ３２０内で、利得トランジスタ５２２は、回路接地に結合されたソースと、ＲＦｉｎ１信号を受信するゲートと、ノードＮ１に結合されたドレインとを有する。代替として、利得トランジスタ５２２は、ソース縮退インダクタに結合されたソースを有することができ、インダクタは、回路接地にさらに結合され得る（図５には示さない）。カスコードトランジスタ５２４は、利得トランジスタ５２２のドレインに結合されたソースと、Ｖｂ１バイアス電圧を受信するゲートとを有する。変圧器５２６は、（ｉ）カスコードトランジスタ５２４のドレインと電源電圧（Ｖｄｄ）との間に結合された１次コイルと、（ｉｉ）ノードＮ２とＮ３との間に結合されるとともに、ダウンコンバータ３４０のミキサ３４０ａおよび３４０ｂに差動増幅ＲＦ信号を与える２次コイルとを有する。変圧器はバランと呼ばれることもある。可変キャパシタ５２８が、カスコードトランジスタ５２４のドレインとＶｄｄ電源との間に結合され得る。変圧器５２６およびキャパシタ５２８は、ＬＮＡ３２０用のタンク回路を形成する。利得トランジスタ５２２およびカスコードトランジスタ５２４は、（図５に示されているように）ＮＭＯＳトランジスタを用いて、または他のタイプのトランジスタを用いて実装され得る。

[0050] 図５に示す例示的な設計では、ＬＮＡ３２２は、共通ゲートＬＮＡ（ＣＧ ＬＮＡ）として実装され、これにより、共通ソースＬＮＡよりも良好な分離を提供することができる。ＬＮＡ３２２内で、主要トランジスタ５２３は、ＲＦｉｎ２信号を受信するソースと、Ｖｂ３バイアス電圧を受信するゲートとを有する。カスコードトランジスタ５２５は、主要トランジスタ５２３のドレインに結合されたソースと、Ｖｂ４バイアス電圧を受信するゲートとを有する。変圧器５２７は、（ｉ）カスコードトランジスタ５２７のドレインとＶｄｄ電源との間に結合された１次コイルと、（ｉｉ）ノードＬ２とＬ３との間に結合されるとともに、ダウンコンバータ３４２のミキサ３４２ａおよび３４２ｂに差動増幅ＲＦ信号を与える２次コイルとを有する。可変キャパシタ５２９が、カスコードトランジスタ５２５のドレインとＶｄｄ電源との間に結合され得る。主要トランジスタ５２３およびカスコードトランジスタ５２５は、（図５に示されているように）ＮＭＯＳトランジスタを用いて、または他のタイプのトランジスタを用いて実装され得る。

[0051] 図５に示す例示的な設計では、インターフェース回路３２４は、カスコードトランジスタ５３４および変圧器５３６と可変キャパシタ５３８とを備えるタンク回路を用いて実装される。カスコードトランジスタ５３４は、ＬＮＡ３２０内の利得トランジスタ５２２のドレインに結合されたソースと、Ｖｂ２バイアス電圧を受信するゲートとを有する。変圧器５３６は、（ｉ）カスコードトランジスタ５３４のドレインとＶｄｄ電源との間に結合された１次コイルと、（ｉｉ）ノードＬ１と回路接地との間に結合された２次コイルとを有する。ノードＬ１は、ＬＮＡ３２２の入力にも対応する。可変キャパシタ５３８が、カスコードトランジスタ５３４のドレインとＶｄｄ電源との間に結合される。

[0052] 図５に示す例示的な設計では、ミキサ３４０ａ、３４０ｂ、３４２ａおよび３４２ｂは、二重平衡受動ミキサを用いて実装される。ミキサ３４０ａは、互いとクロス結合されている２つの差動ペアとして結合された２つのＮＭＯＳトランジスタペアを含む。トランジスタ５４２ａおよび５４４ａは、（ｉ）互いと、およびノードＮ２に結合されたソースと、（ｉｉ）それぞれ、ノードＮ４およびＮ５に結合されたドレインとを有する。同様に、トランジスタ５４６ａおよび５４８ａは、（ｉ）互いと、およびノードＮ３に結合されたソースと、（ｉｉ）それぞれ、ノードＮ４およびＮ５に結合されたドレインとを有する。図３のＬＯジェネレータ３６０からのＩＬＯ１信号は、ＩＬＯ１ｐ信号とＩＬＯ１ｎ信号とを備える差動信号であり得る。ＩＬＯ１ｐ信号は、トランジスタ５４２ａおよび５４８ａのゲートに与えられる。ＩＬＯ１ｎ信号は、トランジスタ５４４ａおよび５４６ａのゲートに与えられる。ノードＮ２およびＮ３はミキサ３４０ａの差動入力に対応し、ノードＮ４およびＮ５はミキサ３４０ａの差動出力に対応する。

[0053] 図５に示す例示的な設計では、ミキサ３４０ａは、トランジスタ５４０ａおよび５４１ａをさらに含み、これらのトランジスタは、ミキサ５３０ａを増幅器として再構成するのに使われる。トランジスタ５４０ａは、ノードＮ４に結合されたソースと、Ｖｃ１制御信号を受信するゲートと、Ｖｄｄ電源に結合されたドレインとを有する。トランジスタ５４１ａは、回路接地に結合されたソースと、Ｖｃ２制御信号を受信するゲートと、ノードＮ５に結合されたドレインとを有する。トランジスタ５４０ａおよび５４１ａは、（図５に示されているように）ＮＭＯＳトランジスタまたは他のタイプのトランジスタであってよい。

[0054] 例示的な設計では、受信機３１０内のミキサ３４０ｂは、図５に示すように、ミキサ３４０ａ内のＮＭＯＳトランジスタ５４０ａおよび５４１ａがミキサ３４０ｂからは省略されることを除いて、ミキサ３４０ａと同様に実装される。別の例示的な設計では、ミキサ３４０ｂは、ミキサ３４０ａと同じやり方で実装されてよく、ミキサ３４０ａ内のＮＭＯＳトランジスタ５４０ａおよび５４１ａと同様に結合された２つのＮＭＯＳトランジスタを含み得る。この例示的な設計では、ミキサ３４０ｂ内の２つのＮＭＯＳトランジスタは、ミキサ３４０ｂが受信機内のミキサとして使われるとき、トランジスタのゲートバイアス電圧によって無効にされ得る。この例示的な設計により、ミキサ３４０ａと３４０ｂとの間のより良好な対称性が生じる場合があり、このことは、ＩＱ不整合を削減するのを助けることができ、ＲＳＢを向上させることができる。ミキサ３４０ｂは、ＮＭＯＳトランジスタ５４２ｂ、５４４ｂ、５４６ｂおよび５４８ｂを含み、これらのトランジスタは、ミキサ３４０ａ内のトランジスタ５４２ａ、５４４ａ、５４６ａおよび５４８ａと同様に結合される。ＬＯジェネレータ３６０からのＱＬＯ１信号は、ＱＬＯ１ｐ信号とＱＬＯ１ｎ信号とを備える差動信号であり得る。ＱＬＯ１ｐ信号は、トランジスタ５４２ｂおよび５４８ｂのゲートに与えられる。ＱＬＯ１ｎ信号は、トランジスタ５４４ｂおよび５４６ｂのゲートに与えられる。受信機３１２内のミキサ３４２ａおよび３４２ｂは、それぞれ、受信機３１０内のミキサ３４０ａおよび３４０ｂと同様に実装される。

[0055] 図５に示す例示的な設計では、ローパスフィルタ３５０ａ、３５０ｂ、３５２ａおよび３５２ｂは、フィルタ処理と増幅とを実施する能動フィルタとして実装される。フィルタ３５０ａ内で、抵抗器５５２は、ノードＮ４と増幅器５６０の反転入力との間に結合される。抵抗器５５４は、ノードＮ５と増幅器５６０の非反転入力との間に結合される。キャパシタ５５６は、増幅器５６０の反転および非反転入力の間に結合される。抵抗器５６２は、増幅器５６０の反転入力と非反転出力との間に結合される。抵抗器５６４は、増幅器５６０の非反転入力と反転出力との間に結合される。簡単のために図５には示さないが、キャパシタは、抵抗器５５２および５５４と並列に結合されてよく、ローパスフィルタ処理に使われ得る。キャパシタ５５６は、より小さい値を有してよく、チャネル帯域幅の外に通常は位置するＴＸジャマーをフィルタ処理するのに使うことができる。増幅器５６０は、その非反転および反転出力を介して、差動Ｉダウンコンバート信号を与える。ローパスフィルタ３５０ｂ、３５２ａおよび３５２ｂは、ローパスフィルタ３５０ａと同様に実装される。

[0056] 図５は、ＬＮＡ３２０および３２２、ダウンコンバータ３４０および３４２、ローパスフィルタ３５０および３５２、ならびにインターフェース回路３２４の例示的な設計を示す。ＬＮＡ、ダウンコンバータ、ローパスフィルタ、およびインターフェース回路は、他の回路設計でも実装され得る。たとえば、ＬＮＡは、重ねて、およびＶｄｄ電源と回路接地との間に結合されたＮＭＯＳトランジスタとＰＭＯＳトランジスタとを備えるインバータタイプＬＮＡを用いて実装され得る。ミキサ３４０ａ、３４０ｂ、３４２ａおよび３４２ｂは、図５に示すような受動ミキサを用いても、または他のタイプのミキサを用いても実装され得る。

[0057] １つの例示的な設計では、同じ回路設計が、複数の受信機に使われ得る。たとえば、同じＬＮＡおよびミキサ設計が、複数の受信機に、たとえば、複数の帯域、複数のモード、キャリアアグリゲーションなどをサポートするワイヤレスデバイス内の、すべての帯域用の受信機に使われ得る。別の例示的な設計では、異なる受信機のために異なる回路設計が使用され得る。たとえば、異なる受信機が、異なるＬＮＡ設計、異なるミキサ設計などに関連付けられ得る。

[0058] 図６は、ＲＸモードでの受信機３１０の動作を示す。ＲＸモードでは、ＬＮＡ３２０はＬＮＡとして構成され、ミキサ３４０ａおよび３４０ｂはミキサとして構成され、インターフェース回路３２４は無効にされる。ＬＮＡ３２０内で、Ｖｂ１バイアス電圧が、カスコードトランジスタ５２４のゲートに印加される。利得トランジスタ５２２は、ＲＦｉｎ１信号を受信し、増幅する。カスコードトランジスタ５２４は、利得トランジスタ５２２からの出力信号をバッファリングし、増幅された信号を、変圧器５２６の１次コイルに与える。変圧器５２６の２次コイルは、増幅ＲＦ信号をミキサ３４０ａおよび３４０ｂに与える。

[0059] ミキサ３４０ａ内で、ＮＭＯＳトランジスタ５４０ａおよび５４１ａは、これらのトランジスタのゲートにおいて、それぞれ、Ｖｃ１およびＶｃ２制御信号を介して低電圧（たとえば、０ボルト（Ｖ））を印加することによってＯＦＦにされる。他の電圧も、トランジスタ５４０ａおよび５４１ａが他のタイプのトランジスタで実装される場合、それらのトランジスタをＯＦＦにするのに使われ得る。たとえば、トランジスタ５４０ａおよび５４１ａがＰＭＯＳトランジスタで実装される場合、高電圧が、それらのトランジスタをＯＦＦにするのに使われ得る。トランジスタ５４２ａ〜５４８ａは、それらのソースからそれらのドレインに電流を向けるように、ＩＬＯ１ｐおよびＩＬＯ１ｎ信号によってＯＮおよびＯＦＦにされ得るスイッチングトランジスタとして動作する。各トランジスタペアにつき、一方のトランジスタのみが、任意の所与の瞬間にＩＬＯ１ｐまたはＩＬＯ１ｎ信号によってＯＮにされ、他方のトランジスタは、ＩＬＯ１ｎまたはＩＬＯ１ｐ信号によってＯＦＦにされる。各ペアにおける２つのトランジスタは、増幅ＲＦ信号をＬＮＡ３２０からノードＮ４およびＮ５に向けるように、交替してＯＮおよびＯＦＦにされる。具体的には、トランジスタ５４２ａおよび５４４ａは、それぞれ、ＩＬＯ１ｐおよびＩＬＯ１ｎ信号によって、交替してＯＮおよびＯＦＦにされる。トランジスタ５４６ａおよび５４８ａも、それぞれ、ＩＬＯ１ｎおよびＩＬＯ１ｐ信号によって、交替してＯＮおよびＯＦＦにされる。トランジスタ５４２ａ〜５４８ａには、それらのゲートにおいて、適切なバイアス電圧が印加され得る（図６には示さない）。バイアス電圧は、ミキサ３４０ａに良好な性能を提供するように選択され得る。ミキサ３４０ａは、ローパスフィルタ３５０ａにＩダウンコンバート信号を与える。ミキサ３４０ｂは、ミキサ３４０ａと同様に動作するが、ＱＬＯ１ｐおよびＱＬＯ１ｎ信号を備える差動ＱＬＯ１信号を印加される。ミキサ３４０ｂは、ＲＦｉｎ１信号をＱＬＯ１信号でダウンコンバートし、Ｑダウンコンバート信号をローパスフィルタ３５０ｂに与える。

[0060] 図６は、ＲＸモードでの受信機３１２の動作も示す。ＲＸモードでは、ＬＮＡ３２２はＬＮＡとして構成され、ミキサ３４２ａおよび３４２ｂはミキサとして構成される。ＬＮＡ３２２内で、Ｖｂ３およびＶｂ４バイアス電圧が、それぞれ、トランジスタ５２３および５２５のゲートに印加される。トランジスタ５２３は、ＲＦｉｎ２信号を受信し、バッファリングする。トランジスタ５２５は、トランジスタ５２３からの出力信号をバッファリングし、増幅された信号を、変圧器５２７の１次コイルに与える。変圧器５２７の２次コイルは、増幅ＲＦ信号をミキサ３４２ａおよび３４２ｂに与える。

[0061] ミキサ３４２ａ内で、トランジスタ５４０ｃおよび５４１ｃは、これらのトランジスタのゲートにおいて、それぞれ、Ｖｃ１およびＶｃ２制御信号を介して低電圧（たとえば、０Ｖ）を印加することによってＯＦＦにされる。トランジスタ５４２ｃ〜５４８ｃは、それらのソースからそれらのドレインに電流を向けるように、ＩＬＯ２ｐおよびＩＬＯ２ｎ信号によってＯＮおよびＯＦＦにされ得るスイッチングトランジスタとして動作する。各トランジスタペアにつき、一方のトランジスタのみが、任意の所与の瞬間にＩＬＯ２ｐまたはＩＬＯ２ｎ信号によってＯＮにされ、他方のトランジスタは、ＩＬＯ２ｎまたはＩＬＯ２ｐ信号によってＯＦＦにされる。各ペアにおける２つのトランジスタは、増幅ＲＦ信号をＬＮＡ３２２からノードＬ４およびＬ５に向けるように、交替してＯＮおよびＯＦＦにされる。トランジスタ５４２ｃ〜５４８ｃには、それらのゲートにおいて、適切なバイアス電圧が印加され得る（図６には示さない）。バイアス電圧は、ミキサ３４２ａに良好な性能を提供するように選択され得る。ミキサ３４２ａは、ローパスフィルタ３５２ａにＩダウンコンバート信号を与える。ミキサ３４２ｂは、ミキサ３４２ａと同様に動作するが、ＱＬＯ２ｐ信号とＱＬＯ２ｎ信号とを備える差動ＱＬＯ２信号を印加される。ミキサ３４２ｂは、ＲＦｉｎ２信号をＱＬＯ２信号でダウンコンバートし、Ｑダウンコンバート信号をローパスフィルタ３５２ｂに与える。

[0062] 図６は、入力ＲＦ信号を受信し、ダウンコンバートし、ダウンコンバート信号を取得するためのＲＸモードでの、ＬＮＡとしてのＬＮＡ３２０および３２２、ならびにミキサとしてのミキサ３４０ａ、３４０ｂ、３４２ａおよび３４２ｂの構成を示す。ＬＮＡ３２０および３２２ならびにミキサ３４０ａおよび３４２ａは、受信機３１０および３１２中の回路のテスト／較正のためのテスト信号を生成するように再構成され、使われ得る。様々なテストがサポートされてよく、２次入力インターセプトポイント（ＩＩＰ２）、残留側波帯（ＲＳＢ）などを含み得る。テスト信号は、利得（たとえば、受信機利得）、直流（ＤＣ）オフセット訂正などの較正にも使われ得る。

[0063] ＩＩＰ２は、増幅器およびミキサなどのデバイスの非線形性によって生成された２次歪みを量子化する線形性の尺度である。ＩＩＰ２は、ＬＯ信号を変調信号で変調して、振幅変調された（ＡＭ）テスト信号を生成し、ＡＭテスト信号をベースバンドにダウンコンバートし、ダウンコンバート信号を変調信号と相関させ、相関結果に基づいてＩＩＰ２を判定することによって測定され得る。ＩＩＰ２は、ＩＩＰ２に影響を与える非線形性を有するトランジスタのゲートバイアス電圧を調節することによって改善され得る。

[0064] ＲＳＢは、ＩおよびＱ信号パスの間の利得不均衡および／または位相不均衡の尺度である。ＲＳＢは、特定の周波数で単一トーンテスト信号を生成し、単一トーンテスト信号をダウンコンバートしてＩおよびＱダウンコンバートベースバンド信号を取得し、ＩおよびＱダウンコンバートベースバンド信号の各々の振幅と位相とを測定し、ＩおよびＱダウンコンバートベースバンド信号の間の振幅誤差および位相誤差に基づいてＲＳＢを判定することによって測定され得る。ＲＳＢは、トランジスタのゲートバイアス電圧を調節し、ＩＬＯおよびＱＬＯ信号の振幅および／または位相を調節し、ＩおよびＱダウンコンバートベースバンド信号をデジタル化することなどによって取得されたＩおよびＱサンプルをデジタルに補償することによって改善され得る。デジタル補償は、ＡＤＣの後に適用されて、ＩおよびＱダウンコンバートベースバンド信号の振幅および位相不整合を相殺することができる。

[0065] 図７Ａは、受信機３１２が受信機３１０用のテスト信号を生成するように再構成され、使われる第１のテスト構成のためのテスト／較正モードにおける受信機３１０および３１２の動作を示す。この構成では、受信機３１２内で、ミキサ３４２ａは増幅器として再構成され、ＬＮＡ３２２はプログラム可能減衰器として再構成され、ミキサ３４２ｂならびにローパスフィルタ３５２ａおよび３５２ｂは無効にされる。受信機３１０内で、ＬＮＡ３２０およびインターフェース回路３２４はプログラム可能減衰器として再構成され、ミキサ３４０ａおよび３４０ｂならびにローパスフィルタ３５０ａおよび３５０ｂは、有効にされ、ＲＸモードの場合と同様に動作する。

[0066] 受信機３１２内で、ミキサ３４２ｂは、トランジスタ５４２ｄ〜５４８ｄのゲートにおいて低電圧（たとえば、０Ｖ）を印加することによって無効にされ得る。ミキサ３４２ａは、（ｉ）トランジスタのゲートにおいて低電圧（たとえば、０Ｖ）を印加することによってトランジスタ５４４ｃおよび５４６ｃをＯＦＦにすること、（ｉｉ）トランジスタのゲートにおいて適切なバイアス電圧を印加することによってトランジスタ５４２ｃおよび５４８ｃをＯＮにすること、ならびに（ｉｉｉ）トランジスタのゲートにおいて高電圧（たとえば、Ｖｄｄ）を印加することによってトランジスタ５４０ｃおよび５４１ｃをＯＮにすることによって、増幅器として再構成され得る。ＬＮＡ３２２は、トランジスタ５２３および５２５のゲートにおいて適切なＶｂ３およびＶｂ４バイアス電圧を印加することによって、プログラム可能減衰器として再構成され得る。

[0067] 受信機３１０内で、ＬＮＡ３２０およびインターフェース回路３２４は、（ｉ）トランジスタ５３４のゲートにおいて適切なバイアス電圧を印加することによってトランジスタ５３４をＯＮにすること、（ｉｉ）トランジスタのゲートにおいて適切なバイアス電圧を印加することによってＬＮＡ３２０内のカスコードトランジスタ５２４をＯＮにすること、および（ｉｉｉ）トランジスタ５２２のゲートにおいて低電圧を印加することによってＬＮＡ３２０内の利得トランジスタ５２２をＯＦＦにすることによって、プログラム可能減衰器として再構成され得る。ミキサ３５０ａは、トランジスタ５４０ａおよび５４１ａのゲートにおいて低電圧を印加することによってトランジスタ５４０ａおよび５４１ａをＯＦＦにすることによって、ミキサとして動作することができる
[0068] 第１のテスト構成では、受信機３１２用のＬＯジェネレータ３６２が、所望のテスト周波数でＬＯ信号を生成する（図７Ａには示さない）。ＬＯ信号は、ミキサ３４２ａ（増幅器として再構成される）によって増幅され、ＬＮＡ３２２（プログラム可能減衰器として再構成される）を通され、テスト信号として受信機３１０に与えられる。受信機３１０は、（ＲＦｉｎ１信号ではなく）テスト信号を受信し、テスト信号を、ＲＸモードの場合と同様にダウンコンバートする。受信機３１０内で、テスト信号は、インターフェース回路３２４およびＬＮＡ３２０（プログラム可能減衰器として再構成される）を通され、それぞれ、ミキサ３４０ａおよび３４０ｂによってＩＬＯ１信号およびＱＬＯ１信号でダウンコンバートされる。テスト信号の振幅は、トランジスタ５２４および／または５３４のバイアス電圧を変え、トランジスタ５２３および／または５２５のバイアス電圧を変え、ミキサのトランジスタサイズおよび／または駆動強度を変え、変圧器５２６および可変キャパシタ５２８によって形成されたＬＣタンクをチューニングし、変圧器５３６および可変キャパシタ５３８によって形成されたＬＣタンクをチューニングし、変圧器５２７および可変キャパシタ５２９によって形成されたＬＣタンクをチューニングすることなどによって調節され得る。ミキサ３４０ａおよび３４０ｂからのＩおよびＱダウンコンバート信号は、ローパスフィルタ３５０ａおよび３５０ｂによってフィルタ処理されて、ＩおよびＱ入力ベースバンド信号が取得される。

[0069] 図７Ｂは、受信機３１２が受信機３１０用のＡＭテスト信号を生成するのに使われる第２のテスト構成のためのテスト／較正モードでの受信機３１０および３１２の動作を示す。この構成では、受信機３１２内で、ミキサ３４２ａは増幅器として再構成され、ＬＮＡ３２２はプログラム可能減衰器として再構成され、ミキサ３４２ｂならびにローパスフィルタ３５２ａおよび３５２ｂは無効にされる。受信機３１０内で、ＬＮＡ３２０およびインターフェース回路３２４はプログラム可能減衰器およびＡＭ変調器として再構成され、ミキサ３４０ａおよび３４０ｂならびにローパスフィルタ３５０ａおよび３５０ｂは有効にされる。

[0070] 受信機３１０および３１２内の回路には、図７Ａにおいて上述したように、適切な電圧および信号が印加され得る。ただし、ＬＮＡ３２０内のカスコードトランジスタ５２４のゲートにおいてＶｂ１バイアス電圧を、およびインターフェース回路３２４内のカスコードトランジスタ５３４のゲートにおいてＶｂ２バイアス電圧を印加するのではなく、変調信号ｍ（ｔ）が、図３のテストジェネレータ３７０によって生成されてよく、カスコードトランジスタ５２４のゲートおよび／またはカスコードトランジスタ５３４のゲートに印加され得る。変調信号は、受信機３１０または受信機３１２内の他のノードにおいても印加され得る。たとえば、変調信号は、（ｉ）ＬＮＡ３２２内の主要トランジスタ５２３のゲートおよび／またはカスコードトランジスタ５２５のゲートにおいて、ミキサ３４２ａ内のトランジスタ５４０ｃのゲートおよび／またはトランジスタ５４１ｃのゲートにおいて、ならびに／あるいは（ｉｉｉ）他のトランジスタのゲートにおいて印加され得る。

[0071] 第２のテスト構成では、受信機３１２用のＬＯジェネレータ３６２が、所望のテスト周波数でＬＯ信号を生成する（図７Ｂには示さない）。受信機３１２内で、ＬＯ信号は、ミキサ３４２ａ（増幅器として再構成されている）によって増幅され、ＬＮＡ３２２（プログラム可能減衰器およびＡＭ変調器として再構成されている）を通され、テスト信号として受信機３１０に与えられる。受信機３１０内で、テスト信号は、インターフェース回路３２４およびＬＮＡ３２０（プログラム可能減衰器として再構成されている）に与えられ、変調信号によって変調されて、ＡＭテスト信号が取得される。ＡＭテスト信号は、ミキサ３４０ａおよび３４０ｂによって、それぞれＩＬＯ１およびＱＬＯ１信号でダウンコンバートされ、ローパスフィルタ３５０ａおよび３５０ｂによってフィルタ処理されて、ＩおよびＱ入力ベースバンド信号が取得される。

[0072] 変調信号は、ＡＭテスト信号を生成するための様々なやり方で生成され、印加され得る。ＡＭ変調は、ＩＩＰ２較正および／または他のタイプの較正に使われ得る。１つの例示的な設計では、受信機３１０用のテストジェネレータ３７０は、変調信号を生成し、変調信号を、同じ受信機３１０内のＡＭ変調器および相関器３８０に与える。ＡＭ変調器は、ＬＮＡ３２０およびインターフェース回路３２４によって実装され得る。相関器３８０は、変調信号を入力ベースバンド信号と相関させ、相関結果をデータプロセッサ２８０に与える。相関器３８０は、アナログ領域（たとえば、回路をもつ）またはデジタル領域（たとえば、デジタル信号処理をもつ）において相関を実施することができる。データプロセッサ２８０は、受信機３１０内のＩおよびＱ信号パスにおけるＩおよびＱ不均衡を判定することができ、制御信号および／またはバイアス電圧を生成して、ＩおよびＱ不均衡を削減することができる。代替または追加として、データプロセッサ２８０は、受信機３１０中の回路によって生成された非線形歪みの量を判定することができ、線形性を向上させるようなバイアス電圧を生成することができる。受信機３１０および３１２用に、別々のテストジェネレータ３７０および３７２と、別々の相関器３８０および３８２とを有することは、受信機３１０および３１２が別々のＩＣチップ上で実装される場合、有益であり得る。この場合、ＡＭ変調および相関は、各受信機用にローカルに実施することができ、これにより、ＩＣチップの間で変調信号を渡す必要を回避することができる。

[0073] 別の例示的な設計では、受信機３１２用のテストジェネレータ３７２は、変調信号を生成し、変調信号を、他方の受信機３１０内のＡＭ変調器および相関器に与える。さらに別の例示的な設計では、単一のテストジェネレータが、受信機３１０と３１２の両方に対する変調信号を生成し得る。この例示的な設計は、たとえば、受信機３１０および３１２が同じＩＣチップ上で実装されるとき、良好な性能を提供することができる。

[0074] 図８Ａは、受信機３１０が受信機３１２用のテスト信号を生成するように再構成され、使われる第３のテスト構成のためのテスト／較正モードにおける受信機３１０および３１２の動作を示す。この構成では、受信機３１０内で、ミキサ３４０ａは増幅器として再構成され、ＬＮＡ３２０およびインターフェース回路３２４はプログラム可能減衰器として再構成され、ミキサ３４０ｂならびにローパスフィルタ３５０ａおよび３５０ｂは無効にされる。受信機３１２内で、ＬＮＡ３２２はＬＮＡとして構成され、ミキサ３４２ａおよび３４２ｂならびにローパスフィルタ３５２ａおよび３５２ｂは有効にされる。

[0075] 受信機３１０内で、ミキサ３４０ｂは、トランジスタ５４２ｂ〜５４８ｂのゲートにおいて低電圧（たとえば、０Ｖ）を印加することによって無効にされ得る。ミキサ３４０ａは、（ｉ）トランジスタのゲートにおいて低電圧（たとえば、０Ｖ）を印加することによってトランジスタ５４４ａおよび５４６ａをＯＦＦにすること、（ｉｉ）トランジスタのゲートにおいて適切なバイアス電圧を印加することによってトランジスタ５４２ａおよび５４８ａをＯＮにすること、ならびに（ｉｉｉ）トランジスタのゲートにおいて高電圧（たとえば、Ｖｄｄ）を印加することによってトランジスタ５４０ａおよび５４１ａをＯＮにすることによって、増幅器として再構成され得る。ＬＮＡ３２０およびインターフェース回路３２４は、（ｉ）トランジスタ５２４のゲートにおいて適切なＶｂ１バイアス電圧を印加することによってＬＮＡ３２０内のカスコードトランジスタ５２４をＯＮにすること、（ｉｉ）トランジスタ５３４のゲートにおいて適切なＶｂ２バイアス電圧を印加することによってインターフェース回路３２４内のカスコードトランジスタ５３４をＯＮにすること、および（ｉｉｉ）トランジスタ５２２のゲートにおいて低電圧（たとえば、０Ｖ）を印加することによってＬＮＡ３２０で利得トランジスタ５２２をＯＦＦにすることによって、プログラム可能減衰器として再構成され得る。

[0076] 受信機３１２内で、ＬＮＡ３２２は、トランジスタ５２３および５２５のゲートにおいて、それぞれ適切なＶｂ３およびＶｂ４バイアス電圧を印加することによって、ＬＮＡとして構成され得る。ミキサ３５２ａは、トランジスタ５４０ｃおよび５４１ｃのゲートにおいて低電圧（たとえば、０Ｖ）を印加することによってトランジスタ５４０ｃおよび５４１ｃをＯＦＦにすることによって、ミキサとして構成され得る。

[0077] 第３のテスト構成では、受信機３１０用のＬＯジェネレータ３６０が、所望のテスト周波数でＬＯ信号を生成する（図８Ａには示さない）。受信機３１０内で、ＬＯ信号は、ミキサ３４０ａ（増幅器として再構成される）によって増幅され、ＬＮＡ３２０およびインターフェース回路３２４（プログラム可能減衰器として再構成される）を通され、テスト信号として受信機３１２に与えられる。受信機３１２は、（ＲＦｉｎ２信号ではなく）テスト信号を受信し、テスト信号を、ＲＸモードの場合と同様にダウンコンバートする。受信機３１２内で、テスト信号は、ＬＮＡ３２２を通され、ミキサ３４２ａおよび３４２ｂによって、それぞれＩＬＯ２およびＱＬＯ２信号でダウンコンバートされる。テスト信号の振幅は、トランジスタのバイアス電圧を変え、ミキサのトランジスタサイズおよび／または駆動強度を変え、ＬＣタンクをチューニングすることなどによって調節され得る。ミキサ３４２ａおよび３４２ｂからのＩおよびＱダウンコンバート信号は、ローパスフィルタ３５２ａおよび３５２ｂによってフィルタ処理されて、ＩおよびＱ入力ベースバンド信号が取得される。

[0078] 図８Ｂは、受信機３１０が受信機３１２用のＡＭテスト信号を生成するのに使われる第４のテスト構成のためのテスト／較正モードでの受信機３１０および３１２の動作を示す。この構成では、受信機３１０内で、ミキサ３４０ａは増幅器として再構成され、ＬＮＡ３２０およびインターフェース回路３２４はプログラム可能減衰器として再構成され、ミキサ３４０ｂならびにローパスフィルタ３５０ａおよび３５０ｂは無効にされる。受信機３１２内で、ＬＮＡ３２２はプログラム可能減衰器およびＡＭ変調器として再構成され、ミキサ３４２ａおよび３４２ｂならびにローパスフィルタ３５２ａおよび３５２ｂは有効にされる。

[0079] 受信機３１０および３１２内の回路には、図８Ａにおいて上述したように、適切な電圧および信号が印加され得る。ただし、ＬＮＡ３２２内のカスコードトランジスタ５２５のゲートにおいてＶｂ４バイアス電圧を印加するのではなく、変調信号は、図３のテストジェネレータ３７２によって生成されてよく、トランジスタ５２５のゲートに印加され得る。変調信号は、受信機３１０または受信機３１２内の他のノードにおいても印加され得る。たとえば、変調信号は、ＬＮＡ３２２内の主要トランジスタ５２３のゲートにおいて、ＬＮＡ３２０内のカスコードトランジスタ５２４のゲートにおいて、インターフェース回路３２４内のカスコードトランジスタ５３４のゲートなどにおいて印加され得る。

[0080] 第４のテスト構成では、受信機３１０用のＬＯジェネレータ３６０が、所望のテスト周波数でＬＯ信号を生成する（図８Ｂには示さない）。ＬＯ信号は、ミキサ３４０ａ（増幅器として再構成される）によって増幅され、ＬＮＡ３２０およびインターフェース回路５２４（プログラム可能減衰器として再構成される）を通され、テスト信号として受信機３１２に与えられる。受信機３１２内で、テスト信号は、ＬＮＡ３２２（ＡＭ変調器として再構成される）に与えられ、変調信号によって変調されて、ＡＭテスト信号が取得される。ＡＭテスト信号は、ミキサ３４２ａおよび３４２ｂによって、それぞれＩＬＯ２およびＱＬＯ２信号でダウンコンバートされ、ローパスフィルタ３５２ａおよび３５２ｂによってフィルタ処理されて、ＩおよびＱ入力ベースバンド信号が取得される。

[0081] 図７Ａ〜図８Ｂに示す例示的な設計では、１つもしくは複数のトランジスタの１つもしくは複数のバイアス電圧を変えること、または１つもしくは複数のトランジスタのバイアス電流を変えること、または１つもしくは複数のタンク回路の１つもしくは複数の可変キャパシタを調節すること、またはそれらの組合せによって、調節可能な量の減衰（およびしたがって、可変振幅テスト信号）が取得され得る。例示的な設計では、調節可能な量の減衰は、図７Ａの、トランジスタ５２４、５３４、５２３および５２５向けの、それぞれ、Ｖｂ１、Ｖｂ２、Ｖｂ３およびＶｂ４バイアス電圧のうちの１つまたは複数を変えることによって取得され得る。別の例示的な設計では、調節可能な量の減衰は、ミキサ３４０ａまたは３４２ａ内のトランジスタ５４２〜５４８のバイアス電流および／またはトランジスタサイズを変えることによって取得され得る。さらに別の例示的な設計では、調節可能な量の減衰は、可変キャパシタ５２８、５２９および／または５３８を調節することによって取得され得る。調節可能な量の減衰は、他の制御機構に基づく他のやり方でも取得され得る。調節可能な量の減衰は、上述した例示的な設計のどの１つもしくはどの組合せに基づいても、および／または他の制御機構に基づいて取得され得る。

[0082] 図７Ａ〜図８Ｂは、図３および図５の受信機３１０および３１２によってサポートされ得るいくつかの例示的なテスト構成を示す。他のテスト構成もサポートされ得る。

[0083] 図９は、図５のミキサ３４０ａを増幅器として再構成する例示的な設計を示す。図９の左側に示すように、ミキサ３４０ａは、トランジスタ５４０ａおよび５４１ａをＯＦＦにし、トランジスタ５４２ａおよび５４８ａのゲートにＩＬＯ１ｐ信号を印加し、トランジスタ５４４ａおよび５４６ａのゲートにＩＬＯ１ｎ信号を印加することによって、ミキサとして構成され得る。図９の中央に示すように、ミキサ３４０ａは、トランジスタ５４０ａおよび５４１ａをＯＮにし、トランジスタ５４４ａおよび５４６ａをＯＦＦにし、トランジスタ５４２ａおよび５４８ａのゲートにＩＬＯ１ｐ信号を印加することによって、増幅器として再構成され得る。ＩＬＯ１ｎ、ＱＬＯ１ｐまたはＱＬＯ１ｎ信号は、トランジスタ５４２ａおよび５４８ａにも印加され得る。

[0084] 図９の右側は、増幅器９４０として再構成されたミキサ３４０ａの相当回路を示す。トランジスタ５４０ａは、トランジスタ５４２ａのドレインにＶｄｄ電源を結合するスイッチとして作用する。トランジスタ５４１ａは、トランジスタ５４８ａのソースを回路接地に結合するスイッチとしても作用する。例示的な設計では、トランジスタ５４２ａのゲートには、固定バイアス電圧が印加されてよく、トランジスタ５４８ａのゲートには、可変バイアス電圧が印加されてよい。概して、各トランジスタのゲートには、固定または可変バイアス電圧が印加され得る。トランジスタ５４２ａおよび５４８ａのゲートには、ＩＬＯ１ｐ信号も印加され得る。差動出力信号が、トランジスタ５４２ａのソースおよびトランジスタ５４８ａのドレインによって、変圧器５２６の２次コイルに与えられ得る。

[0085] 図９に示すように、受動ミキサが、変圧器５２６の２次コイルの上方のトランジスタ５４２ａと、２次コイルの下方のトランジスタ５４８ａの両方に同じＩＬＯ１ｐ信号が印加される増幅器として再構成され得る。増幅器は、１よりも大きいか、または１未満の利得を与え得る。ＬＯ信号パス中で余分なトランジスタは加えられず、これにより、性能劣化を削減することができる。増幅器のＤＣバイアスは、トランジスタ５４２ａに印加されるバイアス電圧および／またはトランジスタ５４８ａに印加されるバイアス電圧を変えることによって調節され得る。

[0086] 図１０は、図５のＬＮＡ３２０とインターフェース回路３２４とをプログラム可能減衰器として再構成する例示的な設計を示す。図１０の左側に示すように、ＬＮＡ３２０は、インターフェース回路３２４内のカスコードトランジスタ５３４をＯＦＦにし、利得トランジスタ５２２のゲートにＲＦｉｎ１信号を印加し、カスコードトランジスタ５２４のゲートにＶｂ１バイアス電圧を印加することによって、ＬＮＡとして構成され得る。ＲＦｉｎ１信号は、利得トランジスタ５２２によって増幅され、カスコードトランジスタ５２４によってバッファリングされて、増幅ＲＦ信号を取得することができ、この信号は、変圧器５２６に与えられ得る。

[0087] 図１０の右側に示すように、ＬＮＡ３２０およびインターフェース回路３２４は、ＬＮＡ３２０内の利得トランジスタ５２２をＯＦＦにし、カスコードトランジスタ５２４および５３４のゲートに適切なバイアス電圧を印加することによって、双方向プログラム可能減衰器１０２０として再構成され得る。この場合、カスコードトランジスタ５２４および５３４は、それらのゲート電圧に依存するＯＮ電気抵抗を有するスイッチとして動作する。ＤＣの観点から、トランジスタ５２４および５３４のソースは互いと結合され、トランジスタ５２４および５３４のドレインはＶｄｄ電源に結合される。したがって、トランジスタ５２４および５３４のゲートに印加されるバイアス電圧は、トランジスタ５２４および５３４がＯＮにされることを保証するために、Ｖｄｄよりも高くなるべきである。例示的な設計では、Ｖｂ１および／またはＶｂ２バイアス電圧は、トランジスタ５２４および５３４を通る可変減衰を取得するために調節可能／プログラム可能であり得る。例示的な設計では、Ｖｄｄは１．２ボルト（Ｖ）であってよく、Ｖｂ１およびＶｂ２バイアス電圧は、１．５Ｖ〜１．８Ｖの範囲内であってよく、５０ミリボルト（ｍＶ）のきざみで調節可能であり得る。他のＶｄｄ電圧、電圧範囲、および／またはきざみ幅が使われてもよい。

[0088] 図１１は、図５のＬＮＡ３２２を双方向プログラム可能減衰器として再構成する２つの例示的な設計を示す。図１１の左側に示すように、ＬＮＡ３２２は、主要トランジスタ５２３のソースにＲＦｉｎ２信号を印加し、主要トランジスタ５２３のゲートにＶｂ３バイアス電圧を印加し、カスコードトランジスタ５２５のゲートにＶｂ４バイアス電圧を印加することによって、ＬＮＡとして構成され得る。ＲＦｉｎ２信号は、主要トランジスタ５２３によって増幅され、カスコードトランジスタ５２５によってバッファリングされて、増幅ＲＦ信号を取得することができ、この信号は、変圧器５２７に与えられ得る。

[0089] 図１１の中央は、ＬＮＡ３２２をプログラム可能減衰器１１２２として再構成する１つの例示的な設計を示す。この例示的な設計では、主要トランジスタ５２３のゲートにはＶｂ３バイアス電圧が印加され、カスコードトランジスタ５２５のゲートにはＶｄｄ電源が印加される。ＤＣの観点から、主要トランジスタ５２３のソースは、変圧器５３６の２次コイルを介して回路接地に結合され、カスコードトランジスタ５２５のドレインは、変圧器５２７の２次コイルを介してＶｄｄ電源に結合される。したがって、トランジスタ５２３および５２５のゲートに印加されるバイアス電圧は、トランジスタ５２３および５２５をＯＮにするために、０Ｖよりも高くなるべきである。この場合、トランジスタ５２３および５２５は、トランジスタ５２３のＶｂ３バイアス電圧に依存するＯＮ電気抵抗を有するスイッチとして動作する。例示的な設計では、Ｖｂ３バイアス電圧は、トランジスタ５２３および５２５を通る可変減衰を取得するために調節可能／プログラム可能であり得る。

[0090] 図１１の右側は、ＬＮＡ３２２をプログラム可能減衰器１１２４として再構成する別の例示的な設計を示す。この例示的な設計では、主要トランジスタ５２３のゲートにはＶｄｄ電圧が印加され、カスコードトランジスタ５２５のゲートにはＶｂ４バイアス電圧が印加される。トランジスタ５２３および５２５は、トランジスタ５２５のＶｂ４バイアス電圧に依存するＯＮ電気抵抗を有するスイッチとして動作する。例示的な設計では、Ｖｂ４バイアス電圧は、トランジスタ５２３および５２５を通る可変減衰を取得するために調節可能／プログラム可能であり得る。

[0091] 別の例示的な設計では、主要トランジスタ５２３のゲートにはＶｂ３バイアス電圧が印加され、カスコードトランジスタ５２５のゲートにはＶｂ４バイアス電圧が印加される（図１１には示さない）。Ｖｂ３および／またはＶｂ４バイアス電圧は、トランジスタ５２３および５２５を通る可変減衰を取得するために調節可能／プログラム可能であり得る。

[0092] さらに別の例示的な設計では、主要トランジスタ５２３のゲートにはＶｄｄ電圧が印加され、カスコードトランジスタ５２５のゲートにもＶｄｄ電圧が印加される（図１１には示さない）。トランジスタ５２３および５２５は、固定量の減衰を与え得る。

[0093] 図１２は、図５のＬＮＡ３２０とインターフェース回路３２４とをプログラム可能減衰器およびＡＭ変調器として再構成する例示的な設計を示す。これは、カスコードトランジスタ５２４のゲートにおいて、および／またはカスコードトランジスタ５３４のゲートにおいて、変調信号を印加することによって遂行され得る。図１２に示す例示的な設計では、カスコードトランジスタ５２４のゲートと回路接地との間にスイッチ１２１２が結合されてよく、カスコードトランジスタ５２４のゲートとＶｂ１バイアス電圧との間にスイッチ１２１４が結合されてよい。変調信号は、正方波、方形波などを備え得る。変調信号は、スイッチ１２１２および１２１４を制御することができ、スイッチは次いで、カスコードトランジスタ５２４および５３４を通されるテスト信号を振幅変調することができる。同様に、カスコードトランジスタ５３４のゲートと回路接地との間にスイッチ１２２２が結合されてよく、カスコードトランジスタ５３４のゲートとＶｂ２バイアス電圧との間にスイッチ１２２４が結合されてよい。変調信号は、スイッチ１２２２および１２２４を制御することができ、スイッチは次いで、テスト信号を振幅変調することができる。スイッチ１２１２および１２１４は、Ｖｂ１電圧と回路接地との間で動作するインバータを用いて実装され、入力として変調信号を印加され得る。スイッチ１２２２および１２２４は、Ｖｂ２電圧と回路接地との間で動作するインバータを用いて実装され、入力として変調信号を印加され得る。Ｖｂ１および／またはＶｂ２バイアス電圧は、所望の量の減衰を取得するように調節され得る。

[0094] 図１２は、振幅変調のための変調信号を印加するのに、スイッチのペア（たとえば、スイッチ１２１２および１２１４、またはスイッチ１２２２および１２２４）が使われる例示的な設計を示す。変調信号は、スイッチのペアではなく、単一のスイッチを介して（たとえば、唯一のスイッチ１２１２または唯一のスイッチ１２１４を介して）も印加され得る。

[0095] 図１３は、図５のＬＮＡ３２２をプログラム可能減衰器およびＡＭ変調器として再構成する２つの例示的な設計を示す。図１３の左側に示す第１の例示的な設計では、Ｖｂ３バイアス電圧が主要トランジスタ５２３のゲートにおいて印加されてよく、変調信号が、２つのスイッチ１３１２および１３１４を介してカスコードトランジスタ５２５のゲートに印加されてよい。スイッチ１３１２は、カスコードトランジスタ５２５のゲートと回路接地との間に結合され得る。スイッチ１３１４は、カスコードトランジスタ５２５のゲートと、Ｖｄｄ電源（図１３に示すように）またはＶｂ４バイアス電圧（図１３には示さない）との間に結合され得る。変調信号は、スイッチ１３１２および１３１４を制御することができ、スイッチは次いで、トランジスタ５２３および５２５を通されるテスト信号を振幅変調することができる。スイッチ１３１２および１３１４は、Ｖｄｄ電源（またはＶｂ４バイアス電圧）と回路接地との間で動作するインバータを用いて実装され、入力として変調信号を印加され得る。

[0096] 図１３の右側に示す第２の例示的な設計では、Ｖｂ４バイアス電圧がカスコードトランジスタ５２５のゲートにおいて印加されてよく、変調信号が、２つのスイッチ１３２２および１３２４を介して主要トランジスタ５２３のゲートにおいて印加されてよい。スイッチ１３２２は、主要トランジスタ５２３のゲートと回路接地との間に結合され得る。スイッチ１３２４は、主要トランジスタ５２３のゲートと、Ｖｄｄ電源（図１３に示すように）またはＶｂ３バイアス電圧（図１３には示さない）との間に結合され得る。変調信号は、スイッチ１３２２および１３２４を制御することができ、スイッチは次いで、トランジスタ５２３および５２５を通されるテスト信号を振幅変調することができる。スイッチ１３２２および１３２４は、Ｖｄｄ電源（またはＶｂ３バイアス電圧）と回路接地との間で動作するインバータを用いて実装され、入力として変調信号を印加され得る。

[0097] 概して、ＡＭ変調は、周波数ダウンコンバージョンに使われる、ＬＯジェネレータからミキサまでの信号パス中の１つまたは複数のトランジスタを介して実施することができる。たとえば、ＡＭ変調は、受信機３１０内のカスコードトランジスタ５２４および／または５３４を介して、受信機３１２中の主要トランジスタ５２３および／またはカスコードトランジスタ５２５などを介して実施することができる。ＡＭ変調は、テスト信号を生成する受信機内で、および／またはテスト信号を受信する受信機中で実施することができる。

[0098] 図１４は、図３のＬＯジェネレータ３６０および３６２の各々に対して使うことができる、ＬＯジェネレータ１４００の例示的な設計を示す。ＬＯジェネレータ１４００は、周波数シンセサイザ１４６０と分周器１４７０とを含む。周波数シンセサイザ１４６０は、所望の周波数で、電圧制御発振器（ＶＣＯ）信号を生成する。分周器１４７０は、ＶＣＯ信号を周波数で分周し、ＩＬＯ信号とＱＬＯ信号とを備えるＬＯ信号を与える。

[0099] 図１４に示す例示的な設計では、周波数シンセサイザ１４６０は、ＰＬＬ１４６２と、ＶＣＯ１４６４と、バッファ（Ｂｕｆ）１４６６とを含む。ＶＣＯ１４６４は、ＰＬＬ１４６２から制御信号を受信し、制御信号によって決定された周波数で発振器信号を生成する。ＰＬＬ１４６２は、ＶＣＯ１４６４から基準信号と発振器信号とを受信し、発振器信号の位相を基準信号の位相と比較し、発振器信号の位相が基準信号の位相にロックされるように、ＶＣＯ１４６４用の制御信号を生成する。バッファ１４６６は、ＶＣＯ１４６４から発振器信号を受信し、分周器１４７０にＶＣＯ信号を与える。分周器１４７０は、ＶＣＯ信号を周波数でＮ分の１に分割し、ここでＮは２、３、４、５、または何らかの他の値に等しくてよい。分周器１４７０は、ＩＬＯおよびＱＬＯ信号を与える。

[00100] 本明細書で説明する、ワイヤレスデバイス中でテスト信号を生成するように再構成され得る受信機回路は、様々な利点を提供し得る。第１に、受信機用のＬＯジェネレータ（送信機用のＬＯジェネレータではなく）は、別の受信機用のテスト信号を生成するのに使われ得る。受信機用のＬＯジェネレータは、対象の周波数範囲についての、ならびに所望の周波数分解能および確度をもつテスト信号を生成することが可能であるべきである。送信機および受信機用のＬＯジェネレータの間の接続は要求されず、これにより、送信と受信の分離を保つことができる。第２に、受信機用のＬＯジェネレータが、別の受信機用のテスト信号を生成するのに再利用されるので、較正用のテスト信号を生成するのに、別個の専用の広帯域ＬＯジェネレータが必要とされない。これにより、専用の広帯域ＬＯジェネレータに関するより高いコストと、より多くのルーティングとを回避することができる。第３に、既存の回路、たとえば、ＬＮＡおよびミキサを単に再構成することによって、テスト信号が生成され得る。これにより、小さい追加ハードウェアオーバーヘッドが生じ得るか、または追加ハードウェアオーバーヘッドがまったく生じない場合もある。第４に、既存の回路の再構成は、バイアスノードまたはベースバンドノードのいずれかにおいて起こる。したがって、ＲＸモードでの受信機の性能は、最小限しか影響を受け得ない。本明細書で説明する回路および技法によって提供される他の利点もあり得る。

[00101] 例示的な設計では、装置（たとえば、ワイヤレスデバイス、ＩＣ、回路モジュールなど）が、ミキサと増幅器とを含み得る。ミキサ（たとえば、図５〜図９のミキサ３４０ａ）は、第１の複数のトランジスタ（たとえば、図９のトランジスタ５４２ａおよび５４８ａ）ならびに第２の複数のトランジスタ（たとえば、図９のトランジスタ５４４ａおよび５４６ａ）によって形成され得る。ミキサは、第１のモード（たとえば、ＲＸモード）のＬＯ信号に基づいて、入力ＲＦ信号をダウンコンバートすることができる。増幅器（たとえば、図９の増幅器９４０）は、第１の複数のトランジスタおよび第３の複数のトランジスタ（たとえば、図９のトランジスタ５４０ａおよび５４１ａ）によって形成され得る。増幅器は、ＬＯ信号を増幅し、増幅されたＬＯ信号を第２のモード（たとえば、テスト／較正モード）で与えることができる。ミキサは、第１の受信機用であってよく、たとえば、図８Ａおよび図８Ｂに示すように、増幅されたＬＯ信号を、第２の入力ＲＦ信号として、第２のモードで、第２の受信機中の第２のミキサに与えることができる。

[00102] 第１の複数のトランジスタは第１および第２のトランジスタを含んでよく、第２の複数のトランジスタは第３および第４のトランジスタを含んでよく、第３の複数のトランジスタは第５および第６のトランジスタを含んでよい。ＬＯ信号は、差動ＬＯ信号であってよく、非反転ＬＯ（ＬＯｐ）信号と反転ＬＯ（ＬＯｎ）信号とを備え得る。第１および第３のトランジスタ（たとえば、図９のトランジスタ５４２ａおよび５４４ａ）は、互いと結合されたソースと、第１のモードでＬＯｐおよびＬＯｎ信号を受信するゲートとを有し得る。第２および第４のトランジスタ（たとえば、図９のトランジスタ５４６ａおよび５４８ａ）は、互いと結合されたソースと、第１のモードでＬＯｎおよびＬＯｐ信号を受信するゲートとを有し得る。第５のトランジスタ（たとえば、図９のトランジスタ５４０ａ）は、第１のトランジスタと供給電圧との間に結合され得る。第６のトランジスタ（たとえば、図９のトランジスタ５４１ａ）は、第４のトランジスタと回路接地との間に結合され得る。

[00103] 第１および第２のトランジスタは、たとえば、それらのゲートにおいて適切なバイアス電圧を印加することによって、第１および第２のモードにおいて有効にされ得る。第３および第４のトランジスタは、第１のモードにおいて有効にされ、（たとえば、それらのゲートにおいて低電圧を印加することによって）第２のモードにおいて無効にされ得る。第５および第６のトランジスタは、第１のモードにおいて無効にされ、第２のモードにおいて有効にされ得る。例示的な設計では、たとえば、図９に示すように、第１および第２のトランジスタのうちの１つ（たとえば、第１のトランジスタ）は固定バイアス電圧を受信することができ、第１および第２のトランジスタのうちの他の１つ（たとえば、第２のトランジスタ）は可変バイアス電圧を受信することができる。これにより、増幅器のＤＣバイアスの調節を可能にすることができる。

[00104] 装置は、１次コイルと２次コイルとを備える変圧器（たとえば、図５および図９の変圧器５２６）をさらに含み得る。２次コイルは、第１および第３のトランジスタのソースに結合された第１の端末と、第２および第４のトランジスタのソースに結合された第２の端末とを有し得る。２次コイルは、第１のモードで、ミキサに入力ＲＦ信号を与えることができ、第２のモードで、増幅器からの増幅ＬＯ信号を与えることができる。

[00105] 図１５は、ダウンコンバージョンとテスト信号生成とを実施するためのプロセス１５００の例示的な設計を示す。入力ＲＦ信号が、第１のモードで、ダウンコンバート信号を取得するために、ＬＯ信号に基づいて、第１の複数のトランジスタおよび第２の複数のトランジスタによって形成されたミキサを用いて、ダウンコンバートされ得る（ブロック１５１２）。ＬＯ信号は、第２のモードで、増幅されたＬＯ信号を取得するために、第１の複数のトランジスタおよび第３の複数のトランジスタによって形成された増幅器で増幅され得る。（ブロック１５１４）。増幅器のＤＣバイアスを調節するために、少なくとも１つの可変バイアス電圧が、増幅器の少なくとも１つのトランジスタに印加され得る。

[00106] 別の例示的な設計では、装置（たとえば、ワイヤレスデバイス、ＩＣ、回路モジュールなど）が、増幅器と減衰器とを含み得る。増幅器（たとえば、図５および図１０のＬＮＡ３２０または図５および図１１のＬＮＡ３２２）は、第１の複数のトランジスタ（たとえば、図１０のトランジスタ５２２および５２４または図１１のトランジスタ５２３および５２５）によって形成されてよく、第１のモード（たとえば、ＲＸモード）で入力ＲＦ信号を受信し、増幅することができる。減衰器（たとえば、図１０の減衰器１０２０、図１１の減衰器１１２２、または図１１の減衰器１１２４）は、第２の複数のトランジスタによって形成されてよく、第２のモード（たとえば、テスト／較正モード）でＬＯ信号を受信し、渡すことができる。第２の複数のトランジスタは、第１の複数のトランジスタのうちの少なくとも１つと、少なくとも１つの追加トランジスタ（たとえば、図１０および図１１のトランジスタ５３４）とを含み得る。

[00107] 例示的な設計では、増幅器の第１の複数のトランジスタは、共通ソース増幅器として結合され得る利得トランジスタとカスコードトランジスタとを含み得る。利得トランジスタ（たとえば、図１０および図１２の利得トランジスタ５２２）は、第１のモードで入力ＲＦ信号を増幅することができる。カスコードトランジスタ（たとえば、図１０および図１２のカスコードトランジスタ５２４）は、利得トランジスタに結合されてよく、第１のモードで入力ＲＦ信号を渡し、第２のモードでＬＯ信号を渡すことができる。

[00108] 減衰器は、インターフェース回路（たとえば、図１０および図１１のインターフェース回路３２４）を含み得る。減衰器の少なくとも１つの追加トランジスタは、利得トランジスタに結合されるとともに第２のモードでＬＯ信号を渡すように構成可能な第２のカスコードトランジスタ（たとえば、図１０および図１１のカスコードトランジスタ５３４）を含み得る。第２のカスコードトランジスタは、インターフェース回路の一部であってよい。例示的な設計では、増幅器中のカスコードトランジスタおよび／またはインターフェース回路中の第２のカスコードトランジスタには、たとえば、図１０に示すように、ＬＯ信号の可変量の減衰を与えるように、第２のモードで少なくとも１つの可変バイアス電圧が印加され得る。例示的な設計では、カスコードトランジスタおよび／または第２のカスコードトランジスタには、たとえば、図１２に示すように、第２のモードでＬＯ信号を振幅変調するための変調信号が印加され得る。たとえば、カスコードトランジスタのみが変調信号を受信することができるか、または第２のカスコードトランジスタのみが変調信号を受信することができる。

[00109] 別の例示的な設計では、増幅器の第１の複数のトランジスタは、共通ゲート増幅器として結合され得る主要トランジスタとカスコードトランジスタとを含み得る。主要トランジスタ（たとえば、図１１および図１３の主要トランジスタ５２３）は、第１のモードで入力ＲＦ信号を受信することができ、第２のモードでＬＯ信号を渡すことができる。カスコードトランジスタ（たとえば、図１１および図１３のカスコードトランジスタ５２５）は、主要トランジスタに結合されてよく、第１のモードで入力ＲＦ信号を渡し、第２のモードでＬＯ信号を渡すことができる。たとえば、図１１に示すように、主要トランジスタは、第１のバイアス電圧を受信することができ、カスコードトランジスタは、第１のモードで第２のバイアス電圧を受信することができる。１つの設計では、主要トランジスタおよびカスコードトランジスタのうちの１つが、供給電圧を受信することができ、主要トランジスタおよびカスコードトランジスタのうちの他の１つが、第２のモードでバイアス電圧を受信する。たとえば、図１１の中央に示すように、たとえば、第２のモードで、主要トランジスタはバイアス電圧を受信することができ、カスコードトランジスタは、供給電圧を受信することができる。代替として、たとえば、図１１の右側に示すように、第２のモードで、主要トランジスタは供給電圧を受信することができ、カスコードトランジスタはバイアス電圧を受信することができる。例示的な設計では、主要トランジスタおよび／またはカスコードトランジスタは、たとえば、図１３に示すように、第２のモードで変調信号を受信して、ＬＯ信号を振幅変調することができる。

[00110] 例示的な設計では、タンク回路が、増幅器のカスコードトランジスタに結合され得る。タンク回路は、コイル（たとえば、インダクタや変圧器／バラン）と可変キャパシタとを備え得る。変圧器（たとえば、たとえば、図５の変圧器５２６または５２７）は、可変キャパシタと並列に結合された１次コイルを備え得る。可変キャパシタ（たとえば、図５の可変キャパシタ５２８または５２９）は、供給電圧とカスコードトランジスタとの間に結合され得る。可変キャパシタは、タンク回路の周波数を変えるように、および／または増幅器が減衰器として再構成されたときに増幅器によって与えられる減衰の量を調節するように調節され得る。

[00111] 図１６は、信号増幅とテスト信号生成とを実施するためのプロセス１６００の例示的な設計を示す。入力ＲＦ信号が、第１のモードで、第１の複数のトランジスタによって形成された増幅器を用いて増幅され得る（ブロック１６１２）。ＬＯ信号が、第２のモードで、第２の複数のトランジスタによって形成された減衰器を用いて減衰され得る（ブロック１６１４）。第２の複数のトランジスタは、第１の複数のトランジスタのうちの少なくとも１つと、少なくとも１つの追加トランジスタとを含み得る。例示的な設計では、少なくとも１つの可変バイアス電圧が、ＬＯ信号の可変量の減衰を取得するために、第２のモードで、減衰器の第２の複数のトランジスタのうちの少なくとも１つに印加され得る。別の例示的な設計では、第２のモードで、変調信号が、減衰器の第２の複数のトランジスタのうちの少なくとも１つに印加されて、ＬＯ信号が振幅変調され得る。

[00112] テスト信号を生成するように再構成され得る受信機回路（たとえば、ＬＮＡ、ミキサ、フィルタ、ＬＯジェネレータなど）は、ＩＣ、アナログＩＣ、ＲＦＩＣ、混合信号ＩＣ、ＡＳＩＣ、プリント回路板（ＰＣＢ）、電子デバイスなどの上で実装され得る。回路はまた、相補型金属酸化物半導体（ＣＭＯＳ）、ＮチャネルＭＯＳ（ＮＭＯＳ）、ＰチャネルＭＯＳ（ＰＭＯＳ）、バイポーラ接合トランジスタ（ＢＪＴ）、バイポーラＣＭＯＳ（ＢｉＣＭＯＳ）、シリコンゲルマニウム（ＳｉＧｅ）、ガリウムヒ素（ＧａＡｓ）、ヘテロ接合バイポーラトランジスタ（ＨＢＴ）、高電子移動度トランジスタ（ＨＥＭＴ）、シリコンオンインシュレータ（ＳＯＩ）など、様々なＩＣプロセス技術を用いて作製され得る。

[00113] 本明細書で説明する回路を実装する装置は、スタンドアロンデバイスであり得るか、またはより大きいデバイスの一部であり得る。デバイスは、（ｉ）スタンドアロンＩＣ、（ｉｉ）データおよび／または命令を記憶するためのメモリＩＣを含み得る１つまたは複数のＩＣのセット、（ｉｉｉ）ＲＦ受信機（ＲＦＲ）またはＲＦ送信機／受信機（ＲＴＲ）などのＲＦＩＣ、（ｉｖ）移動局モデム（ＭＳＭ）などのＡＳＩＣ、（ｖ）他のデバイス内に埋め込まれ得るモジュール、（ｖｉ）受信機、セルラーフォン、ワイヤレスデバイス、ハンドセット、またはモバイルユニット、（ｖｉｉ）その他であり得る。

[00114] １つまたは複数の例示的な設計では、説明した機能は、ハードウェア、ソフトウェア、ファームウェア、またはそれらの組合せで実装され得る。ソフトウェアで実装される場合、機能は、１つもしくは複数の命令またはコードとしてコンピュータ可読媒体上に記憶されるか、あるいはコンピュータ可読媒体を介して送信され得る。コンピュータ可読媒体は、ある場所から別の場所へのコンピュータプログラムの転送を可能にする任意の媒体を含む、コンピュータ記憶媒体と通信媒体の両方を含む。記憶媒体は、コンピュータによってアクセスできる任意の利用可能な媒体であり得る。限定ではなく例として、そのようなコンピュータ可読媒体は、ＲＡＭ、ＲＯＭ、ＥＥＰＲＯＭ（登録商標）、ＣＤ−ＲＯＭまたは他の光ディスクストレージ、磁気ディスクストレージまたは他の磁気ストレージデバイス、あるいは命令またはデータ構造の形態の所望のプログラムコードを搬送または記憶するために使用され得、コンピュータによってアクセスされ得る、任意の他の媒体を備えることができる。また、いかなる接続もコンピュータ可読媒体と適切に呼ばれる。たとえば、ソフトウェアが、同軸ケーブル、光ファイバーケーブル、ツイストペア、デジタル加入者回線（ＤＳＬ）、または赤外線、無線、およびマイクロ波などのワイヤレス技術を使用して、ウェブサイト、サーバ、または他のリモートソースから送信される場合、同軸ケーブル、光ファイバーケーブル、ツイストペア、ＤＳＬ、または赤外線、無線、およびマイクロ波などのワイヤレス技術は、媒体の定義に含まれる。本明細書で使用されるディスク（disk）およびディスク（disc）は、通常はディスク（disk）が磁気的にデータを再生し、一方、ディスク（disc）がレーザーによって光学的にデータを再生する場合に、コンパクトディスク（ＣＤ）、レーザーディスク（登録商標）、光ディスク、デジタル多用途ディスク（ＤＶＤ）、フロッピー（登録商標）ディスク、およびブルーレイ（登録商標）ディスクを含む。上記の組合せも、コンピュータ可読媒体の範囲内に含まれるべきである。

[00115] 本開示についての以上の説明は、いかなる当業者も本開示を作製または使用することができるように与えられているものである。本開示への様々な修正は当業者には容易に明らかとなり、本明細書で定義した一般原理は、本開示の範囲から逸脱することなく他の変形形態に適用され得る。したがって、本開示は、本明細書で説明した例および設計に限定されるべきでなく、本明細書で開示する原理および新規の特徴に合致する最も広い範囲を与えられるべきである。
以下に本願出願当初の特許請求の範囲を付記する。
[Ｃ１] 第１の複数のトランジスタおよび第２の複数のトランジスタによって形成されるとともに、第１のモードで、ローカル発振器（ＬＯ）信号に基づいて入力無線周波数（ＲＦ）信号をダウンコンバートするように構成可能なミキサと、
前記第１の複数のトランジスタおよび第３の複数のトランジスタによって形成されるとともに、第２のモードで、前記ＬＯ信号を増幅し、増幅されたＬＯ信号を与えるように構成可能な増幅器とを備える装置。
[Ｃ２] 前記ＬＯ信号は非反転ＬＯ（ＬＯｐ）信号と反転ＬＯ（ＬＯｎ）信号とを備え、前記第１の複数のトランジスタは第１および第２のトランジスタを備え、前記第２の複数のトランジスタは第３および第４のトランジスタを備え、前記第１および第３のトランジスタは、互いと結合されるとともに、前記第１のモードで前記ＬＯｐおよびＬＯｎ信号を受信するように構成可能なソースを有し、前記第２および第４のトランジスタは、互いと結合されるとともに、前記第１のモードで前記ＬＯｎおよびＬＯｐ信号を受信するように構成可能なソースを有する、Ｃ１に記載の装置。
[Ｃ３] 前記第３の複数のトランジスタは、
前記第１のトランジスタと供給電圧との間に結合された第５のトランジスタと、
前記第２のトランジスタと回路接地との間に結合された第６のトランジスタとを備える、Ｃ２に記載の装置。
[Ｃ４] 前記第１および第２のトランジスタのうちの１つは、固定バイアス電圧を受信するように構成可能であり、前記第１および第２のトランジスタのうちの他の１つは、可変バイアス電圧を受信するように構成可能である、Ｃ２に記載の装置。
[Ｃ５] １次コイルと２次コイルを備える変圧器、前記２次コイルは、前記第１および第３のトランジスタの前記ソースに結合された第１の端子と、前記第２および第４のトランジスタの前記ソースに結合された第２の端子とを有し、前記２次コイルは、前記第１のモードで、前記入力ＲＦ信号を前記ミキサに与え、前記第２のモードで、前記増幅器から、前記増幅されたＬＯ信号を与える、をさらに備える、Ｃ３に記載の装置。
[Ｃ６] 前記ミキサは、第１の受信機用であり、前記増幅されたＬＯ信号を、テスト信号として、前記第２のモードで、第２の受信機内の第２のミキサに与えるように構成可能である、Ｃ１に記載の装置。
[Ｃ７] 第１のモードで、ダウンコンバート信号を取得するためにローカル発振器（ＬＯ）信号に基づいて第１の複数のトランジスタおよび第２の複数のトランジスタによって形成されたミキサで、入力無線周波数（ＲＦ）信号をダウンコンバートすることと、
第２のモードで、増幅されたＬＯ信号を取得するために前記第１の複数のトランジスタおよび第３の複数のトランジスタによって形成された増幅器で、前記ＬＯ信号を増幅することとを備える方法。
[Ｃ８] 前記増幅器の直流（ＤＣ）バイアスを調節するために前記増幅器の少なくとも１つのトランジスタに、少なくとも１つの可変バイアス電圧を印加することをさらに備える、Ｃ７に記載の方法。
[Ｃ９] 第１のモードでダウンコンバート信号を取得するためにローカル発振器（ＬＯ）信号に基づいて、入力無線周波数（ＲＦ）信号をダウンコンバートするための手段と、
第２のモードで、増幅されたＬＯ信号を取得するために前記ＬＯ信号を増幅するための前記手段と、増幅するための前記手段は、ダウンコンバートするための前記手段の一部分を備える、を備える装置。
[Ｃ１０] 増幅するための前記手段の直流（ＤＣ）バイアスを調節するために増幅するための前記手段に少なくとも１つの可変バイアス電圧を印加するための手段を、さらに備える、Ｃ９に記載の装置。
[Ｃ１１] 第１の複数のトランジスタによって形成されるとともに、第１のモードで、入力無線周波数（ＲＦ）信号を受信し、増幅するように構成可能な増幅器と、
第２の複数のトランジスタによって形成されるとともに、第２のモードでローカル発振器（ＬＯ）信号を受信し、渡すように構成可能な減衰器と、前記第２の複数のトランジスタは、前記第１の複数のトランジスタのうちの少なくとも１つと、少なくとも１つの追加トランジスタとを備える、を備える装置。
[Ｃ１２] 前記増幅器の前記第１の複数のトランジスタは、
前記第１のモードで、前記入力ＲＦ信号を増幅し、増幅ＲＦ信号を与えるように構成可能な利得トランジスタと、
前記利得トランジスタに結合されるとともに、前記第１のモードで前記増幅ＲＦ信号を渡すように、および前記第２のモードで前記ＬＯ信号を渡すように構成可能なカスコードトランジスタとを備える、Ｃ１１に記載の装置。
[Ｃ１３] 前記増幅器に結合されるとともに、前記第２のモードで前記ＬＯ信号を受信するように構成可能なインターフェース回路をさらに備える、Ｃ１２に記載の装置。
[Ｃ１４] 前記減衰器の前記少なくとも１つの追加トランジスタは、
前記利得トランジスタに結合されるとともに、前記第２のモードで前記ＬＯ信号を渡すように構成可能な第２のカスコードトランジスタを備える、Ｃ１２に記載の装置。
[Ｃ１５] 前記カスコードトランジスタ、もしくは前記第２のカスコードトランジスタ、または両方のカスコードトランジスタには、前記ＬＯ信号の可変量の減衰を与えるための、前記第２のモードでの少なくとも１つの可変バイアス電圧が印加される、Ｃ１４に記載の装置。
[Ｃ１６] 前記カスコードトランジスタまたは前記第２のカスコードトランジスタに結合されたコイルと、
前記コイルと並列に結合されるとともに、前記ＬＯ信号の可変量の減衰を与えるように、前記第２のモードで変化される可変キャパシタとをさらに備える、Ｃ１４に記載の装置。
[Ｃ１７] 前記カスコードトランジスタ、もしくは前記第２のカスコードトランジスタ、または両方のカスコードトランジスタは、前記第２のモードで前記ＬＯ信号を振幅変調するための変調信号が印加される、Ｃ１４に記載の装置。
[Ｃ１８] 前記増幅器の前記第１の複数のトランジスタは、
前記第１のモードで前記入力ＲＦ信号を受信するように、および前記第２のモードで前記ＬＯ信号を渡すように構成可能な主要トランジスタと、
前記主要トランジスタに結合されるとともに、前記第１のモードで前記入力ＲＦ信号を渡すように、および前記第２のモードで前記ＬＯ信号を渡すように構成可能なカスコードトランジスタとを備える、Ｃ１１に記載の装置。
[Ｃ１９] 前記主要トランジスタおよび前記カスコードトランジスタのうちの１つは、供給電圧を受信するように構成可能であり、前記主要トランジスタおよび前記カスコードトランジスタのうちの他の１つは、前記第２のモードでバイアス電圧を受信するように構成可能である、Ｃ１８に記載の装置。
[Ｃ２０] 前記主要トランジスタ、もしくは前記カスコードトランジスタ、または両方のトランジスタは、前記第２のモードで前記ＬＯ信号を振幅変調するための変調信号を受信するように構成可能である、Ｃ１８に記載の装置。
[Ｃ２１] 第１の複数のトランジスタによって形成された増幅器で、第１のモードで、入力無線周波数（ＲＦ）信号を増幅することと、
第２のモードで、第２の複数のトランジスタによって形成された減衰器で、ローカル発振器（ＬＯ）信号を減衰することと、前記第２の複数のトランジスタは、前記第１の複数のトランジスタのうちの少なくとも１つと、少なくとも１つの追加トランジスタとを備える、を備える方法。
[Ｃ２２] 前記ＬＯ信号の可変量の減衰を取得するために前記第２のモードで、前記減衰器の前記第２の複数のトランジスタのうちの少なくとも１つに、少なくとも１つの可変バイアス電圧を印加することをさらに備える、Ｃ２１に記載の方法。
[Ｃ２３] 前記第２のモードで前記ＬＯ信号を振幅変調するために前記減衰器の前記第２の複数のトランジスタのうちの少なくとも１つに変調信号を印加することをさらに備える、Ｃ２１に記載の方法。
[Ｃ２４] 第１のモードで入力無線周波数（ＲＦ）信号を増幅するための手段と、
第２のモードでローカル発振器（ＬＯ）信号を減衰するための手段と、減衰するための前記手段は、増幅するための前記手段の少なくとも一部分を備える、を備える装置。
[Ｃ２５] 前記ＬＯ信号の可変量の減衰を取得するために前記第２のモードで、減衰するための前記手段に、少なくとも１つの可変バイアス電圧を印加する手段をさらに備える、Ｃ２４に記載の装置。
[Ｃ２６] 前記第２のモードで前記ＬＯ信号を振幅変調するための変調信号を、減衰するための前記手段に印加するための手段をさらに備える、Ｃ２４に記載の装置。

Claims (10)

1. 第１の複数のトランジスタおよび第２の複数のトランジスタによって形成されるとともに、第１のモードで、ローカル発振器（ＬＯ）信号に基づいて入力無線周波数（ＲＦ）信号をダウンコンバートするように構成可能なミキサと、前記第１の複数のトランジスタおよび前記第２の複数のトランジスタは、前記ＬＯ信号を受信するように各々構成される、
   前記第１の複数のトランジスタおよび第３の複数のトランジスタによって形成されるとともに、第２のモードで、前記ＬＯ信号を増幅し、増幅されたＬＯ信号を与えるように構成可能な増幅器とを備え、
   前記第３の複数のトランジスタは、前記第１の複数のトランジスタと供給電圧との間に結合された第５のトランジスタを備え、前記第３の複数のトランジスタは、前記第２の複数のトランジスタと回路接地との間に結合された第６のトランジスタを備える、装置。
2. 前記ＬＯ信号は非反転ＬＯ（ＬＯｐ）信号と反転ＬＯ（ＬＯｎ）信号とを備え、前記第１の複数のトランジスタは第１および第２のトランジスタを備え、前記第２の複数のトランジスタは第３および第４のトランジスタを備え、前記第１および第３のトランジスタは、互いと結合されるとともに、前記第１のモードで前記ＬＯｐおよびＬＯｎ信号を受信するように構成可能なソースを有し、前記第２および第４のトランジスタは、互いと結合されるとともに、前記第１のモードで前記ＬＯｎおよびＬＯｐ信号を受信するように構成可能なソースを有する、請求項１に記載の装置。
3. 前記第３の複数のトランジスタは、
   前記第１のトランジスタと前記供給電圧との間に結合された前記第５のトランジスタと、
   前記第２のトランジスタと前記回路接地との間に結合された前記第６のトランジスタとを備える、請求項２に記載の装置。
4. 前記第１および第２のトランジスタのうちの１つは、固定バイアス電圧を受信するように構成可能であり、前記第１および第２のトランジスタのうちの他の１つは、可変バイアス電圧を受信するように構成可能である、請求項２に記載の装置。
5. １次コイルと２次コイルを備える変圧器、前記２次コイルは、前記第１および第３のトランジスタの前記ソースに結合された第１の端子と、前記第２および第４のトランジスタの前記ソースに結合された第２の端子とを有し、前記２次コイルは、前記第１のモードで、前記入力ＲＦ信号を前記ミキサに与え、前記第２のモードで、前記増幅器から、前記増幅されたＬＯ信号を与える、をさらに備える、請求項３に記載の装置。
6. 前記ミキサは、第１の受信機用であり、前記増幅されたＬＯ信号を、テスト信号として、前記第２のモードで、第２の受信機内の第２のミキサに与えるように構成可能である、請求項１に記載の装置。
7. 第１のモードで、ダウンコンバート信号を取得するためにローカル発振器（ＬＯ）信号に基づいて第１の複数のトランジスタおよび第２の複数のトランジスタによって形成されたミキサで、入力無線周波数（ＲＦ）信号をダウンコンバートすることと、前記第１の複数のトランジスタおよび前記第２の複数のトランジスタは、前記ＬＯ信号を受信するように各々構成される、
   第２のモードで、増幅されたＬＯ信号を取得するために前記第１の複数のトランジスタおよび第３の複数のトランジスタによって形成された増幅器で、前記ＬＯ信号を増幅することとを備え、
   前記第３の複数のトランジスタは、前記第１の複数のトランジスタと供給電圧との間に結合された第５のトランジスタを備え、前記第３の複数のトランジスタは、前記第２の複数のトランジスタと回路接地との間に結合された第６のトランジスタを備える、方法。
8. 前記増幅器の直流（ＤＣ）バイアスを調節するために前記増幅器の少なくとも１つのトランジスタに、少なくとも１つの可変バイアス電圧を印加することをさらに備える、請求項７に記載の方法。
9. 第１のモードでダウンコンバート信号を取得するためにローカル発振器（ＬＯ）信号に基づいて、入力無線周波数（ＲＦ）信号をダウンコンバートするための手段と、
   第２のモードで、増幅されたＬＯ信号を取得するために前記ＬＯ信号を増幅するための前記手段と、増幅するための前記手段は、ダウンコンバートするための前記手段の一部分を備える、を備え、
   増幅するための前記手段は、前記一部分と供給電圧との間を結合するための第１の手段を備え、増幅するための前記手段は、前記一部分と回路接地との間を結合するための第２の手段を備える、装置。
10. 増幅するための前記手段の直流（ＤＣ）バイアスを調節するために増幅するための前記手段に少なくとも１つの可変バイアス電圧を印加するための手段を、さらに備える、請求項９に記載の装置。

Images