JP5924856B2 - 半導体素子の製造方法 - Google Patents

半導体素子の製造方法 Download PDF

Info

Publication number
JP5924856B2
JP5924856B2 JP2010213300A JP2010213300A JP5924856B2 JP 5924856 B2 JP5924856 B2 JP 5924856B2 JP 2010213300 A JP2010213300 A JP 2010213300A JP 2010213300 A JP2010213300 A JP 2010213300A JP 5924856 B2 JP5924856 B2 JP 5924856B2
Authority
JP
Japan
Prior art keywords
wafer
furnace
dummy
wafers
product
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2010213300A
Other languages
English (en)
Other versions
JP2012069738A (ja
Inventor
洋一 圖師
洋一 圖師
信広 寺田
信広 寺田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Lapis Semiconductor Co Ltd
Original Assignee
Lapis Semiconductor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Lapis Semiconductor Co Ltd filed Critical Lapis Semiconductor Co Ltd
Priority to JP2010213300A priority Critical patent/JP5924856B2/ja
Publication of JP2012069738A publication Critical patent/JP2012069738A/ja
Application granted granted Critical
Publication of JP5924856B2 publication Critical patent/JP5924856B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Description

本発明は、半導体素子の製造方法に関し、特に、不純物拡散処理工程に関する。
従来、横型拡散炉を用いて半導体ウェハ(半導体基板)に不純物を拡散させる方法が種々提案されている(例えば、特許文献1及び2参照)。図1は、従来の半導体素子の製造方法の不純物拡散処理工程における横型拡散炉内の半導体ウェハ配置の一例を示す図である。横型拡散炉の石英管1内の炉奥側(図1の左側)には石英バッファ2が配置されており、石英管1内の炉口側(図1の右側)にはウェハボート3上のチャージ位置に複数の半導体ウェハが通常は等間隔で配置されている。図1の例では、石英管1内のガス雰囲気及び熱分布を安定させるため、炉奥側のチャージ位置P0にダミーウェハ(製品として使用しない半導体ウェハ)10を配置し、炉口側のチャージ位置P12にダミーウェハ22を配置し、ダミーウェハ10とダミーウェハ22との間のチャージ位置P1〜P11には製品ウェハ(製品として使用する半導体ウェハ)11〜21を配置している。ダミーウェハ10及び22は、外面全域(おもて面及び裏面の両方)が酸化された面(酸化シリコン面)であり、製品ウェハ11〜21のそれぞれは、炉奥を向く面(おもて面)が酸化された面(酸化シリコン面)であり、炉口を向く面(裏面)が酸化されていない面(シリコン面)である。また、図1において、矢印4は、炉奥から炉口に向かう不純物ガスの流れを示す。
図2は、図1の半導体ウェハ配置により不純物拡散処理が施された半導体ウェハのおもて面(炉奥を向く面)の不純物拡散量の測定結果を示す図である。図2において、横軸は、半導体ウェハ10〜22のチャージ位置P0〜P12を示し、縦軸は、不純物拡散処理が施された半導体ウェハ11〜21のおもて面の不純物拡散量(不純物拡散層の不純物拡散量に対応する抵抗値PRES[Ω])を示す。図2において丸で囲われたチャージ位置P1の製品ウェハ11についての測定結果から分るように、炉奥側のチャージ位置P0のダミーウェハ10に最も近いチャージ位置P1に配置された製品ウェハ11のおもて面の抵抗値のみが、他の製品ウェハ12〜21のおもて面の抵抗値よりも低くなる事象が発生した。
特開平05−090188号公報 特開2003−234302号公報
上述したように、上記従来の不純物拡散処理工程では、ダミーウェハに最も近いチャージ位置に配置された製品ウェハのおもて面の抵抗値が、他の製品ウェハのおもて面の抵抗値よりも低くなる事象が発生し、その結果、同じ処理バッチで不純物拡散処理が施された複数の製品ウェハ間で、不純物拡散濃度にバラツキが生じ、意図しない製品特性(抵抗値)のバラツキが発生するという問題がある。
そこで、本発明は、上記従来技術の課題を解決するためになされたものであり、その目的は、同じ処理バッチで不純物拡散処理が施された複数の製品ウェハ間で、意図しない製品特性のバラツキを抑制することができる半導体素子の製造方法を提供することにある。
本発明の一態様に係る半導体素子の製造方法は、不純物拡散炉内において、前記不純物拡散炉の炉奥から炉口に向けて並ぶ複数の半導体ウェハチャージ位置に、複数の製品ウェハ又はベアSiウェハである少なくとも1つの第1のダミーウェハを配置するステップと、前記複数の半導体ウェハチャージ位置に前記複数の製品ウェハ及び前記少なくとも1つの第1のダミーウェハが配置された前記不純物拡散炉内において、前記炉奥から前記炉口に向けて不純物ガスを流すステップとを有し、前記複数の製品ウェハ及び前記少なくとも1つの第1のダミーウェハの炉奥を向く面をおもて面とし、前記複数の製品ウェハ及び前記少なくとも1つの第1のダミーウェハの炉口を向く面を裏面としたときに、前記複数の製品ウェハのおもて面には、不純物が拡散された不純物拡散層が形成され、前記複数の製品ウェハのおもて面に対向する隣接する製品ウェハの裏面は、シリコン面であることを特徴とする。
本発明によれば、同じ処理バッチで不純物拡散処理が施された複数の製品ウェハ間で、意図しない製品特性のバラツキを抑制することができるという効果がある。
従来の半導体素子の製造方法の不純物拡散処理工程における横型拡散炉内の半導体ウェハ配置の一例を示す図である。 図1の半導体ウェハ配置により不純物拡散処理が施された半導体ウェハのおもて面(炉奥を向く面)の不純物拡散量の測定結果を示す図である。 第1〜第4の実施形態に係る半導体素子の製造方法の不純物拡散処理工程を実施する横型拡散炉の構成を概略的に示す図である。 第1の実施形態に係る半導体素子の製造方法の不純物拡散処理工程における横型拡散炉内の半導体ウェハ配置の一例を示す図である。 図4の半導体ウェハ配置により不純物拡散処理が施された半導体ウェハのおもて面(炉奥を向く面)の不純物拡散量の測定結果を示す図である。 第2の実施形態に係る半導体素子の製造方法の不純物拡散処理工程における横型拡散炉内の半導体ウェハ配置の一例を示す図である。 図6の半導体ウェハ配置により不純物拡散処理が施された半導体ウェハのおもて面(炉奥を向く面)の不純物拡散量の測定結果を示す図である。 第3の実施形態に係る半導体素子の製造方法の不純物拡散処理工程における横型拡散炉内の半導体ウェハ配置の一例を示す図である。 図8の半導体ウェハ配置により不純物拡散処理が施された半導体ウェハのおもて面(炉奥を向く面)の不純物拡散量の測定結果を示す図である。 第4の実施形態に係る半導体素子の製造方法の不純物拡散処理工程における横型拡散炉内の半導体ウェハ配置の一例を示す図である。 図10の半導体ウェハ配置により不純物拡散処理が施された半導体ウェハのおもて面(炉奥を向く面)の不純物拡散量の測定結果を示す図である。
図1を用いて説明した従来の不純物拡散処理工程では、ダミーウェハ10に最も近いチャージ位置に配置された製品ウェハ11のおもて面の抵抗値が、他の製品ウェハ12〜21のおもて面の抵抗値よりも低くなる事象が発生し、その結果、同じ処理バッチで不純物拡散処理が施された複数の製品ウェハ間(具体的には、製品ウェハ11と製品ウェハ12〜21との間)で、不純物拡散濃度にバラツキが生じ、意図しない製品特性(抵抗値)のバラツキが発生した。本願の発明者は、この理由を以下のように推定し、実験により推定の確かさを確認した。具体的に言えば、本願の発明者は、図1において、製品ウェハ11〜20の裏面は半導体面(シリコン面)であるが、ダミーウェハ10の外面全域が酸化膜で覆われた面(酸化シリコン面)であり、製品ウェハ11のおもて面の不純物拡散量に大きな影響を与えるダミーウェハ10の裏面による不純物消化率と、他の製品ウェハ12〜21のおもて面の不純物拡散量に大きな影響を与える製品ウェハ11〜20の裏面による不純物消化率とが、異なるためであると推定し、この課題を解決する半導体素子の製造方法を発明した。
以下の第1〜第4の実施形態に係る半導体素子の製造方法は、不純物拡散炉としての横型拡散炉において、炉奥から炉口に向けて並ぶ複数の半導体ウェハチャージ位置(設置位置)に、製品として使用する半導体ウェハである製品ウェハ又は製品として使用しない半導体ウェハであるダミーウェハを配置するステップと、複数の半導体ウェハチャージ位置に半導体ウェハ及びダミーウェハが配置された横型拡散炉内において、炉奥から炉口に向けて不純物ガスを流すステップとを有する。そして、複数の製品ウェハの全て又は一部と少なくとも1つのダミーウェハとから成る複数の半導体ウェハを「ウェハグループ」としたときに、同じウェハグループ内の複数の製品ウェハ(例えば、後述する図4の符号111〜122の半導体ウェハ)のおもて面(炉奥を向く面)に対向する、複数の隣接する半導体ウェハ(例えば、後述する図4の符号110〜121の半導体ウェハ)の裏面(炉口を向く面)が、同じ構造の面となるようにした。具体的に言えば、同じ構造の面は、第1の実施形態ではシリコン面であり、第2の実施形態では酸化シリコン面であり、第3及び第4の実施形態ではシリコン面又は酸化シリコン面である。
図3は、以下に説明する第1〜第4の実施形態に係る半導体素子の製造方法の不純物拡散処理工程を実施する不純物拡散炉としての横型拡散炉の構成を概略的に示す図である。図3に示されるように、横型拡散炉は、石英管1と、石英管1の炉奥側(図3の左側)に配置されたガス導入部5及び6と、石英管1内の炉奥側に配置された板状の石英バッファ2と、石英管1内の炉口側(図3の右側)に出し入れ可能に配置されたウェハボート3と、石英管1の炉口側に配置され、排気口7aを持つバッファ部7と、バッファ部7内に配置されたシャッタ8とを有している。ガス導入部5からは、例えば、流量12000[cc/min]のN(窒素)ガスと、流量2500[cc/min]のBCl(三塩化ホウ素)ガスとが導入される。また、ガス導入部6からは、例えば、流量300[cc/min]のO(酸素)ガスが導入される。ただし、不純物拡散炉の構成は、図3の例に限定されない。また、導入ガスの流量及び成分は、上記例に限定されない。
〈第1の実施形態〉
図4は、第1の実施形態に係る半導体素子の製造方法の不純物拡散処理工程における横型拡散炉内の半導体ウェハ配置の一例を示す図である。図4に示されるように、第1の実施形態に係る半導体素子の製造方法においては、横型拡散炉の石英管1内において、炉奥から炉口に向けて並ぶ複数の半導体ウェハチャージ位置(設置位置)に、製品ウェハ又はダミーウェハを配置し、複数のチャージ位置に半導体ウェハ及びダミーウェハが配置された横型拡散炉の石英管1内において、炉奥から炉口に向けて不純物ガス4を流す。第1の実施形態に係る半導体素子の製造方法においては、チャージ位置に配置された全ての製品ウェハを同じ特性にする(すなわち、ウェハグループの数は1個である)。図4の例では、ウェハグループは、複数の製品ウェハ111〜122と、ダミーウェハ110とを含む。図4には示していないが、図1のダミーウェハ22と同様に、不純物ガスの分布や温度条件をより適切にするために、最も炉口側のチャージ位置にダミーウェハ(図1の符号22と同様)を配置することが望ましい。この炉口側のダミーウェハは、外面全域を酸化膜(酸化シリコン)で覆う膜付きダミーウェハとすることができる。
具体的にいえば、横型拡散炉の石英管1内において、最も炉奥の製品ウェハ111に隣接するダミーウェハ110をベア(Bare)Siウェハとする。なお、製品ウェハ111〜122をウェハボート3上に設置する際に、不純物を注入したい半導体ウェハのおもて面がガスの流れ方向に対向するように(すなわち、炉奥を向くように)、設置する。
なお、炉奥側のダミーウェハ110は、製品ウェハ111〜122と同様に、処理バッチごとに新しいダミーウェハに交換される。これは、同じダミーウェハを2回以上使用すると、先行する処理バッチでダミーウェハ110に注入された不純物が、その後の処理バッチで不純物が拡散される製品ウェハに影響を与え、ダミーウェハ110に最も近い製品ウェハのおもて面の拡散抵抗値が所望の値に対して変動するからである。なお、最も炉口側のダミーウェハ110が外面全域を酸化膜(酸化シリコン)で覆う膜付きダミーウェハである場合には、必ずしも、この炉口側のダミーウェハを処理バッチごとに交換する必要はない。これは、1回の処理バッチで、全面酸化膜を持つダミーウェハに注入される不純物は僅かだからである。
図5は、図4の半導体ウェハ配置により不純物拡散処理が施された半導体ウェハのおもて面(炉奥を向く面)の不純物拡散量の測定結果を示す図である。図5において、横軸は、半導体ウェハ110〜122のチャージ位置P0〜P12を示し、縦軸は、不純物拡散処理が施された半導体ウェハ111〜122のおもて面の不純物拡散量(不純物拡散層の不純物拡散量に対応する抵抗値PRES[Ω])を示す。図5の測定結果から分るように、炉奥側のチャージ位置P0のダミーウェハ110に最も近いチャージ位置P1に配置された製品ウェハ111を含む全ての製品ウェハ111〜122のおもて面の抵抗値はほぼ均一な値となった。この結果は、製品ウェハ111〜121の裏面だけでなく、ダミーウェハ110の裏面側をシリコン面としたことによって、製品ウェハ111のおもて面の不純物拡散量に大きな影響を与えるダミーウェハ110の裏面による不純物消化率と、他の製品ウェハ112〜122のおもて面の不純物拡散量に大きな影響を与える製品ウェハ111〜121の裏面による不純物消化率とを、ほぼ同じ値としたことに因ると考えられる。
以上に説明したように、第1の実施形態に係る半導体素子の製造方法によれば、従来用いていた外面全域を酸化膜としたダミーウェハに代えて、少なくとも裏面をシリコン面とした半導体ウェハ(例えば、ベアSiウェハ)を設置することで、ダミーウェハ110に最も近いチャージ位置に隣接する製品ウェハ111のおもて面の拡散抵抗値を、他の製品ウェハ112〜122のおもて面の拡散抵抗値とほぼ等しい値にすることができる。その結果、同じ処理バッチで不純物拡散処理が施された複数の製品ウェハ間で、意図しない製品特性のバラツキを抑制することができる。
なお、図4では、最も炉口側のチャージ位置P12の半導体ウェハを製品ウェハとした場合を説明したが、この半導体ウェハを図1の場合と同様に、外面全域を酸化シリコン面とした酸化膜付きダミーウェハとしてもよい。なお、最も炉口側のチャージ位置P12に配置されるダミーウェハは、必ずしも処理バッチごとに新しいダミーウェハに交換する必要はない。これは、炉口側のダミーウェハは、全面酸化膜のダミーウェハであり、製品ウェハのおもて面に対向しておらず、製品ウェハのおもて面の拡散抵抗値に与える影響が小さいからである。炉奥は、ロット毎に交換し、炉口は未交換とすることによって、コスト上昇を最小限にしつつ、抵抗値の均一化を実現できる。
〈第2の実施形態〉
図6は、第2の実施形態に係る半導体素子の製造方法の不純物拡散処理工程における横型拡散炉内の半導体ウェハ配置の一例を示す図である。図6に示されるように、第2の実施形態に係る半導体素子の製造方法においては、横型拡散炉の石英管1内において、炉奥から炉口に向けて並ぶ複数の半導体ウェハチャージ位置(設置位置)に、ダミーウェハ210,212,214,216,218,220,222と製品ウェハ211,213,215,217,219,221,223とを交互に配置している。このように、ダミーウェハと製品ウェハとが配置された横型拡散炉の石英管1内において、炉奥から炉口に向けて不純物ガス4を流す。第2の実施形態に係る半導体素子の製造方法においては、同じ特性の複数の製品ウェハを製造するための複数の製品ウェハ211,213,215,217,219,221と、ダミーウェハ210,212,214,216,218,220,222とを含むウェハグループは、1つである。このウェハグループにおいて、複数の製品ウェハ211,213,215,217,219,221のおもて面(半導体ウェハの炉奥を向く面)に対向する隣接するダミーウェハ210,212,214,216,218,220,222の裏面(半導体ウェハの炉口を向く面)が、同じ構造の面とした。第2の実施形態においては、ダミーウェハ210,212,214,216,218,220,222は、外面全域を酸化膜(酸化シリコン)とした酸化膜付き半導体ウェハである。
図7は、図6の半導体ウェハ配置により不純物拡散処理が施された半導体ウェハのおもて面(炉奥を向く面)の不純物拡散量の測定結果を示す図である。図7において、横軸は、半導体ウェハ210〜222のチャージ位置P0〜P12を示し、縦軸は、不純物拡散処理が施された製品ウェハ211,213,215,217,219,221のおもて面の不純物拡散量(不純物拡散層の不純物拡散量に対応する抵抗値PRES[Ω])を示す。図7の測定結果から分るように、ダミーウェハ210,212,214,216,218,220,222と製品ウェハ211,213,215,217,219,221とを交互に配置しているので、製品ウェハ211,213,215,217,219,221のおもて面の抵抗値はほぼ均一な値となった。この結果は、製品ウェハ211,213,215,217,219,221のおもて面の不純物拡散量に大きな影響を与えるダミーウェハ210,212,214,216,218,220の裏面による不純物消化率をほぼ同じ値としたことに因ると考えられる。
以上に説明したように、第2の実施形態に係る半導体素子の製造方法によれば、製品ウェハ211,213,215,217,219,221のおもて面の拡散抵抗値をほぼ等しい値にすることができる。その結果、同じ処理バッチで不純物拡散処理が施された複数の製品ウェハ間で、意図しない製品特性のバラツキを抑制することができる。
〈第3の実施形態〉
図8は、第3の実施形態に係る半導体素子の製造方法の不純物拡散処理工程における横型拡散炉内の半導体ウェハ配置の一例を示す図である。図8に示されるように、第3の実施形態に係る半導体素子の製造方法においては、横型拡散炉内において、炉奥から炉口に向けて並ぶ複数の半導体ウェハチャージ位置(設置位置)を、第1のウェハグループ301が設置される領域と、第2のウェハグループ302が設置される領域とに区分し、それぞれのグループにおいて、ダミーウェハと製品ウェハの配列方法を変えている。
具体的にいえば、第1のウェハグループ301においては、第2の実施形態の場合と同様に、外面全域を酸化膜とした酸化膜付きのダミーウェハ310,312,314と製品ウェハ311,313,315とを交互に配置している。また、第2のウェハグループ302においては、第1の実施形態の場合と同様に、第2のウェハグループ302内で最も炉奥側のチャージ位置P6に酸化膜を持たないベアSiのダミーウェハ316を配置し、チャージ位置P7〜P12に製品ウェハ317〜322を順に配置している。なお、製品ウェハ322の炉口側に図1と同様にダミーウェハを配置することが望ましい。このように、ダミーウェハと製品ウェハとが配置された横型拡散炉の石英管1において、炉奥から炉口に向けて不純物ガス4を流す。
図9は、図8の半導体ウェハ配置により不純物拡散処理が施された半導体ウェハのおもて面(炉奥を向く面)の不純物拡散量の測定結果を示す図である。図9において、横軸は、半導体ウェハ310〜322のチャージ位置P0〜P12を示し、縦軸は、不純物拡散処理が施された製品ウェハ311,313,315,317〜322のおもて面の不純物拡散量(不純物拡散層の不純物拡散量に対応する抵抗値PRES[Ω])を示す。図9の測定結果から分るように、第1のウェハグループ301においては、ダミーウェハ310,312,314と製品ウェハ311,313,315とを交互に配置しているので、第2の実施形態の場合と同様に、製品ウェハ311,313,315のおもて面の抵抗値はほぼ均一な値となることが確認できた。
また、第2のウェハグループ302においては、図9の測定結果から分るように、第1の実施形態の場合と同様に、炉奥側のチャージ位置P6のダミーウェハ316に最も近いチャージ位置P7に配置された製品ウェハ317を含む全ての製品ウェハ317〜322のおもて面の抵抗値はほぼ均一な値となることが確認できた。
以上に説明したように、第3の実施形態に係る半導体素子の製造方法によれば、第1のウェハグループ301内において製品ウェハのおもて面の拡散抵抗値をほぼ等しい値にでき、第2のウェハグループ302内において製品ウェハのおもて面の拡散抵抗値をほぼ等しい値にできる。その結果、同じ処理バッチで不純物拡散処理が施された同じウェハグループ内の複数の製品ウェハ間で、意図しない製品特性のバラツキを抑制することができる。
また、第3の実施形態に係る半導体素子の製造方法よれば、1回のバッチ処理によって、2種類の拡散抵抗値の製品ウェハを加工することができ、処理回数を低減することができ、製造時間の短縮及びコスト削減を実現できる。
〈第4の実施形態〉
図10は、第4の実施形態に係る半導体素子の製造方法の不純物拡散処理工程における横型拡散炉の石英管1の半導体ウェハ配置の一例を示す図である。図10に示されるように、第4の実施形態に係る半導体素子の製造方法においては、横型拡散炉の石英管1において、炉奥から炉口に向けて並ぶ複数の半導体ウェハチャージ位置(設置位置)を、第1のウェハグループ401が設置される領域と、第2のウェハグループ402が設置される領域と、第3のウェハグループ403が設置される領域とに区分し、それぞれのグループにおいて、ダミーウェハと製品ウェハの配列方法を変えている。
具体的にいえば、第1のウェハグループ401においては、第2の実施形態の場合と同様に、外面全域を酸化膜とした酸化膜付きのダミーウェハ410,412と製品ウェハ411,413とを交互に配置している。
また、第2のウェハグループ402においては、第2の実施形態の場合と同様に、酸化膜付きのダミーウェハ414,416と製品ウェハ415,417とを交互に配置している。ただし、ダミーウェハ414,416は、外面全域を酸化膜とした酸化膜としておらず、外面に酸化膜のパターンを備えており、シリコン面が部分的に露出している。膜パターン付きダミーウェハのパターンレシオは、0%〜100%の範囲で調整することで、又は、パターン形状を適切に選択することで、製品ウェハの抵抗値をコントロールすることが可能となる。
また、第3のウェハグループ403においては、第1の実施形態の場合と同様に、最も炉奥側のチャージ位置P8に酸化膜を持たないベアSiのダミーウェハ418を配置し、チャージ位置P9〜P12に製品ウェハ419〜422を順に配置している。なお、製品ウェハ422の炉口側に図1と同様にダミーウェハを配置することが望ましい。
このように、ダミーウェハと製品ウェハとが配置された横型拡散炉の石英管1において、炉奥から炉口に向けて不純物ガス4を流す。
図11は、図10の半導体ウェハ配置により不純物拡散処理が施された半導体ウェハのおもて面(炉奥を向く面)の不純物拡散量の測定結果を示す図である。図11において、横軸は、半導体ウェハ410〜422のチャージ位置P0〜P12を示し、縦軸は、不純物拡散処理が施された製品ウェハ411,413,415,417,419〜422のおもて面の不純物拡散量(不純物拡散層の不純物拡散量に対応する抵抗値PRES[Ω])を示す。図11の測定結果から分るように、第1のウェハグループ401においては、ダミーウェハ410,412と製品ウェハ411,413とを交互に配置しているので、第2の実施形態の場合と同様に、製品ウェハ411,413のおもて面の抵抗値はほぼ均一な値となった。
また、第2のウェハグループ402においては、図11の測定結果から分るように、ダミーウェハ414,416と製品ウェハ415,417とを交互に配置しているので、第2の実施形態の場合と同様に、製品ウェハ415,417のおもて面の抵抗値はほぼ均一な値となった。
また、第3のウェハグループ403においては、図11の測定結果から分るように、第1の実施形態の場合と同様に、炉奥側のチャージ位置P8のダミーウェハ418に最も近いチャージ位置P9に配置された製品ウェハ419を含む全ての製品ウェハ419〜422のおもて面の抵抗値はほぼ均一な値となった。
以上に説明したように、第4の実施形態に係る半導体素子の製造方法によれば、第1のウェハグループ401内において製品ウェハのおもて面の拡散抵抗値をほぼ等しい値にでき、第2のウェハグループ402内において製品ウェハのおもて面の拡散抵抗値をほぼ等しい値にでき、第3のウェハグループ302内において製品ウェハのおもて面の拡散抵抗値をほぼ等しい値にできる。その結果、同じ処理バッチで不純物拡散処理が施された同じウェハグループ内の複数の製品ウェハ間で、意図しない製品特性のバラツキを抑制することができる。
また、第4の実施形態に係る半導体素子の製造方法よれば、1回のバッチ処理によって、3種類の拡散抵抗値の製品ウェハを加工することができ、処理回数を低減することができ、処理回数を低減することができ、製造時間の短縮及びコスト削減を実現できる。
なお、第1〜第4の実施形態に係る半導体素子の製造方法は、一例にすぎず、本発明の範囲内で種々の変形が可能である。
1 石英管、 2 石英バッファ、 3 ウェハボート、 5,6 ガス導入部、 7 バッファ部、 7a 排気口、 8 シャッタ、 110 ダミーウェハ、 111〜122 製品ウェハ、 210,212,214,216,218,220,222 ダミーウェハ、 211,213,215,217,219,221 製品ウェハ、 301,302 ウェハグループ、 310,312,314 ダミーウェハ、 311,313,315 製品ウェハ、 316 ダミーウェハ、 317〜322 製品ウェハ、 401,402,403 ウェハグループ、 410,412 ダミーウェハ、 411,413 製品ウェハ、 414,416 ダミーウェハ、 415,417 製品ウェハ、 418 ダミーウェハ、 419〜422 製品ウェハ、 P0〜P12 チャージ位置。

Claims (9)

  1. 不純物拡散炉内において、前記不純物拡散炉の炉奥から炉口に向けて並ぶ複数の半導体ウェハチャージ位置に、複数の製品ウェハ又はベアSiウェハである少なくとも1つの第1のダミーウェハを配置するステップと、
    前記複数の半導体ウェハチャージ位置に前記複数の製品ウェハ及び前記少なくとも1つの第1のダミーウェハが配置された前記不純物拡散炉内において、前記炉奥から前記炉口に向けて不純物ガスを流すステップとを有し、
    前記複数の製品ウェハ及び前記少なくとも1つの第1のダミーウェハの炉奥を向く面をおもて面とし、
    前記複数の製品ウェハ及び前記少なくとも1つの第1のダミーウェハの炉口を向く面を裏面としたときに、
    前記複数の製品ウェハのおもて面には、不純物が拡散された不純物拡散層が形成され、
    前記複数の製品ウェハのおもて面に対向する隣接する製品ウェハの裏面は、シリコン面である
    ことを特徴とする半導体素子の製造方法。
  2. 前記少なくとも1つの第1のダミーウェハは、前記複数の半導体ウェハチャージ位置の内の最も炉奥側のチャージ位置に配置される第1のダミーウェハを含み、
    前記複数の製品ウェハは、前記複数の半導体ウェハチャージ位置の内の、最も炉奥側のチャージ位置以外の複数のチャージ位置に配置される
    ことを特徴とする請求項1に記載の半導体素子の製造方法。
  3. 前記配置するステップは、前記複数の半導体ウェハチャージ位置の内の最も炉口側のチャージ位置に、第2のダミーウェハを配置するステップをさらに含み、
    前記少なくとも1つの第1のダミーウェハは、前記複数の半導体ウェハチャージ位置の最も炉奥側のチャージ位置に配置される第1のダミーウェハを含み、
    前記複数の製品ウェハは、前記複数の半導体ウェハチャージ位置の内の、最も炉奥側のチャージ位置及び最も炉口側のチャージ位置の両方の位置以外の複数のチャージ位置に配置される
    ことを特徴とする請求項1に記載の半導体素子の製造方法。
  4. 前記第2のダミーウェハは、おもて面と裏面の両方を酸化シリコン面としたことを特徴とする請求項3に記載の半導体素子の製造方法。
  5. 前記少なくとも1つの第1のダミーウェハは、1回の不純物拡散処理が終了するごとに交換し、
    前記第2のダミーウェハは、複数回の不純物拡散処理に使用する
    ことを特徴とする請求項4に記載の半導体素子の製造方法。
  6. 前記複数の製品ウェハの全て又は一部と前記少なくとも1つの第1のダミーウェハの全て又は一部とから成る複数のウェハグループにおいて、
    前記複数のウェハグループのそれぞれは、前記複数の製品ウェハの一部と、前記少なくとも1つの第1のダミーウェハの一部とを含み、
    前記複数のウェハグループの内のそれぞれにおいて、前記複数の製品ウェハのおもて面に対向する隣接する製品ウェハの裏面は、シリコン面である
    ことを特徴とする請求項1に記載の半導体素子の製造方法。
  7. 前記複数の製品ウェハの全て又は一部と前記少なくとも1つの第1のダミーウェハの全て又は一部とから成る複数のウェハグループの内の第1のウェハグループにおいて、
    前記少なくとも1つの第1のダミーウェハは、前記複数の半導体ウェハチャージ位置の内の、前記第1のウェハグループにおいて最も炉奥側のチャージ位置に配置される第1のダミーウェハを含み、
    前記複数の製品ウェハは、前記複数の半導体ウェハチャージ位置の内の、前記第1のウェハグループにおいて最も炉奥側のチャージ位置以外の複数のチャージ位置に配置される
    ことを特徴とする請求項1に記載の半導体素子の製造方法。
  8. 前記配置するステップは、おもて面と裏面の両方を酸化シリコンとした複数の第2のダミーウェハを配置するステップをさらに含み、
    前記複数のウェハグループの内の第2のウェハグループにおいて、
    前記第2のウェハグループは、前記複数の半導体ウェハチャージ位置の内の最も炉奥側のチャージ位置から1つ置きに配置された、前記複数の第2のダミーウェハの全部又は一部を含み、
    前記複数の製品ウェハはそれぞれ、前記複数の第2のダミーウェハの全部又は一部の炉口側に隣接して配置される
    ことを特徴とする請求項7に記載の半導体素子の製造方法。
  9. 前記不純物ガスは、BClを含むことを特徴とする請求項1乃至8のいずれか1項に記載の半導体素子の製造方法。
JP2010213300A 2010-09-24 2010-09-24 半導体素子の製造方法 Active JP5924856B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2010213300A JP5924856B2 (ja) 2010-09-24 2010-09-24 半導体素子の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010213300A JP5924856B2 (ja) 2010-09-24 2010-09-24 半導体素子の製造方法

Publications (2)

Publication Number Publication Date
JP2012069738A JP2012069738A (ja) 2012-04-05
JP5924856B2 true JP5924856B2 (ja) 2016-05-25

Family

ID=46166640

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010213300A Active JP5924856B2 (ja) 2010-09-24 2010-09-24 半導体素子の製造方法

Country Status (1)

Country Link
JP (1) JP5924856B2 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014045168A (ja) 2012-07-30 2014-03-13 Tokyo Electron Ltd 不純物拡散方法
KR20170034984A (ko) 2015-09-21 2017-03-30 삼성전자주식회사 더미 웨이퍼, 박막 형성 방법 및 반도체 소자의 제조 방법
WO2018154829A1 (ja) * 2017-02-24 2018-08-30 株式会社Kokusai Electric 基板処理装置、半導体装置の製造方法及びプログラム

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0590188A (ja) * 1991-09-26 1993-04-09 Micro Tekunoroji Kk 半導体ウエハの熱処理方法
JPH07283156A (ja) * 1994-04-13 1995-10-27 Mitsumi Electric Co Ltd 熱拡散処理用ウエハ支持ボート
JPH08264475A (ja) * 1995-03-22 1996-10-11 Fujitsu Ltd 半導体装置の製造方法
JP2003234302A (ja) * 2002-02-08 2003-08-22 Matsushita Electric Ind Co Ltd 半導体基板への不純物拡散方法
JP5176423B2 (ja) * 2007-08-10 2013-04-03 東京エレクトロン株式会社 石英製品のベーク方法及び記憶媒体
JP2014045168A (ja) * 2012-07-30 2014-03-13 Tokyo Electron Ltd 不純物拡散方法

Also Published As

Publication number Publication date
JP2012069738A (ja) 2012-04-05

Similar Documents

Publication Publication Date Title
JP5924856B2 (ja) 半導体素子の製造方法
JP6294930B2 (ja) 基板処理装置
WO2016174997A1 (ja) エピタキシャルシリコンウェーハの製造方法
US9755022B2 (en) Epitaxial silicon wafer having reduced stacking faults
JP5764937B2 (ja) シリコン単結晶ウェーハの製造方法
JP5360147B2 (ja) 多結晶シリコン還元炉
TWI523206B (zh) Epitaxial wafer and its manufacturing method
EP2679541B1 (en) Polycrystalline silicon rod
US20130143348A1 (en) Heat treatment method of semiconductor wafers, manufacturing method of solar battery, and heat treatment device
JP2006206387A (ja) 多結晶シリコン還元炉及び多結晶シリコンロッド
JP6064596B2 (ja) 鋳造装置及び鋳造方法
JP5633174B2 (ja) 多結晶シリコンロッド
JP2008047785A (ja) 半導体装置の製造方法
EP3078762B1 (en) Susceptor, vapor deposition apparatus and vapor deposition method
KR102188589B1 (ko) 실리콘 단결정 웨이퍼의 열처리방법
KR20080035447A (ko) 실리콘으로부터의 p ̄ 도핑 및 에피택셜 코팅된 반도체웨이퍼의 제조 방법
CN102723272B (zh) 半导体制造方法
EP2200072B1 (en) Vertical wafer boat
JP2008227060A (ja) アニールウエハの製造方法
JP2014078667A (ja) シリコンエピタキシャルウェーハ及びそれを用いた固体撮像素子の製造方法
JP2013055231A (ja) エピタキシャルウェーハの製造方法
US20120252225A1 (en) Semiconductor fabrication method
JP2020126885A (ja) 成膜装置及び成膜方法
WO2017187752A1 (ja) シリコンウェーハ
CN213781995U (zh) 碳化硅外延片的反应室及其排气装置和半导体设备

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20130913

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20141028

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20141226

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150728

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150925

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20160405

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20160419

R150 Certificate of patent (=grant) or registration of utility model

Ref document number: 5924856

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150