JP5920143B2 - Ledチップの実装方法 - Google Patents

Ledチップの実装方法 Download PDF

Info

Publication number
JP5920143B2
JP5920143B2 JP2012210570A JP2012210570A JP5920143B2 JP 5920143 B2 JP5920143 B2 JP 5920143B2 JP 2012210570 A JP2012210570 A JP 2012210570A JP 2012210570 A JP2012210570 A JP 2012210570A JP 5920143 B2 JP5920143 B2 JP 5920143B2
Authority
JP
Japan
Prior art keywords
layer
led chip
conductive pattern
solder
volatile solvent
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2012210570A
Other languages
English (en)
Other versions
JP2014067782A (ja
Inventor
陽祐 土屋
陽祐 土屋
下西 正太
正太 下西
博幸 田嶌
博幸 田嶌
昌 仙石
昌 仙石
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toyoda Gosei Co Ltd
Original Assignee
Toyoda Gosei Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toyoda Gosei Co Ltd filed Critical Toyoda Gosei Co Ltd
Priority to JP2012210570A priority Critical patent/JP5920143B2/ja
Publication of JP2014067782A publication Critical patent/JP2014067782A/ja
Application granted granted Critical
Publication of JP5920143B2 publication Critical patent/JP5920143B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Description

本発明は、LEDチップの実装方法に関する。
従来、LEDチップを配線基板上にフリップチップ実装する方法として、フラックスを用いてはんだ接続の妨げとなる接続部の酸化膜を除去する方法が知られている(例えば、特許文献1参照)。
フラックスには、通常、溶媒と、酸化物に対する反応性を有する活性剤が含まれる。フラックス中の活性剤を接続部上の酸化膜と反応させ、反応生成物である金属塩を溶解除去することにより、接続部上の酸化膜を除去することができる。また、フラックスは溶媒により粘性を有するため、はんだ接続前にLEDチップを配線基板上に仮止めすることができる。
国際公開第99/48146号
しかしながら、はんだ接続にフラックスを用いた場合、フラックス中の活性剤と酸化膜の反応により生成された金属塩等がフラックス残渣として配線基板上に残るおそれがある。この様なフラックス残渣は配線の短絡や腐食等の原因となり、LEDデバイスの信頼性を低下させる。
このため、洗浄によるフラックス残渣の除去が必要となるが、洗浄工程の追加により工程数が増加し、また、洗浄しきれないフラックス残渣や洗浄液が配線基板上に残るおそれがある。
本発明の目的の一つは、実装後の洗浄を必要とせず、信頼性に優れたLEDデバイスを製造することのできるLEDチップの実装方法を提供することにある。
上記目的を達成するため、本発明の一態様において、LEDチップの、Auを主成分とする表層及びその下層のはんだ層を含む接着層、及び配線基板上の、Auを主成分とする表層を含む、酸化膜の発生を抑制された導電パターンの少なくともいずれか一方の表面上に、揮発性溶媒のみを塗布する工程と、前記接着層が前記導電パターンの上に位置するように前記LEDチップを前記配線基板上に載せ、前記揮発性溶媒により仮止めする工程と、前記はんだ層が溶融する温度での熱処理により、前記揮発性溶媒を揮発させつつ、前記導電パターンと前記接着層を接合する工程と、を含む、LEDチップの実装方法を提供する。
上記LEDチップの実装方法において、前記LEDチップはフリップチップ型であり、前記接着層は電極であってもよい。
上記LEDチップの実装方法において、前記はんだ層がAuを含むことが好ましい。
本発明によれば、実装後の洗浄を必要とせず、信頼性に優れたLEDデバイスを製造することのできるLEDチップの実装方法を提供することができる。
図1(a)〜(c)は、第1の実施の形態に係るLEDチップの実装工程を示す垂直断面図である。 図2(a)〜(c)は、第2の実施の形態に係るLEDチップの実装工程を示す垂直断面図である。
〔第1の実施の形態〕
第1の実施の形態においては、図1(a)に示されるようなフリップチップ型のLEDチップ30を配線基板10上に実装する。
(配線基板の構成)
配線基板10は、アルミナ(酸化アルミニウム)、窒化アルミニウム、ガラスエポキシ等の無機材料を母体としたものや、アルミニウム、銅等からなる金属材料を母体とし、必要に応じて表面に絶縁層を設けたもの、からなる基板11と、基板11上の導電パターン12を含む。導電パターン12は、表層12aと、その下層の導電層12bを有する。
表層12aはAuを主成分とする層であり、例えば、Au層である。表層12aを設けることにより、導電パターン12の表面における酸化膜の発生を抑えることができる。
導電層12bは、単層構造であっても多層構造であってもよく、例えば、基板11側から順にCu層、Ni層を積層した多層構造を有する。なお、導電パターン12は、導電層12bを含まず、表層12aのみで構成されてもよい。
(LEDチップの構成)
LEDチップ30は、フリップチップ型のLEDチップであり、チップ基板31、結晶層32、及び電極33を有する。チップ基板31は透光性を有する基板であり、例えば、GaN基板である。結晶層32は、例えば、基板31上にエピタキシャル結晶成長により形成されたGaN系半導体層であり、n型半導体層とp型半導体層に挟まれた発光層を有する。結晶層32の表面には、Ag等からなる光反射膜が設けられてもよい。
電極33は、結晶層32のn型半導体層とp型半導体層にそれぞれ接続される。電極33は、表層33a、その下層のはんだ層33b、及びその下層の導電層33cを有する。
表層33aはAuを主成分とする層であり、例えば、Au層である。表層33aを設けることにより、電極33と導電パターン12を接合する際に、表層33a中のAuと表層12a中のAuを互いに拡散させ、接合反応を促進させることができる。
はんだ層33bは、はんだ材からなり、特に、AuSn、AuSi、AuGe、AuSb等のAuを含むはんだ材からなることが好ましい。はんだ層33bがAuを含むことにより、電極33と導電パターン12を接合する際に、はんだ層33b中のAuを拡散させ、接合反応をより促進させることができる。
導電層33cは、単層構造であっても多層構造であってもよく、例えば、結晶層32側から順にNi層、Au層、Ti層とNi層の交互層を積層した多層構造を有する。Ti層とNi層の交互層の代わりにPt層を用いてもよい。Ti層とNi層の交互層及びPt層は、はんだ層33b中の元素(例えば、AuSnからなるはんだ層33b中のSn)の結晶層32側への拡散を防ぐ機能を有する。
以下に、本実施の形態のLEDチップ30の実装方法の一例を示す。
(LEDチップの実装方法)
図1(a)〜(c)は、第1の実施の形態に係るLEDチップの実装工程を示す垂直断面図である。
まず、図1(a)に示されるように、配線基板10の導電パターン12の表面、すなわち表層12aの表面の上に揮発性溶媒20を塗布する。揮発性溶媒20は、フラックスと異なり、接続部の酸化膜を除去するための活性剤等を含まず、溶媒のみからなる。揮発性溶媒20は、揮発性の溶媒であれば特に限定されない。
なお、揮発性溶媒20をLEDチップ30の電極33の表面、すなわち表層33aの表面の上に塗布してもよく、また、導電パターン12と電極33の両方の表面上に塗布してもよい。
次に、図1(b)に示されるように、電極33が導電パターン12の揮発性溶媒20が塗布された部分の上に位置するようにLEDチップ30を配線基板10上に載せる。これにより、揮発性溶媒20の有する粘性のため、LEDチップ30を配線基板10上に仮止めすることができる。
次に、図1(c)に示されるように、はんだ層33bが溶融する温度での熱処理により、揮発性溶媒20を揮発させつつ、導電パターン12と電極33を接合する。
このとき、導電パターン12がAuを主成分とする表層12aを含むことにより、導電パターン12の表面における酸化膜の発生が抑えられているため、フラックス等により酸化膜の除去を行うことなく、導電パターン12と電極33を接合することができる。
また、このとき、導電パターン12の表層12a中のAuと電極33の表層33a中のAuが互いに拡散し、導電パターン12と電極33の接合反応を促進させ、短時間で強く接合させることができる。さらに、はんだ層33bにAuが含まれる場合は、はんだ層33b中のAuも拡散し、さらに接合反応が促進される。表層33a中のAuが拡散した結果、表層33aとはんだ層33bからAuを含むはんだ層33dが形成される。
導電パターン12と電極33の接合にはフラックス等を用いていないため、接合後に残渣が生じない。このため、残渣を除去するための洗浄工程も必要ない。
以下の表1は、揮発性溶媒20として用いる溶媒と、導電パターン12と電極33の接合強度との関係をシェア試験により評価した結果を示すものである。
Figure 0005920143
表1の加熱条件の「プレヒート」は、はんだ層33bが溶融する温度での熱処理の前に、低温(120℃)で一定時間行われる処理である。プレヒートを行うことにより、揮発性溶媒20の揮発が進み、配線基板10上の揮発性溶媒20の量が減少すると考えられる。
表1中の○は、シェア試験の結果、接合強度が比較的高かったもの、△は比較的低かったものを示す。
導電パターン12と電極33の接合強度は、接合反応時の揮発性溶媒20の残存量に影響を受けるものと思われる。接合反応時の揮発性溶媒20の残存量が多すぎると接合の妨げとなり、少なすぎると電極33が導電パターン12上に固定されなくなり、うまく接合されないものと思われる。そのため、揮発性溶媒20の沸点に対する加熱条件が適切であり、接合反応時に適切な量の揮発性溶媒20が残存していたものが強く接合されたものと考えられる。
〔第2の実施の形態〕
第2の実施の形態においては、図2(a)に示されるようなフェイスアップ型のLEDチップ40を配線基板10上に実装する。なお、配線基板10の構成等、第1の実施の形態と同様の部分については、説明を省略又は簡略化する。
(LEDチップの構成)
LEDチップ40は、フェイスアップ型のLEDチップであり、チップ基板41、結晶層42、電極43、及び接着層44を有する。チップ基板41は、例えば、サファイア基板である。結晶層42は、例えば、基板41上にエピタキシャル結晶成長により形成されたGaN系半導体層であり、n型半導体層とp型半導体層に挟まれた発光層を有する。
電極43は、結晶層42のn型半導体層とp型半導体層にそれぞれ接続される。電極43は、後述するワイヤー45により、配線基板10の導電パターン12に接続される。
接着層44は、チップ基板41の結晶層42と反対側の面上に設けられ、LEDチップ40を配線基板10に接着するために用いられる。接着層44は、表層44aと、その下層のはんだ層44bと、その下層の下地層44cを有する。
表層44aはAuを主成分とする層であり、例えば、Au層である。表層44aを設けることにより、接着層44と導電パターン12を接合する際に、表層44a中のAuと表層12a中のAuを互いに拡散させ、接合反応を促進させることができる。
はんだ層44bは、はんだ材からなり、特に、AuSn、AuSi、AuGe、AuSb等のAuを含むはんだ材からなることが好ましい。はんだ層44bがAuを含むことにより、接着層44と導電パターン12を接合する際に、はんだ層44b中のAuを拡散させ、接合反応をより促進させることができる。
下地層44cは、単層構造であっても多層構造であってもよく、例えば、チップ基板41側から順にAl層、Ti層とNi層の交互層を積層した多層構造を有する。Ti層とNi層の交互層の代わりにPt層を用いてもよい。Ti層とNi層の交互層及びPt層は、はんだ層44b中の元素(例えば、AuSnからなるはんだ層44b中のSn)のチップ基板41側への拡散を防ぐ機能を有する。
以下に、本実施の形態のLEDチップ40の実装方法の一例を示す。
(LEDチップの実装方法)
図2(a)〜(c)は、第2の実施の形態に係るLEDチップの実装工程を示す垂直断面図である。
まず、図2(a)に示されるように、配線基板10の導電パターン12の表面、すなわち表層12aの表面の上に揮発性溶媒20を塗布する。なお、揮発性溶媒20をLEDチップ40の接着層44の表面、すなわち表層44aの表面の上に塗布してもよく、また、導電パターン12と接着層44の両方の表面上に塗布してもよい。
次に、図2(b)に示されるように、接着層44が導電パターン12の揮発性溶媒20が塗布された部分の上に位置するようにLEDチップ40を配線基板10上に載せる。これにより、揮発性溶媒20の有する粘性のため、LEDチップ40を配線基板10上に仮止めすることができる。
次に、図2(c)に示されるように、はんだ層44bが溶融する温度での熱処理により、揮発性溶媒20を揮発させつつ、導電パターン12と接着層44を接合する。
このとき、導電パターン12がAuを主成分とする表層12aを含むことにより、導電パターン12の表面における酸化膜の発生が抑えられているため、フラックス等により酸化膜の除去を行うことなく、導電パターン12と接着層44を接合することができる。
また、このとき、導電パターン12の表層12a中のAuと接着層44の表層44a中のAuが互いに拡散し、導電パターン12と接着層44の接合反応を促進させ、短時間で強く接合させることができる。さらに、はんだ層44bにAuが含まれる場合は、はんだ層44b中のAuも拡散し、さらに接合反応が促進される。表層44a中のAuが拡散した結果、表層44aとはんだ層44bからAuを含むはんだ層44dが形成される。
導電パターン12と接着層44の接合にはフラックス等を用いていないため、接合後に残渣が生じない。このため、残渣を除去するための洗浄工程も必要ない。
(実施の形態の効果)
上記第1及び第2の実施の形態によれば、配線基板の導電パターンの表面にAuを主成分とする表層を設けることにより、導電パターンにおける酸化膜の発生を抑える。そして、LEDチップの配線基板へのはんだ接合による搭載にフラックスを用いず、LEDチップの仮止めのために揮発性溶媒のみを用いる。そのため、フラックス残渣による配線の短絡や腐食等の問題が生じず、信頼性に優れるLEDデバイスを製造することができる。また、フラックス残渣が発生しないため、フラックス残渣を除去するための洗浄工程を省くことができる。
また、LEDチップの接着層(第1の実施の形態では電極が接着層として用いられる)の表層にAuを主成分とする層を用いることにより、接着層と配線基板の導電パターンの間のAuの拡散を利用して、接着層と導電パターンの接合反応を促進させ、より強固に接合させることができる。
本発明は、上記の実施の形態に限定されず、発明の主旨を逸脱しない範囲内において種々変形実施が可能である。
また、上記の実施の形態は特許請求の範囲に係る発明を限定するものではない。また、実施の形態の中で説明した特徴の組合せの全てが発明の課題を解決するための手段に必須であるとは限らない点に留意すべきである。
10 配線基板
12 導電パターン
12a 表層
20 揮発性溶媒
30、40 LEDチップ
33 電極
33a 表層
33b はんだ層
44 接着層
44a 表層
44b はんだ層

Claims (3)

  1. LEDチップの、Auを主成分とする表層及びその下層のはんだ層を含む接着層、及び配線基板上の、Auを主成分とする表層を含む、酸化膜の発生を抑制された導電パターンの少なくともいずれか一方の表面上に、揮発性溶媒のみを塗布する工程と、
    前記接着層が前記導電パターンの上に位置するように前記LEDチップを前記配線基板上に載せ、前記揮発性溶媒により仮止めする工程と、
    前記はんだ層が溶融する温度での熱処理により、前記揮発性溶媒を揮発させつつ、前記導電パターンと前記接着層を接合する工程と、
    を含む、LEDチップの実装方法。
  2. 前記LEDチップはフリップチップ型であり、
    前記接着層は電極である、
    請求項1に記載のLEDチップの実装方法。
  3. 前記はんだ層がAuを含む、
    請求項1又は2に記載のLEDチップの実装方法。
JP2012210570A 2012-09-25 2012-09-25 Ledチップの実装方法 Active JP5920143B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2012210570A JP5920143B2 (ja) 2012-09-25 2012-09-25 Ledチップの実装方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012210570A JP5920143B2 (ja) 2012-09-25 2012-09-25 Ledチップの実装方法

Publications (2)

Publication Number Publication Date
JP2014067782A JP2014067782A (ja) 2014-04-17
JP5920143B2 true JP5920143B2 (ja) 2016-05-18

Family

ID=50743909

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012210570A Active JP5920143B2 (ja) 2012-09-25 2012-09-25 Ledチップの実装方法

Country Status (1)

Country Link
JP (1) JP5920143B2 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2017010818A1 (ko) * 2015-07-15 2017-01-19 서울바이오시스 주식회사 발광 다이오드 패키지 제조 방법
KR20170009750A (ko) 2015-07-15 2017-01-25 서울바이오시스 주식회사 발광 다이오드 패키지 제조 방법
JP6786781B2 (ja) * 2015-09-25 2020-11-18 日亜化学工業株式会社 発光装置の製造方法
JP6902166B2 (ja) * 2018-08-09 2021-07-14 ヌヴォトンテクノロジージャパン株式会社 半導体発光装置

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05243331A (ja) * 1992-03-02 1993-09-21 Sharp Corp 半導体装置の実装方法
JPH0825082A (ja) * 1994-07-07 1996-01-30 Harima Chem Inc 仮固定性フラックス
JPH09153519A (ja) * 1995-11-30 1997-06-10 Citizen Watch Co Ltd 半導体の実装構造
US6103549A (en) * 1998-03-17 2000-08-15 Advanced Micro Devices, Inc. No clean flux for flip chip assembly
US6617195B1 (en) * 2000-07-24 2003-09-09 Advanced Micro Devices, Inc. Method of reflowing organic packages using no-clean flux
JP2008210886A (ja) * 2007-02-23 2008-09-11 Hitachi Cable Ltd 発光ダイオードの製造方法及び発光ダイオード
JP2010027768A (ja) * 2008-07-17 2010-02-04 Toyoda Gosei Co Ltd 発光装置及び発光装置の製造方法
JP5630384B2 (ja) * 2010-09-28 2014-11-26 豊田合成株式会社 Iii族窒化物半導体発光素子の製造方法
JP2012136749A (ja) * 2010-12-27 2012-07-19 Fujifilm Corp 光反射基板

Also Published As

Publication number Publication date
JP2014067782A (ja) 2014-04-17

Similar Documents

Publication Publication Date Title
JP6131555B2 (ja) 発光装置の封止部材の取り外し方法および封止部材を取り外すことが可能な発光装置
JP6182916B2 (ja) 発光装置の封止部材の取り外し方法
JP2007110001A (ja) 半導体装置
JP5920143B2 (ja) Ledチップの実装方法
CN103155127B (zh) 半导体接合结构体和半导体接合结构体的制造方法
TWI496324B (zh) 發光二極體封裝體
US10046408B2 (en) Device comprising a connecting component and method for producing a connecting component
JP5252024B2 (ja) 半導体装置
CN103545323A (zh) 用于cis倒装芯片接合的互连结构及其形成方法
JP6116413B2 (ja) 電力用半導体装置の製造方法
TW200411886A (en) An assembly method for a passive component
JP2011138913A (ja) 半導体発光素子とその製造方法
JP2012069545A (ja) 発光素子の搭載方法
CN107068668B (zh) 半导体装置
JP5120917B2 (ja) 半導体装置及びその製造方法
JP6287445B2 (ja) 半導体装置及びその製造方法
JP2002280415A (ja) 半導体装置
JP5708512B2 (ja) 半導体装置の製造方法及び半導体装置
JP4709563B2 (ja) 半導体装置の製造方法
JP2017168635A (ja) パワーモジュール用基板及びパワーモジュールの製造方法
JP2014036165A (ja) 半導体装置
JP6762871B2 (ja) 平坦化によってはんだパッド形態差を低減する方法
JP2016063014A (ja) 半導体製造装置
TWI489596B (zh) 晶片結構
JP2014179385A (ja) Led発光装置およびその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20140930

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20150806

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150819

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20151005

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20160315

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20160328

R150 Certificate of patent or registration of utility model

Ref document number: 5920143

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150