JP5903368B2

JP5903368B2 - 入力電流制限機能付き電源装置

Info

Publication number: JP5903368B2
Application number: JP2012246617A
Authority: JP
Inventors: 貴之濱田
Original assignee: FDK Corp
Current assignee: FDK Corp
Priority date: 2012-11-08
Filing date: 2012-11-08
Publication date: 2016-04-13
Anticipated expiration: 2032-11-08
Also published as: JP2014096903A

Description

本発明は、スイッチング電源を用いた電源装置であって、入力電流制限機能が付いた入力電流制限機能付き電源装置に関する。

スイッチング電源の入力保護としてヒューズが使用されることが一般的である。スイッチング電源が最大負荷状態でスイッチング電源に対する入力電圧が低下した場合、入力電流が増加する。入力電流がヒューズの定格電流を超えるとヒューズが溶断する。

特開２０１０−１１５０８８号公報

ヒューズは、その保護対象回路の短絡など保護対象回路自体の不具合以外では溶断しないように設計されるのが原則である。ヒューズの溶断を避けるには定格電流を高く設計すればよいが、安全規格などの制約によりヒューズの定格電流を一定値以下に設計しなければならない場合がある。この場合、本来はスイッチング電源の許容範囲の入力電流でもヒューズが溶断してしまうことが発生する。

本発明はこうした状況に鑑みてなされたものであり、その目的は、スイッチング電源の入力保護用ヒューズの不要な溶断を抑制する技術を提供することにある。

上記課題を解決するために、本発明のある態様の電源装置は、スイッチング電源と、スイッチング電源への入力電流を制限するためのヒューズを備える。スイッチング電源は、スイッチング電源への入力電圧をスイッチングするスイッチング素子と、スイッチング電源の出力電圧と第１参照電圧とを誤差増幅する第１アンプと、スイッチング電源の出力電流に応じた電圧と第２参照電圧とを誤差増幅する第２アンプと、第１アンプの出力をもとに出力電圧が一定になるようスイッチング素子のデューティ比を制御し、かつ第２アンプの出力をもとに出力電流が過電流とならないようスイッチング素子のデューティ比を制御する制御回路と、本電源装置への入力電圧の低下に応じて第２参照電圧を変動させる参照電圧可変回路と、を備える。

この態様によると、本電源装置への入力電圧の低下に応じて第２参照電圧を変動させることにより出力電流をより早いポイントから低下させることができ、入力電流を低下させることができる。よってスイッチング電源の許容範囲内の電流によるヒューズの溶断を抑制できる。

本発明の別の態様もまた、電源装置である。この装置は、スイッチング電源と、スイッチング電源への入力電流を制限するためのヒューズを備える。スイッチング電源は、スイッチング電源への入力電圧をスイッチングするスイッチング素子と、スイッチング電源の出力電圧と第１参照電圧とを誤差増幅する第１アンプと、スイッチング電源の出力電流に応じた電圧と第２参照電圧とを誤差増幅する第２アンプと、第２アンプの出力をもとに出力電流が一定になるようスイッチング素子のデューティ比を制御し、かつ第１アンプの出力をもとに出力電圧が過電圧とならないようスイッチング素子のデューティ比を制御する制御回路と、本電源装置への入力電圧の低下に応じて第１参照電圧を変動させる参照電圧可変回路と、を備える。

この態様によると、本電源装置への入力電圧の低下に応じて第１参照電圧を変動させることにより出力電圧をより早いポイントから低下させることができ、入力電流を低下させることができる。よってスイッチング電源の許容範囲内の電流によるヒューズの溶断を抑制できる。

本発明によれば、スイッチング電源の入力保護用ヒューズの不要な溶断を抑制できる。

本発明の実施の形態１に係る電源装置の構成を示す図である。図１の参照電圧可変回路の構成例を説明するための図である。図１、２に示す電源装置の動作例を説明するためのタイミングチャートを示す図である。本発明の実施の形態２に係る電源装置の構成を示す図である。図４の参照電圧可変回路の構成例を説明するための図である。図４、５に示す電源装置の動作例を説明するためのタイミングチャートを示す図である。

図１は、本発明の実施の形態１に係る電源装置１００の構成を示す図である。本明細書では電源装置１００の一例としてＡＣ−ＤＣコンバータを挙げる。当該電源装置１００は交流電源１０（商用電源）から供給される交流電力を直流電力に変換して、コンピュータサーバなどの図示しない負荷に供給する。

電源装置１００は第１ヒューズＦ１、第２ヒューズＦ２、整流回路２０、ＰＦＣ（Power Factor Correction）回路３０、ＤＣ−ＤＣコンバータ４０、参照電圧可変回路５０を備える。このように以下に示す例では電源装置１００は、スイッチング電源としてのＤＣ−ＤＣコンバータ４０を備える。

整流回路２０はダイオードブリッジ回路で構成され、交流電源１０から供給される交流電力を整流する。交流電源１０の第１出力端子と整流回路２０の第１入力端子の間に第１ヒューズＦ１が挿入され、交流電源１０の第２出力端子と整流回路２０の第２入力端子の間に第２ヒューズＦ２が挿入される。第１ヒューズＦ１および第２ヒューズＦ２は、ＰＦＣ回路３０およびＤＣ−ＤＣコンバータ４０に大電流が流入することを阻止するための入力電流制限素子として作用する。

ＰＦＣ回路３０は整流回路２０により整流された電力の力率を改善し、ＤＣ−ＤＣコンバータ４０に供給する。ＰＦＣ回路３０には一般的な昇圧型ＰＦＣ回路を用いることができる。

ＤＣ−ＤＣコンバータ４０は絶縁型であり、フルブリッジ方式を採用したコンバータである。ＤＣ−ＤＣコンバータ４０は基本構成として、第１スイッチＳ１、第２スイッチＳ２、第３スイッチＳ３、第４スイッチＳ４、トランスＴ１、第５スイッチＳ５、第６スイッチＳ６、インダクタＬ１、第１コンデンサＣ１を含む。

第１スイッチＳ１、第２スイッチＳ２、第３スイッチＳ３、第４スイッチＳ４はフルブリッジ回路を構成し、ＤＣ−ＤＣコンバータ４０への入力電圧をスイッチングするスイッチング素子として作用する。

第１スイッチＳ１および第２スイッチＳ２の高電位側端子は、ＰＦＣ回路３０の高電位側出力端子と接続される。第３スイッチＳ３および第４スイッチＳ４の低電位側端子はＰＦＣ回路３０の低電位側出力端子と接続される。第１スイッチＳ１の低電位側端子と第３スイッチＳ３の高電位側端子とが接続され、そのノードはトランスＴ１の一次巻線の一方の端子と接続される。第２スイッチＳ２の低電位側端子と第４スイッチＳ４の高電位側端子とが接続され、そのノードはトランスＴ１の一次巻線の他方の端子に接続される。

第１スイッチＳ１、第２スイッチＳ２、第３スイッチＳ３、第４スイッチＳ４にはＭＯＳＦＥＴ（Metal-Oxide-Semiconductor Field-Effect Transistor)、ＩＧＢＴ（Insulated Gate Bipolar Transistor）などの半導体スイッチング素子を用いることができる。それぞれの半導体スイッチング素子のゲート端子には制御回路４５からＰＷＭ（Pulse Width Modulation）駆動信号が入力される。第１スイッチＳ１および第４スイッチＳ４がオンで、第２スイッチＳ２および第３スイッチＳ３がオフに制御される状態で、トランスＴ１の一次巻線に順方向電流が流れ、第１スイッチＳ１および第４スイッチＳ４がオフで、第２スイッチＳ２および第３スイッチＳ３がオンに制御される状態で、トランスＴ１の一次巻線に逆方向電流が流れる。

トランスＴ１の二次巻線の中点はインダクタＬ１の入力端子と接続され、当該二次巻線の両側端子のうち一方の端子は第５スイッチＳ５の入力端子と接続され、他方の端子は第６スイッチＳ６の入力端子と接続される。第５スイッチＳ５および第６スイッチＳ６の出力端子は、ＤＣ−ＤＣコンバータ４０の低電位側出力端子と接続される。インダクタＬ１の出力端子は第１抵抗Ｒ１を介してＤＣ−ＤＣコンバータ４０の高電位側出力端子に接続される。第１コンデンサＣ１は、インダクタＬ１と第１抵抗Ｒ１との間のノードと、ＤＣ−ＤＣコンバータ４０の低電位側出力端子との間に接続される。

第５スイッチＳ５および第６スイッチＳ６にも半導体スイッチング素子を用いることができる。第５スイッチＳ５を構成する半導体スイッチング素子のゲート端子は第６スイッチＳ６の入力端子と接続され、第６スイッチＳ６を構成する半導体スイッチング素子のゲート端子は第５スイッチＳ５の入力端子と接続される。

従って第５スイッチＳ５および第６スイッチＳ６は、トランスＴ１の二次巻線に発生する電圧により駆動される、自己駆動型の同期整流素子として作用する。第５スイッチＳ５および第６スイッチＳ６により整流された、トランスＴ１の二次巻線の出力電圧は、インダクタＬ１および第１コンデンサＣ１により平滑化されて図示しない負荷に供給される。

ＤＣ−ＤＣコンバータ４０は帰還系および制御系の構成要素として、第１抵抗Ｒ１、第２抵抗Ｒ２、第３抵抗Ｒ３、第４抵抗Ｒ４、第２コンデンサＣ２、第１オペアンプＯＰ１、第５抵抗Ｒ５、第６抵抗Ｒ６、第３コンデンサＣ３、第１ダイオードＤ１、電流−電圧変換回路４２、第７抵抗Ｒ７、第２オペアンプＯＰ２、第８抵抗Ｒ８、第９抵抗Ｒ９、第４コンデンサＣ４、第１０抵抗Ｒ１０、第１１抵抗Ｒ１１、第５コンデンサＣ５、第２ダイオードＤ２、制御回路４５を含む。

第１抵抗Ｒ１はＤＣ−ＤＣコンバータ４０の出力電流Ｉｏを検出するためのシャント抵抗である。第２抵抗Ｒ２および第３抵抗Ｒ３は直列接続され、その直列回路はＤＣ−ＤＣコンバータ４０の高電位側出力端子とグラウンドとの間に設けられる。当該直列回路はＤＣ−ＤＣコンバータ４０の出力電圧Ｖｏを検出するための分圧回路として作用する。当該分圧回路の中点には、その中点電圧を平滑化するための第２コンデンサＣ２が第３抵抗Ｒ３と並列に接続される。当該分圧回路の中点電圧は第４抵抗Ｒ４を介して、第１オペアンプＯＰ１の反転入力端子に入力される。

第１オペアンプＯＰ１の非反転入力端子には第１参照電圧Ｖｒ１が入力される。第１オペアンプＯＰ１の反転入力端子と第１オペアンプＯＰ１の出力端子の間には、第６抵抗Ｒ６と第３コンデンサＣ３の直列回路に第５抵抗Ｒ５が並列接続された直並列回路が接続される。

第１オペアンプＯＰ１、第４抵抗Ｒ４、第５抵抗Ｒ５、第６抵抗Ｒ６、第３コンデンサＣ３は位相補償機能付きの誤差増幅器（エラーアンプ）を構成する。そのうち第４抵抗Ｒ４、第５抵抗Ｒ５、第６抵抗Ｒ６、第３コンデンサＣ３は補償ネットワークを構成する。当該誤差増幅器は、上述の分圧回路により分圧されたＤＣ−ＤＣコンバータ４０の出力電圧Ｖｏと第１参照電圧Ｖｒ１とを誤差増幅する。第１オペアンプＯＰ１の出力電圧は、逆バイアス接続された第１ダイオードＤ１を介して制御回路４５に出力される。

なお補償ネットワークを設けることにより、高域成分のゲインを下げて高域においても安定した位相補償を実現している。

制御回路４５は第１オペアンプＯＰ１の出力および第２オペアンプＯＰ２の出力をもとに、第１スイッチＳ１、第２スイッチＳ２、第３スイッチＳ３、第４スイッチＳ４をＰＷＭ駆動する。制御回路４５はＩＣで構成できる。制御回路４５は第１オペアンプＯＰ１から出力される電圧帰還信号をもとに、ＤＣ−ＤＣコンバータ４０の出力電圧Ｖｏが一定になるよう、第１スイッチＳ１、第２スイッチＳ２、第３スイッチＳ３、第４スイッチＳ４のデューティ比を適応的に制御する。具体的にはＤＣ−ＤＣコンバータ４０の出力電圧Ｖｏが低下するとデューティ比を上げ、出力電圧Ｖｏが上昇するとデューティ比を下げて出力電圧Ｖｏを一定に保つよう制御する。

第１抵抗Ｒ１の両端は電流−電圧変換回路４２に接続される。電流−電圧変換回路４２は、第１抵抗Ｒ１に流れる電流を電圧に変換し、その電圧を第７抵抗Ｒ７を介して第２オペアンプＯＰ２の反転入力端子に出力する。電流−電圧変換回路４２は誤差増幅器で構成できる。

第１０抵抗Ｒ１０および第１１抵抗Ｒ１１は直列接続され、その直列回路はＤＣ−ＤＣコンバータ４０の電源電圧Ｖｃｃラインまたは電源電圧Ｖｃｃと異なる別の固定電圧ラインと、グラウンドとの間に設けられる。当該直列回路はＤＣ−ＤＣコンバータ４０の電源電圧または別の固定電圧を分圧して第２参照電圧Ｖｒ２を生成するための分圧回路として作用する。当該分圧回路の中点には、その中点電圧を平滑化するための第５コンデンサＣ５が第１１抵抗Ｒ１１と並列に接続される。当該分圧回路の中点電圧は、第２オペアンプＯＰ２の非反転入力端子に入力される。第２オペアンプＯＰ２の反転入力端子と第２オペアンプＯＰ２の出力端子の間には、第９抵抗Ｒ９と第４コンデンサＣ４の直列回路に第８抵抗Ｒ８が並列接続された直並列回路が接続される。

第２オペアンプＯＰ２、第７抵抗Ｒ７、第８抵抗Ｒ８、第９抵抗Ｒ９、第４コンデンサＣ４は位相補償機能付きの誤差増幅器を構成し、ＤＣ−ＤＣコンバータ４０の出力電流Ｉｏに対応する電圧と第２参照電圧Ｖｒ２とを誤差増幅する。第２オペアンプＯＰ２の出力電圧は、逆バイアス接続された第２ダイオードＤ２を介して制御回路４５に出力される。

制御回路４５は第２オペアンプＯＰ２から出力される電流帰還信号をもとに、ＤＣ−ＤＣコンバータ４０の出力電流Ｉｏが過電流にならないよう、第１スイッチＳ１、第２スイッチＳ２、第３スイッチＳ３、第４スイッチＳ４のデューティ比を制御する。過電流制限状態からの復帰は自動復帰を想定する。

参照電圧可変回路５０は、交流電源１０の瞬停などによる入力電圧Ｖｉｎの低下に応じて第２参照電圧Ｖｒ２を変動させる。図１の例では第２参照電圧Ｖｒ２を、入力電圧Ｖｉｎの低下に応じて低下させる。これにより過電流を検出するための基準点が下がり、過電流制御が発動しやすくなる。

図２は、図１の参照電圧可変回路５０の構成例を説明するための図である。当該参照電圧可変回路５０は、第３ダイオードＤ３、第４ダイオードＤ４、第１２抵抗Ｒ１２、第１３抵抗Ｒ１３、第６コンデンサＣ６、第３オペアンプＯＰ３、第１４抵抗Ｒ１４、第１５抵抗Ｒ１５、第１６抵抗Ｒ１６、フォトダイオードＰＤ、フォトトランジスタＰＴ、第１７抵抗Ｒ１７、第８コンデンサＣ８を含む。

第３ダイオードＤ３のアノード端子は第１ヒューズＦ１の出力端子に接続され、第４ダイオードＤ４のアノード端子は第２ヒューズＦ２の出力端子にそれぞれ接続される。第３ダイオードＤ３のカソード端子と第４ダイオードＤ４のカソード端子が接続される。

第１２抵抗Ｒ１２および第１３抵抗Ｒ１３は直列接続され、その直列回路は第３ダイオードＤ３および第４ダイオードＤ４のカソード端子のノードと、グラウンドとの間に設けられる。当該直列回路は入力電圧Ｖｉｎを検出するための分圧回路として作用する。当該分圧回路の中点には、その中点電圧を平滑化するための第６コンデンサＣ６が第１３抵抗Ｒ１３と並列に接続される。当該分圧回路の中点電圧は第３オペアンプＯＰ３の非反転入力端子に入力される。

第３オペアンプＯＰ３の反転入力端子には第３参照電圧Ｖｒ３が入力される。第３オペアンプＯＰ３の反転入力端子と第３オペアンプＯＰ３の出力端子の間には、第１５抵抗Ｒ１５と第７コンデンサＣ７の直列回路に第１４抵抗Ｒ１４が並列接続された直並列回路が接続される。第３オペアンプＯＰ３の出力端子は、フォトダイオードＰＤのカソード端子に接続される。フォトダイオードＰＤのアノード端子は第１６抵抗Ｒ１６を介して電源電圧Ｖｃｃラインに接続される。

第３オペアンプＯＰ３、第１４抵抗Ｒ１４、第１５抵抗Ｒ１５、第７コンデンサＣ７は位相補償機能付きの誤差増幅器を構成し、上述の分圧回路により分圧された入力電圧Ｖｉｎ（以下、Ａ点電圧という）と第３参照電圧Ｖｒ３とを誤差増幅する。フォトダイオードＰＤは第３オペアンプＯＰ３の出力電圧に応じて流れる電流を光信号に変換する。

第１７抵抗Ｒ１７およびフォトトランジスタＰＴは直列接続される。その直列回路は、上述の第１０抵抗Ｒ１０および第１１抵抗Ｒ１１により構成される分圧回路の中点と、グラウンドとの間に設けられる。第１７抵抗Ｒ１７およびフォトトランジスタＰＴの中点には、その中点電圧を平滑化するための第８コンデンサＣ８がフォトトランジスタＰＴと並列に接続される。

フォトトランジスタＰＴはフォトダイオードＰＤとペアをなし、両者はフォトカプラを構成する。フォトトランジスタＰＴはフォトダイオードＰＤの発光量に応じたコレクタ電流を流す。第１７抵抗Ｒ１７は第１１抵抗Ｒ１１と並列に接続され、フォトトランジスタＰＴが導通している間は、第１７抵抗Ｒ１７と第１１抵抗Ｒ１１は合成抵抗をなす。フォトトランジスタＰＴが導通していない間は、第１７抵抗Ｒ１７は無効となる。

図３は、図１、２に示す電源装置１００の動作例を説明するためのタイミングチャートを示す図である。以下の説明では電源装置１００が最大負荷状態であることを前提とする。図３において入力電圧Ｖｉｎが維持されている間は、その入力電圧Ｖｉｎを分圧したＡ点電圧Ｖ_Ａが、第３オペアンプＯＰ３の参照電圧である第３参照電圧Ｖｒ３より高く維持される。この状態ではフォトダイオードＰＤに電流が流れず、参照電圧可変回路５０は無効な状態である。即ち過電流検出用の第２参照電圧Ｖｒ２は、第１０抵抗Ｒ１０と第１１抵抗Ｒ１１により生成される分圧電圧に固定されている。

次に入力電圧Ｖｉｎが低下してくるとＤＣ−ＤＣコンバータ４０は、最大負荷状態を維持しようとデューティ比を上げるため、入力電流Ｉｉｎが増加していく。入力電圧Ｖｉｎを分圧したＡ点電圧Ｖ_Ａが第３参照電圧Ｖｒ３よりも低くなると、第３オペアンプＯＰ３の出力電圧が電源電圧Ｖｃｃより低くなり、第３オペアンプＯＰ３の出力電圧に応じた電流がフォトダイオードＰＤに流れる。フォトダイオードＰＤはその電流に応じて発光する。即ちＡ点電圧Ｖ_Ａが第３参照電圧Ｖｒ３を下回るとフォトダイオードＰＤが発光する。

フォトダイオードＰＤが発光するとフォトトランジスタＰＴは、フォトダイオードＰＤからの受光量に応じた電流を流す。フォトトランジスタＰＴに流れる電流に応じて、第２参照電圧Ｖｒ２を生成する分圧回路の分圧比が変わる。受光量が多いほど第２参照電圧Ｖｒ２が低下する。図３に示すようにＡ点電圧Ｖ_Ａが第３参照電圧Ｖｒ３を下回った後、入力電圧Ｖｉｎの低下に応じて第２参照電圧Ｖｒ２がリニアに低下していく。

第２参照電圧Ｖｒ２が低下すると過電流制御が働き、出力電流Ｉｏが低下していく。このように入力電圧Ｖｉｎの低下に応じて、過電流制御が働く過電流点を低下させることにより、出力電力を低下させることができる。よって入力電圧Ｖｉｎの低下時において入力電流Ｉｏを低下させることができ、第１ヒューズＦ１および第２ヒューズＦ２の溶断を防止できる。

図３において入力電流Ｉｏの電流制限値Ｉ_ＬＰ、Ｉ_ＬＭは、第１ヒューズＦ１および第２ヒューズＦ２の定格電流に応じて設定される。また、その電流制限値Ｉ_ＬＰ、Ｉ_ＬＭに到達した電流制限地点Ｐ_Ｌに対応する入力電圧Ｖｉｎの値を、第３参照電圧Ｖｒ３に設定する。これにより、入力電圧Ｖｉｎが電流制限地点Ｐ_Ｌの電圧まで低下すると過電流制御が作動する。

以上説明したように実施の形態１によれば、入力電圧Ｖｉｎを監視し、設定レベル以下になると負荷に流す出力電流Ｉｏを制限し、結果的に入力電流Ｉｉｎを制限できる。これにより、スイッチング電源の許容範囲内の電流による入力保護用ヒューズの不要な溶断を抑制できる。また比較的簡単な回路構成で実現可能であり、マイコン処理も不要である。よってコスト増大を最低限に抑えることができる。

図４は、本発明の実施の形態２に係る電源装置１００の構成を示す図である。図５は、図４の参照電圧可変回路５０の構成例を説明するための図である。実施の形態１では出力定電圧制御の電源装置を示したが、実施の形態２では出力定電流制御の電源装置を示す。以下、実施の形態１との相違点を説明する。

第２オペアンプＯＰ２の参照電圧である第２参照電圧Ｖｒ２は固定電圧である。制御回路４５は第２オペアンプＯＰ２から出力される電流帰還信号をもとに、ＤＣ−ＤＣコンバータ４０の出力電流Ｉｏが一定になるよう、第１スイッチＳ１、第２スイッチＳ２、第３スイッチＳ３、第４スイッチＳ４のデューティ比を適応的に制御する。具体的にはＤＣ−ＤＣコンバータ４０の出力電流Ｉｏが低下するとデューティ比を上げ、出力電流Ｉｏが上昇するとデューティ比を下げて出力電流Ｉｏを一定に保つよう制御する。

第１オペアンプＯＰ１の非反転入力端子には、第１０抵抗Ｒ１０と第１１抵抗Ｒ１１との中点が接続される。

制御回路４５は第１オペアンプＯＰ１から出力される電圧帰還信号をもとに、ＤＣ−ＤＣコンバータ４０の出力電圧Ｖｏが過電圧にならないよう、第１スイッチＳ１、第２スイッチＳ２、第３スイッチＳ３、第４スイッチＳ４のデューティ比を制御する。過電圧制限状態からの復帰は自動復帰を想定する。

参照電圧可変回路５０は、交流電源１０の瞬停などによる入力電圧Ｖｉｎの低下に応じて第１参照電圧Ｖｒ１を変動させる。図４の例では第１参照電圧Ｖｒ１を、入力電圧Ｖｉｎの低下に応じて低下させる。これにより過電圧を検出するための基準点が下がり、過電圧制御が発動しやすくなる。

図６は、図４、５に示す電源装置１００の動作例を説明するためのタイミングチャートを示す図である。以下の説明では電源装置１００が最大負荷状態であることを前提とする。図６において入力電圧Ｖｉｎが維持されている間は、その入力電圧Ｖｉｎを分圧したＡ点電圧Ｖ_Ａが、第３オペアンプＯＰ３の参照電圧である第３参照電圧Ｖｒ３より高く維持される。この状態ではフォトダイオードＰＤに電流が流れず、参照電圧可変回路５０は無効な状態である。即ち過電圧検出用の第１参照電圧Ｖｒ１は、第１０抵抗Ｒ１０と第１１抵抗Ｒ１１により生成される分圧電圧に固定されている。

次に入力電圧Ｖｉｎが低下してくるとＤＣ−ＤＣコンバータ４０は、最大負荷状態を維持しようとデューティ比を上げるため、入力電流Ｉｉｎが増加していく。入力電圧Ｖｉｎを分圧したＡ点電圧Ｖ_Ａが第３参照電圧Ｖｒ３よりも低くなると、第３オペアンプＯＰ３の出力電圧が電源電圧Ｖｃｃより低くなり、その出力電圧に応じた電流がフォトダイオードＰＤに流れる。フォトダイオードＰＤはその電流に応じて発光する。

フォトダイオードＰＤが発光するとフォトトランジスタＰＴは、フォトダイオードＰＤからの受光量に応じた電流を流す。フォトトランジスタＰＴに流れる電流に応じて、第１参照電圧Ｖｒ１を生成する分圧回路の分圧比が変わる。受光量が多いほど第１参照電圧Ｖｒ１が低下する。図６に示すようにＡ点電圧Ｖ_Ａが第３参照電圧Ｖｒ３を下回った後、入力電圧Ｖｉｎの低下に応じて第１参照電圧Ｖｒ１がリニアに低下していく。

第１参照電圧Ｖｒ１が低下すると過電圧制御が働き、出力電圧Ｖｏが低下していく。このように入力電圧Ｖｉｎの低下に応じて、過電圧制御が働く過電圧点を低下させることにより、出力電力を低下させることができる。よって入力電圧Ｖｉｎの低下時において入力電流Ｉｏを低下させることができ、第１ヒューズＦ１および第２ヒューズＦ２の溶断を防止できる。

以上説明したように実施の形態２によれば、入力電圧Ｖｉｎを監視し、設定レベル以下になると負荷に印加する出力電圧Ｖｏを制限し、結果的に入力電流Ｉｉｎを制限できる。これにより、スイッチング電源の許容範囲内の電流による入力保護用ヒューズの不要な溶断を抑制できる。また比較的簡単な回路構成で実現可能であり、マイコン処理も不要である。よってコスト増大を最低限に抑えることができる。

以上、本発明を実施の形態をもとに説明した。この実施の形態は例示であり、それらの各構成要素や各処理プロセスの組合せにいろいろな変形例が可能なこと、またそうした変形例も本発明の範囲にあることは当業者に理解されるところである。

上述の実施の形態１、２では第１ヒューズＦ１および第２ヒューズＦ２を整流回路２０の前段に設置したが整流回路２０の後段に設置してもよい。その場合、第１ヒューズＦ１だけで足りる。

また上述した実施の形態１、２ではＤＣ−ＤＣコンバータ４０として、フルブリッジ方式を用いた例を説明した。この点、ハーフブリッジ方式、プッシュプル方式を採用してもよい。また、フォワード方式やフライバック方式を採用してもよい。

また上述した実施の形態１、２では商用電源をＡＣ−ＤＣ変換する電源装置を説明した。この点、本発明は電池などの直流電源をＤＣ−ＤＣ変換する電源装置にも適用可能である。

１００電源装置、１０交流電源、２０整流回路、３０ＰＦＣ回路、４０ＤＣ−ＤＣコンバータ、４２電流−電圧変換回路、４５制御回路、５０参照電圧可変回路、Ｆ１第１ヒューズ、Ｆ２第２ヒューズ、Ｓ１第１スイッチ、Ｓ２第２スイッチ、Ｓ３第３スイッチ、Ｓ４第４スイッチ、Ｓ５第５スイッチ、Ｓ６第６スイッチ、Ｔ１トランス、Ｌ１インダクタ、Ｒ１第１抵抗、Ｒ２第２抵抗、Ｒ３第３抵抗、Ｒ４第４抵抗、Ｒ５第５抵抗、Ｒ６第６抵抗、Ｒ７第７抵抗、Ｒ８第８抵抗、Ｒ９第９抵抗、Ｒ１０第１０抵抗、Ｒ１１第１１抵抗、Ｒ１２第１２抵抗、Ｒ１３第１３抵抗、Ｒ１４第１４抵抗、Ｒ１５第１５抵抗、Ｒ１６第１６抵抗、Ｒ１７第１７抵抗、Ｃ１第１コンデンサ、Ｃ２第２コンデンサ、Ｃ３第３コンデンサ、Ｃ４第４コンデンサ、Ｃ５第５コンデンサ、Ｃ６第６コンデンサ、Ｃ７第７コンデンサ、Ｃ８第８コンデンサ、ＯＰ１第１オペアンプ、ＯＰ２第２オペアンプ、ＯＰ３第３オペアンプ、Ｄ１第１ダイオード、Ｄ２第２ダイオード、Ｄ３第３ダイオード、Ｄ４第４ダイオード、ＰＤフォトダイオード、ＰＴフォトトランジスタ。

Claims

スイッチング電源と、
前記スイッチング電源への入力電流を制限するためのヒューズを備え、
前記スイッチング電源は、
前記スイッチング電源への入力電圧をスイッチングするスイッチング素子と、
前記スイッチング電源の出力電圧と第１参照電圧とを誤差増幅する第１アンプと、
前記スイッチング電源の出力電流に応じた電圧と第２参照電圧とを誤差増幅する第２アンプと、
前記第１アンプの出力をもとに前記出力電圧が一定になるよう前記スイッチング素子のデューティ比を制御し、かつ前記第２アンプの出力をもとに前記出力電流が過電流とならないよう前記スイッチング素子のデューティ比を制御する制御回路と、
本電源装置への入力電圧の低下に応じて前記第２参照電圧を変動させる参照電圧可変回路と、
を備え、
前記参照電圧可変回路は、
本電源装置への入力電圧を分圧する第１分圧回路と、
前記第１分圧回路により分圧された前記入力電圧と第３参照電圧を誤差増幅する第３アンプと、
前記第３アンプの出力電圧に応じて流れる電流を光信号に変換するフォトダイオードと、
前記第２参照電圧を生成するための第２分圧回路を構成する複数の抵抗の少なくとも一つと並列接続される並列抵抗と、
前記フォトダイオードからの光信号に応じて前記並列抵抗に流れる電流を制御するフォトトランジスタと、
を含むことを特徴とする電源装置。
スイッチング電源と、
前記スイッチング電源への入力電流を制限するためのヒューズを備え、
前記スイッチング電源は、
前記スイッチング電源への入力電圧をスイッチングするスイッチング素子と、
前記スイッチング電源の出力電圧と第１参照電圧とを誤差増幅する第１アンプと、
前記スイッチング電源の出力電流に応じた電圧と第２参照電圧とを誤差増幅する第２アンプと、
前記第２アンプの出力をもとに前記出力電流が一定になるよう前記スイッチング素子のデューティ比を制御し、かつ前記第１アンプの出力をもとに前記出力電圧が過電圧とならないよう前記スイッチング素子のデューティ比を制御する制御回路と、
本電源装置への入力電圧の低下に応じて前記第１参照電圧を変動させる参照電圧可変回路と、
を備え、
前記参照電圧可変回路は、
本電源装置への入力電圧を分圧する第１分圧回路と、
前記第１分圧回路により分圧された前記入力電圧と第３参照電圧を誤差増幅する第３アンプと、
前記第３アンプの出力電圧に応じて流れる電流を光信号に変換するフォトダイオードと、
前記第１参照電圧を生成するための第２分圧回路を構成する複数の抵抗の少なくとも一つと並列接続される並列抵抗と、
前記フォトダイオードからの光信号に応じて前記並列抵抗に流れる電流を制御するフォトトランジスタと、
を含むことを特徴とする電源装置。