WO2019064714A1 - 電源回路 - Google Patents

電源回路 Download PDF

Info

Publication number
WO2019064714A1
WO2019064714A1 PCT/JP2018/022318 JP2018022318W WO2019064714A1 WO 2019064714 A1 WO2019064714 A1 WO 2019064714A1 JP 2018022318 W JP2018022318 W JP 2018022318W WO 2019064714 A1 WO2019064714 A1 WO 2019064714A1
Authority
WO
WIPO (PCT)
Prior art keywords
circuit
state
switching element
current
power supply
Prior art date
Application number
PCT/JP2018/022318
Other languages
English (en)
French (fr)
Inventor
野村　勝
片岡　耕太郎
鈴木　貴光
岩田　浩
Original Assignee
日本電産株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日本電産株式会社 filed Critical 日本電産株式会社
Publication of WO2019064714A1 publication Critical patent/WO2019064714A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/10—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M3/145—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M3/155—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only

Definitions

  • the present invention relates to a power supply circuit.
  • Patent Document 1 discloses a power supply circuit in which these AC / DC conversion circuits are connected in parallel, with an AC / DC conversion circuit which is a power supply called “AC / DC converter” as one unit.
  • a power supply circuit capable of outputting a large amount of power can be inexpensively configured by connecting in parallel an AC / DC conversion circuit which is a power supply.
  • the capacitor element of each AC / DC conversion circuit generates heat by repeating charging and discharging during operation of the AC / DC conversion circuit. The heat generation accelerates the aged deterioration of the capacitor element, and there is a possibility that the life of the capacitor element may be shortened beyond the assumption.
  • An object of the present invention is to improve the life and reliability of capacitor elements of an AC / DC conversion circuit in a power supply circuit in which a plurality of AC / DC conversion circuits are connected in parallel.
  • the power supply circuit of an exemplary embodiment of the present application is a circuit in which a plurality of AC / DC conversion circuits are connected in parallel.
  • Each of the plurality of AC / DC conversion circuits includes a first rectifier circuit, a capacitor element, a power factor correction circuit, and a parallel connection terminal.
  • the first rectifier circuit rectifies an alternating current input and outputs a rectified output between the first input end and the second input end.
  • the capacitor element smoothes the rectified output and outputs the first DC output at both ends.
  • the power factor correction circuit is disposed between the first rectifier circuit and the capacitor element, and includes at least an inductor element and / or a transformer element, a first switching element, and a second rectifier circuit.
  • the parallel connection terminal mutually connects a capacitor element and a capacitor element included in another AC / DC conversion circuit in parallel.
  • capacitor elements included in each of the plurality of AC / DC conversion circuits are mutually connected in parallel by parallel connection terminals included in each of the plurality of AC / DC conversion circuits.
  • the current flowing to the capacitor element of one AC / DC conversion circuit can be distributed to the capacitor elements of the other AC / DC conversion circuit.
  • FIG. 1 is a diagram showing a power supply circuit according to a first embodiment.
  • FIG. 2A is a diagram showing a voltage of an alternating current input.
  • FIG. 2B is a diagram showing a voltage waveform when the AC input is full-wave rectified.
  • FIG. 3A is a diagram showing an example of a power factor correction circuit according to Embodiment 1.
  • FIG. 3B is a diagram showing another example (No. 1) of the power factor correction circuit according to the first embodiment.
  • FIG. 3C is a diagram showing another example (No. 2) of the power factor correction circuit according to Embodiment 1.
  • FIG. 3D is a diagram illustrating another example (No. 3) of the power factor correction circuit according to the first embodiment.
  • FIG. 3E is a diagram showing another example (No.
  • FIG. 3F is a diagram showing another example (No. 5) of the power factor correction circuit according to Embodiment 1.
  • FIG. 4A is a diagram showing the flow of current when the first switching element is on in the power factor correction circuit according to Embodiment 1.
  • FIG. 4B is a diagram showing the flow of current when the first switching element is in the OFF state in the power factor correction circuit according to Embodiment 1.
  • FIG. 5 is a time chart schematically showing the power factor correction operation by the power factor correction circuit.
  • FIG. 6 is a diagram showing an example of a power supply circuit in which two AC / DC conversion circuits are connected in parallel.
  • FIG. 7A is a diagram showing the flow of current when the first switching element of the AC / DC conversion circuit A is in the ON state and the first switching element of the AC / DC conversion circuit B is in the OFF state.
  • FIG. 7B is a diagram showing the flow of current when the first switching element of the AC / DC conversion circuit A is in the OFF state and the first switching element of the AC / DC conversion circuit B is in the ON state.
  • FIG. 8 is a time chart showing an example of the operation of the power supply circuit shown in FIG.
  • FIG. 9 is a time chart showing another example of the operation of the power supply circuit shown in FIG.
  • FIG. 10 is a time chart showing an example of the operation of the power supply circuit in which three AC / DC conversion circuits are connected in parallel.
  • FIG. 11 is a diagram showing a power factor correction circuit according to a second embodiment.
  • FIG. 12 is a diagram showing a detection circuit.
  • FIG. 13 is a time chart showing an example of the operation of the detection circuit.
  • FIG. 14A is a time chart showing an example of control of the first switching element using a detection signal of the first detection circuit.
  • FIG. 14B is a time chart showing another example (No. 1) of control of the first switching element using a detection signal of the first detection circuit.
  • FIG. 14C is a time chart illustrating an example of control of the first switching element using a detection signal of the second detection circuit.
  • FIG. 15 is a diagram showing a power supply circuit according to the third embodiment.
  • FIG. 16 is a diagram illustrating a power factor correction circuit according to a fourth embodiment.
  • FIG. 17 is a time chart showing an example of control signals of the first switching element and the second switching element in the synchronous rectification operation.
  • FIG. 18 is a diagram showing a power supply circuit according
  • the power supply circuit 1 applies a large DC power to the load LO. It can be output.
  • the power supply circuit 1 By configuring the power supply circuit 1 by connecting in parallel the outputs of the plurality of AC / DC conversion circuits 11 that output small electric power, compared to the case where the power supply circuit that outputs large electric power is configured with one AC / DC conversion circuit,
  • the power supply circuit can be configured inexpensively. This is because, when large power is output by one AC / DC converter circuit, it is necessary to make each element constituting the AC / DC converter circuit resistant to high power and large current, and each element becomes expensive. .
  • the AC / DC conversion circuit 11 is a circuit that converts an AC input output from the AC power supply PS into a DC output.
  • the AC power supply PS is, for example, a household or commercial AC power supply generally supplied, an inverter power supply, an AC generator, or the like.
  • the AC power supply PS of the present embodiment is a single phase AC power supply.
  • the alternating current power supply PS has a formula of A ⁇ sin ⁇ (2 ⁇ / T) ⁇ t ⁇ (A: amplitude, T: alternating current period, t: time) between two poles, for example, as shown in FIG. 2A.
  • A amplitude
  • T alternating current period
  • t time
  • the AC / DC conversion circuit 11 includes a first rectifier circuit 111, a power factor improvement circuit 113, a capacitor element C, a parallel connection terminal 115, and a conversion circuit 117.
  • the first rectifier circuit 111 rectifies an AC input.
  • the first rectifier circuit 111 is, for example, a diode bridge including four rectifier elements.
  • the first rectifier circuit 111 is a diode bridge, the AC input having an input voltage V in sinusoidal shown in FIG. 2A by full-wave rectification, the rectified output having a rectified voltage Vr shown by the solid line in FIG. 2B, the It outputs between the 1 input end I1 and the 2nd input end I2.
  • the power factor improvement circuit 113 improves the power factor of the AC input output from the AC power supply PS. Specifically, the power factor correction circuit 113 switches the input current i in output from the AC power supply PS by switching the on and off states of the first switching element SW1 included in the power factor correction circuit 113, as shown in FIG. 2A. The shape is approximately similar to the waveform of the input voltage V in shown. Thereby, the power factor of alternating current input can be improved. The details of the configuration and operation of the power factor improvement circuit 113 in the present embodiment will be described later.
  • the capacitor element C is connected in parallel to the output of the power factor correction circuit 113.
  • the capacitor element C is charged by the rectified output that has passed through the power factor correction circuit 113. Then, the accumulated charge is supplied as a current to the load LO and / or the capacitor element C of the other AC / DC conversion circuit 11 so as to be discharged. While the power supply circuit 1 is in operation, the capacitor element C repeats the above-described charging and discharging, and outputs a voltage determined by the balance between the charge amount and the discharge amount to both ends as the first DC output V1.
  • the time constant of the above-mentioned charge and discharge is generally preferably large. Therefore, as the capacitor element C, an electrolytic capacitor having a relatively large capacity is often used.
  • the parallel connection terminal 115 connects capacitor elements C of the plurality of AC / DC conversion circuits 11 in parallel to each other. Specifically, as shown in FIG. 1, the parallel connection terminal 115 has a first parallel terminal PC1 and a second parallel terminal PC2. The first parallel terminal PC1 of another AC / DC conversion circuit 11 is connected to the first parallel terminal PC1 of one AC / DC conversion circuit 11. The second parallel terminal PC2 of another AC / DC conversion circuit 11 is connected to the second parallel terminal PC2 of one AC / DC conversion circuit 11.
  • the first parallel terminal PC1 and the second parallel terminal PC2 may be configured, for example, to crimp and fix the connection from the first parallel terminal PC1 and the second parallel terminal PC2 of the other AC / DC conversion circuit 11, respectively.
  • the connection may be fixed by a bolt and / or a nut, or may be provided with a connector.
  • the connection connection is fixed by a bolt and / or a nut or in the case where the connector is provided, removal and / or addition of the AC / DC conversion circuit 11 from the power supply circuit 1 is facilitated.
  • the second parallel terminal PC2 is grounded. That is, the second parallel terminal PC2 is at the ground potential.
  • the conversion circuit 117 is, for example, a DC-DC converter that converts the first DC output V1 output to both ends of the capacitor element C into a second DC output V2.
  • the output sides of the conversion circuits 117 of the respective AC / DC conversion circuits 11 are parallel to each other between the first output terminal O1 and the second output terminal O2 to which the load LO is connected. It is connected.
  • a second DC output V2 different from the first DC output V1 can be output to the load LO.
  • a stable voltage can be supplied by the load LO.
  • the power supply circuit 1 by connecting the output sides of the conversion circuits 117 of the respective AC / DC conversion circuits 11 in parallel, the total of the power from the plurality of AC / DC conversion circuits 11 can be supplied to the load LO. As a result, the power supply circuit 1 of the present embodiment can supply large power to the load LO.
  • the capacitor element C of the AC / DC conversion circuit 11 is a capacitor of another AC / DC conversion circuit 11 by the parallel connection terminal 115. It is connected in parallel with the element C. Thereby, the current flowing to the capacitor element C of one AC / DC conversion circuit 11 can be dispersed to the other capacitor element C.
  • the capacitor element C generates heat with some difference due to its charge and discharge current. However, the dispersion of the current makes it possible to reduce the value of the current flowing through one capacitor element C. As a result, heat generation from the capacitor element C can be suppressed.
  • the heat generation from the capacitor element C can be suppressed, the heat generation from each of the AC / DC conversion circuits 11 can be suppressed. Since the capacitor element C of one certain AC / DC conversion circuit 11 is also heated by the heat generation from the other AC / DC conversion circuit, by suppressing the heat generation from the other AC / DC conversion circuit 11, the capacitor element C is Heating due to heat generation from the AC / DC conversion circuit 11 can also be suppressed.
  • an electrolytic capacitor is often used as the capacitor element C. Electrolytic capacitors are particularly prone to deterioration with time due to temperature rise due to ambient temperature or self-heating. The deterioration with time of the capacitor element C reduces the life and reliability of the capacitor element C.
  • the AC / DC conversion circuit 11 configured as described above, it is possible to suppress both self-heating of the capacitor element C and heating due to heat generation of the other AC / DC conversion circuit. As a result, even if an electrolytic capacitor which is easily deteriorated due to temperature and heat generation is used as the capacitor element C, its life and reliability can be improved.
  • the capacitance and / or the size of the capacitor element C can be reduced by the margin. It is also conceivable to reduce the number of capacitor elements C included in the power supply circuit 1 and / or the AC / DC conversion circuit 11. As a result, the space and cost of the power supply circuit 1 can be reduced.
  • the AC / DC conversion circuit 11 having the above-described configuration operates not only in parallel connection with another AC / DC conversion circuit 11 in the power supply circuit 1 as shown in FIG. 1 but also can operate with the AC / DC conversion circuit 11 alone. Is high.
  • the power factor improvement circuit 113 is a boost chopper type power factor improvement circuit. Specifically, as shown in FIG. 3A, the power factor correction circuit 113 includes an inductor element L, a first switching element SW1, a second rectifier circuit 1131, a first current detection unit 1133a, and a control unit 1135. And.
  • the inductor element L has one end connected to the first input end I1.
  • the inductor element L is an element having an inductor component such as, for example, a coil.
  • the first switching element SW1 has one end connected to the other end opposite to the side connected to the first input end I1 of the inductor element L, and the other end via the first current detection unit 1133a. Connect to input terminal I2.
  • the first switching element SW1 is an element that can switch between the on state and the off state at high speed in a cycle shorter than the AC cycle of the AC input.
  • the first switching element SW1 for example, a semiconductor element having switching characteristics such as a MOSFET (Metal Oxide Semiconductor Field Effect Transistor), a field effect transistor other than a MOSFET, a bipolar transistor, or an IGBT (Insulated Gate Bipolar Transistor) can be used.
  • MOSFET Metal Oxide Semiconductor Field Effect Transistor
  • field effect transistor other than a MOSFET a field effect transistor other than a MOSFET
  • bipolar transistor a bipolar transistor
  • IGBT Insulated Gate Bipolar Transistor
  • the first switching element SW1 a switching circuit configured by combining a plurality of semiconductor elements and / or diodes having switching characteristics may be used.
  • the gate pole is a control pole of the first switching element SW1.
  • the second rectifier circuit 1131 has one end connected to the other end of the inductor element L opposite to the side connected to the first input terminal I1. On the other hand, the second rectifier circuit 1131 has the other end connected to the other end opposite to the side connected to the second input terminal I2 of the capacitor element C.
  • the second rectifier circuit 1131 is configured of a rectifying element D2 in which the anode side is connected to the other end of the inductor element L and the cathode side is connected to the other end of the capacitor element C.
  • the rectifying element D2 is, for example, a diode such as a PN diode, a Schottky barrier diode, or a fast recovery diode.
  • the first current detection unit 1133 a detects a current flowing between the first rectifier circuit 111 and the power factor correction circuit 113.
  • the first current detection unit 1133a is, for example, an element such as a shunt resistor that converts a current into a voltage, or a current sensor including a current transformer that detects a magnetic field generated when the current flows.
  • the first current detector 1133 a outputs the detection result of the current to the controller 1135.
  • the control unit 1135 may directly measure the voltage output from the element.
  • the first current detection unit 1133a may include an amplifier that amplifies a voltage output from an element that converts a current into a voltage. In this case, the control unit 1135 inputs the signal amplified by the amplifier from the first current detection unit 1133a.
  • the first current detection unit 1133a may be disposed, for example, between the second input terminal I2 and the first switching element SW1 as shown in FIG. 3A, or as shown in FIG. 3B, the second input terminal You may arrange
  • the 1st electric current detection part 1133a is arrange
  • the first current detection unit 1133a may be disposed between the first input terminal I1 and a terminal to which the cathode sides of the two rectification elements of the first rectification circuit 111 are connected.
  • control unit 1135 generates a signal for controlling the on state and the off state of the first switching element SW1 based on the current detection result in the first current detection unit 1133a, and outputs the signal to the control pole of the first switching element SW1.
  • control unit 1135 includes a comparison circuit 1135a and a control signal generation circuit 1135b.
  • the comparison circuit 1135a compares the first DC output V1, which is a voltage output to both ends of the capacitor element C, with the reference voltage Vref, and outputs the comparison result to the control signal generation circuit 1135b.
  • the comparison circuit 1135a includes a first resistance element R1, a second resistance element R2, and an amplifier AM, as shown in FIG. 3A and the like.
  • the first resistance element R1 is connected to the side of the capacitor element C to which the second rectification circuit 1131 is connected, and the other end is input to the first input of the amplifier AM.
  • the first input of the amplifier AM is the input of the two inputs labeled “+” in FIG. 3A etc.
  • the second resistance element R2 has one end connected to the first input of the amplifier AM, and the other end connected to ground, that is, connected to ground (GND).
  • a second input of the amplifier AM connects, for example, a voltage generator that generates a reference voltage Vref.
  • the second input of the amplifier AM is the input labeled “ ⁇ ” in FIG. 3A or the like among the two inputs.
  • the amplifier AM outputs a signal according to the difference between the voltage ⁇ R2 / (R1 + R2) ⁇ ⁇ V1 of the first input and the reference voltage Vref of the second input to the control signal generation circuit 1135b.
  • an operational amplifier operational amplifier
  • an operational amplifier can be used as the amplifier AM performing such operation.
  • the control unit 1135 inputs the measurement result from the rectified voltage measurement unit 1137.
  • the rectified voltage measurement unit 1137 is connected in parallel with the first rectifier circuit 111 between the first input terminal I1 and the second input terminal I2 to measure the rectified voltage Vr.
  • the rectified voltage Vr is a waveform obtained by full-wave rectifying the AC input shown in FIG. 2B.
  • the rectified voltage measurement unit 1137 is, for example, a resistive element that divides the rectified voltage Vr as needed. Thereby, the control unit 1135 can measure the rectified voltage Vr.
  • the rectified voltage measurement unit 1137 measures the rectified voltage Vr via the first current detection unit 1133a
  • the voltage drop in the first current detection unit 1133a is usually small, so this voltage drop is ignored. You may think.
  • Control signal generation circuit 1135 b is based on the result of current detection by first current detection unit 1133 a, the result of comparison of first DC output V 1 by comparator circuit 1 135 a with reference voltage Vref, and rectified voltage Vr as necessary. And control switching between the on state and the off state of the first switching element SW1.
  • the control signal generation circuit 1135b applies a positive voltage equal to or greater than a predetermined magnitude to the gate pole of the first switching element SW1 to set the first switching element. Turn on SW1.
  • a voltage for example, 0 voltage
  • a predetermined magnitude is applied to the gate pole of the first switching element SW1 to turn off the first switching element SW1.
  • the power factor correction circuit 113 may have an element or a circuit that detects a current other than the first current detection unit 1133a described above. That is, in the power factor correction circuit 113 of another embodiment, a current other than the current flowing between the power factor correction circuit 113 and the first rectifier circuit 111 may be detected and / or measured.
  • the power factor correction circuit 113 of the other embodiment may have a second current detection unit 1133 b connected in series to the first switching element SW1.
  • the second current detection unit 1133 b detects the current flowing through the first switching element SW1.
  • the control unit 1135 can cause the power factor correction circuit 113 to perform power factor correction operation (described later) based on the current detection result of the second current detection unit 1133 b.
  • the second current detection unit 1133 b is, for example, an element such as a shunt resistor that converts a current to a voltage, or a current sensor including a current transformer that detects a magnetic field generated by the flow of the current.
  • the power factor correction circuit 113 may have a third current detection unit 1133 c connected in series to the inductor element L, as shown in FIG. 3D.
  • the third current detection unit 1133 c detects the current flowing through the inductor element L. Thereby, the current flowing through the inductor element L can be detected and / or measured.
  • the inductor element L flows current in the case where the first switching element SW1 is in the on state and in the case where it is in the off state. Therefore, the control unit 1135 can cause the power factor correction circuit 113 to perform the power factor correction operation based on the current detection result of the third current detection unit 1133 c.
  • the third current detection unit 1133 c is, for example, an element such as a shunt resistor that converts a current into a voltage, or a current sensor including a sensor that detects a current by detecting a magnetic field generated by the flow of the current.
  • the third current detection unit 1133 c may be a current sensor including a magnetic field detection element such as a Hall element that detects a magnetic field generated by the inductor element L when a current flows through the inductor element L.
  • the current flowing through the inductor element L may be detected by a fourth current detection unit 1133 d configured by an element magnetically coupled to the inductor element L as illustrated in FIG. 3E.
  • the fourth current detection unit 1133 d can be configured, for example, as a circuit that adds a winding to the inductor element L to form a transformer structure, and detects induced power or current generated in the added winding.
  • the power factor correction circuit 113 may include a fifth current detection unit 1133 e connected in series to the second rectifier circuit 1131 as shown in FIG. 3F.
  • the fifth current detector 1133 e detects the current flowing through the second rectifier circuit 1131.
  • the second rectifier circuit 1131 causes a current to flow when the first switching element SW1 is in the off state. Therefore, the control unit 1135 can cause the power factor correction circuit 113 to perform the power factor correction operation based on the current detection result of the fifth current detection unit 1133 e.
  • the fifth current detection unit 1133 e is, for example, an element such as a shunt resistor that converts a current to a voltage, or a current sensor including a current transformer that detects a magnetic field generated by the flow of the current.
  • the first switching element SW1 of the power factor correction circuit 113 When the first switching element SW1 of the power factor correction circuit 113 is turned on, the first switching element SW1 becomes substantially conductive. Further, between the inductor element L and the capacitor element C, there is a rectifying element D2 in which the anode side is connected to the inductor element L and the cathode side is connected to the capacitor element C. As a result, when the first switching element SW1 is in the on state, the AC / DC conversion circuit 11 generates (1) the first input terminal I1, (2) the inductor element L, and (3) the first switching element SW1. (4) A current indicated by a thick arrow in FIG. 4A flows through the second input terminal I2 in order.
  • the inductor element L energy is stored in the form of a magnetic flux as the above current flows.
  • Energy in the form of magnetic flux generated by the flow of current through the inductor element L will be referred to as "magnetic flux energy”.
  • the current flowing to the inductor element L when the first switching element SW1 is in the on state that is, the current indicated by the thick arrow in FIG. 4A increases substantially linearly with time. Do. As a result, the absolute value of the input current i in output from the AC power supply PS also increases substantially linearly with time.
  • the inductor element L tries to maintain the current immediately before the first switching element SW1 is turned off.
  • an electromotive force is generated in the inductor element L such that the potential on the side connected to the rectifying element D2 is higher than the potential on the side connected to the first input terminal I1.
  • the electromotive force causes the voltage on the anode side of the rectifying element D2 to be higher than the rectified voltage Vr, and the voltage on the cathode side of the rectifying element D2 also increases to almost the same voltage as that on the anode side.
  • the voltage across the capacitor element C also becomes higher than the rectified voltage Vr. That is, the power factor correction circuit 113 performs a boosting operation.
  • the AC / DC conversion circuit 11 includes (1 ′) inductor element L, (2 ′) rectifying element D2 (second rectifying circuit 1131), (3 ′) capacitor element C, and / or Alternatively, a current indicated by a thick arrow in FIG. 4B flows sequentially through (4 ') the capacitor element C of the conversion circuit 117 / other AC / DC conversion circuit 11 and the (5') second input terminal I2. Among the currents shown by thick arrows in FIG. 4B, the current flowing into the capacitor element C charges the capacitor element C.
  • the above current indicated by a thick arrow in FIG. 4B flows by releasing the magnetic flux energy accumulated in the inductor element L until immediately before the first switching element SW1 is turned off.
  • the current decreases approximately linearly with time.
  • the absolute value of the input current i in output from the AC power supply PS also decreases substantially linearly with time.
  • control unit 1135 controls the length of the on state of the first switching element SW1 based on the comparison result of the first DC output V1 and the reference voltage Vref by the comparison circuit 1135a.
  • the charge stored in the capacitor element C is consumed because the current is supplied to the capacitor element C of the conversion circuit 117 and / or the other AC / DC conversion circuit 11, and the voltage across the capacitor element C is consumed.
  • the control unit 1135 extends the time for maintaining the first switching element SW1 in the ON state.
  • the current flowing through the inductor element L when the first switching element SW1 is in the on state increases substantially linearly with time. Therefore, more magnetic flux energy can be stored in the inductor element L by lengthening the time during which the first switching element SW1 is in the on state. By accumulating a large amount of magnetic flux energy by the inductor element L, more current flows into the capacitor element C when the first switching element SW1 is turned off. As a result, the capacitor element C is more charged by the inflowing current, and the first DC output V1 can be increased.
  • the control unit 1135 shortens the time for maintaining the first switching element SW1 in the ON state. Thereby, when the first switching element SW1 is turned off, the current flowing into the capacitor element C can be suppressed, and the capacitor element C can be suppressed from being excessively charged. As a result, it is possible to suppress the first DC output V1 from rising excessively.
  • the first DC output is performed by controlling the length of the on state of the first switching element SW1, that is, the duty ratio, based on the comparison result of the first DC output V1 and the reference voltage Vref by the comparison circuit 1135a.
  • An AC / DC conversion operation can be realized in which V1 can be made constant at a desired voltage determined by the reference voltage Vref.
  • the capacitor element C can smooth the rectified output that has passed through the power factor correction circuit 113, and can output the first DC output V1, which is a substantially constant voltage, to both ends.
  • the AC power supply PS can output the input current i in having a triangular wave shape.
  • the power factor improvement circuit 113 of this embodiment can improve the power factor of the AC input output from the AC power supply PS by utilizing this property.
  • the control unit 1135 switches the switching frequency of the first switching element SW1 between the on state and the off state at a high speed in a cycle shorter than the alternating current cycle.
  • a control signal that changes the duty ratio in accordance with the voltage of the rectified voltage Vr is output to the control pole of the first switching element SW1 while being constant. More specifically, in the first switching element SW1, the current detected by the first current detector 1133a to the fifth current detector 1133e is substantially similar to the rectified voltage Vr actually measured. Switch on and off states.
  • the duty ratio is defined as a ratio of time in which the first switching element SW1 is in the on state to one cycle of switching between the on state and the off state of the first switching element SW1.
  • the AC power supply PS outputs an input current i in having a triangular wave shape whose peak value changes in accordance with the magnitude of the input voltage V in (upper figure in FIG. 5). .
  • the input current i in actually flowing is indicated by a solid line.
  • the waveform of the average value of the input current i in of the triangular wave shape is sinusoidal as shown in FIG. 5 and is substantially similar to the waveform of the input voltage V in .
  • the average value of the input current i in is indicated by a thick dotted line. That is, by controlling the switching state on the basis of the rectified voltage Vr, the waveform of the input current I in before the rectification, actually be substantially similar in shape and the input voltage V in before rectification not measured.
  • the power factor correction circuit is achieved by switching the ON state and the OFF state of the first switching element SW1 at high speed so that the waveform of the average value of the input current i in becomes substantially similar to the waveform of the input voltage V in.
  • the step 113 can realize a power factor improvement operation for improving the power factor of the AC input.
  • the main purpose of the power factor correction operation is to make the waveform of the input current i in similar to the input voltage V in of the AC power supply PS. Therefore, the control unit 1135 performs control to intentionally weaken the action of making the voltage of the first DC output V1 constant during the above-described AC / DC conversion operation. As a result, the voltage of the first DC output V1 may slightly fluctuate. However, the variations are of little concern in normal operation.
  • the balance between the power factor correction operation and the AC / DC conversion operation may be adjusted.
  • the balance between the two operations can be realized, for example, by adjusting the setting of the control unit 1135. Specifically, this can be realized, for example, by adjusting the response speed of the control unit 1135, the operating frequency, and / or the parameter for setting the intensity ratio of the above two operations.
  • the power factor correction circuit 113 can also improve the power factor of the AC input output from the AC power supply PS by operating in an operation mode other than the “current continuous mode”.
  • an operation mode other than the “current continuous mode” for example, “current critical mode” which switches the first switching element SW1 from the off state to the on state at the timing when the current of the inductor element L becomes 0, and the inductor element
  • a “discontinuous current mode” in which the first switching element SW1 is switched from the off state to the on state a predetermined time after the current of L becomes zero.
  • control unit 1135 executes the power factor correction operation based on the rectified voltage Vr measured by the rectified voltage measurement unit 1137 .
  • the present invention is not limited to this, and the control unit 1135 executes the power factor improvement operation based on the current detected by any of the first current detection unit 1133 a to the fifth current detection unit 1133 e and the first DC output V1. You may
  • the first switching element SW1 when the first switching element SW1 is in the OFF state, not only the capacitor element C but also the conversion circuit 117 connected between the first output terminal O1 and the second output terminal O2 of the power supply circuit 1 Also, the current that has passed through the rectifying element D2 (second rectifying circuit 1131) may flow.
  • periodical switching between the on state and the off state of the first switching element SW1 is generally performed on the order of kHz (10 3 Hz) to 100 kHz (10 5 Hz). Therefore, in the following, it is assumed that all the current passing through the rectifying element D2 once flows into the capacitor element C as a charging current because of the "high-pass filter" characteristic that easily passes the high frequency component of the capacitor element C. The entire operation will be described.
  • each AC / DC converting circuit when one of the first switching elements SW1 of the two AC / DC converting circuits 11 is in the ON state, each AC / DC converting circuit is such that the first switching element SW1 of the other AC / DC converting circuit 11 is in the OFF state.
  • the switching timing of the on state and the off state of the first switching element SW1 of 11 is adjusted.
  • FIG. 6 In the power supply circuit 1 shown in FIG. 6, when the first switching element SW1 (A) of the AC / DC conversion circuit A is in the ON state and the first switching element SW1 (B) of the AC / DC conversion circuit B is in the OFF state, FIG. As shown in the diagram, the rectified output from the first rectifier circuit 111 (A) of the AC / DC conversion circuit A is not supplied to the capacitor element C (A) of the AC / DC conversion circuit A. On the other hand, the capacitor element C (B) of the AC / DC conversion circuit B is supplied with the rectified output output from the first rectifier circuit 111 (B) of the AC / DC conversion circuit B.
  • the flowing current iD (B) and the current iC (B) flowing to the capacitor element C (B) of the AC / DC conversion circuit B are as shown in FIG.
  • the current iD (A) of the rectifying element D2 (A) of the AC / DC converting circuit A flows only when the first switching element SW1 (A) is in the OFF state, and the rectifying element of the AC / DC converting circuit B
  • the current iD (B) of D2 (B) flows only when the first switching element SW1 (B) is in the off state.
  • the capacitor element C (A) of the AC / DC conversion circuit A and the capacitor element C (B) of the AC / DC conversion circuit B have the same rating, the capacitor element C (A) of the AC / DC conversion circuit A flows.
  • the instantaneous value of current iC (A) and the instantaneous value of current iC (B) flowing through capacitor element C (B) of AC / DC conversion circuit B are both current iD (A) of rectifying element D2 (A) and rectifying element It becomes half each of the instantaneous value of each current iD (B) of D2 (B).
  • the current iD (A) of the rectifying element D2 (A) and the current iD (B) of the rectifying element D2 (B) are identical in Irms
  • the current iC (flowing through the capacitor element C (A) A) and the effective value of the current iC (B) flowing through the capacitor element C (B) is I rms / sqrt (2).
  • sqrt (2) is the square root of two.
  • the amount of heat generation from the capacitor element C is proportional to the square of the effective value of the current
  • the amount of heat generation of the capacitor element C (A) by the current iC (A) and the capacitor element C (B) by the current iC (B) the amount of heat generation, respectively proportional to I rms 2/2.
  • the capacitor element C (A) of the AC / DC conversion circuit A and the capacitor element C (B) of the AC / DC conversion circuit B The effective values of the current flowing through the current i are the effective value Irms of the current iD (A) of the rectifying element D2 (A) and the current iD (B) of the rectifying element D2 (B). Therefore, the heat generation amount of the capacitor element C (A) by the current iC (A) and the heat generation amount of the capacitor element C (B) by the current iC (B) are respectively proportional to I rms 2 .
  • each of capacitor elements C (A) and C (B) in power supply circuit 1 of the present embodiment is the same as that of the capacitor element in the conventional power supply circuit in which all of the current flowing in rectifying element D2 flows in one capacitor element. It is half of the calorific value (I rms 2 ).
  • the power supply circuit 1 of the present embodiment that can disperse the current flowing in the capacitor element C (A) of one AC / DC conversion circuit A to the capacitor element C (B) of another AC / DC conversion circuit B Heat generation from the capacitor elements C (A) and C (B) of the circuits A and B can be suppressed, and the life and reliability of the capacitor elements C (A) and C (B) can be improved.
  • the heat generation from the capacitor elements C of the respective AC / DC conversion circuits 11 can be suppressed. Therefore, the mutual thermal interference between the AC / DC conversion circuits 11 also reduces the degree to which the respective capacitor elements C receive heat from each other. Since the calorific value of each capacitor element C itself is reduced and the amount of heat applied from the other AC / DC converting circuit 11 is also reduced, the temperature of each capacitor element C is kept lower. As a result, the life and reliability of the capacitor element C can be further improved.
  • the capacitance and / or size of the capacitor element C is increased in each of the AC / DC conversion circuits 11. And / or the measures generally taken are eliminated to reduce heat generation and temperature rise due to current, such as increasing the number of capacitor elements C installed. As a result, the dimensions of each AC / DC conversion circuit 11 can be reduced to make the power supply circuit 1 compact, and the manufacturing cost of the power supply circuit 1 can be reduced.
  • the current iD (A) / 2 that is half of the current iD (A) flowing through the rectifying element D2 (A) of the AC / DC converting circuit A, the rectifying element D2 (B) of the AC / DC converting circuit B.
  • the current iD (B) / 2 which is half of the current iD (B) flowing through is superimposed.
  • the current iD (A) flowing through the rectifying element D2 (A) of the AC / DC converting circuit A and the current iD (B) flowing through the rectifying element D2 (B) of the AC / DC converting circuit B are synchronized. Since the current does not flow in each capacitor element C, the current flowing in each capacitor element C is smaller than the total current flowing in the rectifying element D2. As a result, when the overlap period is included, the effective value of the current flowing through each capacitor element C is smaller than the effective value when the entire current of the rectifying element D2 flows through each capacitor element C.
  • the timing at which the first switching element SW1 of one AC / DC conversion circuit 11 is switched from the on state to the off state is different from the timing at which the first switching element SW1 of another AC / DC conversion circuit 11 is switched from the on state to the off state. That is, if the current iD (A) and the current iD (B) are not synchronized, the heat generation from each capacitor element C can be suppressed even when there is an overlapping period.
  • the magnitude of the current flowing through each of the capacitor elements C (A) and C (B) is equal to the current iD. This is the same as the case where (A) or all the current iD (B) flows to the capacitor elements C (A) and C (B).
  • the maximum value of the current flowing in one capacitor element C is the same as in the conventional power supply circuit, the current flowing in the rectifying element in one AC / DC converting circuit is different from that in the other AC / DC converting circuit. It becomes the current value in the case of the conventional case of not flowing into the capacitor element but flowing into the capacitor element in all one AC / DC conversion circuit.
  • the amount of heat generated by the current flowing to the capacitor element C of the power supply circuit 1 according to the present embodiment is generated by the capacitor element in the conventional power supply circuit in which the entire current flowing to one rectifying element flows into one capacitor element. Is the largest. Therefore, the heat generation of the capacitor element C of the power supply circuit 1 according to the present embodiment is equal to the heat generation in the conventional power supply circuit at the maximum, and is less than that on average. This suppresses self-heating and mutual heating with the capacitor element C of the other AC / DC conversion circuit. As a result, it is possible to suppress the aged deterioration of the capacitor element C and to improve the life and the reliability.
  • each of the AC / DC conversion circuits are selected to have the required resistance to the current, voltage, and calorific value in the rated operation of one AC / DC conversion circuit alone. If the AC / DC conversion circuit 11 is connected in parallel as in the present embodiment, even if the current flowing through the capacitor element C continues to maintain the maximum value, the operation of the power supply circuit 1 is not disturbed. Further, it is rare that the current keeps the maximum value, and the heat generation of the capacitor element C can be suppressed on the average. As a result, the aged deterioration of the capacitor element C can be suppressed. Alternatively, it is also possible to miniaturize or omit the capacitor element C in accordance with the degree of suppression of aged deterioration.
  • the power supply circuit 1 [Summary of Operation of Entire Power Supply Circuit in the Case of Having an AC / DC Conversion Circuit of 1-4-4.2 or More]
  • the power supply circuit 1 according to the present embodiment will be described taking the power supply circuit 1 having two AC / DC conversion circuits 11 as an example. The entire operation has been described. However, even if the number of the AC / DC conversion circuits 11 included in the power supply circuit 1 is two or more, the effects described above can be obtained.
  • the operation of the power supply circuit 1 having two or more AC / DC conversion circuits 11 will be schematically described.
  • a power supply circuit 1 will be considered in which one AC / DC conversion circuit 11 is further connected in parallel to the power supply circuit 1 shown in FIG. 6, that is, three AC / DC conversion circuits 11 are connected in parallel.
  • the three AC / DC converter circuits 11 will be referred to as the AC / DC converter circuit X, the AC / DC converter circuit Y, and the AC / DC converter circuit Z, respectively.
  • the currents iD (X), iD (Z), iD (Y) flowing through the rectifying element D2 of the AC / DC conversion circuit 11 are not only the capacitor element C of the one AC / DC conversion circuit 11 but also the other two AC / DC conversion circuits 11 It also flows to the capacitor element C of In FIG. 10, a graph indicated by a dotted line in the time chart representing the currents iD (X), iD (Y) and iD (Z) indicates the current flowing through the inductor element L of each of the AC / DC conversion circuits 11.
  • Instantaneous values of the current iD (X, Y, Z) flowing through the capacitor element C of each of the AC / DC conversion circuits X, Y, Z are current iD (X), iD (Y) flowing through the rectifying element D2 of one AC / DC conversion circuit 11. ), 1/3 of iD (Z).
  • the effective values of the currents iD (X), iD (Y), iD (Z) flowing through the rectifying element D2 are identical at I rms '
  • the current iC (X, Y, Z) flowing through one capacitor element C The effective value of) is I rms ' / sqrt (3).
  • sqrt (3) is the square root of three.
  • the amount of heat generated from one capacitor element C 'proportional to 2/3 the amount of heat generated when all of the current flowing through the rectifying element D2 flows into a single capacitor element C (I rms' I rms 2) It becomes 1/3.
  • the heat reduction logic is the same as in the case where two AC / DC conversion circuits 11 are paralleled first.
  • the effective value of the current flowing in each capacitor element C is independently operated when the AC / DC conversion circuits 11 are not connected in parallel. It may be 1 / n times the effective value of the current flowing through each capacitor element.
  • the current flowing to each capacitor element C can be suppressed.
  • the amount of heat generation from each capacitor element C can be suppressed.
  • control unit 1135 compares first DC output V1, which is the voltage across capacitor element C, with reference voltage Vref, and compares the comparison result with control signal generation circuit 1135b. And a control signal generation circuit 1135 b for outputting a control signal for controlling the first switching element SW 1.
  • the control unit 1135 may further include a detection circuit 1135c that detects switching of the switching state of the first switching element SW1 based on the first DC output V1 as shown in FIG.
  • the detection result of switching of the switching state in the detection circuit 1135c is output to the control signal generation circuit 1135b as shown in FIG.
  • the control signal generation circuit 1135 b determines, for example, the generation timing of the control signal based on the detection result.
  • the configuration and the function of the power supply circuit 1 are the same as the configuration and the function described in the first embodiment except that the control unit 1135 has a detection circuit 1135c. Therefore, in the following, descriptions of components other than the detection circuit 1135 c of the control unit 1135 will be omitted.
  • the detection circuit 1135c of this embodiment has a differentiation circuit 1135c-1, a first detection circuit 1135c-2, and a second detection circuit 1135c-3.
  • the differentiation circuit 1135c-1 outputs the time differentiation of the first DC output V1.
  • the differentiating circuit 1135c-1 includes a differentiating capacitor element C 'having one end connected to the capacitor element C and the other end connected to the resistor element R'. The terminal on the opposite side to the side connected to the differential capacitor element C 'of the resistance element R' is grounded.
  • the first detection circuit 1135c-2 detects a change of the first DC output V1 in the positive direction by a predetermined value or more.
  • the first detection circuit 1135c-2 is configured of the first comparator OP1.
  • the first comparator OP1 is, for example, a comparator, and the first input labeled "+” is connected between the differential capacitor element C 'and the resistive element R' of the differential circuit 1135c-1 and labeled "-"
  • the second input is connected to a voltage generator that outputs a first reference voltage Vref1.
  • the first comparator OP1 outputs a detection signal when it detects an output having a positive voltage higher than Vref1 among the outputs from the differentiating circuit 1135c-1.
  • the second detection circuit 1135c-3 detects a change of the first DC output V1 in the negative direction by a predetermined value or more.
  • the second detection circuit 1135c-3 includes the second comparator OP2.
  • the second comparator OP2 is, for example, a comparator, and connects a first input labeled "+" to a voltage generator that outputs a second reference voltage -Vref2, and a second input labeled "-"
  • the differential circuit 1135c-1 is connected between the differential capacitor C 'and the resistor R'.
  • the second comparator OP2 outputs a detection signal when it detects an output having a negative voltage of -Vref2 or less among the outputs from the differentiating circuit 1135c-1.
  • the detection result of the change of the first DC output V1 in the detection circuit 1135c is, for example, as shown in FIG.
  • a sharp change in the positive direction of the current iD occurs.
  • the rapid change in the positive direction causes a short-term fluctuation as the rapid change of the high frequency component in the positive direction in the voltage across the capacitor element C, that is, the first DC output V1.
  • the change in the positive direction of the first DC output V1 is detected by the first detection circuit 1135c-2. Therefore, the first detection circuit 1135c-2 can detect the switching of the first switching element SW1 from the on state to the off state.
  • the change in the negative direction of the first DC output V1 is detected by the second detection circuit 1135c-3. Therefore, the second detection circuit 1135c-3 can detect the switching of the first switching element SW1 from the off state to the on state.
  • the capacitor elements C of the respective AC / DC conversion circuits 11 of the power supply circuit 1 are mutually connected in parallel by the parallel connection terminal 115. Therefore, the first detection circuit 1135 c-2 and the second detection circuit 1 135 c-3 respectively change the voltage of the capacitor element C of the other AC / DC conversion circuit 11, that is, the first switching element SW 1 of the other AC / DC conversion circuit 11. The switching timing of the off state to the on state and the switching timing of the on state to the off state can also be detected.
  • the control signal generation circuit 1135 b receiving the above detection result is the control signal generation circuit 1 135 b, among the detection signals input from the detection circuit 1 135 c, other than the detection signal substantially synchronized with the control signal output by itself. It can be determined that the switching timing of the switching element SW1 is a detection signal detected.
  • the control signal generation circuit 1135b detects the first switching element SW1 based on the detection result of the detection circuit 1135c, for example, at timings as shown in FIGS. 14A and 14B. Control switching between on and off states.
  • the control unit 1135 of the AC / DC conversion circuits A and B shown in FIG. 6 is provided with a detection circuit 1135c.
  • the control target is the first switching element SW1 (B) of the AC / DC conversion circuit B.
  • the first detection circuit 1135c-2 of the AC / DC conversion circuit B detects the switching of the first switching element SW1 (A) of the AC / DC conversion circuit A from the on state to the off state and outputs a detection signal.
  • the control signal generation circuit 1135b of the AC-DC conversion circuit B switches the first switching element SW1 (B) of the AC-DC conversion circuit B from the OFF state to the ON state at the rise timing of the detection signal of the first detection circuit 1135c-2.
  • the rectified output of the AC / DC conversion circuit B is not supplied to the capacitor element C (B) during the period when the rectified output is supplied to the capacitor element C (A) of the other AC / DC converter circuit A. It can be done.
  • the first detection circuit 1135c-2 of the AC / DC conversion circuit B detects switching of the first switching element SW1 (A) of the AC / DC conversion circuit A from the on state to the off state and outputs a detection signal
  • the first switching element SW1 (B) of the AC / DC conversion circuit B can be switched from the off state to the on state after the first time T1 elapses from the rise timing of the detection signal.
  • the on / off state of the first switching element SW1 (B) of the AC / DC conversion circuit B can be switched at an arbitrary timing.
  • the first time T1 may be any value including 0.
  • the first time T1 is 0, there are cases where the timings at which both of the first switching elements SW1 (A) and SW1 (B) are turned off become identical. Therefore, it is preferable to set the first time T1 to a value other than 0 if the occurrence of the off-state timing adversely affects the operation of the power supply circuit 1 or the like.
  • control signal generation circuit 1135 b can also control the first switching element SW 1 (B) based on the detection result of the second detection circuit 1135 c-3 of the AC / DC conversion circuit B.
  • the second detection circuit 1135c-3 of the AC / DC conversion circuit B detects the switching of the first switching element SW1 (A) of the AC / DC conversion circuit A from the off state to the on state
  • the first switching element SW1 (B) of the AC / DC conversion circuit B can be switched from the on state to the off state.
  • switching between the on state and the off state of the first switching element SW1 similar to the timing shown in FIG. 14A can be executed. That is, the first switching element SW1 (B) of the AC / DC conversion circuit B may be switched from the ON state to the OFF state at the timing when the first switching element SW1 (A) of the AC / DC conversion circuit A switches from the OFF state to the ON state. it can.
  • both the first detection circuit 1135c-2 and the second detection circuit 1135c-3 can detect the switching of the switching state of the first switching element SW1 of the other AC / DC conversion circuit 11. Therefore, the detection circuit 1135c may include only either the first detection circuit 1135c-2 or the second detection circuit 1135c-3.
  • the AC / DC conversion circuit 11 of the present embodiment in which the control unit 1135 includes the detection circuit 1135 c can operate alone. The reason is that even if the AC / DC conversion circuit 11 having the detection circuit 1135c operates alone, the detection circuit 1135c only outputs a detection signal by switching the on / off state of its own first switching element SW1.
  • the control unit 1135 includes the comparing circuit 1135a.
  • the present invention is not limited to this, and as shown in FIG. 15, only one of the plurality of AC / DC converting circuits 11 has the comparing circuit 1135a, and the other AC / DC converting circuit 11 does not have the comparing circuit 1135a. It is good. This is because, in the power supply circuit 1, the capacitor elements C of the respective AC / DC conversion circuits 11 are connected in parallel to each other by the parallel connection terminal 115. As a result, if the voltage of one capacitor element C connected in parallel can be measured, the voltage of the other capacitor element C is the same as the measured voltage.
  • the comparison circuit 1135a applies not only to the control signal generation circuit 1135b of the AC / DC conversion circuit 11 to which itself belongs but also to the control signal generation circuits 1135b of other AC / DC conversion circuits 11.
  • the comparison result of the DC output V1 and the reference voltage Vref is output. That is, the control signal generation circuit 1135 b of each AC / DC conversion circuit 11 commonly uses the comparison result of the comparison circuit 1135 a existing in a specific AC / DC conversion circuit 11 to select the first switching element SW 1 of each AC / DC conversion circuit 11. Control.
  • the comparison circuit 1135a exists in each of the AC / DC conversion circuits 11, the reference voltage Vref is dispersed for each comparison circuit 1135a in each of the plurality of comparison circuits 1135a included in the power supply circuit 1, and the same first DC output V1 is obtained.
  • the comparison result may be different for each comparison circuit 1135a.
  • the control of the first switching element SW1 varies for each AC / DC conversion circuit 11, and the power supply circuit 1 may not operate as desired.
  • the first DC output V1 having a desired voltage is already output between the first output terminal O1 and the second output terminal O2, the first DC output V1 is generated in the specific AC / DC conversion circuit 11.
  • a biased operation may be considered in which it is determined that the desired voltage is not achieved, and the duty ratio of the first switching element SW1 of the specific AC / DC conversion circuit 11 continues to increase or decrease.
  • the power load of the AC / DC conversion circuit 11 having a large duty ratio becomes large, so it becomes difficult to output the power corresponding to the number of AC / DC conversion circuits connected in parallel.
  • the voltage and power of the second DC output V2 may fluctuate, or unstable operation such as stopping the operation of the power supply circuit 1 may occur.
  • the plurality of AC / DC conversion circuits 11 may each have the comparison circuit 1135a, and the largest one or the smallest one of the comparison results may be selectively used.
  • the second rectifier circuit 1131 is configured of the rectifying element D2.
  • the present invention is not limited to this, and as shown in FIG. 16, the second rectifier circuit 1131 may further include the second switching element SW2.
  • the second switching element SW2 is an element capable of rapidly switching between the on state and the off state at a cycle shorter than the AC cycle of the AC input. Therefore, as the second switching element SW2, for example, a semiconductor element having switching characteristics such as a MOSFET, a field effect transistor other than the MOSFET, a bipolar transistor, an IGBT, or a thyristor can be used.
  • a semiconductor element having switching characteristics such as a MOSFET, a field effect transistor other than the MOSFET, a bipolar transistor, an IGBT, or a thyristor can be used.
  • a switching circuit configured by combining a plurality of semiconductor elements and / or diodes having switching characteristics may be used.
  • the second switching element SW2 which is an electric field transistor, has a rectifying element called a body (body) diode or the like inside thereof.
  • a rectifying element called a body (body) diode or the like inside thereof.
  • the main body diode as the rectifying element D2 in FIG. 16 and to not provide the rectifying element D2 as an element separate from the second switching element SW2.
  • the control signal generation circuit 1135b generates the second switching element also for the control pole of the second switching element SW2. It outputs a control signal that controls SW2.
  • the control signal generation circuit 1135 b turns on the second switching element SW2 at a predetermined timing ⁇ 1 after the first switching element SW1 is switched from the on state to the off state.
  • a control signal to turn off the second switching element SW2 at a predetermined timing ⁇ 2 before the first switching element SW1 switches from the off state to the on state is output to the second switching element SW2.
  • the first switching element SW1 and the second switching element SW2 can perform so-called synchronous rectification operation.
  • the second switching element SW2 when the second switching element SW2 is in the on state, the current that has flowed to the rectifying element D2 in the other embodiments flows to the second switching element SW2.
  • the second switching element SW2 When the second switching element SW2 is in the on state, the second switching element SW2 becomes substantially conductive. Therefore, by flowing the current flowing to the rectifying element D2 in the other embodiment to the second switching element SW2 in the on state, it is possible to reduce the conduction loss caused by the current flowing to the rectifying element D2.
  • the rectifying element D2 is connected in parallel to the second switching element SW2.
  • the first switching element SW1 is turned off
  • an abnormal voltage is applied to 1st switching element SW1 and 2nd switching element SW2, and it can avoid that these switching elements are destroyed.
  • both ends of the capacitor element C of the AC / DC conversion circuit 11 are connected in parallel to each other, and the voltage is output to both ends of the capacitor element C.
  • the first DC output V1 is converted to the second DC output V2 by the conversion circuit 117 and output to the load LO.
  • the present invention is not limited to this, and as shown in FIG. 18, the load LO may be connected to both ends of the capacitor element C connected in parallel.
  • the conversion circuit 117 can be omitted and the power supply circuit 1 can be simplified.
  • the power factor correction circuit 113 included in each AC / DC conversion circuit 11 is not limited to the boost chopper type.
  • a power factor correction circuit having another configuration such as a step-down chopper type may be used.
  • the power factor correction circuit 113 may be, for example, one in which the inductor element L of the power factor correction circuit 113 in the first embodiment or the like is replaced with a transformer element, as in an isolated power factor correction circuit, or It may further include a transformer element.
  • the configuration of the power factor correction circuit 113 included in each of the AC / DC conversion circuits 11 is such that components such as the inductor element L and the second rectifier circuit 1131, elements and circuits are inserted in the positive side wiring
  • the present invention is not limited thereto, and these components, elements, and circuits may be inserted into the wiring on the negative side. Alternatively, it may be inserted into both the plus side and the minus side wiring.
  • the above-mentioned “plus-side wiring” means between the first input terminal I1 and the first parallel terminal P1.
  • the “minus wire” means between the second input terminal I2 and the second parallel terminal P2.

Abstract

【課題】交直変換回路のキャパシタ素子の寿命及び信頼性を向上させる。【解決手段】電源回路１は、複数の交直変換回路１１を並列接続した回路である。複数の交直変換回路１１のそれぞれは、第１整流回路１１１と、キャパシタ素子Ｃと、力率改善回路１１３と、並列接続端子１１５と、を有する。第１整流回路１１１は、交流入力を整流し、第１入力端Ｉ１と第２入力端Ｉ２の間に整流出力を出力する。キャパシタ素子Ｃは、整流出力を平滑化して両端に第１直流出力Ｖ１を出力する。力率改善回路１１３は、第１整流回路１１１とキャパシタ素子Ｃとの間に配置され、少なくとも、インダクタ素子Ｌ及び／又はトランス素子と、第１スイッチング素子ＳＷ１と、第２整流回路１１３１と、を有する。並列接続端子１１５は、キャパシタ素子Ｃと、他の交直変換回路１１が有するキャパシタ素子Ｃと、を互いに並列接続する。

Description

電源回路
本発明は、電源回路に関する。
従来、交流入力から直流出力を生成する交直変換を行う電源が広く使われている。また、特許文献１には、「ＡＣ／ＤＣコンバータ」と呼称する電源である交直変換回路を一つの単位として、これらの交直変換回路を並列接続した電源回路が開示されている。
特開２０１２－１０４２０号公報
電源である交直変換回路を並列接続することにより、大電力を出力可能な電源回路を安価に構成できる。その一方で、各交直変換回路のキャパシタ素子は、交直変換回路の動作中に充放電を繰り返すことにより発熱する。当該発熱により、キャパシタ素子の経年劣化が促進され、キャパシタ素子の寿命が想定を超えて短くなるおそれがある。　
本発明は、複数の交直変換回路を並列接続した電源回路において、交直変換回路のキャパシタ素子の寿命及び信頼性を向上させることを目的とする。
本願の例示的な一実施形態の電源回路は、複数の交直変換回路を並列接続した回路である。複数の交直変換回路のそれぞれは、第１整流回路と、キャパシタ素子と、力率改善回路と、並列接続端子と、を有する。第１整流回路は、交流入力を整流し、第１入力端と第２入力端の間に整流出力を出力する。キャパシタ素子は、整流出力を平滑化して両端に第１直流出力を出力する。力率改善回路は、第１整流回路とキャパシタ素子との間に配置され、少なくとも、インダクタ素子及び／又はトランス素子と、第１スイッチング素子と、第２整流回路と、を有する。並列接続端子は、キャパシタ素子と、他の交直変換回路が有するキャパシタ素子と、を互いに並列接続する。
本願の例示的な一実施形態の電源回路では、複数の交直変換回路のそれぞれが有する並列接続端子により、複数の交直変換回路のそれぞれが有するキャパシタ素子が互いに並列接続される。これにより、１つの交直変換回路のキャパシタ素子に流れる電流を、他の交直変換回路のキャパシタ素子に分散できる。その結果、各交直変換回路のキャパシタ素子からの発熱を抑制して、キャパシタ素子の寿命及び信頼性を向上できる。
図１は、実施の形態１に係る電源回路を示す図である。 図２Ａは、交流入力の電圧を示す図である。 図２Ｂは、交流入力を全波整流したときの電圧波形を示す図である。 図３Ａは、実施の形態１に係る力率改善回路の一例を示す図である。 図３Ｂは、実施の形態１に係る力率改善回路の他の例（その１）を示す図である。 図３Ｃは、実施の形態１に係る力率改善回路の他の例（その２）を示す図である。 図３Ｄは、実施の形態１に係る力率改善回路の他の例（その３）を示す図である。 図３Ｅは、実施の形態１に係る力率改善回路の他の例（その４）を示す図である。 図３Ｆは、実施の形態１に係る力率改善回路の他の例（その５）を示す図である。 図４Ａは、実施の形態１に係る力率改善回路において、第１スイッチング素子がオン状態であるときの電流の流れを示す図である。 図４Ｂは、実施の形態１に係る力率改善回路において、第１スイッチング素子がオフ状態であるときの電流の流れを示す図である。 図５は、力率改善回路による力率改善動作を模式的に示すタイムチャートである。 図６は、２つの交直変換回路が並列接続された電源回路の一例を示す図である。 図７Ａは、交直変換回路Ａの第１スイッチング素子がオン状態であり、交直変換回路Ｂの第１スイッチング素子がオフ状態であるときの電流の流れを示す図である。 図７Ｂは、交直変換回路Ａの第１スイッチング素子がオフ状態であり、交直変換回路Ｂの第１スイッチング素子がオン状態であるときの電流の流れを示す図である。 図８は、図６に示す電源回路の動作の一例を示すタイムチャートである。 図９は、図６に示す電源回路の動作の他の例を示すタイムチャートである。 図１０は、３つの交直変換回路が並列接続された電源回路の動作の一例を示すタイムチャートである。 図１１は、実施の形態２に係る力率改善回路を示す図である。 図１２は、検出回路を示す図である。 図１３は、検出回路の動作の一例を示すタイムチャートである。 図１４Ａは、第１検出回路の検出信号を用いた第１スイッチング素子の制御の一例を示すタイムチャートである。 図１４Ｂは、第１検出回路の検出信号を用いた第１スイッチング素子の制御の他の例（その１）を示すタイムチャートである。 図１４Ｃは、第２検出回路の検出信号を用いた第１スイッチング素子の制御の一例を示すタイムチャートである。 図１５は、実施の形態３に係る電源回路を示す図である。 図１６は、実施の形態４に係る力率改善回路を示す図である。 図１７は、同期整流動作における第１スイッチング素子と第２スイッチング素子の制御信号の一例を示すタイムチャートである。 図１８は、実施の形態５に係る電源回路を示す図である。
以下、図面を参照しながら、本発明の実施形態について説明する。なお、本発明の範囲は、以下の実施形態に限定されず、本発明の技術的思想の範囲内で任意に変更可能である。　
［１．実施の形態１］［１－１．電源回路の構成］　図１に示すように、実施の形態１に係る電源回路１は、第１出力端子Ｏ１と第２出力端子Ｏ２との間に、複数の交直変換回路１１の出力を並列接続すると共に、第１並列端子ＰＣ１と第２並列端子ＰＣ２において、力率改善回路１１３の出力を並列接続した回路である。これにより、電源回路１は、各交直変換回路１１が出力した直流電力を合算して、第１出力端子Ｏ１と第２出力端子Ｏ２の間に接続された負荷ＬＯに出力できる。　
すなわち、交直変換回路１１の出力を並列接続して電源回路１を構成することにより、１つの交直変換回路１１が小さな直流電力しか出力できない場合でも、電源回路１は、負荷ＬＯに大きな直流電力を出力できる。　
小さな電力を出力する複数の交直変換回路１１の出力を並列接続して電源回路１を構成することにより、大きな電力を出力する電源回路を１つの交直変換回路にて構成する場合と比較して、安価に電源回路を構成できる。なぜなら、大きな電力を１つの交直変換回路により出力する場合、当該交直変換回路を構成する各素子を大電力、大電流に耐性のあるものとする必要があり、各素子が高価となるからである。　
［１－２．交直変換回路の構成］　以下、電源回路１に備わる交直変換回路１１の詳細構成について説明する。交直変換回路１１は、交流電源ＰＳから出力された交流入力を直流出力に変換する回路である。交流電源ＰＳは、例えば、一般に供給される家庭用又は商用の交流電源、インバータ電源、交流発電機などである。本実施形態の交流電源ＰＳは、単相の交流電源である。　
交流電源ＰＳは、２つの極の間に、例えば、図２Ａに示すような、Ａ×ｓｉｎ｛（２π／Ｔ）×ｔ｝（Ａ：振幅、Ｔ：交流周期、ｔ：時間）との数式で表現される正弦波状の電圧を有する交流電力を出力する。以下、交流電源ＰＳから出力された交流電力を、「交流入力」と呼ぶことにする。また、交流電力の電圧を「入力電圧Ｖｉｎ」と呼ぶことにする。　
図１に示すように、交直変換回路１１は、第１整流回路１１１と、力率改善回路１１３と、キャパシタ素子Ｃと、並列接続端子１１５と、変換回路１１７と、を有する。　
第１整流回路１１１は、交流入力を整流する。第１整流回路１１１は、例えば、４つの整流素子にて構成されるダイオードブリッジである。ダイオードブリッジである第１整流回路１１１は、図２Ａに示す正弦波状の入力電圧Ｖｉｎを有する交流入力を全波整流して、図２Ｂの実線にて示す整流電圧Ｖｒを有する整流出力を、第１入力端Ｉ１と第２入力端Ｉ２との間に出力する。　
力率改善回路１１３は、交流電源ＰＳが出力する交流入力の力率を改善する。具体的には、力率改善回路１１３は、当該力率改善回路１１３が有する第１スイッチング素子ＳＷ１のオン状態とオフ状態の切り替えにより、交流電源ＰＳが出力する入力電流ｉｉｎを、図２Ａに示す入力電圧Ｖｉｎの波形とほぼ相似形とする。これにより、交流入力の力率を改善できる。本実施形態における力率改善回路１１３の構成及び動作の詳細については、後ほど説明する。　
キャパシタ素子Ｃは、力率改善回路１１３の出力に並列接続される。キャパシタ素子Ｃは、力率改善回路１１３を通過した整流出力により充電される。そして、蓄積した電荷を電流として負荷ＬＯ及び／又は他の交直変換回路１１のキャパシタ素子Ｃなどに供給することで放電する。電源回路１が動作中、キャパシタ素子Ｃは、上記の充放電を繰り返し、充電量と放電量とのバランスにより決まる電圧を、第１直流出力Ｖ１として両端に出力する。　
第１直流出力Ｖ１の変動を小さくするため、上記の充放電の時定数は、一般的には大きい方が好ましい。従って、キャパシタ素子Ｃとしては、容量が比較的大きい電解コンデンサが使用される事が多い。　
並列接続端子１１５は、複数の交直変換回路１１が有するキャパシタ素子Ｃを互いに並列接続する。具体的には、図１に示すように、並列接続端子１１５は、第１並列端子ＰＣ１と、第２並列端子ＰＣ２と、を有する。１つの交直変換回路１１の第１並列端子ＰＣ１には、他の交直変換回路１１の第１並列端子ＰＣ１を接続する。１つの交直変換回路１１の第２並列端子ＰＣ２には、他の交直変換回路１１の第２並列端子ＰＣ２を接続する。　
第１並列端子ＰＣ１及び第２並列端子ＰＣ２は、それぞれ、他の交直変換回路１１の第１並列端子ＰＣ１及び第２並列端子ＰＣ２からの接続結線を、例えばかしめて固定する形態であってもよい。あるいは、ボルト及び／又はナットにより当該接続結線を固定する形態であってもよく、更にはコネクタを備える形態であっても構わない。例えば、ボルト及び／又はナットにより接続結線を固定する形態、若しくはコネクタを備える形態であれば、電源回路１からの交直変換回路１１の取り外し及び／又は追加が容易となる。　
交直変換回路１１において、第２並列端子ＰＣ２は接地されている。すなわち、第２並列端子ＰＣ２は、グラウンド電位となっている。　
変換回路１１７は、キャパシタ素子Ｃの両端に出力されている第１直流出力Ｖ１を第２直流出力Ｖ２に変換する、例えばＤＣ－ＤＣコンバータである。図１に示すように、本実施形態においては、各交直変換回路１１の変換回路１１７の出力側が、負荷ＬＯが接続される第１出力端子Ｏ１と第２出力端子Ｏ２との間で、互いに並列接続されている。これにより、負荷ＬＯには、第１直流出力Ｖ１とは異なる第２直流出力Ｖ２を出力できる。また、キャパシタ素子Ｃの両端に出力される第１直流出力Ｖ１を、変換回路１１７により第２直流出力Ｖ２に変換することにより、負荷ＬＯにより安定した電圧を供給できる。　
このように、電源回路１において、各交直変換回路１１の変換回路１１７の出力側が並列接続されることで、複数の交直変換回路１１からの電力の合計を、負荷ＬＯに供給できる。その結果、本実施形態の電源回路１は、負荷ＬＯに大電力を供給できる。　
本実施形態においては、交直変換回路１１の変換回路１１７の出力側が並列接続されることに加えて、交直変換回路１１のキャパシタ素子Ｃが、並列接続端子１１５によ
り、他の交直変換回路１１のキャパシタ素子Ｃと並列接続される。これにより、１つの交直変換回路１１のキャパシタ素子Ｃに流れる電流を、他のキャパシタ素子Ｃに分散できる。キャパシタ素子Ｃは、その充放電電流により、程度の差はあるが自己発熱する。しかし、上記電流の分散により、１つのキャパシタ素子Ｃに流れる電流値を小さくできる。その結果、キャパシタ素子Ｃからの発熱を抑制できる。　
また、キャパシタ素子Ｃからの発熱を抑制できることにより、各交直変換回路１１からの発熱を抑制できる。ある１つの交直変換回路１１のキャパシタ素子Ｃは、他の交直変換回路からの発熱によっても加熱されるため、当該他の交直変換回路１１からの発熱を抑制することにより、キャパシタ素子Ｃが他の交直変換回路１１からの発熱により加熱されることも抑制できる。　
前述の通り、キャパシタ素子Ｃとして電解コンデンサが用いられることが多い。電解コンデンサは、特に、周囲温度や自己発熱による温度上昇によって、経時劣化しやすい。キャパシタ素子Ｃの経時劣化は、キャパシタ素子Ｃの寿命及び信頼性を低下させる。しかし、上記構成の交直変換回路１１では、キャパシタ素子Ｃの自己発熱及び他の交直変換回路の発熱による加熱の双方を抑制できる。その結果、温度及び発熱に起因して劣化しやすい電解コンデンサをキャパシタ素子Ｃとして使用しても、その寿命及び信頼性を向上できる。　
さらに、キャパシタ素子Ｃの発熱を抑制した結果、キャパシタ素子Ｃの寿命や信頼性に余裕が生じれば、キャパシタ素子Ｃの容量及び／又は大きさを、その余裕分だけ小さくする事もできる。また、電源回路１及び／又は交直変換回路１１が有するキャパシタ素子Ｃの個数を減少させる事も考えられる。その結果、電源回路１のスペース及びコストを削減できる。　
上記の構成を有する交直変換回路１１は、図１に示すように電源回路１において他の交直変換回路１１と並列接続されて動作するだけでなく、交直変換回路１１単体でも動作できるので、汎用性が高い。　
［１－３．力率改善回路の構成］　以下、各交直変換回路１１が有する力率改善回路１１３の詳細構成について説明する。本実施形態の力率改善回路１１３は、昇圧チョッパ型の力率改善回路である。具体的には、図３Ａに示すように、力率改善回路１１３は、インダクタ素子Ｌと、第１スイッチング素子ＳＷ１と、第２整流回路１１３１と、第１電流検出部１１３３ａと、制御部１１３５と、を有する。　
インダクタ素子Ｌは、一端を第１入力端Ｉ１に接続する。インダクタ素子Ｌは、例えばコイルなどのインダクタ成分を有する素子である。　
第１スイッチング素子ＳＷ１は、一端をインダクタ素子Ｌの第１入力端Ｉ１に接続されている側とは反対側の他端に接続し、他端を第１電流検出部１１３３ａを介して、第２入力端Ｉ２に接続する。第１スイッチング素子ＳＷ１は、交流入力の交流周期よりも短い周期にて高速にオン状態とオフ状態とを切り替え可能な素子である。　
従って、第１スイッチング素子ＳＷ１としては、例えば、ＭＯＳＦＥＴ（Ｍｅｔａｌ　Ｏｘｉｄｅ　Ｓｅｍｉｃｏｎｄｕｃｔｏｒ　Ｆｉｅｌｄ　Ｅｆｆｅｃｔ　Ｔｒａｎｓｉｓｔｏｒ）、ＭＯＳＦＥＴ以外の電界効果トランジスタ、バイポーラトランジスタ、ＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ　Ｇａｔｅ　Ｂｉｐｏｌａｒ　Ｔｒａｎｓｉｓｔｏｒ）などのスイッチング特性を有する半導体素子を使用できる。　
または、第１スイッチング素子ＳＷ１として、スイッチング特性を有する半導体素子及び／又はダイオードを、複数個組み合わせる等により構成されたスイッチング回路を使用してもよい。　
第１スイッチング素子ＳＷ１としてＭＯＳＦＥＴを用いる場合、ゲート極が第１スイッチング素子ＳＷ１の制御極となる。　
第２整流回路１１３１は、一端を、インダクタ素子Ｌの第１入力端Ｉ１と接続された側とは反対側の他端に接続する。一方、第２整流回路１１３１は、他端を、キャパシタ素子Ｃの第２入力端Ｉ２に接続された側とは反対側の他端に接続する。本実施形態において、第２整流回路１１３１は、アノード側をインダクタ素子Ｌの上記他端に接続し、カソード側をキャパシタ素子Ｃの上記他端に接続した整流素子Ｄ２にて構成される。整流素子Ｄ２は、例えば、ＰＮダイオード、ショットキーバリアダイオード、ファストリカバリーダイオードなどのダイオードである。　
第１電流検出部１１３３ａは、第１整流回路１１１と力率改善回路１１３との間に流れる電流を検出する。第１電流検出部１１３３ａは、例えば、シャント抵抗などの電流を電圧に変換する素子、又は、電流が流れることにより発生する磁界を検出するカレントトランスなどを含む電流センサである。第１電流検出部１１３３ａは、電流の検出結果を、制御部１１３５に出力する。　
電流を電圧に変換する素子を第１電流検出部１１３３ａとした場合には、制御部１１３５は、当該素子が出力する電圧を直接測定してもよい。または、第１電流検出部１１３３ａは、電流を電圧に変換する素子が出力する電圧を増幅するアンプを有していてもよい。この場合、制御部１１３５は、当該アンプにより増幅された信号を第１電流検出部１１３３ａから入力する。　
第１電流検出部１１３３ａは、例えば、図３Ａに示すように、第２入力端Ｉ２と第１スイッチング素子ＳＷ１との間に配置されてもよいし、図３Ｂに示すように、第２入力端Ｉ２と第１整流回路１１１の整流出力が出力される端子との間に配置されてもよい。すなわち、　第１整流回路１１１と力率改善回路１１３との間に流れる電流を検出できればよい。　
図３Ｂに示す例では、第１電流検出部１１３３ａは、第１整流回路１１１の２つの整流素子のアノード側が接続された端子と第２入力端Ｉ２との間に配置される。変形例として、第１電流検出部１１３３ａは、第１整流回路１１１の２つの整流素子のカソード側が接続された端子と第１入力端Ｉ１との間に配置されてもよい。　
制御部１１３５は、第１電流検出部１１３３ａにおける電流検出結果に基づいて、第１スイッチング素子ＳＷ１のオン状態とオフ状態を制御する信号を生成し、第１スイッチング素子ＳＷ１の制御極に出力する。具体的には、制御部１１３５は、比較回路１１３５ａと、制御信号発生回路１１３５ｂと、を有する。　
比較回路１１３５ａは、キャパシタ素子Ｃの両端に出力される電圧である第１直流出力Ｖ１と、基準電圧Ｖｒｅｆとを比較して、当該比較結果を制御信号発生回路１１３５ｂに出力する。具体的には、比較回路１１３５ａは、図３Ａなどに示すように、第１抵抗素子Ｒ１と、第２抵抗素子Ｒ２と、増幅器ＡＭと、を有する。　
第１抵抗素子Ｒ１は、一端をキャパシタ素子Ｃの第２整流回路１１３１が接続された側に接続し、他端を増幅器ＡＭの第１入力に入力する。増幅器ＡＭの第１入力は、２つの入力のうち図３Ａなどにおいて「＋」と付された側の入力である。第２抵抗素子Ｒ２は、一端を増幅器ＡＭの第１入力に接続し、他端を接地する、すなわち、グラウンド（ＧＮＤ）に接続する。　
増幅器ＡＭの第２入力は、基準電圧Ｖｒｅｆを発生する例えば電圧発生器を接続する。増幅器ＡＭの第２入力は、２つの入力のうち図３Ａなどにおいて「－」と付された側の入力である。　
増幅器ＡＭは、第１入力の電圧｛Ｒ２／（Ｒ１＋Ｒ２）｝×Ｖ１と、第２入力の基準電圧Ｖｒｅｆとの差分に応じた信号を、制御信号発生回路１１３５ｂに出力する。このような動作をする増幅器ＡＭとしては、例えば、オペアンプ（演算増幅器）を使用できる。　
また、制御部１１３５は、整流電圧測定部１１３７からの測定結果を入力する。整流電圧測定部１１３７は、第１入力端Ｉ１と第２入力端Ｉ２との間において、第１整流回路１１１と並列接続され、整流電圧Ｖｒを測定する。整流電圧Ｖｒは、図２Ｂで示した、交流入力を全波整流した波形である。整流電圧測定部１１３７は、例えば、整流電圧Ｖｒを必要に応じて分圧する抵抗素子である。これにより、制御部１１３５は、整流電圧Ｖｒを測定できる。　
なお、図３Ｂにおいて、整流電圧測定部１１３７は第１電流検出部１１３３ａを介して整流電圧Ｖｒを測定するが、第１電流検出部１１３３ａにおける電圧降下は通常小さいので、この電圧降下分は無視して考えてもよい。　
制御信号発生回路１１３５ｂは、第１電流検出部１１３３ａによる電流検出結果、及び、比較回路１１３５ａによる第１直流出力Ｖ１と基準電圧Ｖｒｅｆとの比較結果、並びに、必要に応じて整流電圧Ｖｒに基づいて、第１スイッチング素子ＳＷ１のオン状態とオフ状態の切り替えを制御する。　
例えば、第１スイッチング素子ＳＷ１がＮＭＯＳ素子である場合には、制御信号発生回路１１３５ｂは、第１スイッチング素子ＳＷ１のゲート極に所定の大きさ以上の正の電圧を印加して、第１スイッチング素子ＳＷ１をオン状態とする。一方、第１スイッチング素子ＳＷ１のゲート極に所定の大きさよりも小さい電圧（例えば、０電圧）を印加して、第１スイッチング素子ＳＷ１をオフ状態とする。　
他の実施形態の力率改善回路１１３は、上記にて説明した第１電流検出部１１３３ａ以外の電流を検出する素子又は回路を有してもよい。すなわち、他の実施形態の力率改善回路１１３において、力率改善回路１１３と第１整流回路１１１との間に流れる電流以外の電流を検出及び／又は測定してもよい。　
具体的には、他の実施形態の力率改善回路１１３は、図３Ｃに示すように、第１スイッチング素子ＳＷ１に直列接続された第２電流検出部１１３３ｂを有してもよい。第２電流検出部１１３３ｂは、第１スイッチング素子ＳＷ１に流れる電流を検出する。これにより、第１スイッチング素子ＳＷ１がオン状態のときに第１スイッチング素子ＳＷ１に流れる電流を検出及び／又は測定できる。従って、制御部１１３５は、第２電流検出部１１３３ｂの電流検出結果に基づいて、力率改善回路１１３を力率改善動作（後述）させることができる。　
第２電流検出部１１３３ｂは、例えば、シャント抵抗などの電流を電圧に変換する素子、又は、電流が流れることにより発生する磁界を検出するカレントトランスなどを含む電流センサである。　
さらなる他の実施形態の力率改善回路１１３は、図３Ｄに示すように、インダクタ素子Ｌに直列接続された第３電流検出部１１３３ｃを有してもよい。第３電流検出部１１３３ｃは、インダクタ素子Ｌに流れる電流を検出する。これにより、インダクタ素子Ｌに流れる電流を検出及び／又は測定できる。インダクタ素子Ｌは、第１スイッチング素子ＳＷ１がオン状態である場合とオフ状態である場合とにおいて電流を流す。従って、制御部１１３５は、第３電流検出部１１３３ｃの電流検出結果に基づいて、力率改善回路１１３を力率改善動作させることができる。　
第３電流検出部１１３３ｃは、例えば、シャント抵抗などの電流を電圧に変換する素子、又は、電流が流れることにより発生する磁界を検出することにより電流を検出するセンサなどを含む電流センサである。または、第３電流検出部１１３３ｃは、インダクタ素子Ｌに電流が流れたときにインダクタ素子Ｌが発生する磁界を検出する、ホール素子などの磁界検出素子を含む電流センサであってもよい。　
さらなる他の実施形態において、インダクタ素子Ｌを流れる電流を、図３Ｅに示すように、インダクタ素子Ｌに磁気的に結合した素子にて構成された第４電流検出部１１３３ｄにより検出してもよい。第４電流検出部１１３３ｄは、例えば、インダクタ素子Ｌに巻線を追加してトランス構造とし、当該追加した巻線に発生する誘導電力又は電流を検出する回路として構成できる。　
さらなる他の実施形態において、力率改善回路１１３は、図３Ｆに示すように、第２整流回路１１３１に直列接続された第５電流検出部１１３３ｅを有してもよい。
第５電流検出部１１３３ｅは、第２整流回路１１３１に流れる電流を検出する。第２整流回路１１３１は、第１スイッチング素子ＳＷ１がオフ状態である場合において電流を流す。従って、制御部１１３５は、第５電流検出部１１３３ｅの電流検出結果に基づいて、力率改善回路１１３を力率改善動作させることができる。　
第５電流検出部１１３３ｅは、例えば、シャント抵抗などの電流を電圧に変換する素子、又は、電流が流れることにより発生する磁界を検出するカレントトランスなどを含む電流センサである。　
［１－４．電源回路の動作］［１－４－１．交直変換回路の動作］　以下、図１に示す実施の形態１に係る電源回路１の動作について説明する。まず、昇圧チョッパ型の力率改善回路１１３を有する実施の形態１の交直変換回路１１の動作について説明する。以下の説明においては、第１整流回路１１１により、第１入力端Ｉ１の電位が第２入力端Ｉ２の電位よりも高い整流電圧Ｖｒが出力される。　
力率改善回路１１３の第１スイッチング素子ＳＷ１がオン状態となると、第１スイッチング素子ＳＷ１がほぼ導通状態となる。また、インダクタ素子Ｌとキャパシタ素子Ｃとの間には、アノード側がインダクタ素子Ｌに、カソード側がキャパシタ素子Ｃに接続された整流素子Ｄ２が存在する。その結果、第１スイッチング素子ＳＷ１がオン状態のときには、交直変換回路１１には、整流電圧Ｖｒにより、（１）第１入力端Ｉ１、（２）インダクタ素子Ｌ、（３）第１スイッチング素子ＳＷ１、（４）第２入力端Ｉ２、を順に通過する、図４Ａの太矢印にて示す電流が流れる。　
このとき、インダクタ素子Ｌには、上記の電流が流れることにより磁束の形でエネルギーが蓄積される。インダクタ素子Ｌに電流が流れることにより発生する磁束の形のエネルギーを、「磁束エネルギー」と呼ぶことにする。また、当該インダクタ素子Ｌの存在により、第１スイッチング素子ＳＷ１がオン状態のときにインダクタ素子Ｌに流れる電流、すなわち、図４Ａの太矢印にて示す電流は、時間に対してほぼ直線的に増加する。その結果、交流電源ＰＳから出力される入力電流ｉｉｎの絶対値も、時間に対してほぼ直線的に増加する。　
図４Ａに示すように、第１スイッチング素子ＳＷ１がオン状態のときには、キャパシタ素子Ｃには、整流電圧Ｖｒによる上記の電流が流れない。従って、第１スイッチング素子ＳＷ１がオフ状態のとき、キャパシタ素子Ｃは、蓄積した電荷を放電の形で変換回路１１７及び／又は他の交直変換回路１１のキャパシタ素子Ｃに電流を供給するか、及び／又は、他の交直変換回路１１からの電流を入力して充電される。　
一方、第１スイッチング素子ＳＷ１がオフ状態となると、インダクタ素子Ｌは、第１スイッチング素子ＳＷ１がオフ状態となる直前の電流を維持しようとする。その結果、インダクタ素子Ｌには、整流素子Ｄ２に接続された側の電位が、第１入力端Ｉ１に接続された側の電位よりも高くなる起電力が発生する。当該起電力により、整流素子Ｄ２のアノード側の電圧は、整流電圧Ｖｒよりも高くなり、整流素子Ｄ２のカソード側の電圧もアノード側とほぼ同じ電圧までに高くなる。さらに、キャパシタ素子Ｃの両端電圧も整流電圧Ｖｒより高くなる。すなわち、力率改善回路１１３が昇圧動作する。　
このとき、交直変換回路１１には、図４Ｂに示すように、（１’）インダクタ素子Ｌ、（２’）整流素子Ｄ２（第２整流回路１１３１）、（３’）キャパシタ素子Ｃ、及び／又は、（４’）変換回路１１７／他の交直変換回路１１のキャパシタ素子Ｃ、（５’）第２入力端Ｉ２、を順に通過する、図４Ｂの太矢印にて示す電流が流れる。図４Ｂの太矢印にて示す電流のうち、キャパシタ素子Ｃに流入した電流は、キャパシタ素子Ｃを充電する。　
図４Ｂの太矢印にて示す上記の電流は、第１スイッチング素子ＳＷ１がオフ状態となる直前までにインダクタ素子Ｌに蓄積された磁束エネルギーが放出されることにより流れる。従って、当該電流は、時間に対してほぼ直線的に減少する。これにより、交流電源ＰＳから出力される入力電流ｉｉｎの絶対値も、時間に対してほぼ直線的に減少する。　
交直変換回路１１が動作中、制御部１１３５は、比較回路１１３５ａによる第１直流出力Ｖ１と基準電圧Ｖｒｅｆとの比較結果に基づいて、第１スイッチング素子ＳＷ１のオン状態の長さを制御する。　
具体的には、例えば、変換回路１１７及び／又は他の交直変換回路１１のキャパシタ素子Ｃへ電流を供給したためにキャパシタ素子Ｃに蓄積されていた電荷が消費され、キャパシタ素子Ｃの両端の電圧である第１直流出力Ｖ１が所望の電圧よりも低下したとき、制御部１１３５は、第１スイッチング素子ＳＷ１をオン状態に維持する時間をより長くする。　
第１スイッチング素子ＳＷ１がオン状態であるときにインダクタ素子Ｌに流れる電流は、時間に対してほぼ直線的に増加する。従って、第１スイッチング素子ＳＷ１がオン状態である時間を長くすることにより、インダクタ素子Ｌにより多くの磁束エネルギーを蓄積できる。インダクタ素子Ｌにより多くの磁束エネルギーを蓄積することで、第１スイッチング素子ＳＷ１がオフ状態となったときに、より多くの電流をキャパシタ素子Ｃに流入させる。その結果、キャパシタ素子Ｃは当該流入した電流によりより多く充電され、第１直流出力Ｖ１を上昇させることができる。　
一方、第１直流出力Ｖ１が所望の電圧よりも上昇したときには、制御部１１３５は、第１スイッチング素子ＳＷ１をオン状態に維持する時間をより短くする。これにより、第１スイッチング素子ＳＷ１がオフ状態となったときにキャパシタ素子Ｃに流入する電流を抑制して、キャパシタ素子Ｃが過剰に充電されることを抑制できる。その結果、第１直流出力Ｖ１が過剰に上昇するのを抑制できる。　
このように、比較回路１１３５ａによる第１直流出力Ｖ１と基準電圧Ｖｒｅｆとの比較結果に基づいて第１スイッチング素子ＳＷ１のオン状態の長さ、すなわち、デューティ比を制御することにより、第１直流出力Ｖ１を、基準電圧Ｖｒｅｆにて決まる所望の電圧にて一定とできる交直変換動作を実現できる。　
上記のように、キャパシタ素子Ｃの時定数は大きいので、キャパシタ素子Ｃの充放電による第１直流出力Ｖ１の変動はゆっくりである。また、キャパシタ素子Ｃの時定数は、第１スイッチング素子ＳＷ１のスイッチング動作よりも遙かに大きい。従って、キャパシタ素子Ｃは、力率改善回路１１３を通過した整流出力を平滑化して、ほぼ一定の電圧である第１直流出力Ｖ１を両端に出力できる。　
［１－４－２．力率改善動作］　以下、力率改善回路１１３による、交流電源ＰＳが出力する入力電流ｉｉｎの波形を入力電圧Ｖｉｎの波形とほぼ相似として交流入力の力率を改善する力率改善動作について、詳細に説明する。　
上記のように、第１スイッチング素子ＳＷ１をオン状態にすると絶対値が時間に対してほぼ直線的に増加する入力電流ｉｉｎが交流電源ＰＳから出力され、オフ状態にすると絶対値が時間に対してほぼ直線的に減少する入力電流ｉｉｎが出力される。従って、第１スイッチング素子ＳＷ１のオン状態とオフ状態とを周期的に切り替えることにより、交流電源ＰＳからは三角波形状の入力電流ｉｉｎを出力できる。本実施形態の力率改善回路１１３は、この性質を利用して、交流電源ＰＳから出力される交流入力の力率を改善できる。　
具体的には、制御部１１３５は、例えば、図５に示すように、第１スイッチング素子ＳＷ１をオン状態とオフ状態との間で交流入力の交流周期より短い周期にて高速で切り替えるスイッチング周波数は一定としつつ、整流電圧Ｖｒの電圧に従ってデューティ比を変化させる制御信号を、第１スイッチング素子ＳＷ１の制御極に出力する。より具体的には、第１電流検出部１１３３ａ～第５電流検出部１１３３ｅにて検出される電流が、実際に測定される整流電圧Ｖｒとほぼ相似形になるように、第１スイッチング素子ＳＷ１のオン状態とオフ状態とを切り替える。デューティ比は、第１スイッチング素子ＳＷ１のオン状態とオフ状態との切り替えの１周期に対する、第１スイッチング素子ＳＷ１がオン状態である時間の割合として定義する。　
これにより、交流電源ＰＳからは、図５の下図に示すように、ピーク値が入力電圧Ｖｉｎ（図５の上図）の大きさに従って変化する三角波形状を有する入力電流ｉｉｎが出力される。図５の下図において、実際に流れる入力電流ｉｉｎは、実線にて示す。上記の三角波形状の入力電流ｉｉｎの平均値の波形は、図５に示すように正弦波状となり、入力電圧Ｖｉｎの波形とほぼ相似形となる。図５の下図において、入力電流ｉｉｎの平均値は、太点線にて示す。すなわち、整流電圧Ｖｒに基づいてスイッチング状態を制御することにより、整流前の入力電流Ｉｉｎの波形を、実際には測定されない整流前の入力電圧Ｖｉｎとほぼ相似形とできる。　
このように、入力電流ｉｉｎの平均値の波形が入力電圧Ｖｉｎの波形とほぼ相似形となるよう、第１スイッチング素子ＳＷ１のオン状態とオフ状態を高速に切り替えることにより、力率改善回路１１３は、交流入力の力率を改善する力率改善動作を実現できる。　
上記のように、力率改善動作の主目的は、交流電源ＰＳの入力電圧Ｖｉｎに対して入力電流ｉｉｎの波形を相似形に近づけることにある。そのため、制御部１１３５は、前述の交直変換動作に際して、第１直流出力Ｖ１の電圧を一定とする作用を敢えて弱めとする制御を行う。これにより、第１直流出力Ｖ１の電圧が若干変動する可能性がある。しかしながら、その変動は、通常の動作においてほとんど問題とならない。　
第１直流出力Ｖ１の電圧変動が問題となる場合には、力率改善動作と交直変換動作のバランスを調整してもよい。当該２つの動作のバランスは、例えば、制御部１１３５の設定の調整により実現できる。具体的には、例えば、制御部１１３５の応答速度、動作周波数、及び／又は、上記２つの動作の強度比率を設定するパラメータを調整することにより実現できる。　
上記では、「電流連続モード」と呼ばれるモードによる力率改善動作を説明した。力率改善回路１１３は、「電流連続モード」以外の動作モードにて動作することによっても、交流電源ＰＳから出力される交流入力の力率を改善できる。「電流連続モード」以外の動作モードとしては、例えば、インダクタ素子Ｌの電流が０となったタイミングにて第１スイッチング素子ＳＷ１をオフ状態からオン状態に切り替える「電流臨界モード」、及び、インダクタ素子Ｌの電流が０となってから所定時間後に第１スイッチング素子ＳＷ１をオフ状態からオン状態に切り替える「電流不連続モード」が存在する。　
上記では、制御部１１３５が、整流電圧測定部１１３７にて測定された整流電圧Ｖｒに基づいて力率改善動作を実行する例を述べた。しかしこれに限られず、制御部１１３５は、第１電流検出部１１３３ａ～第５電流検出部１１３３ｅのいずれかにより検出した電流と、第１直流出力Ｖ１と、に基づいて、力率改善動作を実行してもよい。　
［１－４－３．電源回路全体の動作］　上記の動作をする複数の交直変換回路１１が並列接続された電源回路１全体の動作について、以下に詳細に説明する。説明を簡単にするために、以下では、図６に示す、２つの交直変換回路１１を備える電源回路１の動作を説明する。また、図６に示す電源回路１において、紙面上側の交直変換回路１１を「交直変換回路Ａ」と呼ぶことにし、下側の交直変換回路１１を「交直変換回路Ｂ」と呼ぶことにする。また、交直変換回路Ａが有する素子及び回路には「（Ａ）」を付し、交直変換回路Ｂが有する素子
及び回路には「（Ｂ）」を付する。　
また、上記のように、第１スイッチング素子ＳＷ１がオフ状態のときには、キャパシタ素子Ｃのみでなく、電源回路１の第１出力端子Ｏ１と第２出力端子Ｏ２との間に接続された変換回路１１７にも、整流素子Ｄ２（第２整流回路１１３１）を通過した電流が流れることがある。その一方で、第１スイッチング素子ＳＷ１のオン状態とオフ状態の周期的な切り替えは、一般に、ｋＨｚ（１０３Ｈｚ）オーダー～１００ｋＨｚ（１０５Ｈｚ）オーダーにて実行される。従って、以下では、キャパシタ素子Ｃの高周波数成分を通しやすい「ハイパスフィルタ」的な特性のため、整流素子Ｄ２を通過した電流は全て、一旦充電電流としてキャパシタ素子Ｃに流入すると仮定し、電源回路１全体の動作を説明する。　
本実施形態においては、２つの交直変換回路１１の一方の第１スイッチング素子ＳＷ１がオン状態のときには、他方の交直変換回路１１の第１スイッチング素子ＳＷ１がオフ状態となるように、各交直変換回路１１の第１スイッチング素子ＳＷ１のオン状態とオフ状態の切り替えタイミングを調整する。　
図６に示す電源回路１において、交直変換回路Ａの第１スイッチング素子ＳＷ１（Ａ）がオン状態であり、交直変換回路Ｂの第１スイッチング素子ＳＷ１（Ｂ）がオフ状態であるとき、図７Ａに示すように、交直変換回路Ａのキャパシタ素子Ｃ（Ａ）には、交直変換回路Ａの第１整流回路１１１（Ａ）が出力する整流出力は供給されない。その一方、交直変換回路Ｂのキャパシタ素子Ｃ（Ｂ）には、交直変換回路Ｂの第１整流回路１１１（Ｂ）が出力する整流出力が供給される。また、交直変換回路Ｂの整流出力により生じた電流のうち、整流素子Ｄ２（Ｂ）からキャパシタ素子Ｃ（Ｂ）に供給された以外の電流は、並列接続端子１１５を介して、他の交直変換回路Ａのキャパシタ素子Ｃ（Ａ）に流入する。　
このように、交直変換回路Ｂの整流出力により生じた電流は、全てがキャパシタ素子Ｃ（Ｂ）に流入するのではなく、キャパシタ素子Ｃ（Ｂ）と交直変換回路Ａのキャパシタ素子Ｃ（Ａ）とに分流する。　
上記とは逆に、交直変換回路Ａの第１スイッチング素子ＳＷ１（Ａ）がオフ状態であり、交直変換回路Ｂの第１スイッチング素子ＳＷ１（Ｂ）がオン状態であるとき、図７Ｂに示すように、交直変換回路Ｂのキャパシタ素子Ｃ（Ｂ）には、交直変換回路Ｂの整流出力により生じる電流は供給されない。その一方、交直変換回路Ａのキャパシタ素子Ｃ（Ａ）には、交直変換回路Ａの整流出力により生じる電流が供給される。また、交直変換回路Ａの整流出力により生じる電流のうち、整流素子Ｄ２（Ａ）からキャパシタ素子Ｃ（Ａ）に供給された以外の電流は、並列接続端子１１５を介して、他の交直変換回路Ｂのキャパシタ素子Ｃ（Ｂ）に流入する。　
このように、交直変換回路Ａによる電流は、全てがキャパシタ素子Ｃ（Ａ）に流入するのではなく、キャパシタ素子Ｃ（Ａ）と交直変換回路Ｂのキャパシタ素子Ｃ（Ｂ）とに分流する。　
上記のような動作をする電源回路１において、交直変換回路Ａのインダクタ素子Ｌ（Ａ）に流れる電流ｉＬ（Ａ）、交直変換回路Ａの整流素子Ｄ２（Ａ）に流れる電流ｉＤ（Ａ）、交直変換回路Ａのキャパシタ素子Ｃ（Ａ）に流れる電流ｉＣ（Ａ）、交直変換回路Ｂのインダクタ素子Ｌ（Ｂ）に流れる電流ｉＬ（Ｂ）、交直変換回路Ｂの整流素子Ｄ２（Ｂ）に流れる電流ｉＤ（Ｂ）、交直変換回路Ｂのキャパシタ素子Ｃ（Ｂ）に流れる電流ｉＣ（Ｂ）は、それぞれ、図８に示すようになる。　
図８に示すように、交直変換回路Ａの整流素子Ｄ２（Ａ）の電流ｉＤ（Ａ）は、第１スイッチング素子ＳＷ１（Ａ）がオフ状態のときにのみ流れ、交直変換回路Ｂの整流素子Ｄ２（Ｂ）の電流ｉＤ（Ｂ）は、第１スイッチング素子ＳＷ１（Ｂ）がオフ状態のときにのみ流れる。　
ここで、交直変換回路Ａのキャパシタ素子Ｃ（Ａ）、及び交直変換回路Ｂのキャパシタ素子Ｃ（Ｂ）が同じ定格のものであったとすると、交直変換回路Ａのキャパシタ素子Ｃ（Ａ）に流れる電流ｉＣ（Ａ）の瞬時値、及び交直変換回路Ｂのキャパシタ素子Ｃ（Ｂ）に流れる電流ｉＣ（Ｂ）の瞬時値は、ともに、整流素子Ｄ２（Ａ）の電流ｉＤ（Ａ）及び整流素子Ｄ２（Ｂ）の電流ｉＤ（Ｂ）それぞれの瞬時値の半分ずつとなる。　
整流素子Ｄ２（Ａ）の電流ｉＤ（Ａ）及び整流素子Ｄ２（Ｂ）の電流ｉＤ（Ｂ）の実効値をＩｒｍｓにて同一であるとすると、キャパシタ素子Ｃ（Ａ）に流れる電流ｉＣ（Ａ）、及び、キャパシタ素子Ｃ（Ｂ）に流れる電流ｉＣ（Ｂ）の実効値は、Ｉｒｍｓ／ｓｑｒｔ（２）となる。ここで、ｓｑｒｔ（２）は、２の平方根である。　
この様になる理由は、以下のとおりである。すなわち、各交直変換回路１１において、それぞれの整流素子Ｄ２からそれぞれのキャパシタ素子Ｃに流れる電流の瞬時値が半分になるので、電流の実効値は１／２となる。その一方、他方の交直変換回路１１の整流素子Ｄ２から流入する電流波形の頻度が２倍になるので、実効値はｓｑｒｔ（２）倍となる。これらを併せて、１／ｓｑｒｔ（２）倍となるためである。　
キャパシタ素子Ｃからの発熱量は電流の実効値の２乗に比例するので、電流ｉＣ（Ａ）によるキャパシタ素子Ｃ（Ａ）の発熱量、及び、電流ｉＣ（Ｂ）によるキャパシタ素子Ｃ（Ｂ）の発熱量は、それぞれＩｒｍｓ ２／２に比例する。　
一方、交直変換回路１１の出力を並列接続せず、独立して２回路を動作させた場合、交直変換回路Ａのキャパシタ素子Ｃ（Ａ）、及び、交直変換回路Ｂのキャパシタ素子Ｃ（Ｂ）に流れる電流の実効値は、それぞれ整流素子Ｄ２（Ａ）の電流ｉＤ（Ａ）及び整流素子Ｄ２（Ｂ）の電流ｉＤ（Ｂ）の実効値Ｉｒｍｓとなる。従って、電流ｉＣ（Ａ）によるキャパシタ素子Ｃ（Ａ）の発熱量、及び、電流ｉＣ（Ｂ）によるキャパシタ素子Ｃ（Ｂ）の発熱量は、それぞれＩｒｍｓ ２に比例する。　
すなわち、本実施形態の電源回路１におけるキャパシタ素子Ｃ（Ａ）及びＣ（Ｂ）それぞれの発熱量は、整流素子Ｄ２に流れる電流の全てが１つのキャパシタ素子に流れる従来の電源回路におけるキャパシタ素子の発熱量（Ｉｒｍｓ ２）の半分となる。　
このように、１つの交直変換回路Ａのキャパシタ素子Ｃ（Ａ）に流れる電流を、他の交直変換回路Ｂのキャパシタ素子Ｃ（Ｂ）に分散できる本実施形態の電源回路１は、各交直変換回路Ａ、Ｂのキャパシタ素子Ｃ（Ａ）、Ｃ（Ｂ）からの発熱を抑制し、キャパシタ素子Ｃ（Ａ）、Ｃ（Ｂ）の寿命及び信頼性を向上できる。　
また、複数の交直変換回路１１を並列接続した電源回路１では、上記のように、各交直変換回路１１のキャパシタ素子Ｃからの発熱を抑制することができる。そのため、交直変換回路１１相互の熱干渉により、それぞれが有するキャパシタ素子Ｃが相互に熱を受ける度合いも減少する。各キャパシタ素子Ｃ自体の発熱量が減る上に、他の交直変換回路１１から加えられる熱量も減少するので、各キャパシタ素子Ｃの温度は一層低く保たれる。その結果、キャパシタ素子Ｃの寿命及び信頼性をさらに向上させる事ができる。　
さらに、上記のようにキャパシタ素子Ｃの発熱を抑制できることにより、キャパシタ素子Ｃの寿命・信頼性を向上させるために、各交直変換回路１１において、キャパシタ素子Ｃの容量及び／又は寸法を大きくする、及び／又は、キャパシタ素子Ｃの設置数を多くするなど、電流に起因する発熱や温度上昇を少なくするため一般的に行われる対策が不要となる。その結果、各交直変換回路１１の寸法を小さくして電源回路１をコンパクトにでき、また、電源回路１の製造コストを削減できる。　
次に、例えば図９に示すように、各第１スイッチング素子ＳＷ１のデューティ比が小さくなった結果、両方の第１スイッチング素子ＳＷ１がオフ状態となる重複期間が存在するようになった場合を考える。　
上記の重複期間以外の期間、すなわち、一方の第１スイッチング素子ＳＷ１がオフ状態であるときに他方の第１スイッチング素子ＳＷ１がオン状態となっている期間においては、図８と同様に、整流素子Ｄ２に流れる電流の半分の電流がキャパシタ素子Ｃに流れる。　
その一方、重複期間においては、例えば交直変換回路Ａの整流素子Ｄ２（Ａ）に流れる電流ｉＤ（Ａ）の半分の電流ｉＤ（Ａ）／２に、交直変換回路Ｂの整流素子Ｄ２（Ｂ）に流れる電流ｉＤ（Ｂ）の半分の電流ｉＤ（Ｂ）／２が重畳される。　
ただし、図９に示すように、交直変換回路Ａの整流素子Ｄ２（Ａ）に流れる電流ｉＤ（Ａ）と、交直変換回路Ｂの整流素子Ｄ２（Ｂ）に流れる電流ｉＤ（Ｂ）とは同期していないので、各キャパシタ素子Ｃに流れる電流は、整流素子Ｄ２に流れる全電流よりも小さくなる。その結果、重複期間を含む場合において各キャパシタ素子Ｃに流れる電流の実効値は、整流素子Ｄ２の全電流が各キャパシタ素子Ｃに流れる場合の実効値よりも小さくなる。　
すなわち、１つの交直変換回路１１の第１スイッチング素子ＳＷ１がオン状態からオフ状態に切り替わるタイミングが、他の交直変換回路１１の第１スイッチング素子ＳＷ１がオン状態からオフ状態に切り替わるタイミングとは異なる、つまり、電流ｉＤ（Ａ）と電流ｉＤ（Ｂ）が同期しなければ、重複期間が存在する場合であっても、各キャパシタ素子Ｃからの発熱を抑制できる。　
なお、図６に示す電源回路１において、電流ｉＤ（Ａ）と電流ｉＤ（Ｂ）が同期しても、各キャパシタ素子Ｃ（Ａ）、Ｃ（Ｂ）に流れる電流の大きさは、電流ｉＤ（Ａ）又は電流ｉＤ（Ｂ）の全てが当該キャパシタ素子Ｃ（Ａ）、Ｃ（Ｂ）に流れる場合と同じとなる。言い換えると、本実施形態において、１つのキャパシタ素子Ｃに流れる電流の最大値は、従来の電源回路の様に、１つの交直変換回路中の整流素子に流れる電流が、他の交直変換回路中のキャパシタ素子に分流せず、全て１つの交直変換回路中のキャパシタ素子に流入する従来の場合の電流値となる。　
すなわち、本実施形態に係る電源回路１のキャパシタ素子Ｃに流れる電流による発熱量は、１つの整流素子に流れる全電流が１つのキャパシタ素子に流入する従来の電源回路において、当該キャパシタ素子で生じるものが最大となる。従って、本実施形態に係る電源回路１のキャパシタ素子Ｃの発熱は、最大でも従来の電源回路における発熱同等、平均的にはそれ以下になる。これにより、自己発熱、及び他の交直変換回路のキャパシタ素子Ｃとの相互加熱が抑えられる。その結果、キャパシタ素子Ｃの経年劣化を抑制して寿命や信頼性を向上できる。　
なお、それぞれの交直変換回路に使用される各素子は、１つの交直変換回路単独での定格動作における電流、電圧、発熱量に対して必要な耐性を有するものが選択される。交直変換回路１１を本実施形態のように並列接続した場合に、仮に、キャパシタ素子Ｃに流れる電流が最大値を維持し続ける状況になったとしても、電源回路１の動作に支障はない。また、電流が最大値を維持し続ける様な状況は稀であり、平均的にはキャパシタ素子Ｃの発熱は抑えられる。その結果、キャパシタ素子Ｃの経年劣化を抑制する事ができる。あるいは、その経年劣化抑制の程度に応じて、キャパシタ素子Ｃの小型化や省略化を行う事も可能である。　
［１－４－４．２以上の交直変換回路を有する場合の電源回路全体の動作概略］　上記では、２つの交直変換回路１１を有する電源回路１を例にとって、本実施形態に係る電源回路１全体の動作を説明した。しかし、電源回路１が備える交直変換回路１１の数は２以上であっても、上記にて説明した効果を奏する。以下、２以上の交直変換回路１１を有する電源回路１の動作について概略的に説明する。　
以下、図６に示す電源回路１にさらに１つの交直変換
回路１１が並列接続された、すなわち、３つの交直変換回路１１が並列接続された電源回路１を考える。以下の説明では、当該３つの交直変換回路１１をそれぞれ、交直変換回路Ｘ、交直変換回路Ｙ、交直変換回路Ｚ、と呼ぶことにする。　
例えば図１０に示すように、１つの第１スイッチング素子ＳＷ１がオフ状態のときに、他の２つの第１スイッチング素子ＳＷ１がオン状態となる場合、第１スイッチング素子ＳＷ１がオフ状態である１つの交直変換回路１１の整流素子Ｄ２に流れる電流ｉＤ（Ｘ）、ｉＤ（Ｚ）、ｉＤ（Ｙ）は、当該１つの交直変換回路１１のキャパシタ素子Ｃだけでなく、他の２つの交直変換回路１１のキャパシタ素子Ｃにも流れる。なお、図１０において、電流ｉＤ（Ｘ）、ｉＤ（Ｙ）、ｉＤ（Ｚ）を表すタイムチャートの点線にて示すグラフは、各交直変換回路１１のインダクタ素子Ｌに流れる電流を示す。　
各交直変換回路Ｘ、Ｙ、Ｚのキャパシタ素子Ｃに流れる電流ｉＤ（Ｘ，Ｙ，Ｚ）の瞬時値は、１つの交直変換回路１１の整流素子Ｄ２に流れる電流ｉＤ（Ｘ）、ｉＤ（Ｙ）、ｉＤ（Ｚ）の１／３となる。整流素子Ｄ２に流れる電流ｉＤ（Ｘ）、ｉＤ（Ｙ）、ｉＤ（Ｚ）の実効値をＩｒｍｓ’にて同一であるとすると、１つのキャパシタ素子Ｃに流れる電流ｉＣ（Ｘ，Ｙ，Ｚ）の実効値は、Ｉｒｍｓ’／ｓｑｒｔ（３）となる。ここで、ｓｑｒｔ（３）は、３の平方根である。従って、１つのキャパシタ素子Ｃからの発熱量は、Ｉｒｍｓ’２／３に比例し、整流素子Ｄ２に流れる電流の全てが１つのキャパシタ素子Ｃに流れる場合の発熱量（Ｉｒｍｓ’２）の１／３となる。この発熱低減の論理は、先に交直変換回路１１を２つ並列にした場合と同様である。　
以上から、一般化すると、ｎの交直変換回路１１を並列接続した電源回路１において、各キャパシタ素子Ｃに流れる電流の実効値は、交直変換回路１１を並列接続しないで独立に動作させた場合に各キャパシタ素子に流れる電流の実効値と比べて１／ｎ倍とし得る。このように、電源回路１における交直変換回路１１の並列接続数が増加するほど、各キャパシタ素子Ｃに流れる電流を抑制できる。また、各キャパシタ素子Ｃに流れる電流を抑制できることで、各キャパシタ素子Ｃからの発熱量を抑制できる。　
［２．実施の形態２］　上記の実施の形態１において、制御部１１３５は、キャパシタ素子Ｃの両端の電圧である第１直流出力Ｖ１と基準電圧Ｖｒｅｆとを比較し、当該比較結果を制御信号発生回路１１３５ｂに出力する比較回路１１３５ａと、第１スイッチング素子ＳＷ１を制御する制御信号を出力する制御信号発生回路１１３５ｂと、を有していた。これに限られず、制御部１１３５は、図１１に示すように、第１直流出力Ｖ１に基づいて、第１スイッチング素子ＳＷ１のスイッチング状態の切り替えを検出する検出回路１１３５ｃをさらに有してもよい。　
検出回路１１３５ｃにおけるスイッチング状態の切り替えの検出結果は、図１１に示すように、制御信号発生回路１１３５ｂに出力される。制御信号発生回路１１３５ｂは、例えば、当該検出結果に基づいて、制御信号の発生タイミングを決定する。　
実施の形態２において、電源回路１の構成及び機能は、制御部１１３５が検出回路１１３５ｃを有すること以外は、実施の形態１にて説明した構成及び機能と同じである。よって、以下では、制御部１１３５の検出回路１１３５ｃ以外の説明は省略する。　
具体的には、本実施形態の検出回路１１３５ｃは、図１２に示すように、微分回路１１３５ｃ－１と、第１検出回路１１３５ｃ－２と、第２検出回路１１３５ｃ－３と、を有する。微分回路１１３５ｃ－１は、第１直流出力Ｖ１の時間微分を出力する。具体的には、微分回路１１３５ｃ－１は、一端をキャパシタ素子Ｃに接続し他端を抵抗素子Ｒ’に接続する微分キャパシタ素子Ｃ’を有する。抵抗素子Ｒ’の微分キャパシタ素子Ｃ’に接続された側とは反対側の端子は、接地される。　
第１検出回路１１３５ｃ－２は、第１直流出力Ｖ１の正方向への所定の大きさ以上の変化を検出する。具体的には、第１検出回路１１３５ｃ－２は、第１比較器ＯＰ１により構成される。第１比較器ＯＰ１は、例えばコンパレータであり、「＋」と付された第１入力を微分回路１１３５ｃ－１の微分キャパシタ素子Ｃ’と抵抗素子Ｒ’の間に接続し、「－」と付された第２入力を第１基準電圧Ｖｒｅｆ１を出力する電圧発生器に接続する。これにより、第１比較器ＯＰ１は、微分回路１１３５ｃ－１からの出力のうち、Ｖｒｅｆ１以上の正電圧を有する出力を検出したときに、検出信号を出力する。　
第２検出回路１１３５ｃ－３は、第１直流出力Ｖ１の負方向への所定の大きさ以上の変化を検出する。具体的には、第２検出回路１１３５ｃ－３は、第２比較器ＯＰ２により構成される。第２比較器ＯＰ２は、例えばコンパレータであり、「＋」と付された第１入力を第２基準電圧－Ｖｒｅｆ２を出力する電圧発生器に接続し、「－」と付された第２入力を微分回路１１３５ｃ－１の微分キャパシタ素子Ｃ’と抵抗素子Ｒ’の間に接続する。これにより、第２比較器ＯＰ２は、微分回路１１３５ｃ－１からの出力のうち、－Ｖｒｅｆ２以下の負電圧を有する出力を検出したときに、検出信号を出力する。　
上記の検出回路１１３５ｃにおいて第１直流出力Ｖ１の変化を検出した結果は、例えば、図１３に示すようになる。第１スイッチング素子ＳＷ１がオン状態からオフ状態となり、整流素子Ｄ２に電流ｉＤが流れ始めるタイミングにおいて、当該電流ｉＤの正方向への急激な変化が生じる。この正方向への急激な変化は、キャパシタ素子Ｃ両端の電圧、即ち第１直流出力Ｖ１において、高周波成分の正方向への急激な変化として短時間の変動が現れる。　
図１３に示すように、第１直流出力Ｖ１の正方向への変化は、第１検出回路１１３５ｃ－２により検出される。従って、第１検出回路１１３５ｃ－２は、第１スイッチング素子ＳＷ１のオン状態からオフ状態への切り替えを検出できる。　
一方、第１スイッチング素子ＳＷ１がオフ状態からオン状態となり、整流素子Ｄ２に電流ｉＤが流れなくなるタイミングにおいて、当該電流ｉＤの負方向への急激な変化が生じる。この負方向への急激な変化は、第１直流出力Ｖ１においても、高周波成分の負方向への急激な変化として短時間の変動が現れる。　
図１３に示すように、第１直流出力Ｖ１の負方向への変化は第２検出回路１１３５ｃ－３により検出される。従って、第２検出回路１１３５ｃ－３は、第１スイッチング素子ＳＷ１のオフ状態からオン状態への切り替えを検出できる。　
本実施形態において、電源回路１の各交直変換回路１１のキャパシタ素子Ｃは、並列接続端子１１５により互いに並列接続されている。従って、第１検出回路１１３５ｃ－２及び第２検出回路１１３５ｃ－３は、それぞれ、他の交直変換回路１１のキャパシタ素子Ｃの電圧変化、すなわち、他の交直変換回路１１の第１スイッチング素子ＳＷ１のオフ状態からオン状態の切り替えタイミング、及び、オン状態からオフ状態への切り替えタイミングも検出できる。　
上記の検出結果を入力する制御信号発生回路１１３５ｂは、検出回路１１３５ｃから入力した検出信号のうち、自身が出力する制御信号とほぼ同期している検出信号以外を、他の交直変換回路１１における第１スイッチング素子ＳＷ１の切り替えタイミングを検出した検出信号と判断できる。　
上記の検出回路１１３５ｃを有する制御部１１３５において、制御信号発生回路１１３５ｂは、検出回路１１３５ｃの検出結果に基づいて、例えば、図１４Ａ及び図１４Ｂに示すようなタイミングにて、第１スイッチング素子ＳＷ１のオン状態とオフ状態の切り替えを制御できる。図１４Ａ及び図１４Ｂを用いた以下の説明においては、図６に示す交直変換回路Ａ、Ｂの制御部１１３５に検出回路１１３５ｃが備わっているとする。また、制御対象を、交直変換回路Ｂの第１スイッチング素子ＳＷ１（Ｂ）とする。　
図１４Ａに示すように、交直変換回路Ｂの第１検出回路１１３５ｃ－２が、交直変換回路Ａの第１スイッチング素子ＳＷ１（Ａ）のオン状態からオフ状態の切り替えを検出し検出信号を出力した場合を考える。交直変換回路Ｂの制御信号発生回路１１３５ｂは、第１検出回路１１３５ｃ－２の当該検出信号の立ち上がりタイミングにおいて、交直変換回路Ｂの第１スイッチング素子ＳＷ１（Ｂ）をオフ状態からオン状態に切り替える。　
これにより、図１４Ａに示すように、他の交直変換回路Ａのキャパシタ素子Ｃ（Ａ）に整流出力が供給される期間において、交直変換回路Ｂの整流出力がキャパシタ素子Ｃ（Ｂ）に供給されないようにできる。　
または、交直変換回路Ｂの第１検出回路１１３５ｃ－２が、交直変換回路Ａの第１スイッチング素子ＳＷ１（Ａ）のオン状態からオフ状態への切り替えを検出し検出信号を出力した場合において、図１４Ｂに示すように、当該検出信号の立ち上がりタイミングから第１時間Ｔ１経過後に、交直変換回路Ｂの第１スイッチング素子ＳＷ１（Ｂ）をオフ状態からオン状態に切り替えることもできる。この場合は、第１時間Ｔ１の調整により、任意のタイミングにて、交直変換回路Ｂの第１スイッチング素子ＳＷ１（Ｂ）のオン状態とオフ状態とを切り替えることができる。　
図１４Ｂに示す場合において、例えば、第１時間Ｔ１は０を含む任意の値としてもよい。但し、第１時間Ｔ１を０とすると、第１スイッチング素子ＳＷ１（Ａ）、ＳＷ１（Ｂ）双方のオフ状態となるタイミングが同一となる場合がある。従って、オフ状態のタイミングが同時に発生することが電源回路１の動作に悪影響を及ぼす場合などには、第１時間Ｔ１を０以外の値とする方が好ましい。　
さらに、制御信号発生回路１１３５ｂは、交直変換回路Ｂの第２検出回路１１３５ｃ－３による検出結果に基づいても、第１スイッチング素子ＳＷ１（Ｂ）を制御できる。例えば、図１４Ｃに示すように、交直変換回路Ｂの第２検出回路１１３５ｃ－３が、交直変換回路Ａの第１スイッチング素子ＳＷ１（Ａ）のオフ状態からオン状態への切り替えを検出し検出信号を出力した場合において、当該検出信号の立ち上がりタイミングから第２時間Ｔ２経過後に、交直変換回路Ｂの第１スイッチング素子ＳＷ１（Ｂ）をオン状態からオフ状態に切り替えることもできる。　
図１４Ｃに示す場合において、例えば、第２時間Ｔ２を０とすることにより、図１４Ａに示すタイミングと類似の第１スイッチング素子ＳＷ１のオン状態とオフ状態の切り替えを実行できる。すなわち、交直変換回路Ａの第１スイッチング素子ＳＷ１（Ａ）がオフ状態からオン状態に切り替わったタイミングにおいて、交直変換回路Ｂの第１スイッチング素子ＳＷ１（Ｂ）をオン状態からオフ状態に切り替えることができる。　
上記のように、第１検出回路１１３５ｃ－２及び第２検出回路１１３５ｃ－３はともに、他の交直変換回路１１の第１スイッチング素子ＳＷ１のスイッチング状態の切り替えを検出できる。従って、検出回路１１３５ｃは、第１検出回路１１３５ｃ－２又は第２検出回路１１３５ｃ－３のいずれかのみを有してもよい。　
なお、制御部１１３５が検出回路１１３５ｃを有する本実施形態の交直変換回路１１は、単体でも動作可能である。なぜなら、検出回路１１３５ｃを有する交直変換回路１１が単体で動作したとしても、自身の第１スイッチング素子ＳＷ１のオン状態とオフ状態の切り替えにより、検出回路１１３５ｃが検出信号を出力するのみだからである。　
［３．実施の形態３］



　上記の実施の形態１及び２において、複数の交直変換回路１１の全てにおいて、制御部１１３５は、比較回路１１３５ａを有していた。しかし、これに限られず、図１５に示すように、複数の交直変換回路１１のいずれか１つのみが比較回路１１３５ａを有し、他の交直変換回路１１には比較回路１１３５ａは存在していなくともよい。なぜなら、電源回路１において、各交直変換回路１１のキャパシタ素子Ｃは、並列接続端子１１５により互いに並列接続されているからである。その結果、並列接続されているキャパシタ素子Ｃの１つの電圧を測定できれば、他のキャパシタ素子Ｃの電圧は当該測定された電圧と同じだからである。　
上記の場合、図１５に示すように、比較回路１１３５ａは、自身が属する交直変換回路１１の制御信号発生回路１１３５ｂのみでなく、他の交直変換回路１１の制御信号発生回路１１３５ｂにも、第１直流出力Ｖ１と基準電圧Ｖｒｅｆとの比較結果を出力する。すなわち、各交直変換回路１１の制御信号発生回路１１３５ｂは、ある特定の交直変換回路１１に存在する比較回路１１３５ａの比較結果を共通に使用して、各交直変換回路１１の第１スイッチング素子ＳＷ１を制御する。　
各交直変換回路１１に比較回路１１３５ａが存在する場合、電源回路１に備わる複数の比較回路１１３５ａのそれぞれにおいて、比較回路１１３５ａ毎に基準電圧Ｖｒｅｆがばらつくなどして、同一の第１直流出力Ｖ１に対する比較結果が比較回路１１３５ａ毎に異なる可能性がある。その結果、交直変換回路１１毎に第１スイッチング素子ＳＷ１の制御にバラツキが生じ、電源回路１が所望の動作をしない可能性がある。　
例えば、所望の電圧を有する第１直流出力Ｖ１がすでに第１出力端子Ｏ１と第２出力端子Ｏ２の間に出力されているにもかかわらず、特定の交直変換回路１１において第１直流出力Ｖ１が当該所望の電圧となっていないと判断され、当該特定の交直変換回路１１の第１スイッチング素子ＳＷ１のデューティ比が上昇又は下降を継続する、偏った動作が考えられる。　
この様な動作が生じると、デューティ比が大きい交直変換回路１１の電力負担が大きくなるため、並列接続した交直変換回路の台数分だけの電力を出力する事が難しくなる。その結果、第２直流出力Ｖ２の電圧及び電力が変動するか、若しくは、電源回路１が動作を停止する等の不安定動作を生じる場合がある。　
従って、ある特定の１つの交直変換回路１１のみが比較回路１１３５ａを有し、他の交直変換回路１１の第１スイッチング素子ＳＷ１を、当該１つの比較回路１１３５ａの比較結果を共通に使用して制御することにより、上記のような偏った動作が発生する可能性を極力低くして、電源回路１をより安定に動作させる事ができる。　
あるいは、複数の交直変換回路１１がそれぞれ比較回路１１３５ａを有し、それぞれの比較結果の最大のもの、あるいは最小のもの、などを選択的に使用してもよい。　
［４．実施の形態４］　上記の実施の形態１～３に係る交直変換回路１１の力率改善回路１１３において、第２整流回路１１３１は、整流素子Ｄ２にて構成されていた。しかし、これに限られず、図１６に示すように、第２整流回路１１３１は、第２スイッチング素子ＳＷ２をさらに有していてもよい。　
第２スイッチング素子ＳＷ２は、第１スイッチング素子ＳＷ１と同様、交流入力の交流周期よりも短い周期にて高速にオン状態とオフ状態とを切り替え可能な素子である。従って、第２スイッチング素子ＳＷ２としては、例えば、ＭＯＳＦＥＴ、ＭＯＳＦＥＴ以外の電界効果トランジスタ、バイポーラトランジスタ、ＩＧＢＴ、サイリスタなどのスイッチング特性を有する半導体素子を使用できる。　
または、第２スイッチング素子ＳＷ２として、スイッチング特性を有する半導体素子及び/又はダイオードを、複数個組み合わせる等により構成されたスイッチング回路を使用してもよい。　
電界トランジスタである第２スイッチング素子ＳＷ２は、その内部にボディ（Ｂｏｄｙ：本体）ダイオードなどと呼ばれる整流素子を有する。この場合、当該本体ダイオードを、図１６の整流素子Ｄ２として使用し、整流素子Ｄ２を第２スイッチング素子ＳＷ２と個別の素子として設けない様にする事も可能である。　
第２整流回路１１３１が第２スイッチング素子ＳＷ２にて構成される本実施形態において、制御信号発生回路１１３５ｂは、図１６に示すように、第２スイッチング素子ＳＷ２の制御極にも、第２スイッチング素子ＳＷ２を制御する制御信号を出力する。　
本実施形態において、制御信号発生回路１１３５ｂは、図１７に示すように、第１スイッチング素子ＳＷ１がオン状態からオフ状態に切り替わった後の所定のタイミングδ１にて第２スイッチング素子ＳＷ２をオン状態とし、第１スイッチング素子ＳＷ１がオフ状態からオン状態に切り替わる前の所定のタイミングδ２にて第２スイッチング素子ＳＷ２オフ状態とする制御信号を、第２スイッチング素子ＳＷ２に出力する。これにより、第１スイッチング素子ＳＷ１と第２スイッチング素子ＳＷ２は、いわゆる同期整流動作を実行できる。　
上記の同期整流動作により、第２スイッチング素子ＳＷ２がオン状態のときには、他の実施形態において整流素子Ｄ２に流れていた電流が、第２スイッチング素子ＳＷ２を流れる。第２スイッチング素子ＳＷ２がオン状態のときには、第２スイッチング素子ＳＷ２はほぼ導通状態となる。従って、他の実施形態において整流素子Ｄ２に流れていた電流を、オン状態となっている第２スイッチング素子ＳＷ２に流すことにより、整流素子Ｄ２に電流が流れることにより発生する導通損を減少できる。　
本実施形態においては、図１６に示すように、整流素子Ｄ２が第２スイッチング素子ＳＷ２と並列接続されている。これにより、第１スイッチング素子ＳＷ１がオフ状態となった後、第２スイッチング素子ＳＷ２がオン状態となるまでの間は、整流素子Ｄ２に電流が流れる。これにより、第１スイッチング素子ＳＷ１及び第２スイッチング素子ＳＷ２に異常電圧が印加されて、これらのスイッチング素子が破壊されることを回避できる。　
［５．実施の形態５］　上記の実施の形態１～４に係る電源回路１においては、交直変換回路１１のキャパシタ素子Ｃの両端が互いに並列接続され、当該キャパシタ素子Ｃの両端に出力される電圧である第１直流出力Ｖ１を変換回路１１７により第２直流出力Ｖ２に変換して負荷ＬＯに出力していた。しかし、これに限られず、図１８に示すように、並列接続されたキャパシタ素子Ｃの両端に負荷ＬＯを接続する構成としてもよい。　
これにより、負荷ＬＯに供給する電力を変換する必要が特にない場合には、変換回路１１７を省略し、電源回路１を単純化できる。　
［６．その他実施形態］［１］　各交直変換回路１１が有する力率改善回路１１３は、昇圧チョッパ型のものに限定されない。例えば、降圧チョッパ型などの他の構成を有する力率改善回路であってもよい。また、力率改善回路１１３は、例えば、絶縁型の力率改善回路のように、実施の形態１などの力率改善回路１１３のインダクタ素子Ｌをトランス素子に置き換えたものであるか、又は、トランス素子をさらに含むものであってもよい。　
［２］　更には、各交直変換回路１１が有する力率改善回路１１３の構成は、プラス側の配線にインダクタ素子Ｌや第２整流回路１１３１などの部品、素子、及び回路が挿入される構成に限らず、マイナス側の配線にこれらの部品、素子、及び回路が挿入される構成であってもよい。若しくは、プラス側・マイナス側双方の配線に挿入される構成であってもよい。　
なお、上記の「プラス側の配線」とは、第１入力端Ｉ１と第１並列端子Ｐ１の間のことをいう。また、「マイナス側の配線」とは、第２入力端Ｉ２と第２並列端子Ｐ２の間のことをいう。
１・・・電源回路、１１・・・交直変換回路、１１１・・・第１整流回路、１１３・・・力率改善回路、１１３１・・・第２整流回路、Ｄ２・・・整流素子、ＳＷ２・・・第２スイッチング素子、１１３３ａ・・・第１電流検出部、１１３３ｂ・・・第２電流検出部、１１３３ｃ・・・第３電流検出部、１１３３ｄ・・・第４電流検出部、１１３３ｅ・・・第５電流検出部、１１３５・・・制御部、１１３５ａ・・・比較回路、ＡＭ・・・増幅器、Ｒ１・・・第１抵抗素子、Ｒ２・・・第２抵抗素子、１１３５ｂ・・・制御信号発生回路、１１３５ｃ・・・検出回路、１１３５ｃ－１・・・微分回路、Ｃ'・・・微分キャパシタ素子、Ｒ'・・・抵抗素子、１１３５ｃ－２・・・第１検出回路、ＯＰ１・・・第１比較器、１１３５ｃ－３・・・第２検出回路、ＯＰ２・・・第２比較器、１１３７・・・整流電圧測定部、Ｌ・・・インダクタ素子、ＳＷ１・・・第１スイッチング素子、Ｉ１・・・第１入力端、Ｉ２・・・第２入力端、１１５・・・並列接続端子、ＰＣ１・・・第１並列端子、ＰＣ２・・・第２並列端子、１１７・・・変換回路、Ｃ・・・キャパシタ素子、ＬＯ・・・負荷、Ｏ１・・・第１出力端子、Ｏ２・・・第２出力端子、ＰＳ・・・交流電源、Ｖ１・・・第１直流出力、Ｖ２・・・第２直流出力

Claims (19)

  1. 複数の交直変換回路を並列接続した電源回路であって、前記複数の交直変換回路のそれぞれは、　交流入力を整流し、第１入力端と第２入力端の間に整流出力を出力する第１整流回路と、　前記整流出力を平滑化して両端に第１直流出力を出力するキャパシタ素子と、　前記第１整流回路と前記キャパシタ素子との間に配置され、少なくとも、インダクタ素子及び／又はトランス素子と、第１スイッチング素子と、第２整流回路と、を有する力率改善回路と、前記キャパシタ素子と、他の交直変換回路が有するキャパシタ素子と、を互いに並列接続する並列接続端子と、を有する、電源回路。
  2. 前記キャパシタ素子は、一端を前記第２入力端に接続し、前記インダクタ素子は、一端を前記第１入力端に接続し他端を前記第２整流回路の一端に接続し、前記第２整流回路は、前記インダクタ素子に接続された側とは反対側の他端を、前記キャパシタ素子の前記第２入力端に接続された側とは反対側の他端に接続し、前記第１スイッチング素子は、一端を前記インダクタ素子と前記第２整流回路との間に接続し他端を前記第２入力端に接続する、請求項１に記載の電源回路。
  3. 前記第１スイッチング素子は、前記交流入力の周期よりも短い周期にてオン状態とオフ状態とを切り替え、１つの交直変換回路の第１スイッチング素子がオン状態からオフ状態に切り替わるタイミングは、他の交直変換回路の第１スイッチング素子がオン状態からオフ状態に切り替わるタイミングとは異なる、請求項１又は２に記載の電源回路。
  4. 前記第１スイッチング素子は、他の交直変換回路の第１スイッチング素子がオン状態であるときにオフ状態となる、請求項１～３のいずれかに記載の電源回路。
  5. 前記複数の交直変換回路のそれぞれは、他の交直変換回路の第１スイッチング素子のオン状態からオフ状態への切り替えを検出する第１検出回路をさらに有する、請求項１～４のいずれかに記載の電源回路。
  6. 前記第１スイッチング素子は、前記第１検出回路が他の交直変換回路の第１スイッチング素子のオン状態からオフ状態への切り替えを検出してから第１時間経過後に、オフ状態からオン状態に切り替わる、請求項５に記載の電源回路。
  7. 前記第１スイッチング素子は、前記第１検出回路が他の交直変換回路の第１スイッチング素子のオン状態からオフ状態への切り替えを検出したタイミングにて、オフ状態からオン状態に切り替わる、請求項５又は６に記載の電源回路。
  8. 前記複数の交直変換回路のそれぞれは、他の交直変換回路の第１スイッチング素子のオフ状態からオン状態への切り替えを検出する第２検出回路をさらに備える、請求項１～７のいずれかに記載の電源回路。
  9. 前記第１
    スイッチング素子は、前記第２検出回路が他の交直変換回路の第１スイッチング素子のオフ状態からオン状態への切り替えを検出してから第２時間経過後に、オン状態からオフ状態に切り替わる、請求項８に記載の電源回路。
  10. 前記第１スイッチング素子は、前記第２検出回路が他の交直変換回路の第１スイッチング素子のオフ状態からオン状態への切り替えを検出したタイミングにて、オン状態からオフ状態に切り替わる、請求項８又は９に記載の電源回路。
  11. 前記複数の交直変換回路のいずれか１つが有する前記キャパシタ素子の両端の電圧と基準電圧とを比較する比較回路をさらに備え、前記第１スイッチング素子は、前記比較回路の比較結果に基づいて、オン状態とオフ状態と切り替える、請求項１～１０のいずれかに記載の電源回路。
  12. 前記第２整流回路は整流素子を含む、請求項１～１１のいずれかに記載の電源回路。
  13. 前記第２整流回路は、前記第１スイッチング素子がオン状態からオフ状態に切り替わった後の所定のタイミングにてオン状態となり、前記第１スイッチング素子がオフ状態からオン状態に切り替わる前の所定のタイミングにてオフ状態となる第２スイッチング素子を含む、請求項１～１２のいずれかに記載の電源回路。
  14. 前記複数の交直変換回路のそれぞれは、前記力率改善回路と前記第２入力端との間、又は、前記第２入力端と前記第１整流回路の前記整流出力が出力される端子のいずれかとの間に配置された第１電流検出部をさらに有する、請求項１～１３のいずれかに記載の電源回路。
  15. 前記複数の交直変換回路のそれぞれは、前記第１スイッチング素子に直列接続され、前記第１スイッチング素子に流れる電流を検出する第２電流検出部をさらに有する、請求項１～１４のいずれかに記載の電源回路。
  16. 前記複数の交直変換回路のそれぞれは、前記インダクタ素子及び／又は前記トランス素子に直列接続され、前記インダクタ素子及び／又は前記トランス素子に流れる電流を検出する第３電流検出部をさらに有する、請求項１～１５のいずれかに記載の電源回路。
  17. 前記複数の交直変換回路のそれぞれは、前記インダクタ素子及び／又は前記トランス素子に磁気的に結合した素子にて構成された第４電流検出部をさらに有する、請求項１～１５のいずれかに記載の電源回路。
  18. 前記複数の交直変換回路のそれぞれは、前記第２整流回路に直列接続され、前記第２整流回路に流れる電流を検出する第５電流検出部をさらに有する、請求項１～１７のいずれかに記載の電源回路。
  19. 前記複数の交直変換回路のそれぞれは、前記第１直流出力を第２直流出力に変換する変換回路をさらに有する、請求項１～１８のいずれかに記載の電源回路。
PCT/JP2018/022318 2017-09-29 2018-06-12 電源回路 WO2019064714A1 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2017-190011 2017-09-29
JP2017190011 2017-09-29

Publications (1)

Publication Number Publication Date
WO2019064714A1 true WO2019064714A1 (ja) 2019-04-04

Family

ID=65901535

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2018/022318 WO2019064714A1 (ja) 2017-09-29 2018-06-12 電源回路

Country Status (1)

Country Link
WO (1) WO2019064714A1 (ja)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1052033A (ja) * 1996-05-30 1998-02-20 Sanken Electric Co Ltd 三相コンバータ装置
JPH11113256A (ja) * 1997-10-03 1999-04-23 Shindengen Electric Mfg Co Ltd ３相力率改善形コンバータ
JP2012010507A (ja) * 2010-06-25 2012-01-12 Mitsubishi Electric Corp 直流電源装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1052033A (ja) * 1996-05-30 1998-02-20 Sanken Electric Co Ltd 三相コンバータ装置
JPH11113256A (ja) * 1997-10-03 1999-04-23 Shindengen Electric Mfg Co Ltd ３相力率改善形コンバータ
JP2012010507A (ja) * 2010-06-25 2012-01-12 Mitsubishi Electric Corp 直流電源装置

Similar Documents

Publication Publication Date Title
JP5704124B2 (ja) スイッチング電源装置
US8749212B2 (en) Method and apparatus to control a power factor correction circuit
JP5104947B2 (ja) スイッチング電源装置
US8493757B2 (en) AC/DC converter with a PFC and a DC/DC converter
TWI393337B (zh) 雙級交換式電源轉換電路
US10079545B2 (en) Current resonant type DC voltage converter, control integrated circuit, and current resonant type DC voltage conversion method
US9502963B2 (en) Switching power supply device, switching power supply control method and electronic apparatus
CN106533209B (zh) 两级转换器中的混合升压-旁路转换器以及功率转换器
TWI393332B (zh) 升降轉換電路的控制電路以及控制方法
US9318960B2 (en) High efficiency and low loss AC-DC power supply circuit and control method
US20100226149A1 (en) Power-supply control device and power-supply apparatus therewith
US9866108B2 (en) PFC shutdown circuit for light load
US20130336016A1 (en) Switching power-supply device
JP2011200094A (ja) 直列共振コンバータ
TW201407951A (zh) 一種離線電壓調節器及其電壓轉換方法
JP6279080B2 (ja) 電力変換装置
US8824180B2 (en) Power conversion apparatus
US10491124B2 (en) BiFRED converter and a method of driving an output load
JP2015139258A (ja) スイッチング電源装置
CN111064356B (zh) 可提升功率因素的电源供应电路
KR20190043268A (ko) 직류-직류 컨버터
JP5757454B2 (ja) スイッチング電源装置
JP3391320B2 (ja) Ｄｃ−ｄｃコンバータ
JP2014099948A (ja) スイッチング電源装置
US20060239039A1 (en) Switching power supply circuit

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 18860808

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 18860808

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: JP